JP5096780B2 - Soiウエーハの製造方法 - Google Patents

Soiウエーハの製造方法 Download PDF

Info

Publication number
JP5096780B2
JP5096780B2 JP2007106738A JP2007106738A JP5096780B2 JP 5096780 B2 JP5096780 B2 JP 5096780B2 JP 2007106738 A JP2007106738 A JP 2007106738A JP 2007106738 A JP2007106738 A JP 2007106738A JP 5096780 B2 JP5096780 B2 JP 5096780B2
Authority
JP
Japan
Prior art keywords
wafer
layer
bonding
soi
bond
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007106738A
Other languages
English (en)
Other versions
JP2007318097A (ja
Inventor
和彦 吉田
昌男 松峯
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2007106738A priority Critical patent/JP5096780B2/ja
Publication of JP2007318097A publication Critical patent/JP2007318097A/ja
Application granted granted Critical
Publication of JP5096780B2 publication Critical patent/JP5096780B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

本発明は、貼り合わせ法によるSOI(Silicon on Insulator)ウエーハの製造方法に関し、特に、埋め込み絶縁層近傍に多結晶シリコン層を導入することによってゲッタリング能力が付加されたSOIウエーハの製造方法に関する。
近年、高集積CMOS、IC、高耐圧素子などがSOIウエーハを利用して作製されるようになってきた。SOIウエーハの具体的な構造はウエーハの深さ方向に対して、表層のデバイス作製領域となる活性層として使用されるシリコン単結晶層(以下、SOI層と呼ぶ)の下に酸化膜等の埋め込み絶縁層(シリコン酸化膜である場合は、以下、Box層と呼ぶことがある)をはさみ、その下部にまたシリコン単結晶層(以下、支持基板と呼ぶ)を有する三層構造になっている。このような構造のSOIウエーハは、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ラッチアップ防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このSOIウエーハの製造方法として、例えば、以下の貼り合わせ法が知られている。すなわち、鏡面研磨された2枚のシリコン単結晶ウエーハ(SOI層となるシリコン単結晶ウエーハ(ボンドウエーハ)と支持基板となるシリコン単結晶ウエーハ(ベースウエーハ))を用意し、少なくとも一方のシリコン基板の表面に酸化膜を形成させる。そして、これらのシリコン単結晶ウエーハを酸化膜を挟んで貼り合わせた後、結合熱処理して結合強度を高める。その後、ボンドウエーハを薄膜化してSOI層が形成されたSOIウエーハを得る。この薄膜化の方法としては、ボンドウエーハを所望の厚さまで研削、研磨等を施す方法や、貼り合わせる前に予め水素またはヘリウムをイオン注入して剥離層を形成しておき、結合熱処理温度よりも低い温度で剥離熱処理してボンドウエーハをこの剥離層で剥離することによって行い、その後に前述の結合熱処理を行うイオン注入剥離法と呼ばれる方法(例えば、特許文献1)等がある。
前述のように、SOIウエーハは、電気的特性の観点から構造上のメリットを多く有するが、金属不純物汚染に対する耐性という観点では構造上のデメリットを有している。すなわち、多くの場合金属不純物の拡散速度は、シリコン中よりもシリコン酸化膜中の方が遅くなるからである。それにより、SOI層表面から汚染された場合、金属不純物がBox層を通過しにくいために、薄いSOI層に蓄積されることになる。そのため、SOI構造を有しないシリコン基板の場合よりも金属汚染の悪影響がより大きくなる。したがって、SOIウエーハでは、金属不純物を捕獲して半導体素子の活性層となる領域から除去する能力(ゲッタリング能力)を有することが、より一層重要な品質の一つとなる。
SOI構造を有しないシリコン基板の場合に一般的に用いられるゲッタリング手法(酸素析出物、高濃度ホウ素添加、裏面多結晶シリコン膜等)は、いずれも活性層とは逆の支持基板側にゲッタリング層が導入される。しかし、SOIウエーハにおいて同様の手法を用いて支持基板側にゲッタリング層を導入しても、金属不純物がBox層を通過しにくいために、上述のゲッタリング層が十分機能せず、これらの手法はそのままではSOIウエーハには適用できないという問題がある。
このような問題を解決するため、貼り合わせ法によるSOIウエーハの製造方法において、SOI層近傍にゲッタリング領域を導入する方法が従来から幾つか提案されている。
例えば、貼り合わせる前に、ボンドウエーハの表面にCVD法(化学蒸着法)によって多結晶シリコン膜を形成し、該多結晶シリコン膜を形成した面を貼り合わせ面として、酸化膜を介してボンドウエーハとベースウエーハを貼り合わせることによって、SOI層とBox層との界面領域に多結晶シリコン層を導入し、該多結晶シリコン層がSOI層に対してエクストリンシックゲッタリング作用をなすSOIウエーハとする方法が提案されている(例えば、特許文献2参照)。
しかし、このようなCVD法によって多結晶シリコン層をBox層近傍に導入する方法によると、CVD法によって作成された多結晶シリコン層は膜厚が一定でないため、貼り合わせる前に鏡面研磨が必要になる等、複雑な工程が必要であった。このため、コストが高くなり生産性が低下するという問題があった。また、多結晶シリコン層の結晶粒界のばらつきなどが鏡面研磨加工に影響して、多結晶シリコン層の厚さのばらつきが大きくなり、最終的にSOI層の厚さのばらつきにつながるという問題点もあった。
特許第3048201号公報 特開平6−275525号公報
そこで、本発明は、このような問題点に鑑みなされたもので、均一な厚さの多結晶シリコン層が埋め込み絶縁層近傍に導入され、SOI層中の金属汚染に対して高いゲッタリング能力を有するSOIウエーハを、簡単で低コストな方法により効率的に製造することのできるSOIウエーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、シリコン単結晶からなるベースウエーハとボンドウエーハを準備する工程と、前記ベースウエーハと前記ボンドウエーハの少なくとも一方の表面に絶縁膜を形成する工程と、前記ベースウエーハと前記ボンドウエーハとを、前記絶縁膜を介して貼り合わせる工程と、前記ベースウエーハとボンドウエーハを貼り合わせた貼り合わせウエーハを熱処理して結合強度を高める結合熱処理工程と、貼り合わされた前記ボンドウエーハを薄膜化する工程とを備えるSOIウエーハの製造方法において、少なくとも前記貼り合わせ工程より前に、前記ベースウエーハまたは前記ボンドウエーハのいずれか一方の表面から、ドーズ量を1×1015atoms/cm以上としてアルゴンをイオン注入する工程を備え、前記貼り合わせ工程では、前記アルゴンをイオン注入した面を貼り合わせ面とするものとし、前記結合熱処理の処理温度までの昇温速度を5℃/分以上とすることを特徴とするSOIウエーハの製造方法を提供する。
このような工程を備えるSOIウエーハの製造方法において、少なくとも貼り合わせ工程より前に、ベースウエーハまたはボンドウエーハのいずれか一方の表面から、ドーズ量を1×1015atoms/cm以上としてアルゴンをイオン注入する工程を備え、貼り合わせ工程では、前記アルゴンをイオン注入した面を貼り合わせ面とするものとし、結合熱処理の処理温度までの昇温速度を5℃/分以上とすれば、界面が平坦で膜厚の均一性の高い多結晶シリコン層が埋め込み絶縁層直下または直上に形成され、優れたゲッタリング能力が付加されたSOIウエーハを、簡単な工程によって、低コストで効率良く製造することができる。また、多結晶シリコン層の膜厚を、イオン注入の加速電圧によって制御できるので、多結晶シリコン層の膜厚制御性も高い。
この場合、前記結合熱処理は1100℃以上で2時間以上保持するものとすることが好ましい。
このように、結合熱処理は1100℃以上で2時間以上保持するものとすれば、より確実に多結晶シリコン層を形成することができる。
また、前記ボンドウエーハの薄膜化において、該ボンドウエーハの膜厚を1μm以上50μm以下とすることができる。
このように、ボンドウエーハの薄膜化において、ボンドウエーハの膜厚を1μm以上とすれば、ボンドウエーハ側に多結晶シリコン層を形成する場合でも十分にデバイス作製領域を確保することができ、50μm以下とすれば、各種デバイスを作製する場合に十分実用的なSOIウエーハとすることができる。
また、前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすることが好ましい。
このように、絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすれば緻密で良質の絶縁膜を容易に形成でき、絶縁特性、ゲッタリング能力ともに優れたSOIウエーハとすることができる。
また、前記ボンドウエーハの薄膜化を、前記ボンドウエーハを研削することによって行うことができる。また、前記ボンドウエーハの薄膜化を、予め、前記貼り合わせ工程より前に、水素またはヘリウムを前記ボンドウエーハの表面からイオン注入することにより剥離用イオン注入層を設け、前記ボンドウエーハの薄膜化工程において、剥離熱処理により前記剥離用イオン注入層で前記ボンドウエーハを剥離することによって行うことができる。
このように、ボンドウエーハの薄膜化を、厚膜SOI層の形成に好適なボンドウエーハを研削することによって行う場合であっても、薄膜SOI層の形成に好適なイオン注入剥離法によって行う場合であっても、多結晶シリコン層を導入してゲッタリング能力を付加することができる。
また、少なくとも前記貼り合わせ工程より前に、前記アルゴンをイオン注入する表面からシリコン中でドナーとなる元素をイオン注入してn層を形成する工程を備えることもできる。この場合、前記ドナーとなる元素は、リン、ヒ素、アンチモンの少なくとも一種とすることができる。
このように、少なくとも貼り合わせ工程より前に、アルゴンをイオン注入する表面からシリコン中でドナーとなる元素をイオン注入してn層を形成する工程を備え、例えば、ドナーとなる元素をリン、ヒ素、アンチモンの少なくとも一種とすれば、n層によるゲッタリング能力と、多結晶シリコン層によって付加されるゲッタリング能力を組み合わせて、より強力なゲッタリングサイトを形成することができる。
本発明によれば、界面が平坦で膜厚の均一性の高い多結晶シリコン層が、埋め込み絶縁層の直下または直上に形成されたSOIウエーハを簡単な工程によって効率的に製造することができる。そして、このような多結晶シリコン層が形成されたSOIウエーハであれば、SOI層中の金属不純物を効果的にゲッタリングすることができる。
以下、本発明についてより具体的に説明する。
前述のように、多結晶シリコン層を埋め込み絶縁層近傍に配置し、SOI層に金属汚染に対して優れたゲッタリング能力を付加したSOIウエーハを、生産性良く、低コストで効率的に製造することのできるSOIウエーハの製造方法の開発が待たれていた。
そこで、本発明者らは、多結晶シリコン膜を堆積した後に研磨が必要となるCVD法によらずに多結晶シリコン層を埋め込み絶縁層近傍に導入することによって、SOIウエーハに十分なゲッタリング能力を付加できないか鋭意検討を重ねた。
その結果、本発明者らは、貼り合わせ法によるSOIウエーハの製造方法において、貼り合わせ前にシリコン単結晶ウエーハにドーズ量を所定の値以上にしてアルゴンをイオン注入し、該アルゴンをイオン注入した面を貼り合わせ面として貼り合わせ、その後、結合熱処理工程において処理温度までの昇温速度を所定の値以上とすることによって、アルゴンをイオン注入した層が多結晶化し、多結晶シリコン層とすることができることを見出した。
上記のアルゴンのドーズ量および昇温速度について、以下のように条件を振って実験を行った結果、およそ図3の網掛けの部分のような条件でアルゴンをイオン注入し、かつ、貼り合わせ後の結合熱処理の昇温工程を行えば、アルゴンのイオン注入によるイオン注入ダメージ層を多結晶シリコン層とすることができることを見出した。
図4(a)、(b)、(c)は、アルゴンのドーズ量、結合熱処理前の昇温速度が、それぞれ1×1015atoms/cm、10℃/分(図3中(a)点)、4×1016atoms/cm、10℃/分(図3中(b)点)、4×1016atoms/cm、5℃/分(図3中(c)点)である場合の断面TEM写真である。図3(a)点、(c)点の条件であれば既に多結晶シリコン層が形成され始めており、図3(b)点の条件では確実に多結晶シリコン層が形成されていることが観察できる。そして、アルゴンのドーズ量が1×1014atoms/cm、結合熱処理前の昇温速度が10℃/分の条件では結晶粒界は観察されなかった。これらの実験結果からアルゴンのドーズ量が1×1015atoms/cm以上の範囲であり、結合熱処理前の昇温速度が5℃/分以上であれば、多結晶シリコン層が形成されることが判明した。
すなわち、本発明者らは、アルゴンのイオン注入時のドーズ量及び熱処理の処理温度までの昇温速度が多結晶シリコン層の形成に密接に関わっていることを見出し、本発明を完成させた。
以下、本発明について図面を参照してさらに具体的に説明するが、本発明はこれに限定されるものではない。
図1は、本発明の貼り合わせ法によるSOIウエーハの製造方法の一例を示す図である。本発明が適用される貼り合わせ法によるSOIウエーハの製造方法の概略は以下に示す通りである。
まず、工程(a)において、半導体素子形成用のSOI層となるシリコン単結晶ウエーハ(ボンドウエーハ)11と、支持基板となるシリコン単結晶ウエーハ(ベースウエーハ)14を準備する。
次に、工程(b)において、ベースウエーハ14とボンドウエーハ11との少なくとも一方に埋め込み絶縁層となる絶縁膜13を形成する(図1では、ベースウエーハ14に絶縁膜13を形成する例を示している)。なお、絶縁層13としては、シリコン酸化膜やシリコン窒化膜等が例示される。シリコン酸化膜であれば、ボンドウエーハまたはベースウエーハを熱酸化すれば簡単に緻密で高品質なものを作成することができるので好ましいが、この方法に限定されるものではない。また、シリコン窒化膜やシリコン酸窒化膜あるいは他の絶縁膜を形成する場合でも、それぞれ通常の方法を用いて形成することができる。また、シリコン窒化膜とシリコン酸化膜を組み合わせてもよい。
次に、工程(c)において、ベースウエーハ14またはボンドウエーハ11の少なくとも一方の表面からドーズ量を1×1015atoms/cm以上としてアルゴンのイオン注入を行ってイオン注入ダメージ層12を形成する(図1では、ボンドウエーハ11にイオン注入ダメージ層を形成する例を示している)。このとき、工程(b)で絶縁膜を形成したウエーハにアルゴンをイオン注入しても、該絶縁膜の下に問題なくイオン注入ダメージ層を形成することができる。また、工程(b)で絶縁膜を形成しなかったウエーハにイオン注入する場合は、イオン注入に先立ち、イオン注入する表面にスクリーン酸化膜(表面保護用酸化膜)を形成しても構わない。また、そのスクリーン酸化膜を、後述の工程(d)の貼り合わせ工程の前に除去しても構わないし、除去しなくても構わない。
なお、工程(b)と工程(c)の順番は問わない。
この工程でイオン注入により形成されたイオン注入ダメージ層とおよそ対応する部分が、後述の結合熱処理による貼り合わせ強度の強化と同時に多結晶化し、多結晶シリコン層となる。すなわち、イオン注入の加速電圧を調節することによって、多結晶シリコン層の厚さを制御することができる。つまり、本発明は、イオン注入の加速電圧を調節するという簡単な方法によって、容易に多結晶シリコン層の厚さを制御することができるという利点も有する。
なお、ボンドウエーハ14にイオン注入した場合とベースウエーハ11にイオン注入した場合は、多結晶シリコン層が形成される位置が異なるが、このことによる効果の違いは後述する。
また、このイオン注入工程におけるアルゴンのドーズ量は、例えば、1×1017atoms/cm以下とすることが好ましい。これよりもドーズ量が多いと、イオン注入時間が長くなり(例えば、ビーム電流が5mA程度の場合は2時間以上かかる)、生産性が低下し、コストが高くなるためである。
次に、工程(d)において、ベースウエーハ14とボンドウエーハ11を、アルゴンをイオン注入してイオン注入ダメージ層12を形成した側の表面を貼り合わせ面として絶縁膜13を介して密着させて貼り合わせる。このようにして貼り合わせ面15を有する貼り合わせウエーハ20を得る。
次に、工程(e)において、貼り合わせ面15の結合強度を高めるための結合熱処理を行う。貼り合わせウエーハ20を熱処理装置に搬入し、昇温した後に結合熱処理を行う。なお、搬入時の熱処理装置の温度は例えば800℃とすることができるが、特にこれに限定されるものではない。この結合熱処理では、例えば酸化性あるいは不活性ガス雰囲気下で熱処理を行うことで二枚のウエーハを強固に結合される。このとき、処理温度までの昇温速度を5℃/分以上とする。このように昇温速度を5℃/分以上とすることでアルゴンをイオン注入したイオン注入ダメージ層に対応して多結晶シリコン層52を形成することができる。ただし、イオン注入ダメージ層全体がそのまま多結晶シリコン層となるとは限らない。
なお、この昇温速度は、20℃/分を超えると貼り合わせ面15の近傍でスリップが発生しやすくなるため、20℃/分以下とすることが望ましい。
なお、「処理温度」とは、図5に示したように、昇温過程後、温度を一定とした場合(図5(a))はその温度範囲のことを指す他、一定温度以上を保ち、昇温過程よりも温度の経時変化が緩やかである場合(例えば、図5(b))はその温度範囲のことを指す。すなわち、本発明では、所定温度以上の結合熱処理温度にまで昇温するのに、5℃/分以上の昇温速度とすればよい。
また、この結合熱処理においては、1100℃以上で2時間以上保持するものとすることが好ましい。このような熱処理条件とすることで、より確実に多結晶シリコン層を形成することができる。なお、ここで言う「保持する」とは、一定温度に保つものでもよいが、これに限定されるものではなく、処理温度の範囲内(所定温度以上)で、昇温または降温するものあるいはこれらを組み合わせたものでもよい。例えば、上記の「1100℃以上で2時間以上保持する」とは、図5(b)のように、1100℃から1200℃まで2時間かけて徐々に昇温するものであっても構わない。また、処理温度の上限は当然シリコンの融点以下である必要がある。
結合熱処理の処理時間は、生産性よくSOIウエーハを製造するために、例えば6時間以下とすることが好ましく、4時間以下とすることがさらに好ましい。
結合熱処理後、所定の温度に降温してから貼り合わせウエーハ20を熱処理装置から搬出する。なお、搬出時の熱処理装置の温度は例えば800℃とすることができるが、特にこれに限定されるものではない。
次に、工程(f)において、ボンドウエーハ11を所望の厚さまで薄膜化し、支持基板54の上に埋め込み絶縁層53を挟んでSOI層51が形成されており、多結晶シリコン層52を有するSOIウエーハ50を得る。
なお、このボンドウエーハの薄膜化は、例えば、比較的厚膜のSOI層の形成に好適な平面研削および鏡面研磨による方法やエッチングによる方法を用いることもできるし、薄膜SOI層の形成に好適なボンドウエーハとベースウエーハとを貼り合わせる工程(d)の前に予めボンドウエーハの貼り合わせ面に水素イオンまたはヘリウムイオンを注入することによって剥離用イオン層を形成しておき、貼り合わせた後に剥離用イオン注入層でボンドウエーハを剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用いることもできる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に、必要に応じて500℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程(e)を行うという工程順となる。また、このとき、貼り合わせるウエーハ表面をプラズマ処理することにより活性化したのちに貼り合わせることにより、前記500℃程度の熱処理を行うことなく、機械的な応力により剥離用イオン注入層で剥離する方法を用いることもできる。
なお、この剥離用イオン注入層の形成は、多結晶シリコン層形成目的のアルゴンのイオン注入工程より先に行っても後に行ってもよい。
また、この薄膜化によるボンドウエーハの膜厚は、後にSOI層上に作製しようとするデバイスに応じて適切な厚さを選択すればよく、特に制限はないが、例えば以下のようにすることができる。
まず、工程(c)においてボンドウエーハ11にアルゴンをイオン注入し、SOI層側にイオン注入ダメージ層を形成した場合は、この薄膜化工程では、ボンドウエーハ11の厚さを1μm以上とすることが好ましい。これは、通常のイオン注入装置によってアルゴンイオンが注入される深さは、例えば加速電圧を200keVとした場合、約0.5μmであり、デバイス作製領域を確保するためである。
また、ボンドウエーハ側の膜厚を50μm以下とすれば、SOIウエーハをデバイス作製用基板として用いたときに、絶縁層上に活性領域を有するというSOIウエーハとしての長所を十分に発揮することができる。
以上のような工程を経て製造されたSOIウエーハは、埋め込み絶縁層の直上または直下の少なくとも一方に多結晶シリコン層を有する構造となる。この多結晶シリコン層によって、SOI層または支持基板の、埋め込み絶縁層との界面領域にゲッタリング能力が付加される。
このようにして多結晶シリコン層52を有するSOIウエーハ50を得るわけであるが、前述のように、前記図1の工程(c)においてベースウエーハ14にアルゴンをイオン注入した場合と、ボンドウエーハ11にイオン注入した場合では、多結晶シリコン層が形成される位置が異なる。ボンドウエーハ11にイオン注入した場合は、図2(a)のように、SOI層51の、埋め込み絶縁層53との界面領域に多結晶シリコン層52が形成される。逆に、ベースウエーハ14にイオン注入した場合は、図2(b)のように、支持基板54の、埋め込み絶縁層53との界面領域に多結晶シリコン層52が形成される。シリコン単結晶層の、絶縁層との界面領域に多結晶シリコン層が存在するという構造自体は両者に違いはないため、本来、両者の多結晶シリコン層のゲッタリング能力は同等である。
しかし、金属不純物のシリコン中の拡散速度とシリコン酸化物中の拡散速度の違いにより、金属不純物はBox層を通過しにくい。そのため、デバイス作製領域となるSOI層の表面に付着した金属汚染をゲッタリングするには、ゲッタリング層はSOI層の、Box層との界面領域に形成される方が好ましいと言える。すなわち、ボンドウエーハの表面にアルゴンをイオン注入して多結晶シリコン層を形成し、貼り合わせを行う方がより好ましい。
ただし、ベースウエーハの表面にアルゴンをイオン注入し、支持基板の、Box層との界面領域に多結晶シリコン層が形成された場合でも、SOIウエーハの裏面にゲッタリング層を導入する従来法の場合よりは効果的なゲッタリングサイトが得られる。また、SOIウエーハのBox層の厚さは年々薄いものが得られている。Box層の厚さが例えば100nm以下と薄ければ、支持基板とBox層の界面領域に形成された多結晶シリコン層によるゲッタリングサイトであっても、SOI層中の金属汚染のゲッタリングにもより有効である。
また、ボンドウエーハを例えば0.5μm以下のように極めて薄く薄膜化する場合などにおいては、デバイス作製領域を確保するために、ボンドウエーハ側に多結晶シリコン層を形成せず、ベースウエーハ側に多結晶シリコン層を形成することが好適な場合がある。
本発明の別の実施形態に係るSOIウエーハの製造方法では、さらに、n層を、本発明のイオン注入ダメージ層が形成される層の近傍に導入してもよい。このn層はデバイス構造の面から必要とされる場合があるが、同時にゲッタリング能力も兼ね備えているので、本発明に従って形成された多結晶シリコン層によるゲッタリング能力と組み合わせて、より強力なゲッタリングサイトになる。
具体的には、少なくとも前記図1の工程(d)の貼り合わせ工程より前に、アルゴンをイオン注入する表面と同じ面からシリコン中でドナーとなる元素、すなわちリン、ヒ素、アンチモン等をイオン注入してn層を形成する工程を導入することによって、このようなn層を導入することができる。
また、このように、貼り合わせ工程より前にイオン注入ダメージ層の他にn層を導入する場合でも、本発明の条件に従ってアルゴンのイオン注入と結合熱処理を行えば、問題なく多結晶シリコン層を形成することができる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1、2)
図1に示すような工程に従って、下記のように、多結晶シリコン層を導入したSOIウエーハを製造した。
まず、厚さ725μm、直径200mm、面方位{100}の鏡面研磨された2枚のN型シリコン単結晶ウエーハを用意した(a)。ベースウエーハ14の表面に、Box層となる膜厚約1μmのシリコン酸化膜13を熱酸化により形成した(b)。
次いで、ボンドウエーハ11の表面に、加速電圧60keV、ドーズ量1×1015atoms/cm(実施例1)、4×1016atoms/cm(実施例2)の条件でアルゴンをイオン注入した(c)。
次に、ボンドウエーハ11とベースウエーハ14を、ボンドウエーハ11にアルゴンをイオン注入した面を貼り合わせ面として、シリコン酸化膜13を挟むようにして密着させて貼り合わせた(d)。次いで、結合強度を高めるための結合熱処理を以下の条件で行った(e)。すなわち、800℃に設定した熱処理炉に貼り合わせたウエーハを投入し、最高温度1150℃まで10℃/分の昇温速度で昇温して2時間保持した後に、800℃まで降温してからウエーハを熱処理炉外に引き出した。
その後、貼り合わせウエーハ20のボンドウエーハ11側を、平面研削及び鏡面研磨により、約12μmの厚さになるまで薄膜化し、SOIウエーハ50を得た(f)。
このようにして製造したSOIウエーハを、厚さ方向に切断し、該切断面を研磨した後、断面TEM観察を行った。
また、このように製造したSOIウエーハのゲッタリング能力を次のように評価した。まず、SOI層表面にNiを約1×1013atoms/cmの濃度で塗布し、窒素雰囲気下で1000℃にて1時間熱処理を行って内部に拡散させた。次に、表面酸化膜、SOI層、Box層、支持基板表層(Box層側の表面から約2μmまで)を段階的にエッチングして、その溶液中のNi濃度をICP−MS(誘導結合プラズマ質量分析法)で測定することにより、Ni濃度の深さ方向分布を測定した。表面酸化膜とBox層はHF溶液により各々1段階で、SOI層は混酸溶液によりSOI層表面から約2μmステップで6段階に分割して、支持基板表層は混酸溶液により1段階で測定した。
ゲッタリング能力の測定結果を図6((a)実施例1、(b)実施例2)に示した。なお、横軸の「SiO2」は表面酸化膜を、「SOI−1〜6」は分割して測定したSOI層を表面側から順番に、「Box」はBox層を、「Base」は支持基板表層を、「SUM」は合計を、それぞれ示す。
また、断面TEM写真を図10((a)実施例1、(b)実施例2)に示した。
図10の断面TEM写真から、実施例1の条件ではSOI層の、Box層との界面領域に多結晶シリコン層が形成され始めており、実施例2の条件ではさらに確実に多結晶シリコン層が形成されていることがわかった。
また、SOI層のBox層からの距離が0〜2μmである層(SOI−6)をゲッタリング層とすると、このゲッタリング層にNiが多くトラップされており、高いゲッタリング能力を有していることがわかった。
(実施例3)
ドーズ量を4×1016atoms/cmとしてアルゴンをベースウエーハ14にイオン注入し、ボンドウエーハ11に厚さ約50nmの酸化膜を形成した他は実施例1と同様の方法によって、図2(b)のような構造を有するSOIウエーハを製造した。その後、実施例1と同様の手法によってゲッタリング能力の評価を行い、結果を図7に示した。
この結果、ベースウエーハ表層2μmにNiがトラップされており、この層をゲッタリング層として、高いゲッタリング能力を有していることがわかった。
(比較例1)
ドーズ量を1×1014atoms/cmとしてアルゴンをボンドウエーハにイオン注入し、実施例1と同様の方法によってSOIウエーハを製造した。その後、実施例1と同様の手法によってSOIウエーハの断面TEM観察を行い、ゲッタリング能力の評価を行った。ゲッタリング能力の評価結果を図8に示し、断面TEM写真を図11に示す。
図11の断面TEM写真からは多結晶シリコン層の形成は確認できなかった。
また、図8から、SOI層の、Box層との界面領域にゲッタリング能力を有しているが、SOI層表面近傍にNiが残留しており、ゲッタリング能力は実施例1、2に比べると低いことがわかった。
(比較例2)
ボンドウエーハの表面にCVD法により膜厚約4μmの多結晶シリコン膜を形成した後、この多結晶シリコン膜を1μmになるまで研磨した。この多結晶シリコン膜を、ベースウエーハの表面に形成したシリコン酸化膜と向かい合わせて貼り合わせ、実施例1と同様の方法によってSOIウエーハを製造した。ただし、ボンドウエーハの膜厚を約10μmになるまで薄膜化した。
その後、SOI層の測定をステップ幅を2.5μmとして4分割で行った以外は実施例1と同様の方法でゲッタリング能力の評価を行い、結果を図9に示した。
その結果ゲッタリング能力を有するSOIウエーハとすることができたが、多結晶シリコン膜の研磨が必要であるなど工程が複雑であり生産性が低かった。
(実施例4〜7、比較例3〜7)
図1に示すような工程に従って、下記のように、多結晶シリコン層を導入したSOIウエーハを追加で製造した。
まず、厚さ725μm、直径200mm、面方位{100}の鏡面研磨された2枚のN型シリコン単結晶ウエーハを用意した(a)。ベースウエーハ14の表面に、Box層となる膜厚約1μmのシリコン酸化膜13を熱酸化により形成した(b)。
次いで、ボンドウエーハ11の表面に、加速電圧60keV、ドーズ量1×1014atoms/cm(比較例3)、5×1014atoms/cm(比較例4、5)、1×1015atoms/cm(実施例4、6、比較例6)、1×1016atoms/cm(実施例5、7、比較例7)の条件でアルゴンをイオン注入した(c)。
次に、ボンドウエーハ11とベースウエーハ14を、ボンドウエーハ11にアルゴンをイオン注入した面を貼り合わせ面として、シリコン酸化膜13を挟むようにして密着させて貼り合わせた(d)。次いで、結合強度を高めるための結合熱処理を以下の条件で行った(e)。すなわち、800℃に設定した熱処理炉に貼り合わせたウエーハを投入し、最高温度1150℃まで10℃/分(比較例3、4、実施例4、5)、5℃/分(比較例5、実施例6、7)、1℃/分(比較例6、7)の昇温速度で昇温して2時間保持した後に、800℃まで降温してからウエーハを熱処理炉外に引き出した。
その後、貼り合わせウエーハ20のボンドウエーハ11側を、平面研削及び鏡面研磨により、約12μmの厚さになるまで薄膜化し、SOIウエーハ50を得た(f)。
このようにして製造した各アルゴンドーズ量と昇温条件のSOIウエーハを、厚さ方向に切断し、該切断面を研磨した後、断面TEM観察を行った。
断面TEM写真を図12(a)から図12(i)に示した。
図12の断面TEM写真から、(f:実施例6)、(g:実施例7)の条件ではSOI層の、Box層との界面領域に多結晶シリコン層が形成され始めており、(c:実施例4)、(d:実施例5)の条件では更に確実に多結晶シリコン層が形成されていることがわかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせ法によるSOIウエーハの製造方法の概略を示した図である。 本発明に係るSOIウエーハの断面図であり、(a)はボンドウエーハに多結晶シリコン層を形成した場合、(b)はベースウエーハに多結晶シリコン層を形成した場合である。 アルゴンをイオン注入する際のドーズ量と結合熱処理の際の昇温速度との関係を示したグラフである。 SOIウエーハのイオン注入面付近の断面TEM写真であり、それぞれアルゴンのドーズ量と昇温速度が、(a)1×1015atoms/cm、10℃/分、(b)4×1016atoms/cm、10℃/分、(c)4×1016atoms/cm、5℃/分である場合である。 本発明に係る温度プロファイルの説明図である。 本発明のSOIウエーハのゲッタリング能力の一例を示すグラフであって、(a)はアルゴンのドーズ量が1×1015atoms/cmである場合であり、(b)はアルゴンのドーズ量が4×1016atoms/cmである場合である。 本発明のSOIウエーハのベースウエーハにイオン注入した場合のゲッタリング能力の一例を示すグラフである。 アルゴンのドーズ量が1×1014atoms/cmである場合のSOIウエーハのゲッタリング能力の一例を示すグラフである。 従来の、CVD法によって多結晶シリコン層を導入したSOIウエーハのゲッタリング能力の一例を示すグラフである。 本発明のSOIウエーハの断面TEM写真であり、(a)はアルゴンのドーズ量が1×1015atoms/cmである場合であり、(b)はアルゴンのドーズ量が4×1016atoms/cmである場合である。 アルゴンのドーズ量が1×1014atoms/cmである場合のSOIウエーハの断面TEM写真である。 本発明のSOIウエーハの断面TEM写真であり、(a)はアルゴンのドーズ量が1×1014atoms/cm、昇温速度が10℃/分の場合(比較例3)、(b)はアルゴンのドーズ量が5×1014atoms/cm、昇温速度が10℃/分の場合(比較例4)、(c)はアルゴンのドーズ量が1×1015atoms/cm、昇温速度が10℃/分の場合(実施例4)、(d)はアルゴンのドーズ量が1×1016atoms/cm、昇温速度が10℃/分の場合(実施例5)、(e)はアルゴンのドーズ量が5×1014atoms/cm、昇温速度が5℃/分の場合(比較例5)、(f)はアルゴンのドーズ量が1×1015atoms/cm、昇温速度が5℃/分の場合(実施例6)、(g)はアルゴンのドーズ量が1×1016atoms/cm、昇温速度が5℃/分の場合(実施例7)、(h)はアルゴンのドーズ量が1×1015atoms/cm、昇温速度が1℃/分の場合(比較例6)、(i)はアルゴンのドーズ量が1×1016atoms/cm、昇温速度が1℃/分の場合(比較例7)、である。
符号の説明
11…ボンドウエーハ、 12…イオン注入ダメージ層、 13…絶縁膜、
14…ベースウエーハ、 15…貼り合わせ面、
20…貼り合わせウエーハ、
50…SOIウエーハ、
51…SOI層、 52…多結晶シリコン層、 53…埋め込み絶縁層(Box層)、
54…支持基板。

Claims (8)

  1. 少なくとも、
    シリコン単結晶からなるベースウエーハとボンドウエーハを準備する工程と、
    前記ベースウエーハと前記ボンドウエーハの少なくとも一方の表面に絶縁膜を形成する工程と、
    前記ベースウエーハと前記ボンドウエーハとを、前記絶縁膜を介して貼り合わせる工程と、
    前記ベースウエーハとボンドウエーハを貼り合わせた貼り合わせウエーハを熱処理して結合強度を高める結合熱処理工程と、
    貼り合わされた前記ボンドウエーハを薄膜化する工程と
    を備えるSOIウエーハの製造方法において、少なくとも前記貼り合わせ工程より前に、前記ベースウエーハまたは前記ボンドウエーハのいずれか一方の表面から、ドーズ量を1×1015atoms/cm以上としてアルゴンをイオン注入する工程を備え、前記貼り合わせ工程では、前記アルゴンをイオン注入した面を貼り合わせ面とするものとし、前記結合熱処理の処理温度までの昇温速度を5℃/分以上とすることにより、前記アルゴンをイオン注入した層に多結晶シリコン層を形成することを特徴とするSOIウエーハの製造方法。
  2. 前記結合熱処理は1100℃以上で2時間以上保持するものとすることを特徴とする請求項1に記載のSOIウエーハの製造方法。
  3. 前記ボンドウエーハの薄膜化において、該ボンドウエーハの膜厚を1μm以上50μm以下とすることを特徴とする請求項1または請求項2に記載のSOIウエーハの製造方法。
  4. 前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすることを特徴とする請求項1ないし請求項3のいずれか一項に記載のSOIウエーハの製造方法。
  5. 前記ボンドウエーハの薄膜化を、前記ボンドウエーハを研削することによって行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの製造方法。
  6. 前記ボンドウエーハの薄膜化を、予め、前記貼り合わせ工程より前に、水素またはヘリウムを前記ボンドウエーハの表面からイオン注入することにより剥離用イオン注入層を設け、前記ボンドウエーハの薄膜化工程において、剥離熱処理により前記剥離用イオン注入層で前記ボンドウエーハを剥離することによって行うことを特徴とする請求項1ないし請求項4のいずれか一項に記載のSOIウエーハの製造方法。
  7. 少なくとも前記貼り合わせ工程より前に、前記アルゴンをイオン注入する表面からシリコン中でドナーとなる元素をイオン注入してn層を形成する工程を備えることを特徴とする請求項1ないし請求項6のいずれか一項に記載のSOIウエーハの製造方法。
  8. 前記ドナーとなる元素は、リン、ヒ素、アンチモンの少なくとも一種とすることを特徴とする請求項7に記載のSOIウエーハの製造方法。
JP2007106738A 2006-04-27 2007-04-16 Soiウエーハの製造方法 Active JP5096780B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007106738A JP5096780B2 (ja) 2006-04-27 2007-04-16 Soiウエーハの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006123960 2006-04-27
JP2006123960 2006-04-27
JP2007106738A JP5096780B2 (ja) 2006-04-27 2007-04-16 Soiウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2007318097A JP2007318097A (ja) 2007-12-06
JP5096780B2 true JP5096780B2 (ja) 2012-12-12

Family

ID=38851648

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007106738A Active JP5096780B2 (ja) 2006-04-27 2007-04-16 Soiウエーハの製造方法

Country Status (1)

Country Link
JP (1) JP5096780B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2983342B1 (fr) * 2011-11-30 2016-05-20 Soitec Silicon On Insulator Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186306A (ja) * 1996-01-08 1997-07-15 Mitsubishi Materials Corp Soi基板の製造方法
JPH1032209A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置
JP3484961B2 (ja) * 1997-12-26 2004-01-06 三菱住友シリコン株式会社 Soi基板の製造方法
JP4366953B2 (ja) * 2003-02-18 2009-11-18 セイコーエプソン株式会社 複合半導体基板の製造方法

Also Published As

Publication number Publication date
JP2007318097A (ja) 2007-12-06

Similar Documents

Publication Publication Date Title
JP5706391B2 (ja) Soiウエーハの製造方法
JP5338443B2 (ja) Soiウェーハの製造方法
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
KR101340002B1 (ko) Soi웨이퍼의 제조방법
JP2010258083A (ja) Soiウェーハ、その製造方法および半導体装置の製造方法
JP5183958B2 (ja) Soiウエーハの製造方法
JP5194508B2 (ja) Soiウエーハの製造方法
JP5220335B2 (ja) Soi基板の製造方法
JP5292810B2 (ja) Soi基板の製造方法
JP2009105314A (ja) 半導体基板の製造方法
JP2006165061A (ja) Soiウェーハの製造方法
US20190198386A1 (en) Method for manufacturing bonded soi wafer
JPH11191617A (ja) Soi基板の製造方法
KR102022504B1 (ko) 접합 웨이퍼의 제조방법
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP5096780B2 (ja) Soiウエーハの製造方法
JP5125194B2 (ja) 貼り合わせウエーハの製造方法
JP5200412B2 (ja) Soi基板の製造方法
JP5565128B2 (ja) 貼り合わせウエーハの製造方法
JP4539098B2 (ja) 貼り合わせ基板の製造方法
JP2005228988A (ja) Soiウェーハの製造方法
JP4525892B2 (ja) Soiウェーハの製造方法
JP2022067962A (ja) Soiウェーハの製造方法及びsoiウェーハ
JP2004111498A (ja) Simox基板およびその製造方法
JPH02205007A (ja) 半導体基板とその製造方法、並びに半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120921

R150 Certificate of patent or registration of utility model

Ref document number: 5096780

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150928

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250