JPH1032209A - Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置 - Google Patents

Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置

Info

Publication number
JPH1032209A
JPH1032209A JP18719596A JP18719596A JPH1032209A JP H1032209 A JPH1032209 A JP H1032209A JP 18719596 A JP18719596 A JP 18719596A JP 18719596 A JP18719596 A JP 18719596A JP H1032209 A JPH1032209 A JP H1032209A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
forming
insulating film
impurity
buried insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18719596A
Other languages
English (en)
Inventor
Teruo Kato
照男 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP18719596A priority Critical patent/JPH1032209A/ja
Publication of JPH1032209A publication Critical patent/JPH1032209A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【課題】 重金属のゲッタリングを行うことができる種
々の態様のSOIウエハおよびその製造方法ならびにそ
のSOIウエハを用いた半導体集積回路装置を提供す
る。 【解決手段】 素子形成用半導体基板1と埋め込み用絶
縁膜2のいずれか一方または両方の選択的な領域に素子
形成用半導体基板1よりも高不純物濃度の不純物含有領
域3を重金属のゲッタリング用としてイオン注入法を使
用して形成した後、ベース用半導体基板4に埋め込み用
絶縁膜2を介して素子形成用半導体基板1を貼り合わ
せ、その後、素子形成用半導体基板1の裏面を研削した
後、CMP法を使用して所定の厚さの素子形成用半導体
基板1となるまで研磨加工を行うものである。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、SOIウエハおよ
びその製造方法ならびにそのSOIウエハを用いた半導
体集積回路装置に関し、特に、重金属のゲッタリングを
行うことができるSOIウエハおよびその製造方法なら
びにそのSOIウエハを用いた半導体集積回路装置に関
するものである。
【0002】
【従来の技術】本発明者は、SOI(Silicon on Insul
ator)ウエハを用いた半導体集積回路装置の製造技術に
ついて検討した。以下は、本発明者によって検討された
技術であり、その概要は次のとおりである。
【0003】すなわち、SOIウエハの埋め込み用絶縁
膜の上に配置されている素子形成用半導体基板にMOS
FET(Metal Oxide Semiconductor Field Effect Tra
nsistor)などの半導体素子を形成した後、その素子形成
用半導体基板の上に配線層を形成することによって、S
OIウエハを用いた半導体集積回路装置を製造してい
る。
【0004】この場合、半導体集積回路装置の製造工程
である酸化シリコン膜をCVD(Chemical Vapor Depos
ition)法により形成するなどのウエハ処理において、鉄
(Fe)またはニッケル(Ni)などの重金属の汚染が
SOIウエハなどに発生し、その重金属汚染により半導
体集積回路装置における半導体素子の電気的特性の低下
の原因となっている。
【0005】したがって、重金属の汚染による半導体素
子の電気的特性の低下を防止するために、素子形成用半
導体基板と埋め込み用絶縁膜との界面近傍の素子形成用
半導体基板の領域に多結晶シリコン層を形成し、その多
結晶シリコン層によって、重金属のゲッタリングを行っ
ている。
【0006】なお、SOIウエハを用いた半導体集積回
路装置の製造技術について記載されている文献として
は、例えば1990年12月15日、啓学出版株式会社
発行のW・マリ著「図説超LSI工学」p321〜p3
25に記載されているものがある。
【0007】
【発明が解決しようとする課題】ところが、前述したS
OIウエハを用いた半導体集積回路装置は、多結晶シリ
コン層によって、重金属のゲッタリングを行っている
が、素子形成用半導体基板の厚さが0.1μmから十数μ
mと薄い場合に、その他の態様の重金属のゲッタリング
を行うものが設計仕様上必要となっている場合がある。
【0008】本発明の目的は、重金属のゲッタリングを
行うことができる種々の態様のSOIウエハおよびその
製造方法ならびにそのSOIウエハを用いた半導体集積
回路装置を提供することにある。
【0009】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0010】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0011】すなわち、本発明のSOIウエハは、ベー
ス用半導体基板の上に埋め込み用絶縁膜を介して素子形
成用半導体基板が設けられているSOIウエハであっ
て、素子形成用半導体基板と埋め込み用絶縁膜とのどち
らか一方または両方の選択的な領域に素子形成用半導体
基板よりも高不純物濃度の不純物含有領域が重金属のゲ
ッタリング用として設けられているものである。
【0012】本発明のSOIウエハの製造方法は、素子
形成用半導体基板と埋め込み用絶縁膜とのどちらか一方
または両方の選択的な領域に素子形成用半導体基板より
も高不純物濃度の不純物含有領域を重金属のゲッタリン
グ用としてイオン注入法を使用して形成した後、ベース
用半導体基板の表面と、素子形成用半導体基板の表面に
形成されている埋め込み用絶縁膜の表面とを向かい合わ
せた状態でもって、それらを貼り合わせる工程と、貼り
合わされている素子形成用半導体基板の裏面の埋め込み
用絶縁膜の上から、研削装置を使用して研削加工を行っ
た後、CMP法を使用して所定の厚さの素子形成用半導
体基板となるまで研磨加工を行う工程とを有するもので
ある。
【0013】本発明のSOIウエハを用いた半導体集積
回路装置は、前述したSOIウエハであって、不純物含
有領域が重金属のゲッタリング用として設けられている
SOIウエハにおける素子形成用半導体基板に複数のM
OSFETなどの半導体素子が形成されているものであ
る。
【0014】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において同一機能を有するものは同一の符
号を付し、重複説明は省略する。
【0015】(実施の形態1)図1〜図5は、本発明の
一実施の形態であるSOIウエハの製造工程を示す断面
図である。同図を用いて、本実施の形態のSOIウエハ
およびその製造方法を具体的に説明する。
【0016】まず、SOIウエハにおける素子形成用半
導体基板1を用意する(図1)。素子形成用半導体基板
1は、半導体素子が形成される側のボンド用ウエハであ
り、例えば単結晶シリコンウエハを使用し、その結晶面
方位が(100)、導電型がn型、抵抗率が10±2Ω
cm、直径が125mm、厚さが550μmのものであ
る。
【0017】次に、素子形成用半導体基板1の表面にリ
ン(P)イオンをイオン注入法を使用してイオン打ち込
みを行う。イオン打ち込みの条件は、例えばイオンエネ
ルギーが100KeV、ドーズ量が5×1015イオン/
cm2 とする。また、リンイオンをイオン打ち込みした
後、アニール処理をしてイオン注入欠陥を回復させる。
この場合、アニール処理は、例えば窒素雰囲気中にて1
000℃の温度で30分間アニールを行う。その後、素
子形成用半導体基板1の表面および裏面に熱酸化処理法
を使用して、厚さが500nmの酸化シリコン膜からな
る埋め込み用絶縁膜2を形成する(図2)。この場合、
イオン打ち込みされているリンイオンが素子形成用半導
体基板1に熱拡散されて、深さが約2μm、不純物濃度
が約1020原子/cm3 の不純物含有領域3が形成さ
れ、その不純物含有領域3を重金属のゲッタリング用と
して使用する素子形成用半導体基板1が得られる。
【0018】その後、SOIウエハにおけるベース用半
導体基板4を用意する(図3)。本実施の形態のベース
用半導体基板4は、前述した素子形成用半導体基板1と
同様な単結晶シリコンウエハを使用している。次に、ベ
ース用半導体基板4の表面と、素子形成用半導体基板1
における不純物含有領域3の表面の埋め込み用絶縁膜2
の表面とを向かい合わせた状態でもって、酸素雰囲気中
にて1100℃の温度で1時間熱処理を行うことによ
り、それらを強固に接着して貼り合わせる(図4)。
【0019】次に、貼り合わされている素子形成用半導
体基板1の裏面の埋め込み用絶縁膜2の上から、例えば
平面研削盤などの研削装置を使用して数十μm程度の厚
さの素子形成用半導体基板1となるまで研削加工を行っ
た後、CMP(Chemical Mechanical Polishing 、化学
的機械研磨)法を使用して例えば10μmの厚さの素子
形成用半導体基板1となるまで研磨加工を行い、SOI
ウエハ5を形成する(図5)。
【0020】上記した本実施の形態のSOIウエハ5の
製造方法によれば、素子形成用半導体基板1をベース用
半導体基板4に貼り合わせる前に、素子形成用半導体基
板1の選択的な領域に重金属のゲッタリング用の不純物
含有領域3を形成しているので、不純物含有領域3をイ
オン注入法を使用して高精度でしかも高不純物濃度をも
って素子形成用半導体基板1に形成することができる。
【0021】また、前述した本実施の形態のSOIウエ
ハ5を用いた半導体集積回路装置は、素子形成用半導体
基板1にMOSFETなどの半導体素子を形成した後、
その素子形成用半導体基板1の上に配線層を形成するこ
とによって、製造することができる。この場合、半導体
集積回路装置の製造工程である酸化シリコン膜をCVD
法により形成するなどのウエハ処理において、鉄または
ニッケルなどの重金属が素子形成用半導体基板1に侵入
したとしても、不純物含有領域3がその重金属をゲッタ
リング(捕獲)することができることによって、素子形
成用半導体基板1が重金属によって汚染されることがな
いので、半導体素子の電気的特性を向上させることがで
きる。その結果、本実施の形態のSOIウエハ5を用い
た半導体集積回路装置の電気的特性および製造歩留りを
向上させることができる。
【0022】前述した本実施の形態のSOIウエハ5
は、リンイオンのイオン注入によって、深さが約2μ
m、不純物濃度が約1020原子/cm3 の不純物含有領
域3が形成されており、その不純物含有領域3を重金属
のゲッタリング用として使用するものであるが、本発明
者の検討結果によれば、不純物含有領域3の不純物濃度
は、素子形成用半導体基板1の不純物濃度よりも高けれ
ばよく、しかも不純物濃度が1×1019原子/cm3
上であれば重金属のゲッタリング効果を高くできること
が明確になっている。また、不純物含有領域3における
不純物は、リン以外にホウ素または炭素とすることがで
きる。さらに、不純物含有領域3における不純物は、ア
ルゴン、クリプトンまたはキセノンあるいはそれらの混
合物とすることができる。
【0023】(実施の形態2)図6〜図11は、本発明
の他の実施の形態であるSOIウエハの製造工程を示す
断面図である。同図を用いて、本実施の形態のSOIウ
エハおよびその製造方法を具体的に説明する。
【0024】まず、前述した実施の形態1と同様な素子
形成用半導体基板1を用意する(図6)。次に、素子形
成用半導体基板1の表面および裏面に熱酸化処理法を使
用して、厚さが500nmの酸化シリコン膜からなる埋
め込み用絶縁膜2を形成する(図7)。
【0025】その後、素子形成用半導体基板1の表面に
形成した埋め込み用絶縁膜2の上から埋め込み用絶縁膜
2の下部にリンイオンをイオン注入法を使用してイオン
打ち込みを行うことによって、埋め込み用絶縁膜2と素
子形成用半導体基板1との界面近傍の埋め込み用絶縁膜
2の領域にリンガラス層となっている不純物含有領域6
を形成する(図8)。この場合、イオン打ち込みの条件
は、例えばイオンエネルギーが400KeV、ドーズ量
が5×1015イオン/cm2 とする。
【0026】次に、SOIウエハにおけるベース用半導
体基板4を用意する(図9)。本実施の形態のベース用
半導体基板4は、前述した素子形成用半導体基板1と同
様な単結晶シリコンウエハを使用している。次に、ベー
ス用半導体基板4の表面と、素子形成用半導体基板1の
表面の不純物含有領域6を有する埋め込み用絶縁膜2の
表面とを向かい合わせた状態でもって、酸素雰囲気中に
て1100℃の温度で1時間熱処理を行うことにより、
それらを強固に接着して貼り合わせる(図10)。
【0027】次に、貼り合わされた素子形成用半導体基
板1の裏面の埋め込み用絶縁膜2の上から、前述した実
施の形態1と同様に、研削装置を使用して研削加工を行
った後、CMP法を使用して例えば10μmの厚さの素
子形成用半導体基板1となるまで研磨加工を行い、SO
Iウエハ7を形成する(図11)。
【0028】上記した本実施の形態のSOIウエハ7の
製造方法によれば、素子形成用半導体基板1をベース用
半導体基板4に貼り合わせる前に、埋め込み用絶縁膜2
の選択的な領域に重金属のゲッタリング用の不純物含有
領域6を形成するので、不純物含有領域6をイオン注入
法を使用して高精度でしかも高不純物濃度をもって埋め
込み用絶縁膜2に形成することができる。
【0029】また、本実施の形態のSOIウエハ7を用
いた半導体集積回路装置は、その製造工程において、前
述した実施の形態1と同様に、鉄またはニッケルなどの
重金属が素子形成用半導体基板1に侵入したとしても、
不純物含有領域6がその重金属をゲッタリングすること
ができることによって、素子形成用半導体基板1が重金
属によって汚染されることがないので、半導体素子の電
気的特性を向上させることができる。その結果、本実施
の形態のSOIウエハ7を用いた半導体集積回路装置の
電気的特性および製造歩留りを向上させることができ
る。
【0030】さらに、本実施の形態のSOIウエハ7
は、リンイオンのイオン注入によって、埋め込み用絶縁
膜2の選択的な領域に不純物含有領域6が形成されてい
るが、不純物含有領域6の不純物濃度および不純物の種
類は前述した実施の形態1と同様な態様を適用すること
ができる。
【0031】(実施の形態3)図12〜図17は、本発
明のさらに他の実施の形態であるSOIウエハの製造工
程を示す断面図である。同図を用いて、本実施の形態の
SOIウエハおよびその製造方法を具体的に説明する。
【0032】まず、前述した実施の形態1と同様な素子
形成用半導体基板1を用意する(図12)。次に、前述
した実施の形態2と同様に、素子形成用半導体基板1の
表面および裏面に熱酸化処理法を使用して、厚さが50
0nmの酸化シリコン膜からなる埋め込み用絶縁膜2を
形成する(図13)。
【0033】次に、SOIウエハにおけるベース用半導
体基板4を用意する(図14)。本実施の形態のベース
用半導体基板4は、前述した素子形成用半導体基板1と
同様な単結晶シリコンウエハを使用している。次に、ベ
ース用半導体基板4の表面と、素子形成用半導体基板1
の裏面の埋め込み用絶縁膜2の表面とを向かい合わせた
状態でもって、酸素雰囲気中にて1100℃の温度で1
時間熱処理を行うことにより、それらを強固に接着して
貼り合わせる(図15)。
【0034】その後、貼り合わされた素子形成用半導体
基板1の裏面の埋め込み用絶縁膜2の上から、前述した
実施の形態1と同様に、研削装置を使用して研削加工を
行った後、CMP法を使用して例えば3μmの厚さの素
子形成用半導体基板1となるまで研磨加工を行い、SO
Iウエハ8を形成する(図16)。
【0035】その後、SOIウエハ8における素子形成
用半導体基板1の上から、埋め込み用絶縁膜2と素子形
成用半導体基板1との界面近傍の素子形成用半導体基板
1の領域に、リンイオンをイオン注入法を使用してイオ
ン打ち込みを行う。イオン打ち込みの条件は、例えばイ
オンエネルギーが2MeV、ドーズ量が5×1015イオ
ン/cm2 としている。また、リンイオンをイオン打ち
込みした後、アニール処理をしてイオン注入欠陥を回復
させる。この場合、アニール処理は、例えば窒素雰囲気
中にて1000℃の温度で30分間アニールを行う。そ
の結果、イオン打ち込みされているリンイオンが素子形
成用半導体基板1に熱拡散されて、幅が約2μm、不純
物濃度が約1020原子/cm3 の不純物含有領域9が埋
め込み用絶縁膜2と素子形成用半導体基板1との界面近
傍の素子形成用半導体基板1の領域に形成され、その不
純物含有領域9を重金属のゲッタリング用として使用す
るSOIウエハ8が得られる(図17)。
【0036】上記した本実施の形態のSOIウエハ8の
製造方法によれば、例えば3μmの厚さの素子形成用半
導体基板1を有するSOIウエハ8を形成した後、その
薄膜化されている素子形成用半導体基板1の選択的な領
域に重金属のゲッタリング用の不純物含有領域9を形成
するので、不純物含有領域9をイオン注入法を使用して
高精度でしかも高不純物濃度をもって素子形成用半導体
基板1に形成することができる。
【0037】また、本実施の形態のSOIウエハ8を用
いた半導体集積回路装置は、その製造工程において、前
述した実施の形態1と同様に、鉄またはニッケルなどの
重金属が素子形成用半導体基板1に侵入したとしても、
不純物含有領域9がその重金属をゲッタリングすること
ができることによって、素子形成用半導体基板1が重金
属によって汚染されることがないので、半導体素子の電
気的特性を向上させることができる。その結果、本実施
の形態のSOIウエハ8を用いた半導体集積回路装置の
電気的特性および製造歩留りを向上させることができ
る。
【0038】さらに、本実施の形態のSOIウエハ8
は、リンイオンのイオン注入によって、素子形成用半導
体基板1の選択的な領域に不純物含有領域9を形成する
が、不純物含有領域9の不純物濃度および不純物の種類
は前述した実施の形態1と同様な態様を適用することが
できる。
【0039】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記実施の形態に限定されるものではなく、その要旨を
逸脱しない範囲で種々変更可能であることはいうまでも
ない。
【0040】たとえば、素子形成用半導体基板または埋
め込み用絶縁膜の選択的な領域に重金属のゲッタリング
用の不純物含有領域を形成する際に、素子形成用半導体
基板と埋め込み用絶縁膜との界面近傍の素子形成用半導
体基板および埋め込み用絶縁膜の選択的な領域に重金属
のゲッタリング用の不純物含有領域を形成する態様とす
ることができる。この場合、その不純物含有領域を形成
する際に、不純物含有領域を形成するための不純物のイ
オン打ち込み条件を制御して行ったり、前述した実施の
形態1〜3を組み合わせて行うことができる。
【0041】また、本発明のSOIウエハを用いた半導
体集積回路装置において、SOIウエハにおける素子形
成用半導体基板に形成されている半導体素子は、MOS
FET、CMOSFET、バイポーラトランジスタまた
はMOSFETとバイポーラトランジスタを組み合わせ
たBiMOSあるいはBiCMOS構造などの種々の半
導体素子を組み合わせた態様とすることができる。さら
に、SOIウエハにおける素子形成用半導体基板に形成
されている半導体素子は、DRAMまたはSRAMなど
のメモリセルを構成する半導体素子の態様とすることが
できる。
【0042】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0043】(1).本発明のSOIウエハの製造方法
によれば、素子形成用半導体基板をベース用半導体基板
に貼り合わせる前に、素子形成用半導体基板または埋め
込み用絶縁膜の選択的な領域に重金属のゲッタリング用
の不純物含有領域を形成するので、不純物含有領域をイ
オン注入法を使用して高精度でしかも高不純物濃度をも
って素子形成用半導体基板または埋め込み用絶縁膜に形
成することができる。
【0044】(2).本発明のSOIウエハの製造方法
によれば、例えば3μmの厚さの素子形成用半導体基板
を有するSOIウエハを形成したのち、その薄膜化され
ている素子形成用半導体基板の選択的な領域に重金属の
ゲッタリング用の不純物含有領域を形成するので、不純
物含有領域をイオン注入法を使用して高精度でしかも高
不純物濃度をもって素子形成用半導体基板に形成するこ
とができる。
【0045】(3).本発明のSOIウエハを用いた半
導体集積回路装置は、素子形成用半導体基板にMOSF
ETなどの半導体素子を形成した後、その素子形成用半
導体基板の上に配線層を形成することによって、製造す
ることができる。この場合、半導体集積回路装置の製造
工程である酸化シリコン膜をCVD法により形成するな
どのウエハ処理において、鉄またはニッケルなどの重金
属が素子形成用半導体基板に侵入したとしても、不純物
含有領域がその重金属をゲッタリングすることができる
ことによって、素子形成用半導体基板が重金属によって
汚染されることがないので、半導体素子の電気的特性を
向上させることができる。その結果、本発明のSOIウ
エハを用いた半導体集積回路装置の電気的特性および製
造歩留りを向上させることができる。
【図面の簡単な説明】
【図1】本発明の一実施の形態であるSOIウエハの製
造工程を示す断面図である。
【図2】本発明の一実施の形態であるSOIウエハの製
造工程を示す断面図である。
【図3】本発明の一実施の形態であるSOIウエハの製
造工程を示す断面図である。
【図4】本発明の一実施の形態であるSOIウエハの製
造工程を示す断面図である。
【図5】本発明の一実施の形態であるSOIウエハの製
造工程を示す断面図である。
【図6】本発明の他の実施の形態であるSOIウエハの
製造工程を示す断面図である。
【図7】本発明の他の実施の形態であるSOIウエハの
製造工程を示す断面図である。
【図8】本発明の他の実施の形態であるSOIウエハの
製造工程を示す断面図である。
【図9】本発明の他の実施の形態であるSOIウエハの
製造工程を示す断面図である。
【図10】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図11】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図12】本発明のさらに他の実施の形態であるSOI
ウエハの製造工程を示す断面図である。
【図13】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図14】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図15】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図16】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【図17】本発明の他の実施の形態であるSOIウエハ
の製造工程を示す断面図である。
【符号の説明】
1 素子形成用半導体基板 2 埋め込み用絶縁膜 3 不純物含有領域 4 ベース用半導体基板 5 SOIウエハ 6 不純物含有領域 7 SOIウエハ 8 SOIウエハ 9 不純物含有領域

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 ベース用半導体基板の上に埋め込み用絶
    縁膜を介して素子形成用半導体基板が設けられているS
    OIウエハであって、前記埋め込み用絶縁膜の上の前記
    素子形成用半導体基板の選択的な領域に前記素子形成用
    半導体基板よりも高不純物濃度の不純物含有領域が重金
    属のゲッタリング用として設けられていることを特徴と
    するSOIウエハ。
  2. 【請求項2】 ベース用半導体基板の上に埋め込み用絶
    縁膜を介して素子形成用半導体基板が設けられているS
    OIウエハであって、前記素子形成用半導体基板の下の
    前記埋め込み用絶縁膜の選択的な領域に前記素子形成用
    半導体基板よりも高不純物濃度の不純物含有領域が重金
    属のゲッタリング用として設けられていることを特徴と
    するSOIウエハ。
  3. 【請求項3】 ベース用半導体基板の上に埋め込み用絶
    縁膜を介して素子形成用半導体基板が設けられているS
    OIウエハであって、前記素子形成用半導体基板と前記
    埋め込み用絶縁膜との界面近傍の前記素子形成用半導体
    基板および前記埋め込み用絶縁膜の選択的な領域に前記
    素子形成用半導体基板よりも高不純物濃度の不純物含有
    領域が重金属のゲッタリング用として設けられているこ
    とを特徴とするSOIウエハ。
  4. 【請求項4】 請求項1〜3のいずれか1項に記載のS
    OIウエハであって、前記不純物含有領域は、リン、ホ
    ウ素または炭素が1×1019原子/cm3 以上の不純物
    濃度をもって含まれていることを特徴とするSOIウエ
    ハ。
  5. 【請求項5】 請求項1〜3のいずれか1項に記載のS
    OIウエハであって、前記不純物含有領域は、アルゴ
    ン、クリプトンまたはキセノンあるいはそれらの混合物
    が1×1019原子/cm3 以上の不純物濃度をもって含
    まれていることを特徴とするSOIウエハ。
  6. 【請求項6】 素子形成用半導体基板の選択的な領域に
    前記素子形成用半導体基板よりも高不純物濃度の不純物
    含有領域を重金属のゲッタリング用としてイオン注入法
    を使用して形成する工程と、 前記素子形成用半導体基板の表面および裏面に埋め込み
    用絶縁膜を形成する工程と、 ベース用半導体基板の表面と、前記素子形成用半導体基
    板における不純物含有領域の表面の埋め込み用絶縁膜の
    表面とを向かい合わせた状態でもって、それらを貼り合
    わせる工程と、 貼り合わされた前記素子形成用半導体基板の裏面の埋め
    込み用絶縁膜の上から、研削装置を使用して研削加工を
    行った後、CMP法を使用して所定の厚さの素子形成用
    半導体基板となるまで研磨加工を行う工程とを有するこ
    とを特徴とするSOIウエハの製造方法。
  7. 【請求項7】 素子形成用半導体基板の表面および裏面
    に埋め込み用絶縁膜を形成する工程と、 前記素子形成用半導体基板の表面に形成されている前記
    埋め込み用絶縁膜の選択的な領域に前記素子形成用半導
    体基板よりも高不純物濃度の不純物含有領域を重金属の
    ゲッタリング用としてイオン注入法を使用して形成する
    工程と、 ベース用半導体基板の表面と、前記埋め込み用絶縁膜に
    おける不純物含有領域の下部の前記埋め込み用絶縁膜の
    表面とを向かい合わせた状態でもって、それらを貼り合
    わせる工程と、 貼り合わされた前記素子形成用半導体基板の裏面の埋め
    込み用絶縁膜の上から、研削装置を使用して研削加工を
    行った後、CMP法を使用して所定の厚さの素子形成用
    半導体基板となるまで研磨加工を行う工程とを有するこ
    とを特徴とするSOIウエハの製造方法。
  8. 【請求項8】 素子形成用半導体基板の表面および裏面
    に埋め込み用絶縁膜を形成する工程と、 ベース用半導体基板の表面と、前記素子形成用半導体基
    板の表面の前記埋め込み用絶縁膜の表面とを向かい合わ
    せた状態でもって、それらを貼り合わせる工程と、 貼り合わされた前記素子形成用半導体基板の裏面の埋め
    込み用絶縁膜の上から、研削装置を使用して研削加工を
    行った後、CMP法を使用して所定の厚さの素子形成用
    半導体基板となるまで研磨加工を行う工程と、 前記素子形成用半導体基板の選択的な領域に前記素子形
    成用半導体基板よりも高不純物濃度の不純物含有領域を
    重金属のゲッタリング用としてイオン注入法を使用して
    形成する工程とを有することを特徴とするSOIウエハ
    の製造方法。
  9. 【請求項9】 請求項1〜5のいずれか1項に記載のS
    OIウエハにおける素子形成用半導体基板に複数の半導
    体素子が形成されていることを特徴とする半導体集積回
    路装置。
JP18719596A 1996-07-17 1996-07-17 Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置 Pending JPH1032209A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18719596A JPH1032209A (ja) 1996-07-17 1996-07-17 Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18719596A JPH1032209A (ja) 1996-07-17 1996-07-17 Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH1032209A true JPH1032209A (ja) 1998-02-03

Family

ID=16201771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18719596A Pending JPH1032209A (ja) 1996-07-17 1996-07-17 Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH1032209A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1045434A1 (en) * 1999-04-15 2000-10-18 STMicroelectronics S.r.l. Method for realizing integrated electronic devices on semiconductor substrates having gettering centres
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6451672B1 (en) 1999-04-15 2002-09-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
US6524928B1 (en) 1999-03-04 2003-02-25 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US6709955B2 (en) 2000-04-17 2004-03-23 Stmicroelectronics S.R.L. Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
JP2006294957A (ja) * 2005-04-13 2006-10-26 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法及び貼り合わせsoiウエーハ
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
WO2007072624A1 (ja) 2005-12-19 2007-06-28 Shin-Etsu Handotai Co., Ltd. Soi基板の製造方法およびsoi基板
WO2007125863A1 (ja) 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Soiウエーハの製造方法
JP2007318097A (ja) * 2006-04-27 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2009032792A (ja) * 2007-07-25 2009-02-12 Toyota Motor Corp キャパシタとその製造方法及びキャパシタを備えるsoi基板
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp SOI(Silicononinsulator)構造の半導体装置およびその製造方法
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法
CN110459508A (zh) * 2019-08-19 2019-11-15 大同新成新材料股份有限公司 一种绝缘层上覆硅芯片的制作方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6524928B1 (en) 1999-03-04 2003-02-25 Fuji Electric Co., Ltd. Semiconductor device and method for manufacturing the same
US6774454B2 (en) 1999-03-04 2004-08-10 Fuji Electric Co., Ltd. Semiconductor device with an silicon insulator (SOI) substrate
EP1045434A1 (en) * 1999-04-15 2000-10-18 STMicroelectronics S.r.l. Method for realizing integrated electronic devices on semiconductor substrates having gettering centres
US6451672B1 (en) 1999-04-15 2002-09-17 Stmicroelectronics S.R.L. Method for manufacturing electronic devices in semiconductor substrates provided with gettering sites
US6709955B2 (en) 2000-04-17 2004-03-23 Stmicroelectronics S.R.L. Method of fabricating electronic devices integrated in semiconductor substrates provided with gettering sites, and a device fabricated by the method
JP2002231725A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
JP2002368001A (ja) * 2001-06-07 2002-12-20 Denso Corp 半導体装置及びその製造方法
JP2006294957A (ja) * 2005-04-13 2006-10-26 Shin Etsu Handotai Co Ltd 貼り合わせsoiウエーハの製造方法及び貼り合わせsoiウエーハ
JP2007088450A (ja) * 2005-08-26 2007-04-05 Sony Corp 半導体基板及びこれを用いた半導体装置及びその製造方法並びに固体撮像装置及びその製造方法並びに撮像装置
WO2007072624A1 (ja) 2005-12-19 2007-06-28 Shin-Etsu Handotai Co., Ltd. Soi基板の製造方法およびsoi基板
US7749861B2 (en) 2005-12-19 2010-07-06 Shin-Etsu Handotai Co., Ltd. Method for manufacturing SOI substrate and SOI substrate
JP2007318102A (ja) * 2006-04-24 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
WO2007125863A1 (ja) 2006-04-24 2007-11-08 Shin-Etsu Handotai Co., Ltd. Soiウエーハの製造方法
US8268705B2 (en) 2006-04-24 2012-09-18 Shin-Etsu Handotai Co., Ltd. Method for producing SOI wafer
JP2013055353A (ja) * 2006-04-24 2013-03-21 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2007318097A (ja) * 2006-04-27 2007-12-06 Shin Etsu Handotai Co Ltd Soiウエーハの製造方法
JP2009032792A (ja) * 2007-07-25 2009-02-12 Toyota Motor Corp キャパシタとその製造方法及びキャパシタを備えるsoi基板
JP2009124116A (ja) * 2007-10-22 2009-06-04 Denso Corp SOI(Silicononinsulator)構造の半導体装置およびその製造方法
EP2207194A1 (en) * 2007-10-22 2010-07-14 Denso Corporation SEMICONDUCTOR DEVICE OF SOI (Silicon on insulator) STRUCTURE, AND ITS MANUFACTURING METHOD
EP2207194A4 (en) * 2007-10-22 2013-01-23 Denso Corp SOI STRUCTURE SEMICONDUCTOR DEVICE (Silicon on Insulator), AND METHOD FOR MANUFACTURING THE SAME
US8410573B2 (en) 2007-10-22 2013-04-02 Denso Corporation SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same
EP2800138A1 (en) * 2007-10-22 2014-11-05 Denso Corporation SOI (silicon on insulator) structure semiconductor device and method of manufacturing the same
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法
CN110459508A (zh) * 2019-08-19 2019-11-15 大同新成新材料股份有限公司 一种绝缘层上覆硅芯片的制作方法

Similar Documents

Publication Publication Date Title
US6890838B2 (en) Gettering technique for wafers made using a controlled cleaving process
US6825532B2 (en) Bonded substrate for an integrated circuit containing a planar intrinsic gettering zone
US6465316B2 (en) SOI substrate and semiconductor device
JP3080914B2 (ja) 半導体ウェーハ製造方法
US7563693B2 (en) Method for manufacturing semiconductor substrate and semiconductor substrate
US7052974B2 (en) Bonded wafer and method of producing bonded wafer
US5298449A (en) Semiconductor substrate having a silicon-on-insulator structure and method of fabricating the same
US7759772B2 (en) Method to form Si-containing SOI and underlying substrate with different orientations
JPH1032209A (ja) Soiウエハおよびその製造方法ならびにそのsoiウエハを用いた半導体集積回路装置
US20090286354A1 (en) Semiconductor chip having gettering layer, and method for manufacturing the same
US7399680B2 (en) Method and structure for implanting bonded substrates for electrical conductivity
US6001711A (en) Process of fabricating semiconductor device having gettering site layer between insulating layer and active semiconductor layer
JP2001210811A (ja) 半導体基板の製造方法
WO2007125771A1 (ja) Soiウエーハの製造方法
JP5292810B2 (ja) Soi基板の製造方法
JPH11297703A (ja) 半導体装置の製造方法
JPH09326396A (ja) 半導体集積回路装置およびその製造方法
JP2000196047A (ja) Soi基板及びその製造方法
JPH05129258A (ja) 半導体ウエハの製造方法および半導体集積回路装置の製造方法
JP3484961B2 (ja) Soi基板の製造方法
JP2000332021A (ja) Soi基板およびその製造方法ならびに半導体装置およびその製造方法
JPH09213916A (ja) Soi基板の製造方法
US7029991B2 (en) Method for making a SOI semiconductor substrate with thin active semiconductor layer
JP5096780B2 (ja) Soiウエーハの製造方法
RU2149481C1 (ru) Способ создания структуры - кремний на изоляторе для сбис (варианты)