JP2013055353A - Ｓｏｉウエーハの製造方法 - Google Patents

Ｓｏｉウエーハの製造方法 Download PDF

Info

Publication number
JP2013055353A
JP2013055353A JP2012251441A JP2012251441A JP2013055353A JP 2013055353 A JP2013055353 A JP 2013055353A JP 2012251441 A JP2012251441 A JP 2012251441A JP 2012251441 A JP2012251441 A JP 2012251441A JP 2013055353 A JP2013055353 A JP 2013055353A
Authority
JP
Japan
Prior art keywords
wafer
layer
soi
ion
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012251441A
Other languages
English (en)
Other versions
JP5706391B2 (ja
Inventor
Kazuhiko Yoshida
和彦 吉田
Masao Matsumine
昌男 松峯
Hiroshi Takeno
博 竹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2012251441A priority Critical patent/JP5706391B2/ja
Publication of JP2013055353A publication Critical patent/JP2013055353A/ja
Application granted granted Critical
Publication of JP5706391B2 publication Critical patent/JP5706391B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Element Separation (AREA)

Abstract

【課題】 リーク電流の発生や酸化膜耐圧の劣化等を抑制しながらも、十分なゲッタリング能力を有するＳＯＩウエーハの製造方法を提供することを目的とする。
【解決手段】 少なくとも、ベースウエーハまたはボンドウエーハのいずれか一方の表面から、シリコン中で電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する工程を備えるＳＯＩウエーハの製造方法において、前記イオン注入ダメージ層形成工程における中性元素のイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満として行うＳＯＩウエーハの製造方法。
【選択図】 図１

Description

本発明は、貼り合わせ法によるＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）ウエーハの製造方法に関し、特に、ゲッタリング能力を有するＳＯＩウエーハの製造方法に関する。
近年、高集積ＣＭＯＳ、ＩＣ、高耐圧素子などがＳＯＩウエーハを利用して作製されるようになってきた。ＳＯＩウエーハの具体的な構造はウエーハの深さ方向に対して、表層のデバイス作製領域となる活性層として使用されるシリコン単結晶層（以下、ＳＯＩ層と呼ぶ）の下に酸化膜等の埋め込み絶縁層（以下、Ｂｏｘ層と呼ぶことがある）をはさみ、その下部にまたシリコン単結晶層（以下、支持基板と呼ぶ）を有する三層構造になっている。このような構造のＳＯＩウエーハは、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ラッチアップ防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。
このＳＯＩウエーハの製造方法として、例えば、以下の方法が知られている。すなわち、鏡面研磨された２枚のシリコン単結晶ウエーハ（ＳＯＩ層となるシリコン単結晶ウエーハ（ボンドウエーハ）と支持基板となるシリコン単結晶ウエーハ（ベースウエーハ））を用意し、少なくとも一方のシリコン基板の表面に酸化膜を形成させる。そして、これらのシリコン単結晶ウエーハを酸化膜を挟んで貼り合わせた後、貼り合わせ熱処理して結合強度を高める。その後、ボンドウエーハを薄膜化してＳＯＩ層が形成されたＳＯＩウエーハを得る。この薄膜化の方法としては、ボンドウエーハを所望の厚さまで研削、研磨等を施す方法や、貼り合わせる前に予め水素またはヘリウムをイオン注入して剥離層を形成しておき、貼り合わせ熱処理温度よりも低い温度で剥離熱処理してボンドウエーハをこの剥離層で剥離することによって行い、その後に前述の貼り合わせ熱処理を行うイオン注入剥離法と呼ばれる方法（例えば、特許文献１）等がある。
前述のように、ＳＯＩウエーハは、電気的特性の観点から構造上のメリットを多く有するが、金属不純物汚染に対する耐性という観点では構造上のデメリットを有している。すなわち、多くの場合金属不純物の拡散速度は、シリコン中よりもシリコン酸化膜中の方が遅くなるからである。それにより、ＳＯＩ層表面から汚染された場合、金属不純物がＢｏｘ層を通過しにくいために、薄いＳＯＩ層に蓄積されることになる。そのため、ＳＯＩ構造を有しないシリコン基板の場合よりも金属汚染の悪影響がより大きくなる。したがって、ＳＯＩウエーハでは、金属不純物を捕獲して半導体素子の活性層となる領域から除去する能力（ゲッタリング能力）を有することが、より一層重要な品質の一つとなる。
ＳＯＩ構造を有しないシリコン基板の場合に一般的に用いられるゲッタリング手法（酸素析出物、高濃度ホウ素添加、裏面多結晶シリコン膜等）は、いずれも活性層とは逆の支持基板側にゲッタリング層が導入される。しかし、ＳＯＩウエーハにおいて同様の手法を用いて支持基板側にゲッタリング層を導入しても、金属不純物がＢｏｘ層を通過しにくいために、上述のゲッタリング層が十分機能せず、これらの手法はそのままではＳＯＩウエーハには適用できないという問題がある。
このような問題を解決するため、貼り合わせ法によるＳＯＩウエーハの製造方法において、ＳＯＩ層近傍にゲッタリング領域を導入する方法が従来から幾つか提案されている。
例えば、貼り合わせ前に、ボンドウエーハの貼り合わせ面にリンまたはシリコンをイオン注入して歪みや欠陥を導入し、貼り合わせ後にＳＯＩ層とＢｏｘ層の間のゲッタリング層とする方法（例えば、特許文献２参照）がある。
また、リンやシリコン以外のイオン、例えばホウ素、炭素、アルゴン、クリプトン、キセノンを、貼り合わせ前に、ボンドウエーハの貼り合わせ面にイオン注入する方法も提案されている（特許文献３参照）。
しかし、このような方法によって製造されたＳＯＩウエーハを用いてデバイス作製を行うと、リーク電流が異常発生したり、酸化膜耐圧が悪化したりすることがあるという問題点があった。
特許第３０４８２０１号公報 特開平６−１６３８６２号公報 特開平１０−３２２０９号公報
そこで、本発明は、このような問題点に鑑みなされたもので、リーク電流の発生や酸化膜耐圧の劣化等を抑制しながらも、十分なゲッタリング能力を有するＳＯＩウエーハの製造方法を提供することを目的とする。
本発明は、上記課題を解決するためになされたもので、少なくとも、シリコン単結晶からなるベースウエーハとボンドウエーハを準備する工程と、前記ベースウエーハと前記ボンドウエーハの少なくとも一方の表面に絶縁膜を形成する工程と、前記ベースウエーハまたは前記ボンドウエーハのいずれか一方の表面から、シリコン中で電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する工程と、前記イオン注入した表面を前記絶縁膜を介して前記ベースウエーハと前記ボンドウエーハとを貼り合わせる工程と、貼り合わされた前記ボンドウエーハを薄膜化する工程とを備えるＳＯＩウエーハの製造方法において、前記イオン注入ダメージ層形成工程における中性元素のイオン注入は、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満として行うことを特徴とするＳＯＩウエーハの製造方法を提供する。
このように、ベースウエーハまたはボンドウエーハのいずれか一方に、シリコン中で電気的に不活性である中性元素をイオン注入してイオン注入ダメージ層を形成する工程を備えるＳＯＩウエーハの製造方法において、中性元素のイオン注入を、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満として行えば、貼り合わせ熱処理時にイオン注入ダメージ層からの２次欠陥が発生することを抑制しながらも、十分なゲッタリング能力を有するＳＯＩウエーハを製造することができる。その結果、リーク電流の発生や酸化膜耐圧の劣化が抑制されたＳＯＩウエーハとすることができる。
この場合、前記イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくとも一種とすることが好ましい。
このように、イオン注入する中性元素は、アルゴン、炭素、酸素、シリコンの少なくとも一種とすれば、より低ドーズ量で効果的に十分なゲッタリング能力を付加できる。また、このような低ドーズ量であれば、貼り合わせ熱処理時における２次欠陥の発生もより抑制することができる。さらに、これらの元素であれば、デバイス特性に悪影響を及ぼしにくいので好ましい。
この場合、前記中性元素として、炭素をイオン注入する場合はドーズ量を１×１０１３ａｔｏｍｓ／ｃｍ２以下とし、酸素をイオン注入する場合はドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２未満とし、アルゴンまたはシリコンをイオン注入する場合はドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。
イオン注入する各中性元素に応じてこのようなドーズ量とすれば、より確実に貼り合わせ熱処理時の２次欠陥の発生を抑制することができる。また、このようなドーズ量であっても、十分なゲッタリング能力を付加することができる。
また、前記中性元素をイオン注入する際の加速電圧を２００ｋｅＶ以下とすることが好ましい。また、前記イオン注入ダメージ層の厚さを０．５μｍ以下とすることが好ましい。
このように、中性元素をイオン注入する際の加速電圧を２００ｋｅＶ以下、あるいはイオン注入ダメージ層の厚さを０．５μｍ以下とすれば、イオン注入ダメージ層の厚さが十分に薄いので、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生をより抑制することができる。また、このようなイオン注入ダメージ層の厚さであっても、十分なゲッタリング能力を付加することができる。
また、前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすることが好ましい。
このように、絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすれば緻密で良質の絶縁膜を容易に形成でき、絶縁特性、ゲッタリング能力ともに優れたＳＯＩウエーハとすることができる。
また、前記ボンドウエーハの薄膜化を、前記ボンドウエーハを研削することによって行うことができる。また、前記ボンドウエーハの薄膜化を、予め、前記貼り合わせ工程より前に、水素またはヘリウムを前記ボンドウエーハの表面からイオン注入することにより剥離用イオン注入層を設け、前記ボンドウエーハの薄膜化工程において、剥離熱処理により前記剥離用イオン注入層で前記ボンドウエーハを剥離することによって行うことができる。
このように、ボンドウエーハの薄膜化を、厚膜ＳＯＩ層の形成に好適なボンドウエーハを研削することによって行う場合であっても、薄膜ＳＯＩ層の形成に好適なイオン注入剥離法によって行う場合であっても、イオン注入ダメージ層に十分なゲッタリング能力を付加することができ、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生を抑制することができる。
また、少なくとも前記貼り合わせ工程より前に、前記中性元素をイオン注入する表面からシリコン中でドナーとなる元素をイオン注入してｎ＋層を形成する工程を備えることもできる。この場合、前記ドナーとなる元素は、リン、ヒ素、アンチモンの少なくとも一種とすることができる。
このように、少なくとも貼り合わせ工程より前に、中性元素をイオン注入する表面からシリコン中でドナーとなる元素をイオン注入してｎ＋層を形成する工程を備え、例えば、ドナーとなる元素をリン、ヒ素、アンチモンの少なくとも一種とすれば、ｎ＋層によるゲッタリング能力と、イオン注入ダメージ層によるゲッタリング能力を組み合わせて、より強力なゲッタリングサイトとすることができる。また、このような場合でも、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生を抑制することができる。
さらに、これらの場合、中性元素のイオン注入のドーズ量を、５×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
このように、中性元素のイオン注入のドーズ量を、５×１０１２ａｔｏｍｓ／ｃｍ２以上とすれば、より確実に、十分なゲッタリング能力を有するＳＯＩウエーハを製造することができる。
本発明によれば、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生を抑制しながらも、イオン注入ダメージ層に十分なゲッタリング能力を有するＳＯＩウエーハを製造することができる。そして、このように製造されたＳＯＩウエーハを用いてデバイス作製を行えば、重金属汚染に強いデバイスでありながら、欠陥が少ないのでリーク電流の異常発生や酸化膜耐圧の劣化等を防止することができる。
以下、本発明について図面を参照してさらに具体的に説明するが、本発明はこれに限定されるものではない。
図１は、本発明の貼り合わせ法によるＳＯＩウエーハの製造方法の一例を示す図である。本発明が適用される貼り合わせ法によるＳＯＩウエーハの製造方法の概略は以下に示す通りである。
まず、工程（ａ）において、半導体素子形成用のＳＯＩ層となるシリコン単結晶ウエーハ（ボンドウエーハ）１１と、支持基板となるシリコン単結晶ウエーハ（ベースウエーハ）１４を準備する。
次に、工程（ｂ）において、ベースウエーハ１４とボンドウエーハ１１との少なくとも一方に埋め込み絶縁層となる絶縁膜１３を形成する（ここでは、ベースウエーハ１４に絶縁膜１３を形成する）。
次に、工程（ｃ）において、ベースウエーハ１４またはボンドウエーハ１１の少なくとも一方の表面から中性元素のイオン注入を行ってイオン注入ダメージ層１２を形成する（ここでは、ボンドウエーハ１１にイオン注入ダメージ層を形成する）。イオン注入に先立ち、ボンドウエーハ１１の表面にスクリーン酸化膜を形成しても構わない。また、そのスクリーン酸化膜を、工程（ｄ）の前に除去しても構わないし、除去しなくても構わない。本発明では、この中性元素のイオン注入のドーズ量を規定するが、これについては後述する。
次に、工程（ｄ）において、ベースウエーハ１４とボンドウエーハ１１を、イオン注入してイオン注入ダメージ層１２を形成した側の表面を貼り合わせる面として絶縁膜１３を介して密着させて貼り合わせる。このようにして貼り合わせ面１５を有する貼り合わせウエーハ２０を得る。
次に、工程（ｅ）において、貼り合わせ面１５の結合強度を高めるための結合熱処理を行う。例えば、酸化性あるいは不活性ガス雰囲気下、１０００℃〜１２００℃、１０分〜６時間の熱処理を行うことで二枚のウエーハを強固に結合することができる。
次に、工程（ｆ）において、ボンドウエーハ１１を所望の厚さまで薄膜化し、支持基板５４の上にＢｏｘ層５３を挟んでＳＯＩ層５１が形成されており、イオン注入ダメージ層５２を有するＳＯＩウエーハ５０を得る。
なお、ボンドウエーハの薄膜化は、例えば、比較的厚膜のＳＯＩ層の形成に好適な平面研削および鏡面研磨による方法を用いることもできるし、薄膜ＳＯＩ層の形成に好適なボンドウエーハとベースウエーハとを貼り合わせる工程（ｄ）の前に予めボンドウエーハの貼り合わせ面に水素イオンまたはヘリウムイオンを注入することによって剥離用イオン層を形成しておき、貼り合わせた後に剥離用イオン注入層でボンドウエーハを剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用いることもできる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に、必要に応じて５００℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程（ｅ）を行うという工程順となる。また、このとき、貼り合わせるウエーハ表面をプラズマ処理することにより活性化したのちに貼り合わせることにより、前記５００℃程度の熱処理を行うことなく、機械的な応力により前記イオン注入層で剥離する方法を用いることもできる。
なお、この剥離用イオン注入層の形成は、ゲッタリング層形成目的のイオン注入工程より先に行っても後に行ってもよい。
このようにしてイオン注入ダメージ層５２を有するＳＯＩウエーハ５０を得るわけであるが、前記図１の工程（ｃ）においてイオン注入する際に、ボンドウエーハ１１にイオン注入した場合は、図２（ａ）のように、ＳＯＩ層５１の、Ｂｏｘ層５３との界面領域にイオン注入ダメージ層５２が形成される。逆に、ベースウエーハ１４にイオン注入した場合は、図２（ｂ）のように、支持基板５４の、Ｂｏｘ層５３との界面領域にイオン注入ダメージ層５２が形成される。
このような工程を経ることによって、シリコン単結晶ウエーハ中にイオン注入してイオン注入ダメージ層を導入し、ゲッタリング層とするＳＯＩウエーハを製造する方法によると、前述のように、リーク電流が異常発生したり、酸化膜耐圧が悪化することがあるという問題点があった。
このようなＳＯＩウエーハの特性劣化の理由の具体的な要因として、本発明者らは、貼り合わせ熱処理後にイオン注入ダメージ層から発生する２次欠陥に着目した。
すなわち、従来は、ＳＯＩウエーハにゲッタリングを目的としてイオン注入ダメージ層を導入するためのイオン注入のドーズ量は１×１０１５ａｔｏｍｓ／ｃｍ２以上必要であるとされていた。このようなドーズ量であれば、確かに、強力なゲッタリング能力をＳＯＩウエーハに付加することができるが、一方で、貼り合わせ熱処理時に、２次欠陥を大量に発生させることにつながり、ＳＯＩウエーハの特性を悪化させる場合があった。また、ドーズ量の桁が一桁上がると、イオン注入にかかる時間は約１０倍となる。従来のようにドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２以上であると、長時間のイオン注入が必要となり、生産性が低くなるとともにコストが高くなる。
これらのことに基づいて、本発明者らはさらに検討を重ね、貼り合わせ法によるＳＯＩウエーハの製造において、ゲッタリング目的のイオン注入ダメージ層形成のためのイオン注入の際に、シリコン中で電気的に不活性である中性元素（以下、単に中性元素と称する）をイオン注入する場合においては、ドーズ量が従来より低くても、金属不純物を十分にゲッタリングできることを見出した。そして、種々の条件を最適化することで本発明を完成させた。
具体的には、図１に示すようなＳＯＩウエーハの製造方法において、図１（ｃ）のイオン注入工程において、イオン注入する中性元素のドーズ量が従来よりも少ない、１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満であれば、十分なゲッタリング能力を得ると共に、貼り合わせ熱処理時にイオン注入ダメージ層から２次欠陥が発生することを抑制することができることがわかった。また、本発明のような低ドーズ量で十分なゲッタリング能力を得ることができるので、従来のような長時間のイオン注入が必要でなくなり、生産性が高くなるとともにコストを低く抑えることができる。
また、貼り合わせ熱処理時にイオン注入ダメージ層から２次欠陥を発生することをより抑制するためには、中性元素のドーズ量は、１×１０１４ａｔｏｍｓ／ｃｍ２以下とすることがさらに好ましく、１×１０１３ａｔｏｍｓ／ｃｍ２以下とすることが特に好ましい。
なお、本発明の効果のあるドーズ量の下限である１×１０１２ａｔｏｍｓ／ｃｍ２は、通常のイオン注入装置によって安定に制御してイオン注入することのできるドーズ量のほぼ下限値である。
この場合、より確実にＳＯＩウエーハにゲッタリング能力を付加するには、中性元素のドーズ量を５×１０１２ａｔｏｍｓ／ｃｍ２以上とすることが好ましい。
また、２次欠陥の発生を抑制するためのドーズ量の上限は、注入する元素の種類によって異なることを見出した。イオン注入する中性元素としては、アルゴン、炭素、酸素、シリコンの各イオン種が好適である。
特に、アルゴンをシリコン中にイオン注入してイオン注入ダメージ層を導入した場合は強力なゲッタリング能力を持つゲッタリングサイトとすることができるので好ましい。
この場合、貼り合わせ熱処理時の２次欠陥の発生をより確実に抑制するためには、炭素をイオン注入する場合はドーズ量を１×１０１３ａｔｏｍｓ／ｃｍ２以下とし、酸素をイオン注入する場合はドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２未満とし、アルゴンまたはシリコンをイオン注入する場合はドーズ量を１×１０１４ａｔｏｍｓ／ｃｍ２以下とすることが好ましい。
また、このような中性元素のイオン注入工程においては、イオン注入装置の加速電圧を２００ｋｅＶ以下とすると、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生をより確実に抑制することができるので好ましい。また、このような加速電圧であっても、十分なゲッタリング効果をＳＯＩウエーハに付加することができる。
なお、この中性元素のイオン注入時の加速電圧の下限は明確に限定されるものではないが、シリコン単結晶ウエーハ中にイオン注入される必要があるので、注入される元素にもよるが、例えば、１０ｋｅＶとすることができる。
また、本発明のイオン注入装置の加速電圧を調節して、イオン注入ダメージ層の厚さを０．５μｍ以下とすることが好ましい。このようなイオン注入ダメージ層の厚さとするには、注入する中性元素によっても異なるが、イオン注入装置の加速電圧を約２００ｋｅＶ以下とすることによっておおよそ達成することができる。
このようなイオン注入ダメージ層の厚さであると、通常の断面ＴＥＭ観察ではほとんどイオン注入ダメージ層を観察することはできないが、ＳＯＩウエーハを製造した場合に、十分なゲッタリング能力を付加することができる。そして、このようなイオン注入ダメージ層の厚さであれば、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生をより確実に抑制することができる。
なお、このようなイオン注入ダメージ層の厚さの下限は特に限定されないが、イオン注入装置の加速電圧の下限によって決定される。
ところで、本発明では、イオン注入ダメージ層は、ボンドウエーハとベースウエーハとの貼り合わせ面付近に形成される。すなわち、前述の通り、図２のように、ボンドウエーハの表面にイオン注入した場合にはＳＯＩ層の、Ｂｏｘ層との界面領域に、ベースウエーハの表面にイオン注入した場合には支持基板の、Ｂｏｘ層との界面領域に、イオン注入ダメージ層が形成される。このとき、貼り合わせ面の結合状態は両者に違いはないため、本来、両者のイオン注入ダメージ層のゲッタリング能力は同等である。
しかし、金属不純物のシリコン中の拡散速度とシリコン酸化物中の拡散速度の違いにより、金属不純物はＢｏｘ層を通過しにくい。そのため、デバイス作製領域となるＳＯＩ層の表面に付着した金属汚染をゲッタリングするには、ゲッタリング層はＳＯＩ層の、Ｂｏｘ層との界面領域に形成される方が好ましいと言える。すなわち、ボンドウエーハの表面に中性元素をイオン注入してイオン注入ダメージ層を形成し、貼り合わせを行う方がより好ましい。
ただし、ベースウエーハの表面にイオン注入ダメージ層を形成し、支持基板の、Ｂｏｘ層との界面領域にゲッタリング層が形成された場合でも、ＳＯＩウエーハの裏面にゲッタリング層を導入する従来法の場合よりは効果的なゲッタリングサイトが得られる。また、ＳＯＩウエーハのＢｏｘ層の厚さは年々薄いものが得られている。Ｂｏｘ層の厚さが例えば１００ｎｍ以下と薄ければ、支持基板とＢｏｘ層の界面領域に形成されたイオン注入ダメージ層であっても、ＳＯＩ層中の金属汚染のゲッタリングにもより有効である。
また、本発明のＳＯＩウエーハの製造方法は、Ｂｏｘ層となる絶縁層がシリコン酸化膜やシリコン窒化膜等であっても問題なく適用できる。シリコン酸化膜であれば、ボンドウエーハまたはベースウエーハを熱酸化すれば簡単に緻密で高品質なものを作成することができるので好ましいが、この方法に限定されるものではなく、例えばＣＶＤ法によってシリコン酸化膜を堆積させてもよい。また、シリコン窒化膜やシリコン酸窒化膜あるいは他の絶縁膜を形成する場合でも、それぞれ通常の方法を用いて形成することができる。また、シリコン窒化膜とシリコン酸化膜を組み合わせてもよい。
また、本発明のＳＯＩウエーハの製造方法では、さらに、ｎ＋層を、本発明のイオン注入ダメージ層が形成される層の近傍に導入してもよい。このｎ＋層はデバイス構造の面から必要とされる場合があるが、同時にゲッタリング能力も兼ね備えているので、中性元素のイオン注入ダメージ層によるゲッタリング能力と組み合わせて、より強力なゲッタリングサイトになる。
具体的には、少なくとも貼り合わせ工程より前に、中性元素をイオン注入する表面と同じ面からシリコン中でドナーとなる元素、すなわちリン、ヒ素、アンチモン等をイオン注入してｎ＋層を形成する工程を導入することによって、このようなｎ＋層を導入することができる。
また、このように、イオン注入ダメージ層の他にｎ＋層を導入する場合でも、本発明に従うドーズ量の中性元素のイオン注入によって形成されたイオン注入ダメージ層であれば、貼り合わせ熱処理時のイオン注入ダメージ層からの２次欠陥の発生を抑制することができるので、リーク不良や酸化膜耐圧の悪化を防止することができる。
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
図１に示すような工程に従って、下記のように、イオン注入ダメージ層を導入したＳＯＩウエーハを製造した。
まず、直径２００ｍｍ、面方位｛１００｝の鏡面研磨された２枚のＮ型シリコン単結晶ウエーハを用意した（ａ）。ベースウエーハ１４の表面に、Ｂｏｘ層となる膜厚約１μｍのシリコン酸化膜１３を熱酸化により形成した（ｂ）。
次いで、ボンドウエーハ１１の表面に、加速電圧１００ｋｅＶ、ドーズ量１×１０１４ａｔｏｍｓ／ｃｍ２の条件でアルゴンをイオン注入した（ｃ）。
次に、ボンドウエーハ１１とベースウエーハ１４を、ボンドウエーハ１１にアルゴンをイオン注入した面を貼り合わせ面として、シリコン酸化膜１３を挟むようにして密着させて貼り合わせた（ｄ）。次いで、結合強度を高めるための結合熱処理を以下の条件で行った（ｅ）。すなわち、８００℃に設定した熱処理炉に貼り合わせたウエーハを投入し、最高温度１１５０℃まで１０℃／分の昇温速度で昇温して２時間保持した後に、８００℃まで降温してからウエーハを熱処理炉外に引き出した。
その後、貼り合わせウエーハ２０のボンドウエーハ１１側を、平面研削及び鏡面研磨により、約１２μｍの厚さになるまで薄膜化し、ＳＯＩウエーハ５０を得た（ｆ）。
このようにして製造したＳＯＩウエーハを、厚さ方向に切断し、該切断面を研磨した後、断面ＴＥＭ観察を行った。
また、このように製造したＳＯＩウエーハのゲッタリング能力を次のように評価した。まず、ＳＯＩ層表面にＮｉを約１×１０１３ａｔｏｍｓ／ｃｍ２の濃度で塗布し、１０００℃で１時間の熱処理により内部に拡散させた。次に、表面酸化膜、ＳＯＩ層、Ｂｏｘ層、支持基板表層（Ｂｏｘ層側の表面から約２μｍまで）を段階的にエッチングして、その溶液中のＮｉ濃度をＩＣＰ−ＭＳ（誘導結合プラズマ質量分析法）で測定することにより、Ｎｉ濃度の深さ方向分布を測定した。表面酸化膜とＢｏｘ層はＨＦ溶液により各々１段階で、ＳＯＩ層は混酸溶液によりＳＯＩ層表面から約２μｍステップで６段階に分割して、支持基板表層は混酸溶液により１段階で測定した。
（実施例２、３、４）
イオン注入する中性元素を、炭素（実施例２）、酸素（実施例３）、シリコン（実施例４）として、ＳＯＩ層を約１４μｍの厚さになるまで薄膜化した他は、実施例１と同様の方法によってＳＯＩウエーハを製造した。その後、実施例１と同様の手法によってＳＯＩウエーハの断面ＴＥＭ観察を行い、ゲッタリング能力の評価を行った。ただし、ＳＯＩ層については７段階に分割してＮｉ濃度の測定を行った。
（比較例１、２、３、４）
アルゴン（比較例１）、炭素（比較例２）、酸素（比較例３）、シリコン（比較例４）を、ドーズ量を１×１０１５ａｔｏｍｓ／ｃｍ２としてイオン注入し、ＳＯＩ層を約１４μｍの厚さになるまで薄膜化した他は、実施例１と同様の方法によってＳＯＩウエーハを製造した。その後、実施例１と同様の手法によってＳＯＩウエーハの断面ＴＥＭ観察を行い、ゲッタリング能力の評価を行った。ただし、ＳＯＩ層については７段階に分割してＮｉ濃度の測定を行った。
実施例１〜４、比較例１〜４のＳＯＩウエーハの断面ＴＥＭ画像を図３に示した。なお、点線はＢｏｘ層とイオン注入ダメージ層を含むＳＯＩ層の界面を指し、破線はＢｏｘ層とＳＯＩ層の界面から０．２μｍの距離を指している。
また、実施例１〜４、比較例１〜４のＳＯＩウエーハのゲッタリング能力評価の結果を図４に示した。なお、横軸の「ＳｉＯ２」は表面酸化膜を、「ＳＯＩ−１〜６（７）」は分割して測定したＳＯＩ層を表面から順番に、「ＢＯＸ」はＢｏｘ層を、「ＢＡＳ」は支持基板を、「ＳＵＭ」は合計を、それぞれ示す。
また、実施例１〜４、比較例１〜４の断面ＴＥＭ観察によって測定した１μｍ×１μｍ中に存在する欠陥の数を表１にまとめた。
Figure 2013055353
いずれの中性元素であっても、ドーズ量が１×１０１４ａｔｏｍｓ／ｃｍ２の場合は、ＴＥＭ画像で観測できるような欠陥がほとんど形成されていない。また、ＳＯＩ層のＢｏｘ層からの距離が０〜２μｍである層（アルゴンについてはＳＯＩ−６、その他の元素ではＳＯＩ−７）をゲッタリング層とすると、このゲッタリング層にＮｉがトラップされており、十分なゲッタリング能力を有している。
一方、ドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２の場合は、ドーズ量が１×１０１４ａｔｏｍｓ／ｃｍ２である場合より、ゲッタリング能力はややさらに強力になっているが、界面に欠陥が形成され始めており、ＳＯＩ層の特性に悪影響があると考えられる。尚、表１で「＞１０」は数１０個レベル、「＞１００」は数１００個レベルを示す。また、前述のようにドーズ量が１×１０１５ａｔｏｍｓ／ｃｍ２以上であると、長時間のイオン注入が必要となり、生産性が低くなるとともにコストが高くなる。
（比較例５）
ボンドウエーハ１１にイオン注入によるイオン注入ダメージ層の形成を行わない他は、実施例１と同様の方法によってＳＯＩウエーハを製造し、ゲッタリング能力の評価を行った。
この結果、図５に示すように、ＮｉがＳＯＩ層表面側に高濃度で分布し、ゲッタリング能力が著しく低かった。
（実施例５、６、比較例６）
さらに、アルゴン、炭素、酸素、シリコンの各元素を、ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２（実施例５）、１×１０１３ａｔｏｍｓ／ｃｍ２（実施例６）、１×１０１６ａｔｏｍｓ／ｃｍ２（比較例６）としてイオン注入した他は実施例１と同様の方法によってＳＯＩウエーハを製造した。その後、実施例１と同様の手法によってＳＯＩウエーハの断面ＴＥＭ観察を行い、その結果を表１に併記した。
いずれの中性元素の場合も、ドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２、１×１０１３ａｔｏｍｓ／ｃｍ２の場合は全く欠陥が観察されなかった。
一方、ドーズ量が１×１０１６ａｔｏｍｓ／ｃｍ２の場合は、いずれの中性元素の場合も欠陥の数が多すぎるために測定不可能（表１中では「×」印で示す。）であった。
（実施例７〜１６、比較例７）
直径２００ｍｍ、面方位｛１００｝の鏡面研磨された２枚のＮ型シリコン単結晶ウエーハを用意した。ベースウエーハの表面にＢｏｘ層となる膜厚約１．３μｍのシリコン酸化膜を熱酸化により形成した。
次いで、ボンドウエーハの表面に、表２に示す条件でアルゴンをイオン注入した。
Figure 2013055353
次に、実施例１と同様な方法により、貼り合わせ、結合熱処理を行った後、ボンドウエーハ側を、平面研削及び鏡面研磨により、約１４μｍの厚さになるまで薄膜化し、ＳＯＩウエーハを得た。
このようにして製造したＳＯＩウエーハのゲッタリング能力を実施例１と同様な方法により評価した。まず、ＳＯＩ表面にＮｉを約５×１０１２ａｔｏｍｓ／ｃｍ２の濃度で塗布し、１０００℃で１時間の熱処理により内部に拡散させた。次に、表面酸化膜、ＳＯＩ層、Ｂｏｘ層、支持基板表層を段階的にエッチングして、その溶液中のＮｉ濃度をＩＣＰ−ＭＳで測定することにより、Ｎｉ濃度の深さ方向分布を得た。表面酸化膜とＢｏｘ層はＨＦ溶液により各々１段階で、ＳＯＩ層は混酸溶液によりＳＯＩ層表面から約２μｍステップで７段階に分割して、支持基板表層は混酸溶液により１段階で測定した。また、断面ＴＥＭ観察により、ＳＯＩ層とＢｏｘ層の界面近傍の欠陥を観察した。
実施例７〜１１、１６、比較例７のゲッタリング能力を図６に示した。縦軸は、ＳＯＩ層のＢｏｘ層からの距離が０〜２μｍである層（ゲッタリング層）のＮｉ濃度を示している。ドーズ量が５×１０１２ａｔｏｍｓ／ｃｍ２以上の場合（実施例７〜１１、比較例７）は、表面に塗布したほぼ全量のＮｉがゲッタリングされた。但し、比較例７では、断面ＴＥＭ観察により、図３と同様にゲッタリング層に多数の欠陥が観察された。なお、実施例１１においても欠陥は観察されたが、比較例７ほど高密度ではなく、明らかに２次欠陥の発生が抑制されていた。
ドーズ量が１×１０１２ａｔｏｍｓ／ｃｍ２の場合（実施例１６）は、ほとんど欠陥が形成されていなく、ゲッタリング層のＮｉ濃度が１０１１ａｔｏｍｓ／ｃｍ２台の安定した値となった。しかし、ゲッタリング能力が実施例７〜１１の場合と比べて低く、より確実に十分なゲッタリング能力を有するＳＯＩウエーハとするには、ドーズ量を５×１０１２ａｔｏｍｓ／ｃｍ２以上とすることがよいことがわかる。
実施例１２〜１５のゲッタリング能力を図７に示した。何れの加速電圧の場合も十分なゲッタリング能力を有していた。
（実施例１７〜２０）
直径２００ｍｍ、面方位｛１００｝の鏡面研磨された２枚のＰ型シリコン単結晶ウエーハを用意した。ボンドウエーハの表面に膜厚約７５ｎｍのシリコン酸化膜を、ベースウエーハの表面に膜厚約２２５ｎｍのシリコン酸化膜を熱酸化により形成した。
次いで、ボンドウエーハの表面に、イオン注入剥離用の水素をイオン注入した。引き続き、加速電圧４０ｋｅＶ（実施例１７）、６０ｋｅＶ（実施例１８）、８０ｋｅＶ（実施例１９）、１００ｋｅＶ（実施例２０）の条件でアルゴンをイオン注入した。その際、ドーズ量は１×１０１４ａｔｏｍｓ／ｃｍ２とした。
次いで、通常のイオン注入剥離法と同様の手順により、貼り合わせ、剥離熱処理、結合熱処理、ＳＯＩ層調整酸化、酸化膜除去などの工程を経て、膜厚約０．３μｍのＳＯＩウエーハを得た。
更に、ＳＯＩウエーハの表面にエピタキシャル成長により膜厚約２．７μｍのシリコン層を堆積させ、ＳＯＩ層の膜厚を約３μｍとした。
このようにして製造したＳＯＩウエーハのゲッタリング能力を実施例１と同様な方法により評価した。まず、ＳＯＩ表面にＮｉを約５×１０１２ａｔｏｍｓ／ｃｍ２の濃度で塗布し、１０００℃で１時間の熱処理により内部に拡散させた。次に、表面酸化膜、ＳＯＩ層、Ｂｏｘ層、支持基板表層を段階的にエッチングして、その溶液中のＮｉ濃度をＩＣＰ−ＭＳで測定することにより、Ｎｉ濃度の深さ方向分布を得た。表面酸化膜とＢｏｘ層はＨＦ溶液により各々１段階で、ＳＯＩ層は混酸溶液によりＳＯＩ層表面から約０．６μｍステップで５段階に分割して、支持基板表層は混酸溶液により１段階で測定した。
実施例１７〜２０のゲッタリング能力を図８に示した。縦軸は、ＳＯＩ層のＢｏｘ層からの距離が０〜０．６μｍである層（ゲッタリング層）のＮｉ濃度を示している。実施例１２〜１５の場合と同様に、何れの加速電圧の場合も十分なゲッタリング能力を有していた。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
本発明の貼り合わせ法によるＳＯＩウエーハの製造方法の概略を示した図である。 本発明に係るＳＯＩウエーハの断面図であり、（ａ）はボンドウエーハにイオン注入ダメージ層を形成した場合、（ｂ）はベースウエーハにイオン注入ダメージ層を形成した場合である。 実施例１〜４及び比較例１〜４で得られたＳＯＩウエーハのイオン注入ダメージ層付近の断面ＴＥＭ写真である。 実施例１〜４及び比較例１〜４で得られたＳＯＩウエーハのゲッタリング能力を示す図である。 比較例５で得られたＳＯＩウエーハのゲッタリング能力を示す図である。 実施例７〜１１、１６及び比較例７で得られたＳＯＩウエーハのゲッタリング能力を示す図である。 実施例１２〜１５で得られたＳＯＩウエーハのゲッタリング能力を示す図である。 実施例１７〜２０で得られたＳＯＩウエーハのゲッタリング能力を示す図である。
１１…ボンドウエーハ、 １２…イオン注入ダメージ層、 １３…絶縁膜、
１４…ベースウエーハ、 １５…貼り合わせ面、
２０…貼り合わせウエーハ、
５０…ＳＯＩウエーハ、
５１…ＳＯＩ層、 ５２…イオン注入ダメージ層、 ５３…Ｂｏｘ層、
５４…支持基板。

Claims (6)

  1. 少なくとも、
    シリコン単結晶からなるベースウエーハとボンドウエーハを準備する工程と、
    前記ボンドウエーハの表面に絶縁膜を形成する工程と、
    前記ボンドウエーハの前記絶縁膜を形成した表面から、シリコン中で電気的に不活性である中性元素としてアルゴン、酸素、シリコンの少なくとも一種をイオン注入してイオン注入ダメージ層を形成する工程と、
    前記イオン注入した表面を前記絶縁膜を介して前記ベースウエーハと前記ボンドウエーハとを貼り合わせる工程と、
    貼り合わされた前記ボンドウエーハを薄膜化する工程と
    を備えるＳＯＩウエーハの製造方法において、前記イオン注入ダメージ層形成工程における中性元素のイオン注入は、
    ドーズ量を１×１０１２ａｔｏｍｓ／ｃｍ２以上１×１０１５ａｔｏｍｓ／ｃｍ２未満とし、加速電圧を２００ｋｅＶ以下として行うことを特徴とするＳＯＩウエーハの製造方法。
  2. 前記イオン注入ダメージ層の厚さを０．５μｍ以下とすることを特徴とする請求項１に記載のＳＯＩウエーハの製造方法。
  3. 前記絶縁膜をシリコン酸化膜またはシリコン窒化膜あるいはこれらを組み合わせたものとすることを特徴とする請求項１又は請求項２に記載のＳＯＩウエーハの製造方法。
  4. 前記ボンドウエーハの薄膜化を、前記ボンドウエーハを研削することによって行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩウエーハの製造方法。
  5. 前記ボンドウエーハの薄膜化を、予め、前記貼り合わせ工程より前に、水素またはヘリウムを前記ボンドウエーハの表面からイオン注入することにより剥離用イオン注入層を設け、前記ボンドウエーハの薄膜化工程において、剥離熱処理により前記剥離用イオン注入層で前記ボンドウエーハを剥離することによって行うことを特徴とする請求項１ないし請求項３のいずれか一項に記載のＳＯＩウエーハの製造方法。
  6. 前記中性元素のイオン注入のドーズ量を、５×１０１２ａｔｏｍｓ／ｃｍ２以上とすることを特徴とする請求項１ないし請求項５のいずれか一項に記載のＳＯＩウエーハの製造方法。
JP2012251441A 2006-04-24 2012-11-15 Ｓｏｉウエーハの製造方法 Active JP5706391B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012251441A JP5706391B2 (ja) 2006-04-24 2012-11-15 Ｓｏｉウエーハの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006118987 2006-04-24
JP2006118987 2006-04-24
JP2012251441A JP5706391B2 (ja) 2006-04-24 2012-11-15 Ｓｏｉウエーハの製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007112044A Division JP5183958B2 (ja) 2006-04-24 2007-04-20 Ｓｏｉウエーハの製造方法

Publications (2)

Publication Number Publication Date
JP2013055353A true JP2013055353A (ja) 2013-03-21
JP5706391B2 JP5706391B2 (ja) 2015-04-22

Family

ID=38655387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012251441A Active JP5706391B2 (ja) 2006-04-24 2012-11-15 Ｓｏｉウエーハの製造方法

Country Status (6)

Country Link
US (1) US8268705B2 (ja)
EP (1) EP2012347B1 (ja)
JP (1) JP5706391B2 (ja)
KR (1) KR101340004B1 (ja)
CN (1) CN101427347B (ja)
WO (1) WO2007125863A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114800A (ja) * 2019-03-13 2019-07-11 株式会社Sumco Ｓｏｉウェーハ

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7910994B2 (en) * 2007-10-15 2011-03-22 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for source/drain contact processing
JP5499455B2 (ja) * 2007-10-22 2014-05-21 株式会社デンソー ＳＯＩ（Ｓｉｌｉｃｏｎｏｎｉｎｓｕｌａｔｏｒ）構造の半導体装置およびその製造方法
US8299537B2 (en) * 2009-02-11 2012-10-30 International Business Machines Corporation Semiconductor-on-insulator substrate and structure including multiple order radio frequency harmonic supressing region
JP2010258083A (ja) * 2009-04-22 2010-11-11 Panasonic Corp Ｓｏｉウェーハ、その製造方法および半導体装置の製造方法
JP5643509B2 (ja) * 2009-12-28 2014-12-17 信越化学工業株式会社 応力を低減したｓｏｓ基板の製造方法
US8748285B2 (en) 2011-11-28 2014-06-10 International Business Machines Corporation Noble gas implantation region in top silicon layer of semiconductor-on-insulator substrate
JP6303321B2 (ja) * 2013-08-08 2018-04-04 株式会社Sumco 貼り合わせウェーハの製造方法および貼り合わせウェーハ
JP6516957B2 (ja) * 2013-09-04 2019-05-22 株式会社Sumco エピタキシャルウェーハの製造方法及び貼り合わせウェーハの製造方法
JP6200273B2 (ja) * 2013-10-17 2017-09-20 信越半導体株式会社 貼り合わせウェーハの製造方法
US9269626B2 (en) 2014-02-06 2016-02-23 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit structure and method for manufacturing thereof
CN103872180A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种利用碳离子注入吸杂的方法
US9299600B2 (en) 2014-07-28 2016-03-29 United Microelectronics Corp. Method for repairing an oxide layer and method for manufacturing a semiconductor structure applying the same
CN107785302A (zh) * 2016-08-31 2018-03-09 沈阳硅基科技有限公司 一种soi硅衬底材料的制备方法和soi材料
CN110391352B (zh) * 2018-04-17 2021-12-07 上海和辉光电股份有限公司 一种柔性显示器的封装方法和结构
CN108962815B (zh) * 2018-07-17 2020-09-25 北京工业大学 一种soi材料的制备方法
CN109524425A (zh) * 2018-10-15 2019-03-26 上海华虹宏力半导体制造有限公司 绝缘体上硅结构及其制作方法
CN111477543A (zh) * 2020-04-23 2020-07-31 济南晶正电子科技有限公司 一种键合衬底晶圆与单晶压电晶圆的方法及复合单晶压电晶圆基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032209A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2001210810A (ja) * 2000-01-25 2001-08-03 Shin Etsu Handotai Co Ltd 半導体ウェハ及びその製作法
JP2005228988A (ja) * 2004-02-13 2005-08-25 Sumitomo Mitsubishi Silicon Corp Ｓｏｉウェーハの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3769109A (en) * 1972-04-19 1973-10-30 Bell Telephone Labor Inc PRODUCTION OF SiO{11 {11 TAPERED FILMS
JPS57149301A (en) 1981-03-11 1982-09-14 Daiichi Togyo Kk Novel polysaccharide having coagulating property
EP0387754A1 (de) 1989-03-17 1990-09-19 Schott Glaswerke Kathetersystem zur Uebertragung von Laserstrahlung in Gefaesssysteme des menschlichen Koerpers
US5554883A (en) * 1990-04-28 1996-09-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method therefor
JP2908150B2 (ja) 1992-11-27 1999-06-21 日本電気株式会社 Ｓｏｉ基板構造及びその製造方法
JPH0878644A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 半導体集積回路装置の製造方法
US5773356A (en) * 1996-02-20 1998-06-30 Micron Technology, Inc. Gettering regions and methods of forming gettering regions within a semiconductor wafer
KR100232886B1 (ko) * 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
JPH10242153A (ja) * 1997-02-26 1998-09-11 Hitachi Ltd 半導体ウエハ、半導体ウエハの製造方法、半導体装置および半導体装置の製造方法
KR100253583B1 (ko) 1997-04-21 2000-04-15 김영환 접합형 에스. 오. 아이 웨이퍼 제조방법
KR100291515B1 (ko) * 1998-12-24 2001-06-01 박종섭 실리콘 온 인슐레이터 웨이퍼의 제조방법
US6255195B1 (en) * 1999-02-22 2001-07-03 Intersil Corporation Method for forming a bonded substrate containing a planar intrinsic gettering zone and substrate formed by said method
US6633066B1 (en) 2000-01-07 2003-10-14 Samsung Electronics Co., Ltd. CMOS integrated circuit devices and substrates having unstrained silicon active layers
US20020187619A1 (en) * 2001-05-04 2002-12-12 International Business Machines Corporation Gettering process for bonded SOI wafers
CN100454552C (zh) * 2001-07-17 2009-01-21 信越半导体株式会社 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片
US7084046B2 (en) 2001-11-29 2006-08-01 Shin-Etsu Handotai Co., Ltd. Method of fabricating SOI wafer
JP2004039735A (ja) 2002-07-01 2004-02-05 Fujitsu Ltd 半導体基板及びその製造方法
JP4442560B2 (ja) 2003-02-19 2010-03-31 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004259970A (ja) 2003-02-26 2004-09-16 Shin Etsu Handotai Co Ltd Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
EP1792339A1 (en) * 2004-09-21 2007-06-06 S.O.I.Tec Silicon on Insulator Technologies Method for obtaining a thin layer by implementing co-implantation and subsequent implantation

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1032209A (ja) * 1996-07-17 1998-02-03 Hitachi Ltd Ｓｏｉウエハおよびその製造方法ならびにそのｓｏｉウエハを用いた半導体集積回路装置
JPH11330437A (ja) * 1998-05-13 1999-11-30 Nec Corp Ｓｏｉ基板とその製造方法
JP2000196047A (ja) * 1998-12-25 2000-07-14 Shin Etsu Handotai Co Ltd Ｓｏｉ基板及びその製造方法
JP2001210810A (ja) * 2000-01-25 2001-08-03 Shin Etsu Handotai Co Ltd 半導体ウェハ及びその製作法
JP2005228988A (ja) * 2004-02-13 2005-08-25 Sumitomo Mitsubishi Silicon Corp Ｓｏｉウェーハの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019114800A (ja) * 2019-03-13 2019-07-11 株式会社Sumco Ｓｏｉウェーハ

Also Published As

Publication number Publication date
US8268705B2 (en) 2012-09-18
CN101427347A (zh) 2009-05-06
EP2012347B1 (en) 2015-03-18
KR101340004B1 (ko) 2013-12-11
JP5706391B2 (ja) 2015-04-22
WO2007125863A1 (ja) 2007-11-08
CN101427347B (zh) 2010-12-01
US20090280620A1 (en) 2009-11-12
KR20090007362A (ko) 2009-01-16
EP2012347A1 (en) 2009-01-07
EP2012347A4 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
JP5706391B2 (ja) Ｓｏｉウエーハの製造方法
JP5183958B2 (ja) Ｓｏｉウエーハの製造方法
JP5338443B2 (ja) Ｓｏｉウェーハの製造方法
US7442992B2 (en) Bonded SOI substrate, and method for manufacturing the same
US11056381B2 (en) Method for producing bonded SOI wafer
US7858494B2 (en) Laminated substrate manufacturing method and laminated substrate manufactured by the method
KR101340002B1 (ko) Ｓｏｉ웨이퍼의 제조방법
US7446016B2 (en) Method for producing bonded wafer
JP5194508B2 (ja) Ｓｏｉウエーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
JP5292810B2 (ja) Ｓｏｉ基板の製造方法
JP2006005341A (ja) 貼り合わせｓｏｉ基板およびその製造方法
JPH11191617A (ja) Ｓｏｉ基板の製造方法
JP2010153637A (ja) 貼り合わせウェーハの製造方法
JP5200412B2 (ja) Ｓｏｉ基板の製造方法
JPH11307471A (ja) Ｓｏｉ基板の製造方法
JP5096780B2 (ja) Ｓｏｉウエーハの製造方法
JP2011044470A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140722

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150217

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150226

R150 Certificate of patent or registration of utility model

Ref document number: 5706391

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250