JP2004259970A - Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ - Google Patents
Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ Download PDFInfo
- Publication number
- JP2004259970A JP2004259970A JP2003049415A JP2003049415A JP2004259970A JP 2004259970 A JP2004259970 A JP 2004259970A JP 2003049415 A JP2003049415 A JP 2003049415A JP 2003049415 A JP2003049415 A JP 2003049415A JP 2004259970 A JP2004259970 A JP 2004259970A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- soi
- wafer
- thickness
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 35
- 239000010410 layer Substances 0.000 claims abstract description 122
- 238000005468 ion implantation Methods 0.000 claims abstract description 54
- 239000002344 surface layer Substances 0.000 claims abstract description 6
- 230000003647 oxidation Effects 0.000 claims description 21
- 238000007254 oxidation reaction Methods 0.000 claims description 21
- 150000002500 ions Chemical class 0.000 claims description 16
- 239000007789 gas Substances 0.000 claims description 8
- 239000001257 hydrogen Substances 0.000 claims description 8
- 229910052739 hydrogen Inorganic materials 0.000 claims description 8
- -1 hydrogen ions Chemical class 0.000 claims description 7
- 239000011800 void material Substances 0.000 abstract description 3
- 239000010408 film Substances 0.000 abstract 5
- 238000004299 exfoliation Methods 0.000 abstract 1
- 239000010409 thin film Substances 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 166
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 238000010438 heat treatment Methods 0.000 description 15
- 238000005498 polishing Methods 0.000 description 14
- 238000002513 implantation Methods 0.000 description 7
- 238000000926 separation method Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 5
- 239000007864 aqueous solution Substances 0.000 description 4
- 239000012298 atmosphere Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 230000032798 delamination Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 230000035515 penetration Effects 0.000 description 3
- 230000001698 pyrogenic effect Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000000052 comparative effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 238000011179 visual inspection Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
【課題】ブリスター及びボイドを発生させず、高品質のＳＯＩウエーハを高い歩留まりで製造できるＳＯＩウエーハの製造方法を提供する。
【解決手段】少なくともボンドウエーハの表層部にイオン注入層を形成後、該ボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせ、その後前記イオン注入層で剥離してＳＯＩウエーハを製造する方法において、前記イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、前記埋め込み酸化膜の厚さＸがＸ≦１００である場合には、前記イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、前記貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化するＳＯＩウエーハの製造方法。
【選択図】 図１
【解決手段】少なくともボンドウエーハの表層部にイオン注入層を形成後、該ボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせ、その後前記イオン注入層で剥離してＳＯＩウエーハを製造する方法において、前記イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、前記埋め込み酸化膜の厚さＸがＸ≦１００である場合には、前記イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、前記貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化するＳＯＩウエーハの製造方法。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁体上にシリコン層が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩウエーハを製造する方法及びその方法で製造されたＳＯＩウエーハに関する。
【０００２】
【従来の技術】
近年、絶縁体上にシリコン層（ＳＯＩ層）が形成されたＳＯＩ構造を有するＳＯＩウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウエーハとして特に注目されている。
【０００３】
このＳＯＩウエーハの代表的な製造方法として、シリコンウエーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行ってウエーハ内に酸化膜を形成するＳＩＭＯＸ法や、貼り合わせ法と呼ばれる方法等がある。貼り合わせ法とは、ＳＯＩ層を形成するボンドウエーハと支持基板となるベースウエーハのうちの少なくとも一方に酸化膜を形成し、その酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後ボンドウエーハを薄膜化することによって、絶縁体である埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法である。
【０００４】
この貼り合わせ法を利用したＳＯＩウエーハの製造方法には、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。特許文献１参照）、ＥＬＴＲＡＮ法等が知られている（非特許文献１参照）。
【０００５】
ここで、イオン注入剥離法について、図２を参照しながら説明する。先ず、ベースウエーハ１１とボンドウエーハ１２の二枚のシリコンウエーハを準備する（工程（ａ’））。次に、これらのうちの少なくとも一方のウエーハ（この場合、ボンドウエーハ）に酸化膜１３を形成した後（工程（ｂ’））、ボンドウエーハ１２に水素イオン及び希ガスイオンの少なくとも１種類のイオンを注入してボンドウエーハ１２の内部にイオン注入層１４を形成する（工程（ｃ’））。そして、ボンドウエーハ１２のイオンを注入した方の面を酸化膜１３を介してベースウエーハ１１と貼り合わせた後（工程（ｄ’））、剥離熱処理を加えてイオン注入層１４を劈開面（剥離面）としてボンドウエーハ１２を剥離し（工程（ｅ’））、その後、さらにウエーハ同士の結合を強固にするための結合熱処理や研磨代の極めて少ないタッチポリッシュと呼ばれる鏡面研磨等を施すことによって、埋め込み酸化膜１５上にＳＯＩ層１６が形成されたＳＯＩウエーハ１７を製造することができる（工程（ｆ’））。
【０００６】
しかしながら、ＳＯＩウエーハを製造する際に、上記のように機械加工の要素を含む鏡面研磨を最終段階に行ってしまうと、研磨の取り代が均一でないために、イオン注入・剥離によって達成されたＳＯＩ層の膜厚均一性が悪化するという問題が生じる。さらに、結合熱処理後に鏡面研磨を行うため、工程が多く煩雑であり、コスト的にも不利である。
【０００７】
このような問題を解決するために、例えば特許文献２では、ウエーハ同士を貼り合わせて結合熱処理を行った後、鏡面研磨を行わずにＳＯＩウエーハのＳＯＩ層の表面粗さや結晶欠陥を低減するために、水素やＡｒ雰囲気で高温熱処理を行なう技術を開示している。
【０００８】
また、近年の半導体デバイスの高集積化に伴い、より高品質のＳＯＩウエーハの製造が求められており、例えば厚さの薄い埋め込み酸化膜を有するＳＯＩウエーハやＳＯＩ層の結晶品質を向上させたＳＯＩウエーハ等が求められている。
【０００９】
一般に、上記のようにしてイオン注入剥離法によりＳＯＩウエーハを製造する場合、ＳＯＩウエーハ内に所望の厚さを有する埋め込み酸化膜を形成するために、ボンドウエーハとベースウエーハの少なくとも一方に形成する酸化膜を所望される埋め込み酸化膜の厚さと同じ厚さとなるように形成し、その後ウエーハ同士を貼り合わせることによりＳＯＩウエーハの製造を行っている。
【００１０】
しかしながら、例えば厚さが１００ｎｍ以下の薄い埋め込み酸化膜を有するＳＯＩウエーハを作製する場合、ウエーハを貼り合わせ後剥離熱処理を行った際に、図３に示すように、ベースウエーハ３１の上に埋め込み酸化膜３２とＳＯＩ層３３が積層されたＳＯＩウエーハにブリスター３４やボイド３５を発生させて、未結合部が生ずる場合が多かった。そして、ＳＯＩウエーハの埋め込み酸化膜の厚さが薄くなるほど、このようなブリスターやボイドが発生しやすくなり、良品が得られ難く、歩留まりを悪化させるという問題があった。
【００１１】
今後、ＳＯＩウエーハに形成される埋め込み酸化膜の厚さは、１００ｎｍから８０ｎｍ、さらに５０ｎｍ以下へと薄くなる方向に進むと考えられる。そのため、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させずに、高い歩留まりでＳＯＩウエーハを製造することが望まれている。
【００１２】
【特許文献１】
特開平５−２１１１２８号公報
【特許文献２】
特開平１１−３０７４７２号公報
【非特許文献１】
シリコンの科学、ＵＣＳ半導体基盤技術研究会編集、リアライズ社発行、ｐ．４４３−４９６
【００１３】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、埋め込み酸化膜の厚さを１００ｎｍ以下に薄くしてもブリスター及びボイドを発生させず、高品質のＳＯＩウエーハを高い歩留まりで製造できるＳＯＩウエーハの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、少なくとも、ボンドウエーハの表層部に水素イオン及び希ガスイオンの少なくとも１種類のイオンを注入してイオン注入層を形成した後、該ボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせ、その後得られた貼り合わせウエーハを前記イオン注入層で剥離することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、前記埋め込み酸化膜の厚さＸがＸ≦１００である場合には、前記イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、前記貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することを特徴とするＳＯＩウエーハの製造方法が提供される（請求項１）。
【００１５】
このように、ＳＯＩウエーハの製造において、埋め込み酸化膜の厚さＸがＸ≦１００である場合には、イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘの関係を満たすようにイオン注入条件を設定してイオン注入を行った後、貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することによって、ボイドやブリスターを発生させずに、１００ｎｍ以下の薄い埋め込み酸化膜厚を有し、所定の厚さのＳＯＩ層が形成された高品質のＳＯＩウエーハを高い歩留まりで製造することができる。
【００１６】
このとき、前記イオン注入層を形成する際に、前記埋め込み酸化膜の厚さＸを８０≦Ｘ≦１００とする場合は、前記埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが３９０ｎｍ以上となるように、前記Ｘを５０≦Ｘ＜８０とする場合は、前記Ｘ＋Ｙが８１０ｎｍ以上となるように、また前記Ｘを３０≦Ｘ＜５０とする場合は、前記Ｘ＋Ｙが１０９０ｎｍ以上となるようにイオン注入条件を設定してイオン注入を行うことが好ましい（請求項２）。
【００１７】
本発明のＳＯＩウエーハの製造方法では、イオン注入層を形成する際に、埋め込み酸化膜の厚さＸに応じて上記のようにイオン注入条件を設定してイオン注入を行うことによって、貼り合わせウエーハを剥離する際にボイドやブリスターの発生を確実に防止して極めて高品質のＳＯＩウエーハを容易に製造することができる。
【００１８】
また、前記ＳＯＩ層の薄膜化を、犠牲酸化処理によって行うことが好ましい（請求項３）。
このように、ＳＯＩ層の薄膜化を、ＳＯＩ層に酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化処理によって行えば、ＳＯＩ層の膜厚均一性を悪化させずにＳＯＩ層を所定の厚さまで容易に薄膜化することができる。
【００１９】
そして、本発明によれば、上記本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハを提供することができる（請求項４）。
本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハであれば、埋め込み酸化膜の厚さが１００ｎｍ以下と薄くても、ブリスターやボイドが発生してない高品質のＳＯＩウエーハとすることができる。
【００２０】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、イオン注入剥離法を用いて埋め込み酸化膜厚が１００ｎｍ以下となるＳＯＩウエーハを製造しようとすると、貼り合わせ後の剥離工程でブリスターやボイドが発生しやすくなり、埋め込み酸化膜の厚さが薄くなるほど、ブリスターやボイド不良が多発して良品が得られにくく、歩留まりが悪化するという問題があった。
【００２１】
このブリスターやボイドの発生に関しては、剥離熱処理中に貼り合わせ界面では貼り合わせ面に付着していた有機物などに起因して脱ガスが生じ、埋め込み酸化膜がある程度厚いと剥離熱処理で生じたガスを埋め込み酸化膜中に取り込むことができるが、埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離熱処理中に発生したガスの全てを取り込めず、その残ったガスに起因してブリスターやボイドが発生すると考えられた。また、このような理由でブリスターやボイドが発生するため、埋め込み酸化膜を一層薄くするに従ってブリスター及びボイドの発生数も増加すると考えられた。
【００２２】
そこで、本発明者等は、上記の問題を解決するために、イオン注入剥離法を用いてブリスターやボイドを発生させずに埋め込み酸化膜厚の薄い高品質のＳＯＩウエーハを製造する方法について鋭意研究及び検討を重ねた。その結果、１００ｎｍ以下の厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造する場合、上記の理由によりブリスターやボイドが発生しやすくなるが、貼り合わせウエーハを剥離した直後のＳＯＩ層の厚さを厚くすることによりＳＯＩ層の剛性が高まり、ブリスターやボイドが発生するのを防止できること、また埋め込み酸化膜の厚さがさらに薄くなっても剥離直後のＳＯＩ層の厚さを埋め込み酸化膜の減少に従ってさらに厚くすれば、ブリスターやボイドの発生を確実に防止できることを見出した。
【００２３】
そして、本発明者等は、先ず、貼り合わせウエーハをイオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター及びボイドの発生数との関係について明らかにするために、以下のような実験・調査を行なった。
【００２４】
（実験）
直径２００ｍｍ、ｐ型、方位＜１００＞のシリコン単結晶ウエーハの表面にシリコン酸化膜を５０、８０、１００、または１５０ｎｍの厚さで形成したボンドウエーハをそれぞれ複数枚作製し、その酸化膜を介して様々な注入エネルギーで水素イオン注入を行ってボンドウエーハの表層部に様々な深さでイオン注入層を形成した。
【００２５】
次に、これらのボンドウエーハを、それぞれベースウエーハとなるシリコンウエーハと酸化膜を介して貼り合わせた後、得られた貼り合わせウエーハを５００℃で熱処理することによりイオン注入層で剥離して、貼り合わせＳＯＩウエーハを作製した。
【００２６】
その後、作製したＳＯＩウエーハについて、ＳＯＩ層の膜厚を多層膜分光エリプソメーター（ＳＯＰＲＡ社製）を用いて測定し、またＳＯＩウエーハの表面を目視にて観察することによりブリスター及びボイドの発生数をカウントしてその平均値を算出した。そして、算出したブリスター及びボイドの発生数の平均値が、１個未満／ウエーハのものを合格（○）、１個以上５個未満／ウエーハのものを準合格（△）、５個以上／ウエーハのものを不合格（×）として、横軸を埋め込み酸化膜の厚さ（Ｘ（ｎｍ））、縦軸を埋め込み酸化膜とＳＯＩ層の合計の厚さ（Ｘ＋Ｙ（ｎｍ））にとったグラフにプロットすることによりグラフを作成した。このようにして作成した埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター・ボイドの発生数との関係を表すグラフを図４に示す。このグラフに基づき準合格付近を境界線とする合否判定基準の作成を試みた。
【００２７】
図４に示したように、埋め込み酸化膜の厚さが１００ｎｍ以下では、埋め込み酸化膜厚が薄くなるほどブリスター及びボイドが発生しやすい傾向にあり、また埋め込み酸化膜とＳＯＩ層の合計の厚さを厚くするほど、ブリスターやボイドの発生をより確実に防止できることがわかった。そして、合否判定基準となる境界線は、準合格となった２点を基準とした近似線Ｘ＋Ｙ＝１５００−１４Ｘとなることがわかった。一方、埋め込み酸化膜の厚さが１００ｎｍを超える場合は、ほとんどブリスターやボイドの発生がないことが判る。
【００２８】
そして、本発明者等は、以上の実験・調査で得られた知見を踏まえた上で、鋭意検討を重ね、本発明を完成させた。
すなわち、本発明のＳＯＩウエーハの製造方法は、イオン注入剥離法を用いてＳＯＩウエーハを製造する方法において、イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、埋め込み酸化膜の厚さＸがＸ≦１００である場合には、イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することに特徴を有するものである。
【００２９】
以下、本発明のＳＯＩウエーハの製造方法について、２枚のシリコンウエーハを貼り合わせる場合を例に挙げて図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。ここで、図１は、本発明に係るイオン注入剥離法によりＳＯＩウエーハを製造する方法の一例を示すフロー図である。
【００３０】
先ず、２枚のシリコン鏡面ウエーハを準備する（工程（ａ））。この２枚のシリコンウエーハのうち、一方のウエーハはデバイスの仕様に合った支持基板となるベースウエーハ１であり、他方はＳＯＩ層となるボンドウエーハ２である。
【００３１】
次に、工程（ｂ）において、そのうちの少なくとも一方のウエーハ、ここではボンドウエーハ２に熱酸化処理を行ってその表面に酸化膜３を形成する。このとき、ボンドウエーハの表面に形成される酸化膜の厚さは、原則として最終的にＳＯＩウエーハを製造した際にＳＯＩウエーハが有するべき埋め込み酸化膜の厚さとなるようにして酸化膜の形成を行う。この最終的に得られるＳＯＩウエーハの埋め込み酸化膜の厚さは、製品規格により決定されるが、本発明では１００ｎｍ以下、特に８０ｎｍ以下、さらには５０ｎｍ以下にすることができる。
【００３２】
尚、この工程（ｂ）において、酸化膜を形成するウエーハはボンドウエーハに限定されるものではなく、ベースウエーハに形成しても、またはベースウエーハとボンドウエーハの両方のウエーハに形成しても良いが、例えば酸化膜をベースウエーハとボンドウエーハの両方に形成する場合では、両方のウエーハの表面に形成される酸化膜のトータルの厚さが、最終的な埋め込み酸化膜の厚さとなるようにして酸化膜の形成を行えば良い。
【００３３】
続いて、工程（ｃ）では、表面に酸化膜３を形成したボンドウエーハ２の表層部に水素イオン（Ｈ＋イオン、Ｈ−イオン、Ｈ２ ＋イオンなど）及び希ガスイオンの少なくとも１種類のイオンを注入して、イオンの平均進入深さにおいてウエーハ表面に平行なイオン注入層４を形成する。イオンの平均進入深さは、イオン注入エネルギーにほぼ比例し、同一エネルギーであればシリコンとシリコン酸化膜とはほぼ同一の注入深さが得られる。従って、目的とする平均進入深さが決まれば、イオン注入エネルギーを容易に設定することができる。
【００３４】
このとき、下記で説明する工程（ｅ）においてイオン注入層４で剥離した直後のＳＯＩウエーハ５における埋め込み酸化膜６の厚さをＸ（ｎｍ）、ＳＯＩ層７の厚さをＹ（ｎｍ）とするとき、この埋め込み酸化膜６の厚さＸがＸ≦１００である場合には（Ｘは原則として、酸化膜３の厚さと同じ）、この工程（ｃ）でイオン注入層４を形成する際に、埋め込み酸化膜６とＳＯＩ層７の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすように注入エネルギー等のイオン注入条件を設定してイオン注入を行う。
尚、ＳＯＩ層７の厚さＹ（ｎｍ）は、上記式を満たす必要があるほか、剥離後に残留するダメージや面粗さを除去するための取り代やＳＯＩ層の剛性を考慮すると、１００ｎｍ以上とすることが好ましく、３００ｎｍ以上とすることがより好ましい。
【００３５】
このようにしてボンドウエーハ２にイオン注入層４を形成した後、工程（ｄ）において、ボンドウエーハ２のイオンを注入した方の面を、酸化膜３を介してベースウエーハ１に重ね合わせて密着させる。このとき、例えば常温の清浄な雰囲気下で２枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士を貼り合わせることができる。
【００３６】
そして、ウエーハ同士を貼り合わせた後、工程（ｅ）において、ボンドウエーハ２のイオン注入層４を境界面として剥離することによって、埋め込み酸化膜６上にＳＯＩ層７が形成されたＳＯＩウエーハ５を作製することができる。このボンドウエーハ２の剥離は、例えば不活性ガス雰囲気下で約５００℃以上の剥離熱処理を加えることによって容易に行うことができるし、または貼り合わせ前のボンドウエーハ表面に予めプラズマ処理を行って活性化した後にウエーハ同士を貼り合わせることにより、熱処理を省略してウエーハの剥離を行うこともできる。
【００３７】
このとき、本発明では、上述のように工程（ｃ）でイオン注入層４を形成する際に埋め込み酸化膜６とＳＯＩ層７の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入を行っているので、剥離直後のＳＯＩ層は厚さが厚く、剛性が高いものとなり、埋め込み酸化膜が薄くてもブリスターやボイドが発生するのを防止することができる。さらに、本発明はイオン注入剥離法を用いてボンドウエーハの剥離を行うので、ＳＯＩ層の膜厚均一性も非常に優れたものとなる。
【００３８】
その後、得られたＳＯＩウエーハは、ＳＯＩ層を所定の厚さまで薄膜化するために、工程（ｆ）で薄膜化処理を行う。薄膜化処理としては、ＳＯＩ層に酸化膜を形成し、その酸化膜を除去するという、いわゆる犠牲酸化処理を用いたり、また研磨やエッチング等を必要に応じて適宜組合わせて行うことができるが、特にＳＯＩ層の薄膜化は主として犠牲酸化処理によって行うことが好ましい。
尚、犠牲酸化処理は、必要に応じて複数回行うこともできる。
【００３９】
例えば、剥離後のＳＯＩウエーハに、酸化性雰囲気下の熱処理を行ってＳＯＩ層の表面に酸化膜を形成し、その後ＳＯＩ層表面に形成した酸化膜を例えばＨＦを含む水溶液でエッチング除去するようにして犠牲酸化処理を行えば、ＳＯＩ層の膜厚均一性を悪化させず、また工程（ｃ）でイオン注入を行ったときに生じたウエーハ表面近傍のダメージや重金属等の汚染物を除去して、ＳＯＩ層を所望の厚さまで容易に減少させることができる。
【００４０】
尚、このようにＳＯＩ層の薄膜化を犠牲酸化処理によって行う場合、剥離直後のＳＯＩ層の表面近傍には上記のようにダメージが生じているので、剥離後のＳＯＩウエーハ５に直接１０００℃を超える高温で熱酸化を行うとＯＳＦが発生する場合がある。したがって、犠牲酸化処理は１０００℃以下、好ましくは９００℃以下の温度で行うか、または一旦水素やアルゴン雰囲気で熱処理を行ってダメージを低減してから犠牲酸化処理を行うことが好ましい。
【００４１】
また、犠牲酸化処理を行った後にタッチポリッシュと呼ばれる研磨代の少ない研磨（例えば、研磨代が数ｎｍ〜１００ｎｍ程度）を行って、ＳＯＩ層の表面粗さを向上させることもできる。
【００４２】
以上のような方法を用いることによって、ボイドやブリスターを発生させずに、膜厚が１００ｎｍ以下の埋め込み酸化膜６上に所望の厚さのＳＯＩ層９が形成された高品質のＳＯＩウエーハ８を歩留まり良く製造することができる。
【００４３】
このような本発明のＳＯＩウエーハの製造方法において、工程（ｃ）でイオン注入層を形成する際に、例えば埋め込み酸化膜の厚さを８０ｎｍ以上１００ｎｍ以下（８０≦Ｘ≦１００）とする場合は、上記図４に示した合否判定基準となる境界線においてＸが最小値である８０のときにＸ＋Ｙは約３８０となることから、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが３９０ｎｍ以上となるように注入エネルギー等のイオン注入条件を設定すれば、８０≦Ｘ≦１００の範囲において確実にブリスターやボイドを低減することができる。
【００４４】
また、上述したように埋め込み酸化膜の厚さをさらに薄くするとブリスターやボイドがより発生しやすくなるので、上記図４に示した合否判定基準となる境界線に基づいて、例えば埋め込み酸化膜の厚さＸを５０≦Ｘ＜８０とする場合は、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが８１０ｎｍ以上となるように、またＸを３０≦Ｘ＜５０とする場合は、Ｘ＋Ｙが１０９０ｎｍ以上となるようにイオン注入条件を設定してイオン注入を行うことが好ましい。このように埋め込み酸化膜の厚さに応じて設定したイオン注入条件でイオン注入を行うことによって、ボイドやブリスターの発生を確実に防止して、埋め込み酸化膜が薄く極めて高品質のＳＯＩウエーハを容易にかつ効率的に製造することができる。
【００４５】
尚、ボイドやブリスターの発生を防止するために埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙを過剰に大きくしてしまうと、その後ＳＯＩ層を薄膜化する際に長時間の薄膜化処理が必要となり、生産性の低下を招く恐れがある。したがって、例えば埋め込み酸化膜の厚さＸを８０≦Ｘ≦１００とする場合はＸ＋Ｙが９００ｎｍ以下となるように、Ｘを５０≦Ｘ＜８０とする場合はＸ＋Ｙが１３００ｎｍ以下となるように、またＸを３０≦Ｘ＜５０とする場合はＸ＋Ｙが１６００ｎｍ以下となるようにイオン注入条件を設定してイオン注入を行うことが好ましい。
【００４６】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１及び２）
直径２００ｍｍ、ｐ型、結晶方位＜１００＞で片面が鏡面研磨されたシリコンウエーハを４０枚用意し、そのうちの２０枚をボンドウエーハとして熱酸化処理を行い、ウエーハ表面に５０ｎｍの酸化膜を形成した。次に、形成した酸化膜を通してウエーハ全面に水素イオン（Ｈ＋）をイオン注入し、シリコンウエーハの表層部にイオン注入層を形成した。このとき、後に行う剥離工程直後の埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが確実に８１０ｎｍ以上となるように、注入エネルギーが９０ｋｅＶ、ドーズ量が６．５×１０１６／ｃｍ２のイオン注入条件でイオン注入を行った。
【００４７】
そして、イオン注入層を形成した２０枚のボンドウエーハと残りの２０枚のシリコンウエーハ（ベースウエーハ）とを、５０ｎｍ厚の酸化膜を介して室温で貼り合わせた後、得られた貼り合わせウエーハに５００℃で３０分間の熱処理を行ってイオン注入層で剥離することによりＳＯＩウエーハを作製した。
【００４８】
その後、作製した２０枚のＳＯＩウエーハの各ＳＯＩ層の膜厚を多層膜分光エリプソメーター（ＳＯＰＲＡ社製）により測定し、またブリスター及びボイドの発生数を目視によりカウントし、それぞれの平均値を求めた。
その結果、ＳＯＩ層の膜厚は平均７７５ｎｍ（すなわち、Ｘ＋Ｙ＝８２５ｎｍ）であり、またブリスター及びボイドの発生数は平均０．５個／ウエーハとその発生数が極めて少ないことがわかった。
【００４９】
さらに、上記で作製した２０枚のＳＯＩウエーハ（剥離工程後は未処理）のうちの１０枚に１２００℃で１時間のＡｒアニールを行って、ＳＯＩ層の平坦化とダメージ除去を行い、続いて１１００℃のパイロジェニック酸化後に１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を４回行うことによってＳＯＩ層を薄膜化し、５０ｎｍ厚の埋め込み酸化膜上に１００ｎｍ厚のＳＯＩ層が形成されたＳＯＩウエーハを作製した（実施例１）。
【００５０】
また一方、上記で作製した２０枚のＳＯＩウエーハのうちの残りの１０枚には、先ず９００℃のパイロジェニック酸化に引き続きアルゴン雰囲気下、１１００℃で２時間の熱処理を行って結合力を高めた後、１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を行い、次に１００ｎｍの取り代でタッチポリッシュを行い、その後１１００℃のパイロジェニック酸化後に１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を行うことによってＳＯＩ層を薄膜化し、５０ｎｍ厚の埋め込み酸化膜上に３００ｎｍ厚のＳＯＩ層が形成されたＳＯＩウエーハを作製した（実施例２）。
【００５１】
このようにして作製した所望のＳＯＩ層厚を有する２種類のＳＯＩウエーハに目視検査を行った結果、上記と同様に、ブリスター及びボイドの発生数はそれぞれ平均０．５個／ウエーハと極めて少ないことが確認できた。
【００５２】
（比較例）
上記実施例１及び２と同様のシリコンウエーハを２０枚用意し、そのうちの１０枚（ボンドウエーハ）に熱酸化処理を施してウエーハ表面に５０ｎｍの酸化膜を形成した。次に、水素イオン（Ｈ＋）を注入エネルギーが４０ｋｅＶ、ドーズ量が６．５×１０１６／ｃｍ２のイオン注入条件でイオン注入し、シリコンウエーハの表層部にイオン注入層を形成した。
次に、上記実施例１及び２と同様にして貼り合わせ工程及び剥離工程を行うことによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを作製した。
【００５３】
その後、作製したＳＯＩウエーハのＳＯＩ層の膜厚を測定し、またブリスター及びボイドの発生数を目視によりカウントし、それぞれの平均値を求めた。その結果、ＳＯＩ層の膜厚は平均３００ｎｍであり、またブリスター及びボイドの発生数は平均１５個／ウエーハと実施例１及び２に比べてその発生数が極めて多かった。
【００５４】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ボイドやブリスターを発生させずに、１００ｎｍ以下の薄い埋め込み酸化膜厚を有する高品質のＳＯＩウエーハを高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るイオン注入剥離法によるＳＯＩウエーハの製造方法の一例を示したフロー図である。
【図２】従来のイオン注入剥離法によるＳＯＩウエーハの製造方法を示したフロー図である。
【図３】ＳＯＩウエーハに発生するボイド及びブリスターを概略的に説明する概略説明図である。
【図４】埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター・ボイドの発生数との関係を表すグラフである。
【符号の説明】
１…ベースウエーハ、 ２…ボンドウエーハ、
３…酸化膜、 ４…イオン注入層、
５…ＳＯＩウエーハ、 ６…埋め込み酸化膜、 ７…ＳＯＩ層、
８…薄膜化処理後のＳＯＩウエーハ、 ９…薄膜化したＳＯＩ層、
１１…ベースウエーハ、 １２…ボンドウエーハ、
１３…酸化膜、 １４…イオン注入層、
１５…埋め込み酸化膜、 １６…ＳＯＩ層、 １７…ＳＯＩウエーハ、
３１…ベースウエーハ、 ３２…埋め込み酸化膜、
３３…ＳＯＩ層、 ３４…ブリスター、
３５…ボイド。
【発明の属する技術分野】
本発明は、絶縁体上にシリコン層が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎｉｎｓｕｌａｔｏｒ）構造を有するＳＯＩウエーハを製造する方法及びその方法で製造されたＳＯＩウエーハに関する。
【０００２】
【従来の技術】
近年、絶縁体上にシリコン層（ＳＯＩ層）が形成されたＳＯＩ構造を有するＳＯＩウエーハが、デバイスの高速性、低消費電力性、高耐圧性、耐環境性等に優れていることから、電子デバイス用の高性能ＬＳＩ用ウエーハとして特に注目されている。
【０００３】
このＳＯＩウエーハの代表的な製造方法として、シリコンウエーハに酸素イオンを高濃度で打ち込んだ後に高温で熱処理を行ってウエーハ内に酸化膜を形成するＳＩＭＯＸ法や、貼り合わせ法と呼ばれる方法等がある。貼り合わせ法とは、ＳＯＩ層を形成するボンドウエーハと支持基板となるベースウエーハのうちの少なくとも一方に酸化膜を形成し、その酸化膜を介してボンドウエーハとベースウエーハとを貼り合わせた後ボンドウエーハを薄膜化することによって、絶縁体である埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法である。
【０００４】
この貼り合わせ法を利用したＳＯＩウエーハの製造方法には、研削研磨法、ＰＡＣＥ（Ｐｌａｓｍａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法、イオン注入剥離法（スマートカット（登録商標）法とも呼ばれる。特許文献１参照）、ＥＬＴＲＡＮ法等が知られている（非特許文献１参照）。
【０００５】
ここで、イオン注入剥離法について、図２を参照しながら説明する。先ず、ベースウエーハ１１とボンドウエーハ１２の二枚のシリコンウエーハを準備する（工程（ａ’））。次に、これらのうちの少なくとも一方のウエーハ（この場合、ボンドウエーハ）に酸化膜１３を形成した後（工程（ｂ’））、ボンドウエーハ１２に水素イオン及び希ガスイオンの少なくとも１種類のイオンを注入してボンドウエーハ１２の内部にイオン注入層１４を形成する（工程（ｃ’））。そして、ボンドウエーハ１２のイオンを注入した方の面を酸化膜１３を介してベースウエーハ１１と貼り合わせた後（工程（ｄ’））、剥離熱処理を加えてイオン注入層１４を劈開面（剥離面）としてボンドウエーハ１２を剥離し（工程（ｅ’））、その後、さらにウエーハ同士の結合を強固にするための結合熱処理や研磨代の極めて少ないタッチポリッシュと呼ばれる鏡面研磨等を施すことによって、埋め込み酸化膜１５上にＳＯＩ層１６が形成されたＳＯＩウエーハ１７を製造することができる（工程（ｆ’））。
【０００６】
しかしながら、ＳＯＩウエーハを製造する際に、上記のように機械加工の要素を含む鏡面研磨を最終段階に行ってしまうと、研磨の取り代が均一でないために、イオン注入・剥離によって達成されたＳＯＩ層の膜厚均一性が悪化するという問題が生じる。さらに、結合熱処理後に鏡面研磨を行うため、工程が多く煩雑であり、コスト的にも不利である。
【０００７】
このような問題を解決するために、例えば特許文献２では、ウエーハ同士を貼り合わせて結合熱処理を行った後、鏡面研磨を行わずにＳＯＩウエーハのＳＯＩ層の表面粗さや結晶欠陥を低減するために、水素やＡｒ雰囲気で高温熱処理を行なう技術を開示している。
【０００８】
また、近年の半導体デバイスの高集積化に伴い、より高品質のＳＯＩウエーハの製造が求められており、例えば厚さの薄い埋め込み酸化膜を有するＳＯＩウエーハやＳＯＩ層の結晶品質を向上させたＳＯＩウエーハ等が求められている。
【０００９】
一般に、上記のようにしてイオン注入剥離法によりＳＯＩウエーハを製造する場合、ＳＯＩウエーハ内に所望の厚さを有する埋め込み酸化膜を形成するために、ボンドウエーハとベースウエーハの少なくとも一方に形成する酸化膜を所望される埋め込み酸化膜の厚さと同じ厚さとなるように形成し、その後ウエーハ同士を貼り合わせることによりＳＯＩウエーハの製造を行っている。
【００１０】
しかしながら、例えば厚さが１００ｎｍ以下の薄い埋め込み酸化膜を有するＳＯＩウエーハを作製する場合、ウエーハを貼り合わせ後剥離熱処理を行った際に、図３に示すように、ベースウエーハ３１の上に埋め込み酸化膜３２とＳＯＩ層３３が積層されたＳＯＩウエーハにブリスター３４やボイド３５を発生させて、未結合部が生ずる場合が多かった。そして、ＳＯＩウエーハの埋め込み酸化膜の厚さが薄くなるほど、このようなブリスターやボイドが発生しやすくなり、良品が得られ難く、歩留まりを悪化させるという問題があった。
【００１１】
今後、ＳＯＩウエーハに形成される埋め込み酸化膜の厚さは、１００ｎｍから８０ｎｍ、さらに５０ｎｍ以下へと薄くなる方向に進むと考えられる。そのため、埋め込み酸化膜の厚さを薄くしてもブリスター及びボイドを発生させずに、高い歩留まりでＳＯＩウエーハを製造することが望まれている。
【００１２】
【特許文献１】
特開平５−２１１１２８号公報
【特許文献２】
特開平１１−３０７４７２号公報
【非特許文献１】
シリコンの科学、ＵＣＳ半導体基盤技術研究会編集、リアライズ社発行、ｐ．４４３−４９６
【００１３】
【発明が解決しようとする課題】
そこで本発明は、上記問題点に鑑みてなされたものであり、本発明の目的は、埋め込み酸化膜の厚さを１００ｎｍ以下に薄くしてもブリスター及びボイドを発生させず、高品質のＳＯＩウエーハを高い歩留まりで製造できるＳＯＩウエーハの製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、本発明によれば、少なくとも、ボンドウエーハの表層部に水素イオン及び希ガスイオンの少なくとも１種類のイオンを注入してイオン注入層を形成した後、該ボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせ、その後得られた貼り合わせウエーハを前記イオン注入層で剥離することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、前記埋め込み酸化膜の厚さＸがＸ≦１００である場合には、前記イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、前記貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することを特徴とするＳＯＩウエーハの製造方法が提供される（請求項１）。
【００１５】
このように、ＳＯＩウエーハの製造において、埋め込み酸化膜の厚さＸがＸ≦１００である場合には、イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘの関係を満たすようにイオン注入条件を設定してイオン注入を行った後、貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することによって、ボイドやブリスターを発生させずに、１００ｎｍ以下の薄い埋め込み酸化膜厚を有し、所定の厚さのＳＯＩ層が形成された高品質のＳＯＩウエーハを高い歩留まりで製造することができる。
【００１６】
このとき、前記イオン注入層を形成する際に、前記埋め込み酸化膜の厚さＸを８０≦Ｘ≦１００とする場合は、前記埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが３９０ｎｍ以上となるように、前記Ｘを５０≦Ｘ＜８０とする場合は、前記Ｘ＋Ｙが８１０ｎｍ以上となるように、また前記Ｘを３０≦Ｘ＜５０とする場合は、前記Ｘ＋Ｙが１０９０ｎｍ以上となるようにイオン注入条件を設定してイオン注入を行うことが好ましい（請求項２）。
【００１７】
本発明のＳＯＩウエーハの製造方法では、イオン注入層を形成する際に、埋め込み酸化膜の厚さＸに応じて上記のようにイオン注入条件を設定してイオン注入を行うことによって、貼り合わせウエーハを剥離する際にボイドやブリスターの発生を確実に防止して極めて高品質のＳＯＩウエーハを容易に製造することができる。
【００１８】
また、前記ＳＯＩ層の薄膜化を、犠牲酸化処理によって行うことが好ましい（請求項３）。
このように、ＳＯＩ層の薄膜化を、ＳＯＩ層に酸化膜を形成し、その酸化膜を除去する、いわゆる犠牲酸化処理によって行えば、ＳＯＩ層の膜厚均一性を悪化させずにＳＯＩ層を所定の厚さまで容易に薄膜化することができる。
【００１９】
そして、本発明によれば、上記本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハを提供することができる（請求項４）。
本発明のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハであれば、埋め込み酸化膜の厚さが１００ｎｍ以下と薄くても、ブリスターやボイドが発生してない高品質のＳＯＩウエーハとすることができる。
【００２０】
【発明の実施の形態】
以下、本発明について実施の形態を説明するが、本発明はこれらに限定されるものではない。
従来、イオン注入剥離法を用いて埋め込み酸化膜厚が１００ｎｍ以下となるＳＯＩウエーハを製造しようとすると、貼り合わせ後の剥離工程でブリスターやボイドが発生しやすくなり、埋め込み酸化膜の厚さが薄くなるほど、ブリスターやボイド不良が多発して良品が得られにくく、歩留まりが悪化するという問題があった。
【００２１】
このブリスターやボイドの発生に関しては、剥離熱処理中に貼り合わせ界面では貼り合わせ面に付着していた有機物などに起因して脱ガスが生じ、埋め込み酸化膜がある程度厚いと剥離熱処理で生じたガスを埋め込み酸化膜中に取り込むことができるが、埋め込み酸化膜が薄い場合は取り込めるガスの容量が減るため剥離熱処理中に発生したガスの全てを取り込めず、その残ったガスに起因してブリスターやボイドが発生すると考えられた。また、このような理由でブリスターやボイドが発生するため、埋め込み酸化膜を一層薄くするに従ってブリスター及びボイドの発生数も増加すると考えられた。
【００２２】
そこで、本発明者等は、上記の問題を解決するために、イオン注入剥離法を用いてブリスターやボイドを発生させずに埋め込み酸化膜厚の薄い高品質のＳＯＩウエーハを製造する方法について鋭意研究及び検討を重ねた。その結果、１００ｎｍ以下の厚さの埋め込み酸化膜を有するＳＯＩウエーハを製造する場合、上記の理由によりブリスターやボイドが発生しやすくなるが、貼り合わせウエーハを剥離した直後のＳＯＩ層の厚さを厚くすることによりＳＯＩ層の剛性が高まり、ブリスターやボイドが発生するのを防止できること、また埋め込み酸化膜の厚さがさらに薄くなっても剥離直後のＳＯＩ層の厚さを埋め込み酸化膜の減少に従ってさらに厚くすれば、ブリスターやボイドの発生を確実に防止できることを見出した。
【００２３】
そして、本発明者等は、先ず、貼り合わせウエーハをイオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター及びボイドの発生数との関係について明らかにするために、以下のような実験・調査を行なった。
【００２４】
（実験）
直径２００ｍｍ、ｐ型、方位＜１００＞のシリコン単結晶ウエーハの表面にシリコン酸化膜を５０、８０、１００、または１５０ｎｍの厚さで形成したボンドウエーハをそれぞれ複数枚作製し、その酸化膜を介して様々な注入エネルギーで水素イオン注入を行ってボンドウエーハの表層部に様々な深さでイオン注入層を形成した。
【００２５】
次に、これらのボンドウエーハを、それぞれベースウエーハとなるシリコンウエーハと酸化膜を介して貼り合わせた後、得られた貼り合わせウエーハを５００℃で熱処理することによりイオン注入層で剥離して、貼り合わせＳＯＩウエーハを作製した。
【００２６】
その後、作製したＳＯＩウエーハについて、ＳＯＩ層の膜厚を多層膜分光エリプソメーター（ＳＯＰＲＡ社製）を用いて測定し、またＳＯＩウエーハの表面を目視にて観察することによりブリスター及びボイドの発生数をカウントしてその平均値を算出した。そして、算出したブリスター及びボイドの発生数の平均値が、１個未満／ウエーハのものを合格（○）、１個以上５個未満／ウエーハのものを準合格（△）、５個以上／ウエーハのものを不合格（×）として、横軸を埋め込み酸化膜の厚さ（Ｘ（ｎｍ））、縦軸を埋め込み酸化膜とＳＯＩ層の合計の厚さ（Ｘ＋Ｙ（ｎｍ））にとったグラフにプロットすることによりグラフを作成した。このようにして作成した埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター・ボイドの発生数との関係を表すグラフを図４に示す。このグラフに基づき準合格付近を境界線とする合否判定基準の作成を試みた。
【００２７】
図４に示したように、埋め込み酸化膜の厚さが１００ｎｍ以下では、埋め込み酸化膜厚が薄くなるほどブリスター及びボイドが発生しやすい傾向にあり、また埋め込み酸化膜とＳＯＩ層の合計の厚さを厚くするほど、ブリスターやボイドの発生をより確実に防止できることがわかった。そして、合否判定基準となる境界線は、準合格となった２点を基準とした近似線Ｘ＋Ｙ＝１５００−１４Ｘとなることがわかった。一方、埋め込み酸化膜の厚さが１００ｎｍを超える場合は、ほとんどブリスターやボイドの発生がないことが判る。
【００２８】
そして、本発明者等は、以上の実験・調査で得られた知見を踏まえた上で、鋭意検討を重ね、本発明を完成させた。
すなわち、本発明のＳＯＩウエーハの製造方法は、イオン注入剥離法を用いてＳＯＩウエーハを製造する方法において、イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、埋め込み酸化膜の厚さＸがＸ≦１００である場合には、イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することに特徴を有するものである。
【００２９】
以下、本発明のＳＯＩウエーハの製造方法について、２枚のシリコンウエーハを貼り合わせる場合を例に挙げて図面を参照しながら詳細に説明するが、本発明はこれらに限定されるものではない。ここで、図１は、本発明に係るイオン注入剥離法によりＳＯＩウエーハを製造する方法の一例を示すフロー図である。
【００３０】
先ず、２枚のシリコン鏡面ウエーハを準備する（工程（ａ））。この２枚のシリコンウエーハのうち、一方のウエーハはデバイスの仕様に合った支持基板となるベースウエーハ１であり、他方はＳＯＩ層となるボンドウエーハ２である。
【００３１】
次に、工程（ｂ）において、そのうちの少なくとも一方のウエーハ、ここではボンドウエーハ２に熱酸化処理を行ってその表面に酸化膜３を形成する。このとき、ボンドウエーハの表面に形成される酸化膜の厚さは、原則として最終的にＳＯＩウエーハを製造した際にＳＯＩウエーハが有するべき埋め込み酸化膜の厚さとなるようにして酸化膜の形成を行う。この最終的に得られるＳＯＩウエーハの埋め込み酸化膜の厚さは、製品規格により決定されるが、本発明では１００ｎｍ以下、特に８０ｎｍ以下、さらには５０ｎｍ以下にすることができる。
【００３２】
尚、この工程（ｂ）において、酸化膜を形成するウエーハはボンドウエーハに限定されるものではなく、ベースウエーハに形成しても、またはベースウエーハとボンドウエーハの両方のウエーハに形成しても良いが、例えば酸化膜をベースウエーハとボンドウエーハの両方に形成する場合では、両方のウエーハの表面に形成される酸化膜のトータルの厚さが、最終的な埋め込み酸化膜の厚さとなるようにして酸化膜の形成を行えば良い。
【００３３】
続いて、工程（ｃ）では、表面に酸化膜３を形成したボンドウエーハ２の表層部に水素イオン（Ｈ＋イオン、Ｈ−イオン、Ｈ２ ＋イオンなど）及び希ガスイオンの少なくとも１種類のイオンを注入して、イオンの平均進入深さにおいてウエーハ表面に平行なイオン注入層４を形成する。イオンの平均進入深さは、イオン注入エネルギーにほぼ比例し、同一エネルギーであればシリコンとシリコン酸化膜とはほぼ同一の注入深さが得られる。従って、目的とする平均進入深さが決まれば、イオン注入エネルギーを容易に設定することができる。
【００３４】
このとき、下記で説明する工程（ｅ）においてイオン注入層４で剥離した直後のＳＯＩウエーハ５における埋め込み酸化膜６の厚さをＸ（ｎｍ）、ＳＯＩ層７の厚さをＹ（ｎｍ）とするとき、この埋め込み酸化膜６の厚さＸがＸ≦１００である場合には（Ｘは原則として、酸化膜３の厚さと同じ）、この工程（ｃ）でイオン注入層４を形成する際に、埋め込み酸化膜６とＳＯＩ層７の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすように注入エネルギー等のイオン注入条件を設定してイオン注入を行う。
尚、ＳＯＩ層７の厚さＹ（ｎｍ）は、上記式を満たす必要があるほか、剥離後に残留するダメージや面粗さを除去するための取り代やＳＯＩ層の剛性を考慮すると、１００ｎｍ以上とすることが好ましく、３００ｎｍ以上とすることがより好ましい。
【００３５】
このようにしてボンドウエーハ２にイオン注入層４を形成した後、工程（ｄ）において、ボンドウエーハ２のイオンを注入した方の面を、酸化膜３を介してベースウエーハ１に重ね合わせて密着させる。このとき、例えば常温の清浄な雰囲気下で２枚のウエーハの表面同士を接触させることにより、接着剤等を用いることなくウエーハ同士を貼り合わせることができる。
【００３６】
そして、ウエーハ同士を貼り合わせた後、工程（ｅ）において、ボンドウエーハ２のイオン注入層４を境界面として剥離することによって、埋め込み酸化膜６上にＳＯＩ層７が形成されたＳＯＩウエーハ５を作製することができる。このボンドウエーハ２の剥離は、例えば不活性ガス雰囲気下で約５００℃以上の剥離熱処理を加えることによって容易に行うことができるし、または貼り合わせ前のボンドウエーハ表面に予めプラズマ処理を行って活性化した後にウエーハ同士を貼り合わせることにより、熱処理を省略してウエーハの剥離を行うこともできる。
【００３７】
このとき、本発明では、上述のように工程（ｃ）でイオン注入層４を形成する際に埋め込み酸化膜６とＳＯＩ層７の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入を行っているので、剥離直後のＳＯＩ層は厚さが厚く、剛性が高いものとなり、埋め込み酸化膜が薄くてもブリスターやボイドが発生するのを防止することができる。さらに、本発明はイオン注入剥離法を用いてボンドウエーハの剥離を行うので、ＳＯＩ層の膜厚均一性も非常に優れたものとなる。
【００３８】
その後、得られたＳＯＩウエーハは、ＳＯＩ層を所定の厚さまで薄膜化するために、工程（ｆ）で薄膜化処理を行う。薄膜化処理としては、ＳＯＩ層に酸化膜を形成し、その酸化膜を除去するという、いわゆる犠牲酸化処理を用いたり、また研磨やエッチング等を必要に応じて適宜組合わせて行うことができるが、特にＳＯＩ層の薄膜化は主として犠牲酸化処理によって行うことが好ましい。
尚、犠牲酸化処理は、必要に応じて複数回行うこともできる。
【００３９】
例えば、剥離後のＳＯＩウエーハに、酸化性雰囲気下の熱処理を行ってＳＯＩ層の表面に酸化膜を形成し、その後ＳＯＩ層表面に形成した酸化膜を例えばＨＦを含む水溶液でエッチング除去するようにして犠牲酸化処理を行えば、ＳＯＩ層の膜厚均一性を悪化させず、また工程（ｃ）でイオン注入を行ったときに生じたウエーハ表面近傍のダメージや重金属等の汚染物を除去して、ＳＯＩ層を所望の厚さまで容易に減少させることができる。
【００４０】
尚、このようにＳＯＩ層の薄膜化を犠牲酸化処理によって行う場合、剥離直後のＳＯＩ層の表面近傍には上記のようにダメージが生じているので、剥離後のＳＯＩウエーハ５に直接１０００℃を超える高温で熱酸化を行うとＯＳＦが発生する場合がある。したがって、犠牲酸化処理は１０００℃以下、好ましくは９００℃以下の温度で行うか、または一旦水素やアルゴン雰囲気で熱処理を行ってダメージを低減してから犠牲酸化処理を行うことが好ましい。
【００４１】
また、犠牲酸化処理を行った後にタッチポリッシュと呼ばれる研磨代の少ない研磨（例えば、研磨代が数ｎｍ〜１００ｎｍ程度）を行って、ＳＯＩ層の表面粗さを向上させることもできる。
【００４２】
以上のような方法を用いることによって、ボイドやブリスターを発生させずに、膜厚が１００ｎｍ以下の埋め込み酸化膜６上に所望の厚さのＳＯＩ層９が形成された高品質のＳＯＩウエーハ８を歩留まり良く製造することができる。
【００４３】
このような本発明のＳＯＩウエーハの製造方法において、工程（ｃ）でイオン注入層を形成する際に、例えば埋め込み酸化膜の厚さを８０ｎｍ以上１００ｎｍ以下（８０≦Ｘ≦１００）とする場合は、上記図４に示した合否判定基準となる境界線においてＸが最小値である８０のときにＸ＋Ｙは約３８０となることから、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが３９０ｎｍ以上となるように注入エネルギー等のイオン注入条件を設定すれば、８０≦Ｘ≦１００の範囲において確実にブリスターやボイドを低減することができる。
【００４４】
また、上述したように埋め込み酸化膜の厚さをさらに薄くするとブリスターやボイドがより発生しやすくなるので、上記図４に示した合否判定基準となる境界線に基づいて、例えば埋め込み酸化膜の厚さＸを５０≦Ｘ＜８０とする場合は、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが８１０ｎｍ以上となるように、またＸを３０≦Ｘ＜５０とする場合は、Ｘ＋Ｙが１０９０ｎｍ以上となるようにイオン注入条件を設定してイオン注入を行うことが好ましい。このように埋め込み酸化膜の厚さに応じて設定したイオン注入条件でイオン注入を行うことによって、ボイドやブリスターの発生を確実に防止して、埋め込み酸化膜が薄く極めて高品質のＳＯＩウエーハを容易にかつ効率的に製造することができる。
【００４５】
尚、ボイドやブリスターの発生を防止するために埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙを過剰に大きくしてしまうと、その後ＳＯＩ層を薄膜化する際に長時間の薄膜化処理が必要となり、生産性の低下を招く恐れがある。したがって、例えば埋め込み酸化膜の厚さＸを８０≦Ｘ≦１００とする場合はＸ＋Ｙが９００ｎｍ以下となるように、Ｘを５０≦Ｘ＜８０とする場合はＸ＋Ｙが１３００ｎｍ以下となるように、またＸを３０≦Ｘ＜５０とする場合はＸ＋Ｙが１６００ｎｍ以下となるようにイオン注入条件を設定してイオン注入を行うことが好ましい。
【００４６】
【実施例】
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１及び２）
直径２００ｍｍ、ｐ型、結晶方位＜１００＞で片面が鏡面研磨されたシリコンウエーハを４０枚用意し、そのうちの２０枚をボンドウエーハとして熱酸化処理を行い、ウエーハ表面に５０ｎｍの酸化膜を形成した。次に、形成した酸化膜を通してウエーハ全面に水素イオン（Ｈ＋）をイオン注入し、シリコンウエーハの表層部にイオン注入層を形成した。このとき、後に行う剥離工程直後の埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが確実に８１０ｎｍ以上となるように、注入エネルギーが９０ｋｅＶ、ドーズ量が６．５×１０１６／ｃｍ２のイオン注入条件でイオン注入を行った。
【００４７】
そして、イオン注入層を形成した２０枚のボンドウエーハと残りの２０枚のシリコンウエーハ（ベースウエーハ）とを、５０ｎｍ厚の酸化膜を介して室温で貼り合わせた後、得られた貼り合わせウエーハに５００℃で３０分間の熱処理を行ってイオン注入層で剥離することによりＳＯＩウエーハを作製した。
【００４８】
その後、作製した２０枚のＳＯＩウエーハの各ＳＯＩ層の膜厚を多層膜分光エリプソメーター（ＳＯＰＲＡ社製）により測定し、またブリスター及びボイドの発生数を目視によりカウントし、それぞれの平均値を求めた。
その結果、ＳＯＩ層の膜厚は平均７７５ｎｍ（すなわち、Ｘ＋Ｙ＝８２５ｎｍ）であり、またブリスター及びボイドの発生数は平均０．５個／ウエーハとその発生数が極めて少ないことがわかった。
【００４９】
さらに、上記で作製した２０枚のＳＯＩウエーハ（剥離工程後は未処理）のうちの１０枚に１２００℃で１時間のＡｒアニールを行って、ＳＯＩ層の平坦化とダメージ除去を行い、続いて１１００℃のパイロジェニック酸化後に１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を４回行うことによってＳＯＩ層を薄膜化し、５０ｎｍ厚の埋め込み酸化膜上に１００ｎｍ厚のＳＯＩ層が形成されたＳＯＩウエーハを作製した（実施例１）。
【００５０】
また一方、上記で作製した２０枚のＳＯＩウエーハのうちの残りの１０枚には、先ず９００℃のパイロジェニック酸化に引き続きアルゴン雰囲気下、１１００℃で２時間の熱処理を行って結合力を高めた後、１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を行い、次に１００ｎｍの取り代でタッチポリッシュを行い、その後１１００℃のパイロジェニック酸化後に１０％ＨＦ水溶液による酸化膜除去を行う犠牲酸化処理を行うことによってＳＯＩ層を薄膜化し、５０ｎｍ厚の埋め込み酸化膜上に３００ｎｍ厚のＳＯＩ層が形成されたＳＯＩウエーハを作製した（実施例２）。
【００５１】
このようにして作製した所望のＳＯＩ層厚を有する２種類のＳＯＩウエーハに目視検査を行った結果、上記と同様に、ブリスター及びボイドの発生数はそれぞれ平均０．５個／ウエーハと極めて少ないことが確認できた。
【００５２】
（比較例）
上記実施例１及び２と同様のシリコンウエーハを２０枚用意し、そのうちの１０枚（ボンドウエーハ）に熱酸化処理を施してウエーハ表面に５０ｎｍの酸化膜を形成した。次に、水素イオン（Ｈ＋）を注入エネルギーが４０ｋｅＶ、ドーズ量が６．５×１０１６／ｃｍ２のイオン注入条件でイオン注入し、シリコンウエーハの表層部にイオン注入層を形成した。
次に、上記実施例１及び２と同様にして貼り合わせ工程及び剥離工程を行うことによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを作製した。
【００５３】
その後、作製したＳＯＩウエーハのＳＯＩ層の膜厚を測定し、またブリスター及びボイドの発生数を目視によりカウントし、それぞれの平均値を求めた。その結果、ＳＯＩ層の膜厚は平均３００ｎｍであり、またブリスター及びボイドの発生数は平均１５個／ウエーハと実施例１及び２に比べてその発生数が極めて多かった。
【００５４】
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
【００５５】
【発明の効果】
以上説明したように、本発明によれば、ボイドやブリスターを発生させずに、１００ｎｍ以下の薄い埋め込み酸化膜厚を有する高品質のＳＯＩウエーハを高い歩留まりで製造することができる。
【図面の簡単な説明】
【図１】本発明に係るイオン注入剥離法によるＳＯＩウエーハの製造方法の一例を示したフロー図である。
【図２】従来のイオン注入剥離法によるＳＯＩウエーハの製造方法を示したフロー図である。
【図３】ＳＯＩウエーハに発生するボイド及びブリスターを概略的に説明する概略説明図である。
【図４】埋め込み酸化膜の厚さ及びＳＯＩ層の厚さと、ブリスター・ボイドの発生数との関係を表すグラフである。
【符号の説明】
１…ベースウエーハ、 ２…ボンドウエーハ、
３…酸化膜、 ４…イオン注入層、
５…ＳＯＩウエーハ、 ６…埋め込み酸化膜、 ７…ＳＯＩ層、
８…薄膜化処理後のＳＯＩウエーハ、 ９…薄膜化したＳＯＩ層、
１１…ベースウエーハ、 １２…ボンドウエーハ、
１３…酸化膜、 １４…イオン注入層、
１５…埋め込み酸化膜、 １６…ＳＯＩ層、 １７…ＳＯＩウエーハ、
３１…ベースウエーハ、 ３２…埋め込み酸化膜、
３３…ＳＯＩ層、 ３４…ブリスター、
３５…ボイド。
Claims (4)
- 少なくとも、ボンドウエーハの表層部に水素イオン及び希ガスイオンの少なくとも１種類のイオンを注入してイオン注入層を形成した後、該ボンドウエーハとベースウエーハとを酸化膜を介して貼り合わせ、その後得られた貼り合わせウエーハを前記イオン注入層で剥離することによって、埋め込み酸化膜上にＳＯＩ層が形成されたＳＯＩウエーハを製造する方法において、前記イオン注入層で剥離した直後のＳＯＩウエーハにおける埋め込み酸化膜の厚さをＸ（ｎｍ）、ＳＯＩ層の厚さをＹ（ｎｍ）とするとき、前記埋め込み酸化膜の厚さＸがＸ≦１００である場合には、前記イオン注入層を形成する際に、埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが、Ｘ＋Ｙ＞１５００−１４Ｘを満たすようにイオン注入条件を設定してイオン注入を行った後、前記貼り合わせ工程及び剥離工程を行い、その後ＳＯＩ層の薄膜化処理を行ってＳＯＩ層を所定の厚さまで薄膜化することを特徴とするＳＯＩウエーハの製造方法。
- 前記イオン注入層を形成する際に、前記埋め込み酸化膜の厚さＸを８０≦Ｘ≦１００とする場合は、前記埋め込み酸化膜とＳＯＩ層の厚さの合計Ｘ＋Ｙが３９０ｎｍ以上となるように、前記Ｘを５０≦Ｘ＜８０とする場合は、前記Ｘ＋Ｙが８１０ｎｍ以上となるように、また前記Ｘを３０≦Ｘ＜５０とする場合は、前記Ｘ＋Ｙが１０９０ｎｍ以上となるようにイオン注入条件を設定してイオン注入を行うことを特徴とする請求項１に記載のＳＯＩウエーハの製造方法。
- 前記ＳＯＩ層の薄膜化を、犠牲酸化処理によって行うことを特徴とする請求項１または請求項２に記載のＳＯＩウエーハの製造方法。
- 請求項１ないし請求項３のいずれか一項に記載のＳＯＩウエーハの製造方法により製造されたＳＯＩウエーハ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049415A JP2004259970A (ja) | 2003-02-26 | 2003-02-26 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| US10/782,838 US7091107B2 (en) | 2003-02-26 | 2004-02-23 | Method for producing SOI wafer and SOI wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003049415A JP2004259970A (ja) | 2003-02-26 | 2003-02-26 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004259970A true JP2004259970A (ja) | 2004-09-16 |
Family
ID=32866625
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003049415A Pending JP2004259970A (ja) | 2003-02-26 | 2003-02-26 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7091107B2 (ja) |
| JP (1) | JP2004259970A (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
| JP2006216807A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ |
| JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
| JP2008514023A (ja) * | 2004-09-21 | 2008-05-01 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 接合されるべき面の処理を伴う転写方法 |
| JP2008526010A (ja) * | 2004-12-28 | 2008-07-17 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 低いホール密度を有する薄層を得るための方法 |
| JP2009501440A (ja) * | 2005-07-13 | 2009-01-15 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 厚い絶縁層の粗さを減少させるための方法 |
| JP2009076729A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するｓｏｉ基板 |
| JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| EP2244286A2 (en) | 2006-05-09 | 2010-10-27 | Sumco Corporation | Method for producing semiconductor substrate |
| JP2012212906A (ja) * | 2012-06-14 | 2012-11-01 | Soytec | 低いホール密度を有する薄層を得るための方法 |
| KR101304245B1 (ko) * | 2008-10-30 | 2013-09-05 | 소이텍 | 저온에서 반도체층들을 분리하는 방법 |
| JP2016082093A (ja) * | 2014-10-17 | 2016-05-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200428637A (en) * | 2003-01-23 | 2004-12-16 | Shinetsu Handotai Kk | SOI wafer and production method thereof |
| US20060234474A1 (en) * | 2005-04-15 | 2006-10-19 | The Regents Of The University Of California | Method of transferring a thin crystalline semiconductor layer |
| WO2007071787A1 (en) * | 2005-12-22 | 2007-06-28 | S.O.I.Tec Silicon On Insulator Technologies | Process for simplification of a finishing sequence and structure obtained by the process |
| FR2895563B1 (fr) * | 2005-12-22 | 2008-04-04 | Soitec Silicon On Insulator | Procede de simplification d'une sequence de finition et structure obtenue par le procede |
| KR100972213B1 (ko) * | 2005-12-27 | 2010-07-26 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼 |
| EP2012347B1 (en) * | 2006-04-24 | 2015-03-18 | Shin-Etsu Handotai Co., Ltd. | Method for producing soi wafer |
| JP2008004821A (ja) * | 2006-06-23 | 2008-01-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| JP2008004900A (ja) * | 2006-06-26 | 2008-01-10 | Sumco Corp | 貼り合わせウェーハの製造方法 |
| EP2075830A3 (en) * | 2007-10-11 | 2011-01-19 | Sumco Corporation | Method for producing bonded wafer |
| FR2926925B1 (fr) * | 2008-01-29 | 2010-06-25 | Soitec Silicon On Insulator | Procede de fabrication d'heterostructures |
| FR2938118B1 (fr) * | 2008-10-30 | 2011-04-22 | Soitec Silicon On Insulator | Procede de fabrication d'un empilement de couches minces semi-conductrices |
| FR2944645B1 (fr) * | 2009-04-21 | 2011-09-16 | Soitec Silicon On Insulator | Procede d'amincissement d'un substrat silicium sur isolant |
| FR2983342B1 (fr) * | 2011-11-30 | 2016-05-20 | Soitec Silicon On Insulator | Procede de fabrication d'une heterostructure limitant la formation de defauts et heterostructure ainsi obtenue |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
| JPH11288895A (ja) * | 1998-04-03 | 1999-10-19 | Mitsubishi Materials Silicon Corp | Ｓｏｉ基板の製造方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2000030996A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2000294470A (ja) * | 1999-04-09 | 2000-10-20 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3324469B2 (ja) * | 1997-09-26 | 2002-09-17 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| US6653209B1 (en) * | 1999-09-30 | 2003-11-25 | Canon Kabushiki Kaisha | Method of producing silicon thin film, method of constructing SOI substrate and semiconductor device |
-
2003
- 2003-02-26 JP JP2003049415A patent/JP2004259970A/ja active Pending
-
2004
- 2004-02-23 US US10/782,838 patent/US7091107B2/en not_active Expired - Lifetime
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05211128A (ja) * | 1991-09-18 | 1993-08-20 | Commiss Energ Atom | 薄い半導体材料フィルムの製造方法 |
| JPH11288895A (ja) * | 1998-04-03 | 1999-10-19 | Mitsubishi Materials Silicon Corp | Ｓｏｉ基板の製造方法 |
| JPH11307472A (ja) * | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2000030995A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ |
| JP2000030996A (ja) * | 1998-07-07 | 2000-01-28 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP2000294470A (ja) * | 1999-04-09 | 2000-10-20 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 |
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005024925A1 (ja) * | 2003-09-05 | 2005-03-17 | Sumco Corporation | Ｓｏｉウェーハの作製方法 |
| JP4552856B2 (ja) * | 2003-09-05 | 2010-09-29 | 株式会社Ｓｕｍｃｏ | Ｓｏｉウェーハの作製方法 |
| US7563697B2 (en) | 2003-09-05 | 2009-07-21 | Sumco Corporation | Method for producing SOI wafer |
| JPWO2005024925A1 (ja) * | 2003-09-05 | 2007-11-08 | 株式会社Sumco | Ｓｏｉウェーハの作製方法 |
| JP2008514023A (ja) * | 2004-09-21 | 2008-05-01 | エス．オー．アイ．テック シリコン オン インシュレータ テクノロジーズ | 接合されるべき面の処理を伴う転写方法 |
| JP2008526010A (ja) * | 2004-12-28 | 2008-07-17 | エス． オー． アイ． テック シリコン オン インシュレーター テクノロジーズ | 低いホール密度を有する薄層を得るための方法 |
| JP2006216807A (ja) * | 2005-02-04 | 2006-08-17 | Sumco Corp | Ｓｏｉ基板の製造方法 |
| KR101229760B1 (ko) * | 2005-04-06 | 2013-02-06 | 신에쯔 한도타이 가부시키가이샤 | Ｓｏｉ 웨이퍼의 제조방법 및 이 방법에 의해 제조된ｓｏｉ 웨이퍼 |
| WO2006109614A1 (ja) * | 2005-04-06 | 2006-10-19 | Shin-Etsu Handotai Co., Ltd. | Ｓｏｉウェーハの製造方法およびこの方法により製造されたｓｏｉウェーハ |
| JP2009501440A (ja) * | 2005-07-13 | 2009-01-15 | エス．オー．アイ．テック、シリコン、オン、インシュレター、テクノロジーズ | 厚い絶縁層の粗さを減少させるための方法 |
| JP4927080B2 (ja) * | 2005-07-13 | 2012-05-09 | ソワテク | 厚い絶縁層の粗さを減少させるための方法 |
| EP2244286A2 (en) | 2006-05-09 | 2010-10-27 | Sumco Corporation | Method for producing semiconductor substrate |
| JP2008066500A (ja) * | 2006-09-07 | 2008-03-21 | Sumco Corp | 貼り合わせウェーハおよびその製造方法 |
| JP2009076729A (ja) * | 2007-09-21 | 2009-04-09 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2009111381A (ja) * | 2007-10-26 | 2009-05-21 | Soi Tec Silicon On Insulator Technologies | 微細な埋め込み絶縁層を有するｓｏｉ基板 |
| JP2010098167A (ja) * | 2008-10-17 | 2010-04-30 | Shin Etsu Handotai Co Ltd | 貼り合わせウェーハの製造方法 |
| KR101304245B1 (ko) * | 2008-10-30 | 2013-09-05 | 소이텍 | 저온에서 반도체층들을 분리하는 방법 |
| KR101446977B1 (ko) * | 2008-10-30 | 2014-10-07 | 소이텍 | 저온에서 반도체층들을 분리하는 방법 |
| JP2012212906A (ja) * | 2012-06-14 | 2012-11-01 | Soytec | 低いホール密度を有する薄層を得るための方法 |
| JP2016082093A (ja) * | 2014-10-17 | 2016-05-16 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7091107B2 (en) | 2006-08-15 |
| US20040166650A1 (en) | 2004-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004259970A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ | |
| JP4407127B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3395661B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| JP3358550B2 (ja) | Ｓｏｉウエーハの製造方法ならびにこの方法で製造されるｓｏｉウエーハ | |
| JP3943782B2 (ja) | 剥離ウエーハの再生処理方法及び再生処理された剥離ウエーハ | |
| JPWO2005022610A1 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2013102968A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| JPH11297583A (ja) | 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ | |
| JP5336101B2 (ja) | Ｓｏｉ基板の製造方法 | |
| JP2007149723A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2005024925A1 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP5082299B2 (ja) | 半導体基板の製造方法 | |
| JP5109287B2 (ja) | 半導体基板の製造方法 | |
| JP2008004821A (ja) | 貼り合わせウェーハの製造方法 | |
| WO2005067053A1 (ja) | Soiウェーハの作製方法 | |
| JP5135713B2 (ja) | 半導体基板の製造方法 | |
| JP2011054704A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2006303201A (ja) | Ｓｏｉ基板の製造方法 | |
| EP1901340A1 (en) | Method of producing bonded wafer | |
| JP2009295667A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2010073988A (ja) | 貼り合わせウェーハの製造方法 | |
| JP4730645B2 (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2005079109A (ja) | 貼合せｓｏｉウェーハの製造方法及び該方法により製造された貼合せｓｏｉウェーハ | |
| JP2011151267A (ja) | 貼り合わせウェーハの製造方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070104 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070703 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080625 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080801 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20081010 |