JP4552856B2 - Ｓｏｉウェーハの作製方法 - Google Patents
Ｓｏｉウェーハの作製方法 Download PDFInfo
- Publication number
- JP4552856B2 JP4552856B2 JP2005513676A JP2005513676A JP4552856B2 JP 4552856 B2 JP4552856 B2 JP 4552856B2 JP 2005513676 A JP2005513676 A JP 2005513676A JP 2005513676 A JP2005513676 A JP 2005513676A JP 4552856 B2 JP4552856 B2 JP 4552856B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- soi
- heat treatment
- soi wafer
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 238000010438 heat treatment Methods 0.000 claims description 77
- 238000000034 method Methods 0.000 claims description 50
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 33
- 230000003647 oxidation Effects 0.000 claims description 32
- 238000011282 treatment Methods 0.000 claims description 29
- 239000007789 gas Substances 0.000 claims description 23
- 229910052786 argon Inorganic materials 0.000 claims description 17
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 10
- 230000003796 beauty Effects 0.000 claims description 2
- 229910052571 earthenware Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 199
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 23
- 229910052710 silicon Inorganic materials 0.000 description 23
- 239000010703 silicon Substances 0.000 description 23
- 239000013078 crystal Substances 0.000 description 20
- 230000007547 defect Effects 0.000 description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 13
- 238000005530 etching Methods 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 12
- 229910052814 silicon oxide Inorganic materials 0.000 description 12
- 230000001590 oxidative effect Effects 0.000 description 10
- 238000005728 strengthening Methods 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 7
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 238000012545 processing Methods 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 5
- 238000002474 experimental method Methods 0.000 description 4
- 238000013508 migration Methods 0.000 description 4
- 230000005012 migration Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 238000009279 wet oxidation reaction Methods 0.000 description 3
- 238000011156 evaluation Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
- H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Description
この発明はＳＯＩウェーハの作製方法、詳しくはＳＯＩウェーハの表面を平坦化するＳＯＩウェーハの作製方法に関する。
ＳＯＩウェーハは、従来のシリコンウェーハに比べ、素子間の分離、素子と基板との間の寄生容量の低減、３次元構造が可能といった優越性があり、高速・低消費電力のＬＳＩに使用されている。
ＳＯＩウェーハの作製方法の１つに、シリコンウェーハに対してその表面から水素イオンを注入した後貼り合わせ、その後の剥離熱処理により、イオン注入層を境界としてその一部を剥離するスマートカット法がある。しかし、この方法によれば、剥離後のＳＯＩウェーハの表面（剥離面）が粗くなってしまうという問題があった。この問題に対して、例えば特許文献１に記載のＳＯＩウェーハの作製方法には、剥離後のウェーハを酸化処理した後に、水素を含む還元性雰囲気で熱処理して、ウェーハ表面を平坦化する技術が提案されている。
ＳＯＩウェーハの作製方法の１つに、シリコンウェーハに対してその表面から水素イオンを注入した後貼り合わせ、その後の剥離熱処理により、イオン注入層を境界としてその一部を剥離するスマートカット法がある。しかし、この方法によれば、剥離後のＳＯＩウェーハの表面（剥離面）が粗くなってしまうという問題があった。この問題に対して、例えば特許文献１に記載のＳＯＩウェーハの作製方法には、剥離後のウェーハを酸化処理した後に、水素を含む還元性雰囲気で熱処理して、ウェーハ表面を平坦化する技術が提案されている。
しかし、上記特許文献１に記載のＳＯＩウェーハの作製方法においては、水素ガスのエッチング効果を利用して平坦化処理を行うと、その表面にエッチングムラが生じやすくなる。そして、このエッチングムラにより、ＳＯＩ層（活性層）の膜厚が不均一となる。また、水素ガスによる処理前にウェーハ表面からの酸化膜除去が必要であり、プロセスが煩雑になる。さらに、水素ガスを用いるための安全対策が必要となり、その設備費が高額となるなどコスト面の問題がある。
また、ＳＯＩウェーハに使用される活性層用ウェーハには、結晶欠陥が存在するものが含まれる。結晶欠陥が存在する活性層用ウェーハを使用すると、ＳＯＩウェーハの酸化膜耐圧が低下するなど電気的特性が低下してしまう。このため、活性層用ウェーハとして、水素アニールウェーハ、エピタキシャルウェーハまたは窒素ドープウェーハなどの高価なウェーハを用いることになる。
この発明は、スマートカット法によるＳＯＩウェーハの作製において、剥離後の剥離面を平坦化するＳＯＩウェーハの作製方法を提供することを目的とする。
また、この発明は、ＳＯＩ層の膜厚を均一化して、ＳＯＩ層を薄膜化するＳＯＩウェーハの作製方法を提供することを目的とする。
さらに、この発明は、結晶欠陥が存在するシリコンウェーハを用いても、ＳＯＩ層の結晶欠陥を低減させて、ＳＯＩウェーハが作製できるＳＯＩウェーハの作製方法を提供することを目的とする。
また、この発明は、ＳＯＩ層の膜厚を均一化して、ＳＯＩ層を薄膜化するＳＯＩウェーハの作製方法を提供することを目的とする。
さらに、この発明は、結晶欠陥が存在するシリコンウェーハを用いても、ＳＯＩ層の結晶欠陥を低減させて、ＳＯＩウェーハが作製できるＳＯＩウェーハの作製方法を提供することを目的とする。
請求項１に記載の発明は、活性層用ウェーハに絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として活性層用ウェーハの一部を剥離してＳＯＩウェーハを形成し、この剥離後、このＳＯＩウェーハをアルゴンガス雰囲気中で１１００℃〜１３５０℃の温度に２時間保持する熱処理をし、この後、このＳＯＩウェーハを６００℃〜１０００℃の温度で酸化処理して活性層表面に酸化膜を形成し、次いで、この酸化膜を除去するＳＯＩウェーハの作製方法であって、上記剥離のための熱処理、上記アルゴンガス雰囲気中での上記熱処理及び上記酸化処理を、同一の熱処理炉で連続して行うＳＯＩウェーハの作製方法である。
スマートカット法によるＳＯＩウェーハの熱処理には、イオン注入層を境界として剥離する剥離熱処理と、剥離後の活性層用ウェーハと支持ウェーハとの結合を強化する結合強化熱処理とがある。剥離熱処理後、ＳＯＩウェーハは、剥離によるダメージを受け、その表面が粗くなっている。そこで、剥離熱処理後、ＳＯＩウェーハを不活性ガス雰囲気で所定の温度に保持して平坦化熱処理を行う。
第１の発明に係るＳＯＩウェーハの作製方法にあっては、スマートカット法によるＳＯＩウェーハの作製方法において、活性層用ウェーハにイオン注入層を形成する。次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせる。この結果、絶縁膜を介して２枚のウェーハが貼り合わされた貼り合わせウェーハが作製される。この後、この貼り合わせウェーハを剥離熱処理することにより、イオン注入層を境界として２枚のウェーハを剥離する。この結果、ＳＯＩウェーハが作製されることとなる。この後、このＳＯＩウェーハを、アルゴンガス雰囲気中で、１１００℃〜１３５０℃の温度に２時間に保持した平坦化熱処理を施す。これにより、ＳＯＩウェーハの表面（剥離面）が再結晶化（マイグレーション）され、シリコン結晶格子が規則正しく配列する。この結果、ＳＯＩウェーハの表面（剥離面）が平坦化される。
熱処理する雰囲気がアルゴンガス雰囲気であれば、水素ガス雰囲気の場合に比べてＳＯＩウェーハの表面をエッチングする効果は少ないが、剥離後のＳＯＩウェーハの粗くなっている表面を、再結晶化（マイグレーション）により滑らかにすることができる。
また、熱処理する温度は、１１００℃〜１３５０℃である。１１００℃未満であると、ＳＯＩウェーハの表面を再結晶化させることができない。また、１３５０℃を超えると、高温にするまでの時間がかかり、熱処理でのスループットが悪くなってしまう。また、スリップや転位欠陥が発生しやすい。
また、熱処理する温度は、１１００℃〜１３５０℃である。１１００℃未満であると、ＳＯＩウェーハの表面を再結晶化させることができない。また、１３５０℃を超えると、高温にするまでの時間がかかり、熱処理でのスループットが悪くなってしまう。また、スリップや転位欠陥が発生しやすい。
このＳＯＩウェーハの作製方法にあっては、ＳＯＩウェーハを熱処理する温度は、１１００℃〜１３５０℃に保持される。これにより、ＳＯＩウェーハの表面が再結晶化（マイグレーション）され、その表面が平坦化される。この平坦化熱処理の温度が１１００℃〜１３５０℃の範囲であれば、ＳＯＩウェーハの表面は十分に再結晶化される。
また、この平坦化熱処理は、貼り合わせ強化のための熱処理も兼用することができる。
さらに、この平坦化熱処理は、剥離熱処理でイオン注入層を境界として完全に剥離した場合、ＳＯＩウェーハと剥離した残りのシリコンウェーハとを同じ炉内で、剥離熱処理の後に連続して行える。これにより、残りのシリコンウェーハの表面（剥離面）も平坦化され、これを活性層用ウェーハまたは支持用ウェーハとして再利用することもできる。
また、この平坦化熱処理は、貼り合わせ強化のための熱処理も兼用することができる。
さらに、この平坦化熱処理は、剥離熱処理でイオン注入層を境界として完全に剥離した場合、ＳＯＩウェーハと剥離した残りのシリコンウェーハとを同じ炉内で、剥離熱処理の後に連続して行える。これにより、残りのシリコンウェーハの表面（剥離面）も平坦化され、これを活性層用ウェーハまたは支持用ウェーハとして再利用することもできる。
この発明に係るＳＯＩウェーハの作製方法にあっては、スマートカット法によるＳＯＩウェーハの作製方法において、活性層用ウェーハにイオン注入層を形成する。次いで、この活性層用ウェーハを絶縁膜を介して支持ウェーハに貼り合わせる。この結果、絶縁膜を介して２枚のウェーハが貼り合わされた貼り合わせウェーハが作製される。この後、この貼り合わせウェーハを剥離熱処理することにより、イオン注入層を境界として活性層用ウェーハの一部が剥離される。この結果、ＳＯＩウェーハが作製される。この後、このＳＯＩウェーハを、アルゴンガス雰囲気、１１００℃〜１３５０℃の温度で２時間保持するという平坦化熱処理を施す。これにより、ＳＯＩウェーハの表面（剥離面）が再結晶化（マイグレーション）され、その表面が平坦化される。
また、この後、このＳＯＩウェーハを例えば酸化性雰囲気で酸化処理し、そのＳＯＩ層表面に所定厚さの酸化膜を形成する。そして、この酸化膜を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層の厚さが均一化され、かつ薄膜化される。
さらに、活性層となるシリコンウェーハ内に結晶欠陥（ａｓ−ｇｒｏｗｎ欠陥）が存在していても、これらの処理を行うことにより、ＳＯＩ層内の結晶欠陥が消滅する。すなわち、アルゴンガス雰囲気で１１００℃〜１３５０℃の熱処理を行うと、ＳＯＩ層に存在する結晶欠陥（ＣＯＰ）の内壁酸化膜を除去し、さらにこの後、酸化処理を行うことにより、ＳＯＩ層に格子間シリコンが注入され、結晶欠陥は消滅する。よって、活性層用ウェーハとして、結晶欠陥が存在するシリコンウェーハを使用することができる。
また、この後、このＳＯＩウェーハを例えば酸化性雰囲気で酸化処理し、そのＳＯＩ層表面に所定厚さの酸化膜を形成する。そして、この酸化膜を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層の厚さが均一化され、かつ薄膜化される。
さらに、活性層となるシリコンウェーハ内に結晶欠陥（ａｓ−ｇｒｏｗｎ欠陥）が存在していても、これらの処理を行うことにより、ＳＯＩ層内の結晶欠陥が消滅する。すなわち、アルゴンガス雰囲気で１１００℃〜１３５０℃の熱処理を行うと、ＳＯＩ層に存在する結晶欠陥（ＣＯＰ）の内壁酸化膜を除去し、さらにこの後、酸化処理を行うことにより、ＳＯＩ層に格子間シリコンが注入され、結晶欠陥は消滅する。よって、活性層用ウェーハとして、結晶欠陥が存在するシリコンウェーハを使用することができる。
請求項２に記載の発明は、上記アルゴンガス雰囲気中での上記熱処理の後、貼り合わせを強化するための結合熱処理を、上記同一の熱処理炉で連続して行う請求項１に記載のＳＯＩウェーハの作製方法である。
さらに、この発明にあって上記活性層表面の酸化膜を除去した後に、さらに、ＳＯＩウェーハを再酸化処理して活性層表面に酸化膜を形成し、次いで、この酸化膜を除去するＳＯＩウェーハの作製方法である。
この発明に係るＳＯＩウェーハの作製方法にあっては、上記平坦化熱処理が施されたＳＯＩウェーハについて酸化性雰囲気で酸化処理を施し、この後、この酸化処理により形成されたＳＯＩウェーハの表面（ＳＯＩ層）の酸化膜を除去する。さらにこの後、酸化膜が除去されたＳＯＩウェーハについて酸化性雰囲気で再び酸化処理を施す。そして、この酸化膜を除去することによりＳＯＩ層のより一層の薄膜化が可能となる。すなわち、２回の酸化膜形成および酸化膜除去によりＳＯＩ層がより一層薄膜化される。
上記酸化処理および上記再酸化処理は、６００℃〜１０００℃の温度で処理するＳＯＩウェーハの作製方法である。
スマートカット法によるＳＯＩウェーハの作製方法において、イオン注入層を境界としてその活性層ウェーハの一部を剥離除去した後、ＳＯＩウェーハを、アルゴンガス雰囲気にて、１１００℃〜１３５０℃の温度で熱処理を施す（平坦化熱処理）。そして、この後、このＳＯＩウェーハを酸化性雰囲気で酸化処理する。酸化処理時の温度は、６００℃〜１０００℃の範囲である。この酸化処理時間は限定されない。
スマートカット法によるＳＯＩウェーハの作製方法において、イオン注入層を境界としてその活性層ウェーハの一部を剥離除去した後、ＳＯＩウェーハを、アルゴンガス雰囲気にて、１１００℃〜１３５０℃の温度で熱処理を施す（平坦化熱処理）。そして、この後、このＳＯＩウェーハを酸化性雰囲気で酸化処理する。酸化処理時の温度は、６００℃〜１０００℃の範囲である。この酸化処理時間は限定されない。
このＳＯＩウェーハの作製方法にあっては、上記酸化処理での温度は、６００℃〜１０００℃の範囲であり、好ましくは６００℃〜８００℃である。６００℃未満では、ＳＯＩ層表面に十分な厚さの酸化膜を形成させることが困難である。一方、１０００℃を超えると、ＳＯＩウェーハの表面の粗さが維持できず、ＳＯＩ層の厚さの均一性を低下させる。
この発明によれば、スマートカット法によるＳＯＩウェーハの作製方法において、ＳＯＩウェーハを、アルゴンガスの不活性雰囲気で１１００℃〜１３５０℃の温度で平坦化熱処理する。これにより、ＳＯＩウェーハの表面（剥離面）が再結晶化（マイグレーション）され、その表面が平坦化される。
また、この後、ＳＯＩウェーハを酸化性雰囲気で酸化処理すると、ＳＯＩ層表面に所定厚さの酸化膜が形成される。さらにこの後、この酸化膜を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層の厚さが均一化され、かつ薄膜化も可能となる。
また、平坦化熱処理および酸化処理を、連続してかつ同一炉内で実施することができ、ＳＯＩウェーハが剥離熱処理により完全に分離した場合、剥離熱処理または結合熱処理も、同じ炉内で連続して行える。
さらに、活性層となるシリコンウェーハ内に結晶欠陥が存在していたとしても、不活性ガス雰囲気での熱処理を行うと、ＳＯＩ層内の結晶欠陥が消滅する。
また、この後、ＳＯＩウェーハを酸化性雰囲気で酸化処理すると、ＳＯＩ層表面に所定厚さの酸化膜が形成される。さらにこの後、この酸化膜を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層の厚さが均一化され、かつ薄膜化も可能となる。
また、平坦化熱処理および酸化処理を、連続してかつ同一炉内で実施することができ、ＳＯＩウェーハが剥離熱処理により完全に分離した場合、剥離熱処理または結合熱処理も、同じ炉内で連続して行える。
さらに、活性層となるシリコンウェーハ内に結晶欠陥が存在していたとしても、不活性ガス雰囲気での熱処理を行うと、ＳＯＩ層内の結晶欠陥が消滅する。
１０ 活性層用ウェーハ
１１ ＳＯＩウェーハ
１２ａ シリコン酸化膜
１２ｂ 埋め込みシリコン酸化膜（絶縁膜）
１３ ＳＯＩ層（活性層）
１４ イオン注入層
２０ 支持用ウェーハ
３０ 貼り合わせウェーハ
１１ ＳＯＩウェーハ
１２ａ シリコン酸化膜
１２ｂ 埋め込みシリコン酸化膜（絶縁膜）
１３ ＳＯＩ層（活性層）
１４ イオン注入層
２０ 支持用ウェーハ
３０ 貼り合わせウェーハ
以下、この発明の実施例を図面を参照して説明する。
以下、この発明の一実施例を、図１を参照して説明する。ここでは、スマートカット法を用いて、ＳＯＩ層１３を形成するＳＯＩウェーハ１１の作製方法について説明する。
本実施例に係るスマートカット法によるＳＯＩウェーハ１１の作製は、図１に示すような工程で行われる。
まず、図１のＳ１０１工程に示すように、ＣＺ法により育成され、ボロンがドーパントとされた単結晶シリコンインゴットからスライスしたシリコンウェーハ（片面鏡面ウェーハ）を２枚準備する。これらのシリコンウェーハのうち、一方を活性層用ウェーハ１０として、他方を支持用ウェーハ２０とする。そして、図１のＳ１０２工程に示すように、活性層用ウェーハ１０となるシリコンウェーハの表面にシリコン酸化膜（ＳｉＯ２）１２ａを形成する。シリコン酸化膜１２ａの形成は、酸化炉内にシリコンウェーハを装入し、これを所定時間、所定温度に加熱することにより行われる。このとき、形成されるシリコン酸化膜１２ａの厚さは１５０ｎｍである。
本実施例に係るスマートカット法によるＳＯＩウェーハ１１の作製は、図１に示すような工程で行われる。
まず、図１のＳ１０１工程に示すように、ＣＺ法により育成され、ボロンがドーパントとされた単結晶シリコンインゴットからスライスしたシリコンウェーハ（片面鏡面ウェーハ）を２枚準備する。これらのシリコンウェーハのうち、一方を活性層用ウェーハ１０として、他方を支持用ウェーハ２０とする。そして、図１のＳ１０２工程に示すように、活性層用ウェーハ１０となるシリコンウェーハの表面にシリコン酸化膜（ＳｉＯ２）１２ａを形成する。シリコン酸化膜１２ａの形成は、酸化炉内にシリコンウェーハを装入し、これを所定時間、所定温度に加熱することにより行われる。このとき、形成されるシリコン酸化膜１２ａの厚さは１５０ｎｍである。
次に、シリコン酸化膜１２ａが形成された活性層用ウェーハ１０を、イオン注入装置の真空チャンバの中にセットする。そして、図１のＳ１０３工程に示すように、活性層用ウェーハ１０の表面（鏡面側）よりシリコン酸化膜１２ａを介して所定のドーズ量の水素イオンを注入する。水素イオンは、活性層用ウェーハ１０の表面から所定深さの位置まで注入され、この結果、活性層用ウェーハ１０の所定深さ位置（シリコン基板中の所定深さ範囲）にイオン注入層１４が形成される。
次に、図１のＳ１０４工程に示すように、水素イオンが注入された活性層用ウェーハ１０を、そのイオンが注入された面（シリコン酸化膜１２ａ表面）を貼り合わせ面として、支持用ウェーハ２０に貼り合わせる。この貼り合わせは鏡面同士を室温で重ね合わせる公知の手法による。この結果、貼り合わせ界面に絶縁膜（シリコン酸化膜１２ａ）が介在された貼り合わせウェーハ３０が形成される。このとき、活性層用ウェーハ１０と支持用ウェーハ２０との接合部分のシリコン酸化膜１２ａは、埋め込みシリコン酸化膜（絶縁膜）１２ｂとなる。
そして、図１のＳ１０５工程に示すように、この貼り合わせウェーハ３０を略５００℃、窒素ガス雰囲気で熱処理する。これを剥離熱処理という。すると、貼り合わせウェーハ３０のイオン注入層１４において希ガス（水素ガス）のバブルが形成され、このバブルが形成されたイオン注入層１４を境界として、活性層用ウェーハ１０の一部（貼り合わせウェーハ３０の一部）が残りの部分から剥離する。すなわち、貼り合わせウェーハ３０は、支持用ウェーハ２０にシリコン酸化膜１２ｂを介してＳＯＩ層１３（活性層用ウェーハ１０の一部）が積層されたＳＯＩウェーハ１１と、残りの活性層用ウェーハ１０とに分離される。
ここまでの工程は、一般的なスマートカット法によるＳＯＩウェーハ１１の作製方法での工程と同じである。
次に、図１のＳ１０４工程に示すように、水素イオンが注入された活性層用ウェーハ１０を、そのイオンが注入された面（シリコン酸化膜１２ａ表面）を貼り合わせ面として、支持用ウェーハ２０に貼り合わせる。この貼り合わせは鏡面同士を室温で重ね合わせる公知の手法による。この結果、貼り合わせ界面に絶縁膜（シリコン酸化膜１２ａ）が介在された貼り合わせウェーハ３０が形成される。このとき、活性層用ウェーハ１０と支持用ウェーハ２０との接合部分のシリコン酸化膜１２ａは、埋め込みシリコン酸化膜（絶縁膜）１２ｂとなる。
そして、図１のＳ１０５工程に示すように、この貼り合わせウェーハ３０を略５００℃、窒素ガス雰囲気で熱処理する。これを剥離熱処理という。すると、貼り合わせウェーハ３０のイオン注入層１４において希ガス（水素ガス）のバブルが形成され、このバブルが形成されたイオン注入層１４を境界として、活性層用ウェーハ１０の一部（貼り合わせウェーハ３０の一部）が残りの部分から剥離する。すなわち、貼り合わせウェーハ３０は、支持用ウェーハ２０にシリコン酸化膜１２ｂを介してＳＯＩ層１３（活性層用ウェーハ１０の一部）が積層されたＳＯＩウェーハ１１と、残りの活性層用ウェーハ１０とに分離される。
ここまでの工程は、一般的なスマートカット法によるＳＯＩウェーハ１１の作製方法での工程と同じである。
次に、剥離熱処理した後のＳＯＩウェーハ１１について、図１のＳ１０６工程に示すように平坦化熱処理を行う。この平坦化熱処理は、ＳＯＩウェーハ１１をアルゴンガス雰囲気中で１１００℃〜１３５０℃の温度に略２時間保持することである。また、この平坦化熱処理は、剥離熱処理でイオン注入層１４を境界として貼り合わせウェーハ３０が完全に分離した場合、同じ炉を用いて剥離熱処理に連続して行える。
ここで、ＳＯＩウェーハ１１の剥離面の平坦化を確認するため、ＳＯＩウェーハ１１の表面を原子間力顕微鏡（ＡＦＭ）で観察しておく。平坦化熱処理前の貼り合わせウェーハ３０の貼り合わせ面のＲＭＳ（自乗平均平方根粗さ）値は、略８ｎｍ（２×２μｍ）であった。すなわち、剥離後のＳＯＩ層の表面は、水素イオンの注入により乱れたシリコン結晶格子が表面に露出した状態となっている。
また、上記略２時間の平坦化熱処理後、再びＡＦＭを用いて、ＳＯＩウェーハ１１の表面（剥離面）のＲＭＳ値を測定する。熱処理を行った後では、ＲＭＳ値は０．１ｎｍ以下まで改善された。平坦化熱処理を行うことにより、ＳＯＩ層の剥離面が再結晶化（マイグレーション）され、シリコン結晶格子が規則正しく配列するからである。この結果、ＳＯＩウェーハ１１のＳＯＩ層表面（剥離面）が平坦化される。剥離前におけるウェーハ表面の結晶状態は通常の単結晶構造であるが、剥離後のウェーハ表面の結晶状態は、剥離することでウェーハ表面がダメージを受けるため、その結晶格子が乱れた配列となる。
また、イオン注入層１４を境界として剥離された残りのシリコンウェーハ（活性層用ウェーハの残り）も、このＳＯＩウェーハ１１と同じ条件で同時に熱処理することもできる。これにより、このシリコンウェーハの表面（剥離面）は平坦化され、このシリコンウェーハを活性層用ウェーハ１０または支持用ウェーハ２０として再利用することができる。
ここで、ＳＯＩウェーハ１１の剥離面の平坦化を確認するため、ＳＯＩウェーハ１１の表面を原子間力顕微鏡（ＡＦＭ）で観察しておく。平坦化熱処理前の貼り合わせウェーハ３０の貼り合わせ面のＲＭＳ（自乗平均平方根粗さ）値は、略８ｎｍ（２×２μｍ）であった。すなわち、剥離後のＳＯＩ層の表面は、水素イオンの注入により乱れたシリコン結晶格子が表面に露出した状態となっている。
また、上記略２時間の平坦化熱処理後、再びＡＦＭを用いて、ＳＯＩウェーハ１１の表面（剥離面）のＲＭＳ値を測定する。熱処理を行った後では、ＲＭＳ値は０．１ｎｍ以下まで改善された。平坦化熱処理を行うことにより、ＳＯＩ層の剥離面が再結晶化（マイグレーション）され、シリコン結晶格子が規則正しく配列するからである。この結果、ＳＯＩウェーハ１１のＳＯＩ層表面（剥離面）が平坦化される。剥離前におけるウェーハ表面の結晶状態は通常の単結晶構造であるが、剥離後のウェーハ表面の結晶状態は、剥離することでウェーハ表面がダメージを受けるため、その結晶格子が乱れた配列となる。
また、イオン注入層１４を境界として剥離された残りのシリコンウェーハ（活性層用ウェーハの残り）も、このＳＯＩウェーハ１１と同じ条件で同時に熱処理することもできる。これにより、このシリコンウェーハの表面（剥離面）は平坦化され、このシリコンウェーハを活性層用ウェーハ１０または支持用ウェーハ２０として再利用することができる。
この後、図１のＳ１０７工程に示すように、ＳＯＩウェーハ１１にあって、その活性層用ウェーハ１０と支持用ウェーハ２０とを強固に結合するための貼り合わせ強化熱処理を行う。熱処理の条件は、酸化性ガス雰囲気中で１１００℃以上、略２時間の条件で行う。なお、上記平坦化熱処理は、この貼り合わせ強化熱処理の前またはその後に連続して行ってもよい。
最後に、図１のＳ１０８工程に示すように、ＳＯＩ層１３の薄膜化処理を行い、ＳＯＩウェーハ１１を完成させる。例えば、このＳＯＩ層１３の表面を研削し、この研削面を鏡面研磨する。
最後に、図１のＳ１０８工程に示すように、ＳＯＩ層１３の薄膜化処理を行い、ＳＯＩウェーハ１１を完成させる。例えば、このＳＯＩ層１３の表面を研削し、この研削面を鏡面研磨する。
次に、平坦化熱処理についてその処理条件を変更して行った実験の結果を報告する。
上述の図１のＳ１０１工程〜図１のＳ１０５工程を経て作製されたＳＯＩウェーハ１１を、アルゴンガス雰囲気、温度を１０００℃、１１００℃、１２００℃、１３００℃の条件でそれぞれ略２時間の図１のＳ１０６工程に示す熱処理（平坦化熱処理）を行った。この後、ＡＦＭを用いて、ＳＯＩウェーハ１１のＳＯＩ層１３の表面のＲＭＳ値を測定した。また、同時に、ＳＯＩウェーハ１１の結合強化度およびスリップ（参考）の評価も行った。この結果を以下の表に示す。
なお、表１中の平坦化の良好の記載は、平坦化熱処理前の貼り合わせウェーハ３０の表面のＲＭＳ値が略０．１ｎｍ（２×２μｍ）まで改善されていることを示す。一方、表中の不十分の記載は、ＲＭＳ値が略０．１ｎｍ（２×２μｍ）まで改善されていないことを示す。表１中の結合強化の良好の記載は、貼り合わせ後の活性層用ウェーハ１０と支持用ウェーハ２０との貼り合わせ後に公知手法によっては分離しないことを示し、不十分の記載はその逆を示す。
上述の図１のＳ１０１工程〜図１のＳ１０５工程を経て作製されたＳＯＩウェーハ１１を、アルゴンガス雰囲気、温度を１０００℃、１１００℃、１２００℃、１３００℃の条件でそれぞれ略２時間の図１のＳ１０６工程に示す熱処理（平坦化熱処理）を行った。この後、ＡＦＭを用いて、ＳＯＩウェーハ１１のＳＯＩ層１３の表面のＲＭＳ値を測定した。また、同時に、ＳＯＩウェーハ１１の結合強化度およびスリップ（参考）の評価も行った。この結果を以下の表に示す。
なお、表１中の平坦化の良好の記載は、平坦化熱処理前の貼り合わせウェーハ３０の表面のＲＭＳ値が略０．１ｎｍ（２×２μｍ）まで改善されていることを示す。一方、表中の不十分の記載は、ＲＭＳ値が略０．１ｎｍ（２×２μｍ）まで改善されていないことを示す。表１中の結合強化の良好の記載は、貼り合わせ後の活性層用ウェーハ１０と支持用ウェーハ２０との貼り合わせ後に公知手法によっては分離しないことを示し、不十分の記載はその逆を示す。
以上の実験の結果より、剥離したＳＯＩウェーハ１１を、アルゴンガス雰囲気で１１００℃〜１３５０℃の温度に保持して平坦化熱処理すると、ＳＯＩウェーハ１１の表面が再結晶化され、平坦化されることも明らかとなった。
この発明の実施例２を図２および図３を参照して説明する。
本実施例に係るＳＯＩウェーハ１１の作製方法は、上記実施例１に係るＳＯＩウェーハ１１の作製方法に以下の変更を加えたものである。つまり、貼り合わせウェーハに剥離熱処理を施した後、平坦化処理を施し、さらに、ＳＯＩウェーハに酸化処理を行い、そのＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成し、この後、この酸化膜４０を例えばＨＦ液によるエッチングにより除去した。
すなわち、図３のＳ３０１〜図３のＳ３０６に示す工程までは、上記図１のＳ１０１〜図１のＳ１０６に示す工程と同じである。この後、図３のＳ３０７工程に示すように、ＳＯＩウェーハ１１について、酸化性雰囲気中で、温度を６５０℃、１時間のウェット酸化処理を行う。この結果、ＳＯＩ層１３の表面に所定厚さの酸化膜４０が形成される。この酸化処理は、図２に示す上記平坦化熱処理（図３のＳ３０６工程）の後、連続して行ってもよい。図２には、５００℃での剥離熱処理、１１００℃での平坦化熱処理、６５０℃での酸化処理を同一炉で連続して行うことを示している。
そして、図３のＳ３０８工程に示すように、この酸化膜４０を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層１３の厚さが均一化され、かつ薄膜化される。
ウェット酸化処理は、ドライ酸化雰囲気で酸化処理を行うより、シリコンの酸化レートが大きく、熱処理時間も短い。また、水素ガスの添加や、ＨＣｌ酸化のような酸化レートの速いガス形態を用いても効果的である。
また、酸化膜４０の形成が異方性となる低温領域で酸化処理することにより、アルゴンガス雰囲気での熱処理により平坦化された表面を維持したままで、ＳＯＩ層１３の薄膜化が可能となる。そのときの酸化温度は、６００℃〜１０００℃の範囲であり、好ましくは６００℃〜８００℃である。
本実施例に係るＳＯＩウェーハ１１の作製方法は、上記実施例１に係るＳＯＩウェーハ１１の作製方法に以下の変更を加えたものである。つまり、貼り合わせウェーハに剥離熱処理を施した後、平坦化処理を施し、さらに、ＳＯＩウェーハに酸化処理を行い、そのＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成し、この後、この酸化膜４０を例えばＨＦ液によるエッチングにより除去した。
すなわち、図３のＳ３０１〜図３のＳ３０６に示す工程までは、上記図１のＳ１０１〜図１のＳ１０６に示す工程と同じである。この後、図３のＳ３０７工程に示すように、ＳＯＩウェーハ１１について、酸化性雰囲気中で、温度を６５０℃、１時間のウェット酸化処理を行う。この結果、ＳＯＩ層１３の表面に所定厚さの酸化膜４０が形成される。この酸化処理は、図２に示す上記平坦化熱処理（図３のＳ３０６工程）の後、連続して行ってもよい。図２には、５００℃での剥離熱処理、１１００℃での平坦化熱処理、６５０℃での酸化処理を同一炉で連続して行うことを示している。
そして、図３のＳ３０８工程に示すように、この酸化膜４０を例えばＨＦエッチングにより除去する。これにより、ＳＯＩ層１３の厚さが均一化され、かつ薄膜化される。
ウェット酸化処理は、ドライ酸化雰囲気で酸化処理を行うより、シリコンの酸化レートが大きく、熱処理時間も短い。また、水素ガスの添加や、ＨＣｌ酸化のような酸化レートの速いガス形態を用いても効果的である。
また、酸化膜４０の形成が異方性となる低温領域で酸化処理することにより、アルゴンガス雰囲気での熱処理により平坦化された表面を維持したままで、ＳＯＩ層１３の薄膜化が可能となる。そのときの酸化温度は、６００℃〜１０００℃の範囲であり、好ましくは６００℃〜８００℃である。
この後、図３のＳ３０９工程に示すように、ＳＯＩウェーハ１１の活性層用ウェーハ１０と、支持用ウェーハ２０とを強固に結合するための貼り合わせ強化熱処理を行う。熱処理の条件は、酸化性ガス雰囲気中で１１００℃以上、略２時間の条件で行う。平坦化熱処理および酸化処理は、貼り合わせ強化熱処理の前またはその後に連続して行ってもよい。
最後に、図３のＳ３１０に示すように、ＳＯＩ層１３の薄膜化処理（仕上げ研磨など）を行い、ＳＯＩウェーハ１１を完成させる。
最後に、図３のＳ３１０に示すように、ＳＯＩ層１３の薄膜化処理（仕上げ研磨など）を行い、ＳＯＩウェーハ１１を完成させる。
次に、上記平坦化熱処理および酸化処理についてそれぞれその条件を変更して行った実験の結果を報告する。
上述の図３のＳ３０１〜図３のＳ３０６に示す各工程を経て作製されたＳＯＩウェーハ１１を、温度を５００℃、６００℃、７００℃、８００℃、９００℃、１０００℃、１１００℃の条件で、それぞれ略１時間の酸化処理（図３のＳ３０７に示す工程）を行い、ＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成する。この後、この酸化膜４０をＨＦ液によるエッチングにより除去する（図３のＳ３０８に示す工程）。
そして、ＡＦＭを用いて、各ＳＯＩウェーハ１１の表面のＲＭＳ値を測定した。同時に、このＳＯＩウェーハ１１のＳＯＩ層１３の薄膜化、平坦化およびＳＯＩ層１３の厚さの均一性についての評価も行った。評価はいずれも公知の手法によった。この結果を以下の表２に示す。
また、活性層用ウェーハとして用いたシリコンウェーハ内に結晶欠陥（ａｓ−ｇｒｏｗｎ）が存在しても、平坦化熱処理を行うと、ＳＯＩウェーハ１１内の結晶欠陥は消滅することが確認された。
なお、表２中の薄膜化の結果の良好の記載は、所定厚さ（５００ｎｍ）のＳＯＩ層に対して平坦化熱処理後、膜厚が１００ｎｍまで薄膜化されたことを示す。不十分の記載は、膜厚が１００ｎｍまで薄膜化されないことを示す。平坦化の良好の記載は、ＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）まで改善されていることを示す。やや良好の記載は、ウェーハ面内の一部のＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）に改善されていることを示す。一方、表中の不十分の記載は、ＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）まで改善されていないことを示す。ＳＯＩ層１３の厚さの均一性の記載も上記平坦化と同じ意味である。
上述の図３のＳ３０１〜図３のＳ３０６に示す各工程を経て作製されたＳＯＩウェーハ１１を、温度を５００℃、６００℃、７００℃、８００℃、９００℃、１０００℃、１１００℃の条件で、それぞれ略１時間の酸化処理（図３のＳ３０７に示す工程）を行い、ＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成する。この後、この酸化膜４０をＨＦ液によるエッチングにより除去する（図３のＳ３０８に示す工程）。
そして、ＡＦＭを用いて、各ＳＯＩウェーハ１１の表面のＲＭＳ値を測定した。同時に、このＳＯＩウェーハ１１のＳＯＩ層１３の薄膜化、平坦化およびＳＯＩ層１３の厚さの均一性についての評価も行った。評価はいずれも公知の手法によった。この結果を以下の表２に示す。
また、活性層用ウェーハとして用いたシリコンウェーハ内に結晶欠陥（ａｓ−ｇｒｏｗｎ）が存在しても、平坦化熱処理を行うと、ＳＯＩウェーハ１１内の結晶欠陥は消滅することが確認された。
なお、表２中の薄膜化の結果の良好の記載は、所定厚さ（５００ｎｍ）のＳＯＩ層に対して平坦化熱処理後、膜厚が１００ｎｍまで薄膜化されたことを示す。不十分の記載は、膜厚が１００ｎｍまで薄膜化されないことを示す。平坦化の良好の記載は、ＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）まで改善されていることを示す。やや良好の記載は、ウェーハ面内の一部のＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）に改善されていることを示す。一方、表中の不十分の記載は、ＲＭＳ値が略０．１ｎｍ以下（２×２μｍ）まで改善されていないことを示す。ＳＯＩ層１３の厚さの均一性の記載も上記平坦化と同じ意味である。
以上の実験の結果より、剥離したＳＯＩウェーハ１１を、アルゴンガス雰囲気で１１００℃〜１３５０℃の温度に保持して平坦化熱処理を施し、次いで、酸化処理を施す。この後、この酸化膜４０を除去することで、ＳＯＩ層１３の膜厚が均一化された。しかも、ＳＯＩ層１３の薄膜化も可能であることが明らかとなった。逆に、不活性ガス雰囲気中での平坦化熱処理を行わずにＳＯＩウェーハを酸化処理した場合、薄膜化は可能であるが、平坦化の効果は少なく、ウェーハ表面のＲＭＳ値＞０．１ｎｍ（２×２μｍ）となり、デバイスを作製するのに必要な表面粗さを得ることができない。
この発明の実施例３を図４を参照して説明する。
本実施例に係るＳＯＩウェーハ１１の作製方法は、上記実施例２に係るＳＯＩウェーハ１１の作製方法に以下の変更を加えたものである。つまり、平坦化熱処理（図４のＳ４０６工程）後のＳＯＩウェーハについて酸化膜４０を形成し、この酸化膜４０を除去した後、さらに、再度酸化処理を行い、ＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成し、この後、酸化膜４０を除去したことである。すなわち、酸化処理および酸化膜４０除去の処理を２回行うことである。
具体的には、図４のＳ４０１〜図４のＳ４０８に示す工程までは、上記図３のＳ３０１〜図３のＳ３０８に示す工程と同じである。この後、さらに、図４のＳ４０９工程に示すように、ＳＯＩウェーハ１１について、酸化性ガス雰囲気中で、温度を６５０℃、１時間のウェット酸化処理を行い、ＳＯＩ層１３表面に所定厚さの酸化膜４０を形成する。この後、図４のＳ４１０工程に示すように、この酸化膜４０を例えばＨＦエッチングにより除去する。上記一連の工程（酸化処理およびＨＦエッチング）は、２回に限らず、３回以上行ってもよい。
これにより、平坦化された粗さを維持したままで、ＳＯＩ層１３の薄膜化がより可能である。すなわち、ＳＯＩ層１３の取り代が大きい場合は、ＳＯＩウェーハを酸化処理して酸化膜４０を形成した後、例えばＨＦエッチングによりこの酸化膜４０を除去する工程を繰り返すことにより、ＳＯＩ層１３がより薄膜化される。
なお、酸化処理（図４のＳ４０９工程）、エッチ（図４のＳ４１０工程）の後に、貼り合わせ強化熱処理（図４のＳ４１１工程）及び表面仕上研磨（図４のＳ４１２工程）を行う。
本実施例に係るＳＯＩウェーハ１１の作製方法は、上記実施例２に係るＳＯＩウェーハ１１の作製方法に以下の変更を加えたものである。つまり、平坦化熱処理（図４のＳ４０６工程）後のＳＯＩウェーハについて酸化膜４０を形成し、この酸化膜４０を除去した後、さらに、再度酸化処理を行い、ＳＯＩ層１３の表面に所定厚さの酸化膜４０を形成し、この後、酸化膜４０を除去したことである。すなわち、酸化処理および酸化膜４０除去の処理を２回行うことである。
具体的には、図４のＳ４０１〜図４のＳ４０８に示す工程までは、上記図３のＳ３０１〜図３のＳ３０８に示す工程と同じである。この後、さらに、図４のＳ４０９工程に示すように、ＳＯＩウェーハ１１について、酸化性ガス雰囲気中で、温度を６５０℃、１時間のウェット酸化処理を行い、ＳＯＩ層１３表面に所定厚さの酸化膜４０を形成する。この後、図４のＳ４１０工程に示すように、この酸化膜４０を例えばＨＦエッチングにより除去する。上記一連の工程（酸化処理およびＨＦエッチング）は、２回に限らず、３回以上行ってもよい。
これにより、平坦化された粗さを維持したままで、ＳＯＩ層１３の薄膜化がより可能である。すなわち、ＳＯＩ層１３の取り代が大きい場合は、ＳＯＩウェーハを酸化処理して酸化膜４０を形成した後、例えばＨＦエッチングによりこの酸化膜４０を除去する工程を繰り返すことにより、ＳＯＩ層１３がより薄膜化される。
なお、酸化処理（図４のＳ４０９工程）、エッチ（図４のＳ４１０工程）の後に、貼り合わせ強化熱処理（図４のＳ４１１工程）及び表面仕上研磨（図４のＳ４１２工程）を行う。
実施例１にあって、上記アルゴンガス雰囲気での熱処理（平坦化熱処理）および貼り合わせ強化熱処理を行った後、ＳＯＩ層の表面を研削および鏡面研磨によって薄膜化処理を行うこともできる。その結果、ＳＯＩ層１３は１００ｎｍ以下まで容易に薄膜化され、その表面の粗さも０．１ｎｍ以下まで改善された。他の工程は実施例１と同じである。
Claims (2)
- 活性層用ウェーハに絶縁膜を介して水素ガスまたは希ガス元素をイオン注入して、この活性層用ウェーハにイオン注入層を形成し、
次いで、この活性層用ウェーハを絶縁膜を介して支持用ウェーハに貼り合わせて貼り合わせウェーハを形成し、
この後、この貼り合わせウェーハを熱処理して、イオン注入層を境界として活性層用ウェーハの一部を剥離してＳＯＩウェーハを形成し、
この剥離後、このＳＯＩウェーハをアルゴンガス雰囲気中で１１００℃〜１３５０℃の温度に２時間保持する熱処理をし、
この後、このＳＯＩウェーハを６００℃〜１０００℃の温度で酸化処理して活性層表面に酸化膜を形成し、
次いで、この酸化膜を除去するＳＯＩウェーハの作製方法であって、
上記剥離のための熱処理、上記アルゴンガス雰囲気中での上記熱処理及び上記酸化処理を、同一の熱処理炉で連続して行うＳＯＩウェーハの作製方法。 - 上記アルゴンガス雰囲気中での上記熱処理の後、貼り合わせを強化するための結合熱処理を、上記同一の熱処理炉で連続して行う請求項１に記載のＳＯＩウェーハの作製方法。
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003314757 | 2003-09-05 | ||
| JP2003314757 | 2003-09-05 | ||
| JP2003314756 | 2003-09-05 | ||
| JP2003314756 | 2003-09-05 | ||
| PCT/JP2004/012822 WO2005024925A1 (ja) | 2003-09-05 | 2004-09-03 | Ｓｏｉウェーハの作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2005024925A1 JPWO2005024925A1 (ja) | 2007-11-08 |
| JP4552856B2 true JP4552856B2 (ja) | 2010-09-29 |
Family
ID=34277712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005513676A Expired - Fee Related JP4552856B2 (ja) | 2003-09-05 | 2004-09-03 | Ｓｏｉウェーハの作製方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US7563697B2 (ja) |
| EP (1) | EP1662555B1 (ja) |
| JP (1) | JP4552856B2 (ja) |
| WO (1) | WO2005024925A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160134661A (ko) * | 2014-03-18 | 2016-11-23 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749861B2 (en) * | 2005-12-19 | 2010-07-06 | Shin-Etsu Handotai Co., Ltd. | Method for manufacturing SOI substrate and SOI substrate |
| JP5082299B2 (ja) * | 2006-05-25 | 2012-11-28 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法 |
| JP2008085253A (ja) * | 2006-09-29 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| SG144092A1 (en) * | 2006-12-26 | 2008-07-29 | Sumco Corp | Method of manufacturing bonded wafer |
| FR2911597B1 (fr) * | 2007-01-22 | 2009-05-01 | Soitec Silicon On Insulator | Procede de formation et de controle d'interfaces rugueuses. |
| FR2912259B1 (fr) * | 2007-02-01 | 2009-06-05 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat du type "silicium sur isolant". |
| FR2912258B1 (fr) | 2007-02-01 | 2009-05-08 | Soitec Silicon On Insulator | "procede de fabrication d'un substrat du type silicium sur isolant" |
| JP5289805B2 (ja) * | 2007-05-10 | 2013-09-11 | 株式会社半導体エネルギー研究所 | 半導体装置製造用基板の作製方法 |
| TWI493609B (zh) * | 2007-10-23 | 2015-07-21 | Semiconductor Energy Lab | 半導體基板、顯示面板及顯示裝置的製造方法 |
| KR20090101119A (ko) * | 2008-03-21 | 2009-09-24 | 신에쓰 가가꾸 고교 가부시끼가이샤 | Ｓｏｉ 웨이퍼의 제조 방법 |
| US8198172B2 (en) | 2009-02-25 | 2012-06-12 | Micron Technology, Inc. | Methods of forming integrated circuits using donor and acceptor substrates |
| JP2011082443A (ja) * | 2009-10-09 | 2011-04-21 | Sumco Corp | エピタキシャルウェーハおよびその製造方法 |
| SG173283A1 (en) * | 2010-01-26 | 2011-08-29 | Semiconductor Energy Lab | Method for manufacturing soi substrate |
| US20130023108A1 (en) * | 2011-07-22 | 2013-01-24 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing soi substrate |
| EP2894671B1 (en) * | 2012-09-07 | 2022-06-08 | Kyocera Corporation | Composite substrate and method for producing same |
| JP6107709B2 (ja) * | 2014-03-10 | 2017-04-05 | 信越半導体株式会社 | 貼り合わせｓｏｉウェーハの製造方法 |
| KR102175689B1 (ko) * | 2014-07-31 | 2020-11-09 | 글로벌웨이퍼스 씨오., 엘티디. | 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼 |
| WO2017087393A1 (en) | 2015-11-20 | 2017-05-26 | Sunedison Semiconductor Limited | Manufacturing method of smoothing a semiconductor surface |
| FR3061988B1 (fr) * | 2017-01-13 | 2019-11-01 | Soitec | Procede de lissage de surface d'un substrat semiconducteur sur isolant |
| CN115922109B (zh) * | 2023-01-05 | 2023-07-25 | 成都功成半导体有限公司 | 一种晶圆背面激光切割方法及晶圆 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP2003509838A (ja) * | 1999-08-20 | 2003-03-11 | エス オー イ テク シリコン オン インシュレータ テクノロジース | マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 |
| JP2003224247A (ja) * | 2002-01-29 | 2003-08-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2827078B1 (fr) * | 2001-07-04 | 2005-02-04 | Soitec Silicon On Insulator | Procede de diminution de rugosite de surface |
| US7544583B2 (en) * | 2003-09-08 | 2009-06-09 | Sumco Corporation | SOI wafer and its manufacturing method |
| JPWO2005027217A1 (ja) * | 2003-09-08 | 2007-11-08 | 株式会社Sumco | Ｓｏｉウェーハおよびその製造方法 |
-
2004
- 2004-09-03 WO PCT/JP2004/012822 patent/WO2005024925A1/ja active Application Filing
- 2004-09-03 US US10/570,353 patent/US7563697B2/en not_active Expired - Fee Related
- 2004-09-03 JP JP2005513676A patent/JP4552856B2/ja not_active Expired - Fee Related
- 2004-09-03 EP EP04772771A patent/EP1662555B1/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000124092A (ja) * | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ |
| JP2003509838A (ja) * | 1999-08-20 | 2003-03-11 | エス オー イ テク シリコン オン インシュレータ テクノロジース | マイクロエレクトロニクス用基板の処理方法及び該方法により得られた基板 |
| WO2001028000A1 (fr) * | 1999-10-14 | 2001-04-19 | Shin-Etsu Handotai Co., Ltd. | Procede de fabrication d'une tranche de soi, et tranche de soi |
| JP2003224247A (ja) * | 2002-01-29 | 2003-08-08 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハ及びｓｏｉウエーハの製造方法 |
| JP2004259970A (ja) * | 2003-02-26 | 2004-09-16 | Shin Etsu Handotai Co Ltd | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20160134661A (ko) * | 2014-03-18 | 2016-11-23 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
| KR102361311B1 (ko) * | 2014-03-18 | 2022-02-10 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP1662555A4 (en) | 2008-07-30 |
| WO2005024925A1 (ja) | 2005-03-17 |
| US20090023269A1 (en) | 2009-01-22 |
| EP1662555A1 (en) | 2006-05-31 |
| JPWO2005024925A1 (ja) | 2007-11-08 |
| EP1662555B1 (en) | 2011-04-13 |
| US7563697B2 (en) | 2009-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4552856B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP4715470B2 (ja) | 剥離ウェーハの再生加工方法及びこの方法により再生加工された剥離ウェーハ | |
| JP3911901B2 (ja) | Ｓｏｉウエーハおよびｓｏｉウエーハの製造方法 | |
| EP0966034B1 (en) | Method of manufacturing silicon-on-insulator substrate | |
| US20130089968A1 (en) | Method for finishing silicon on insulator substrates | |
| US20060141748A1 (en) | Thermal treament of a semiconductor layer | |
| JP4419147B2 (ja) | 貼り合わせウェーハの製造方法 | |
| WO2015136834A1 (ja) | 貼り合わせｓｏｉウェーハの製造方法 | |
| KR101071509B1 (ko) | 접합 웨이퍼 제조 방법 | |
| JP4285244B2 (ja) | Ｓｏｉウェーハの作製方法 | |
| JP4624812B2 (ja) | Ｓｏｉウエーハの製造方法 | |
| US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
| JP5541136B2 (ja) | 貼り合わせｓｏｉウエーハの製造方法 | |
| TWI549192B (zh) | Method of manufacturing wafers | |
| JP6500845B2 (ja) | 貼り合わせウェーハの製造方法 | |
| US8013417B2 (en) | Low cost substrates and method of forming such substrates | |
| JP2009289948A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2006013179A (ja) | Ｓｏｉウェーハの製造方法 | |
| JP2010045148A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2005197525A (ja) | Ｓｏｉウェーハの作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091016 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100622 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100705 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130723 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4552856 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |