KR102361311B1 - 접합웨이퍼의 제조방법 - Google Patents

접합웨이퍼의 제조방법 Download PDF

Info

Publication number
KR102361311B1
KR102361311B1 KR1020167024282A KR20167024282A KR102361311B1 KR 102361311 B1 KR102361311 B1 KR 102361311B1 KR 1020167024282 A KR1020167024282 A KR 1020167024282A KR 20167024282 A KR20167024282 A KR 20167024282A KR 102361311 B1 KR102361311 B1 KR 102361311B1
Authority
KR
South Korea
Prior art keywords
wafer
film
bonded wafer
heat treatment
thin film
Prior art date
Application number
KR1020167024282A
Other languages
English (en)
Other versions
KR20160134661A (ko
Inventor
노리히로 코바야시
히로지 아가
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20160134661A publication Critical patent/KR20160134661A/ko
Application granted granted Critical
Publication of KR102361311B1 publication Critical patent/KR102361311B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching

Abstract

본 발명은, 본드웨이퍼의 표면으로부터 수소이온 등의 가스이온을 이온주입하여 이온주입층을 형성하고, 본드웨이퍼와 베이스웨이퍼를 접합한 후, 이온주입층에서 본드웨이퍼를 박리시킴으로써, 베이스웨이퍼 상에 박막을 갖는 접합웨이퍼를 제작하고, 접합웨이퍼에 대하여, 수소가스 함유 분위기하에서 RTA처리를 행하는 접합웨이퍼의 제조방법에 있어서, RTA처리의 최고온도로부터 강온하여 열처리로로부터 접합웨이퍼를 취출할 때까지의 동안, 열처리로 내에서 박막의 표면에 보호막을 형성하고, 그 후 보호막이 형성된 접합웨이퍼를 열처리로로부터 취출하여, 그 후 보호막 및 박막의 에칭이 가능한 세정액을 이용하여 세정하는 접합웨이퍼의 제조방법이다. 이에 따라, RTA처리와 그 후의 세정을 행한 후에도 박막의 막두께의 면내균일성을 양호하게 유지할 수 있는 접합웨이퍼의 제조방법이 제공된다.

Description

접합웨이퍼의 제조방법{METHOD FOR MANUFACTURING LAMINATED WAFER}
본 발명은, 이온주입 박리법을 이용한 접합웨이퍼의 제조방법에 관한 것으로, 특히, 수소이온 등을 주입한 실리콘 단결정웨이퍼를 지지기판이 되는 베이스웨이퍼와 산화막을 개재하여 접합한 후에 박리하여 SOI웨이퍼를 제조하는 방법에 관한 것이다.
SOI웨이퍼의 제조방법, 특히 첨단 집적회로의 고성능화를 가능하게 하는 박막SOI웨이퍼의 제조방법으로서, 이온주입한 웨이퍼를 접합 후에 박리하여 SOI웨이퍼를 제조하는 방법(이온주입 박리법: 스마트컷법(등록상표)이라고도 불리는 기술)이 주목을 받고 있다.
이 이온주입 박리법은, 2매의 실리콘웨이퍼 중, 적어도 일방에 산화막을 형성함과 함께, 일방의 실리콘웨이퍼(본드웨이퍼)의 상면으로부터 수소이온 또는 희가스이온 등의 가스이온을 주입하고, 본드웨이퍼 내부에 미소기포층(봉입층)을 형성시킨 후, 이온을 주입한 쪽의 면을, 산화막을 개재하여 타방의 실리콘웨이퍼(베이스웨이퍼)와 밀착시키고, 그 후 열처리(박리열처리)를 행해 미소기포층을 벽개면(박리면)으로 하여 본드웨이퍼를 박막상으로 박리하고, 다시 열처리(결합열처리)를 행해 강고하게 결합하여 SOI웨이퍼로 하는 기술(특허문헌 1)이다. 이 단계에서는, 벽개면이 SOI층의 표면이 되어, SOI막두께가 얇으면서 막두께 균일성도 높은 SOI웨이퍼가 비교적 용이하게 얻어지고 있다. 한편, SOI웨이퍼가 아닌 직접 접합한 접합웨이퍼를 얻는 경우에는, 본드웨이퍼 및 베이스웨이퍼 모두 표면에 산화막을 형성하는 일 없이 직접 밀착시켜 접합한다.
그러나, 박리 후의 SOI웨이퍼 표면에는 이온주입에 의한 데미지층이 존재하고, 또한, 표면거칠기가 통상의 실리콘웨이퍼의 경면에 비해 큰 것으로 되어 있다. 따라서, 이온주입 박리법에서는, 이러한 데미지층과 표면거칠기를 제거할 필요가 생긴다.
종래, 이 데미지층 등을 제거하기 위하여, 결합열처리 후의 최종공정에 있어서, 터치폴리시라 불리는 연마 마진(硏磨しろ)이 매우 적은 경면연마(취한 마진(取りしろ): 100nm 정도)가 행해지고 있었다. 그런데, SOI층에 기계가공적 요소를 포함하는 연마를 해 버리면, 연마의 취한 마진이 균일하지 않기 때문에, 수소이온 등의 주입과 박리에 의해 달성된 SOI층의 막두께 균일성이 악화된다는 문제가 발생한다.
이러한 문제점을 해결하는 방법으로서, 터치폴리시 대신에 고온열처리를 행해 표면거칠기를 개선하는 평탄화처리가 행해지게 되었다.
예를 들어 특허문헌 2에서는, 박리열처리 후(또는 결합열처리 후)에, SOI층의 표면을 연마하는 일 없이 수소를 포함하는 환원성 분위기하의 열처리(급속가열·급속냉각열처리(RTA처리))를 행하는 방법이 제안되어 있다. 또한, 특허문헌 3에서는, 박리열처리 후(또는 결합열처리 후)에, 산화성 분위기하의 열처리에 의해 SOI층에 산화막을 형성한 후에 이 산화막을 제거하고(희생산화처리), 다음에 환원성 분위기하의 RTA처리를 행하는 방법이 제안되어 있다. 또한, 특허문헌 4~6에서는, RTA처리를 행한 후에 희생산화처리를 행하는 방법이나, RTA처리와 희생산화처리를 복수회 행하는 방법이 제안되어 있다.
또한, 일반적으로 이온주입 박리법에 의해 SOI웨이퍼를 제조할 때에, 상기 RTA처리 등의 박리면을 평탄화하는 열처리를 행한 후에는, 희생산화처리나 연마 등의 SOI층의 막두께를 목적으로 하는 막두께로 조정하는 처리가 행해진다(특허문헌 4~6).
이러한 막두께 조정처리에 투입하기 전에는, SOI웨이퍼를 세정하는 공정이 행해지고, 세정공정에서는, 예를 들어 SC1(NH4OH와 H2O2의 혼합수용액)과 같은, SOI층의 표면을 미량으로 에칭하는 작용을 갖는 세정액에 침지하는 세정이 행해지는 것이 일반적이다.
일본특허공개 H5-211128호 공보 일본특허공개 H11-307472호 공보 일본특허공개 2000-124092호 공보 일본특허공개 2009-032972호 공보 일본특허공개 2012-222294호 공보 일본특허공개 2013-143407호 공보
한편, 최근 휴대형 단말의 보급에 따라, 반도체 디바이스의 저소비전력화, 미세화, 고기능화가 필요해졌으며, 디자인룰로 22nm세대 이후의 유력한 후보로서, SOI웨이퍼를 이용한 완전공핍형(完全空乏型)의 디바이스 개발이 행해지고 있다. 이 완전공핍형 디바이스에서는, SOI층의 막두께가 10nm 정도로 매우 얇아지는 것에 더하여, SOI층의 막두께 분포가 디바이스의 임계값전압에 영향을 준다는 점에서, SOI층의 면내 막두께 분포로서 막두께 레인지가 1nm 이하(Range(Max-Min)≤1nm)인 균일성이 요구되고 있다.
그러나, 이러한 막두께 레인지가 작은 SOI웨이퍼를 제조하는 경우에, 평탄화·막두께 조정 후의 SOI층의 면내 및 웨이퍼간의 막두께 균일성을 양호하게 유지하는 것은 어렵다. 이는, 상기 서술한 바와 같이 본드웨이퍼를 박리한 단계에서는 SOI층의 막두께 균일성은 양호하나, 박리 후의 SOI층 표면의 표면거칠기를 개선하기 위하여 행하는 평탄화열처리 후에 행해지는 세정공정에 있어서, SOI층의 막두께 균일성이 악화되기 때문이다.
특히, 세정액으로서 SC1을 이용하여 세정을 행하는 경우에는, 확실히 SOI층이 에칭에 의해 두께가 감소되기 때문에, 세정조건에 따라서는 SOI층의 면내 막두께 균일성이 악화되기 쉽다. 또한, 열처리에 의해 SOI층 표면이 활성인 상태에서 열처리로(爐)로부터 취출되는 RTA처리 등의 평탄화열처리와 조합하는 경우, 특히 SOI층의 면내 막두께 균일성이 악화되기 쉽다는 문제가 있었다.
이러한 SOI층의 면내 막두께 균일성의 악화는, 상기 서술한 바와 같은 막두께 레인지가 1nm 이하인 SOI웨이퍼를 제조하는 경우에 있어서는, 특히 큰 문제가 된다.
본 발명은, 상기 문제를 해결하기 위하여 이루어진 것으로, RTA처리와 그 후의 세정을 행한 후에도 박막의 면내 막두께 균일성을 양호하게 유지할 수 있는 접합웨이퍼의 제조방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위하여, 본 발명에서는, 본드웨이퍼의 표면으로부터 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 직접 혹은 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드웨이퍼를 박리시킴으로써, 상기 베이스웨이퍼 상에 박막을 갖는 접합웨이퍼를 제작하고, 이 접합웨이퍼에 대하여, 수소가스 함유 분위기하에서 RTA처리를 행함으로써 상기 박막의 표면을 평탄화하는 접합웨이퍼의 제조방법에 있어서,
상기 RTA처리의 최고온도로부터 강온하여 열처리로로부터 상기 접합웨이퍼를 취출할 때까지의 동안, 상기 열처리로 내에서 상기 박막의 표면에 보호막을 형성하고, 그 후 이 보호막이 형성된 접합웨이퍼를 상기 열처리로로부터 취출하여, 그 후 상기 보호막 및 상기 박막의 에칭이 가능한 세정액을 이용하여 세정하는 접합웨이퍼의 제조방법을 제공한다.
이러한 접합웨이퍼의 제조방법이면, RTA처리에 의해 평탄화된 박막의 표면에 보호막을 면내 균일하게 형성함으로써, RTA처리와 그 후의 세정을 행한 후에도 박막의 면내 막두께 균일성이 양호하게 유지된 접합웨이퍼를 제조할 수 있다.
또한 이때, 상기 보호막의 형성은, 상기 RTA처리의 최고온도로부터의 강온중에, 상기 열처리로 내의 수소가스 함유 분위기를 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나로 전환하고, 상기 접합웨이퍼를 상기 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나에 둠으로써, 상기 박막의 표면에 산화막, 질화막, 및 산질화막 중 어느 하나를 형성하는 것이 바람직하다.
이와 같이 하면, 박막의 표면에 용이하게 보호막을 형성할 수 있다.
또한 이때, 상기 세정액으로서, NH4OH와 H2O2의 혼합수용액(SC1)을 이용할 수도 있다.
본 발명이면, 세정에 일반적으로 이용되는 에칭성이 있는 SC1을 이용하여 세정을 행한 경우에도, 세정 후의 박막의 면내 막두께 균일성을 양호하게 유지할 수 있다.
또한 이때, 상기 보호막의 두께를 0.7~3nm로 하는 것이 바람직하다.
이러한 두께이면, 보호막의 효과를 충분히 얻을 수 있으며, 또한 RTA처리의 생산성이 대폭 저하될 일이 없다.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, RTA처리에 의해 평탄화된 박막의 표면에 용이하게 보호막을 형성할 수 있고, 박막 표면에 면내 균일하게 형성된 이 보호막에 의해, RTA처리 후에 에칭성이 있는 SC1을 이용한 세정을 행한 경우에도, 세정 후의 박막의 면내 막두께 균일성이 양호하게 유지된 접합웨이퍼를 제조할 수 있다.
도 1은 본 발명의 접합웨이퍼의 제조방법의 일 예를 나타내는 플로우도이다.
도 2는 실시예의 RTA처리에 있어서의 RTA온도 프로파일을 나타내는 도면이다.
도 3은 비교예의 RTA처리에 있어서의 RTA온도 프로파일을 나타내는 도면이다.
도 4는 실시예 및 비교예에 있어서의, RTA처리 직후의 SOI층 상의 산화막의 막두께를 측정할 때의 측정방향을 나타내는 도면이다.
도 5는 실시예 및 비교예에 있어서의, RTA처리 직후의 SOI층 상의 산화막의 막두께를 측정한 결과를 비교한 그래프이다.
본 발명자들이 상기 문제점에 대하여 검토한 바, 평탄화열처리를 저항가열식의 배치로(爐)로 행하는 경우에는, 그 후에 행해지는 SC1세정을 포함하는 세정공정에 있어서, SOI층의 면내 막두께 균일성이 악화되는 경향은 거의 보이지 않았으나, 평탄화효과가 높은 H2 함유 분위기에서의 고온RTA처리를 행하면, 그 후에 행해지는 SC1세정을 포함하는 세정공정에 있어서, SOI층의 면내 막두께 균일성이 악화되는 경향이 보였다. 또한, RTA처리 직후의 SOI층의 막두께를 측정한 바, SOI층의 면내 막두께 분포는, SC1세정을 포함하는 세정을 행한 후에 비해 균일한 분포를 나타내고 있었다. 이 점으로부터, SOI층의 막두께 균일성이 악화되는 원인은 RTA처리에 있는데, SC1을 포함하는 세정은 그 요인을 확대시키고 있는 것으로 생각된다.
또한, 동일한 장치를 이용하여 RTA처리를 행한 경우, RTA처리 및 세정 후에 SOI층의 막두께가 얇아지는 것은 항상 특정한 영역이고, 한편, 장치간에 SOI층의 막두께가 얇아지는 영역은 상이한데, 웨이퍼 중심부에서 SOI층이 얇아지는 장치, 웨이퍼 주변부에서 SOI층이 얇아지는 장치 등이 있는 것을 알 수 있었다.
추가로 검토한 바, RTA처리 후에 웨이퍼를 취출하는 웨이퍼 핸들링 로봇의 웨이퍼 접촉부가 웨이퍼 중앙이면 웨이퍼 중앙에서 SOI층이 얇아지고, 웨이퍼 접촉부가 웨이퍼 주변부이면 웨이퍼 주변부에서 SOI층가 얇아지고 있다는 점에서, 웨이퍼 핸들링 로봇의 웨이퍼 접촉부의 위치에서 SOI층이 얇아지는 것을 알 수 있었다.
이 원인은 이하와 같이 생각할 수 있다. RTA처리 후의 고온의 웨이퍼에 저온의 웨이퍼 핸들링 로봇이 접촉함으로써 그 부분이 저온화되고, 그 저온화된 부분에서는 성장하는 산화막(자연산화막)이 다른 영역보다 얇아진다. 그 후의 SC1을 포함하는 세정에서는 산화막이 얇은 부분이 다른 영역보다 단시간에 에칭되므로, 결과적으로, 산화막이 얇은 부분에서는 하지의 Si(SOI층)는 더 에칭되어, SOI층이 얇아진다.
이상의 점으로부터, 본 발명자들은, RTA처리 후에 형성되는 막두께가 불균일한 자연산화막의 형성을 억제함으로써, 세정 후의 박막(SOI층)의 면내 막두께 균일성을 양호하게 유지할 수 있는 것에 상도하였으며, 구체적으로는, RTA처리의 어닐 종료 후, H2를 퍼지하고 나서 박막 상에 강제적으로 보호막(산화막, 질화막, 산질화막 등)을 성장시킴으로써, 그 후의 취출시에 웨이퍼 핸들링 로봇이 접촉하여 온도저하가 일어나도, 보호막에 의해 막두께가 불균일한 자연산화막의 형성을 억제할 수 있으므로, 세정 후의 박막의 면내 막두께 균일성을 양호하게 유지할 수 있는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은, 본드웨이퍼의 표면으로부터 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 직접 혹은 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드웨이퍼를 박리시킴으로써, 상기 베이스웨이퍼 상에 박막을 갖는 접합웨이퍼를 제작하고, 이 접합웨이퍼에 대하여, 수소가스 함유 분위기하에서 RTA처리를 행함으로써 상기 박막의 표면을 평탄화하는 접합웨이퍼의 제조방법에 있어서,
상기 RTA처리의 최고온도로부터 강온하여 열처리로로부터 상기 접합웨이퍼를 취출할 때까지의 동안, 상기 열처리로 내에서 상기 박막의 표면에 보호막을 형성하고, 그 후 이 보호막이 형성된 접합웨이퍼를 상기 열처리로로부터 취출하여, 그 후 상기 보호막 및 상기 박막의 에칭이 가능한 세정액을 이용하여 세정하는 접합웨이퍼의 제조방법이다.
이하, 본 발명에 대하여 상세하게 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
도 1은, 본 발명의 접합웨이퍼의 제조방법의 일 예를 나타내는 플로우도이다. 이하, 도 1의 플로우도를 따라 본 발명의 접합웨이퍼의 제조방법에 대하여 설명한다.
본 발명의 접합웨이퍼의 제조방법에서는, 먼저 본드웨이퍼 및 베이스웨이퍼를 준비하고, 본드웨이퍼에 이온주입층을 형성한다(도 1(a)).
본드웨이퍼 및 베이스웨이퍼로는, 특별히 한정되지 않으나, 예를 들어 경면연마된 실리콘 단결정웨이퍼를 호적하게 이용할 수 있다.
또한, 본드웨이퍼 및 베이스웨이퍼로는, 열산화에 의해 웨이퍼 표면에 산화막(절연막)이 형성된 것을 이용할 수도 있다.
본드웨이퍼에 있어서의 이온주입층의 형성은, 본드웨이퍼의 표면으로부터 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여, 웨이퍼 내부에 이온주입층을 형성하면 되고, 공지의 방법으로 행하면 된다.
다음에, 이온주입층을 형성한 본드웨이퍼와 베이스웨이퍼를 접합한다(도 1(b)). 접합할 때에는, 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 직접, 혹은 상기 서술한 바와 같이 본드웨이퍼나 베이스웨이퍼에 절연막을 형성한 것을 이용하는 경우에는, 절연막을 개재하여 접합한다.
다음에, 이온주입층에서 본드웨이퍼를 박리시킨다(도 1(c)). 이 본드웨이퍼의 박리는, 특별히 한정되지 않으나, 예를 들어 Ar 등의 불활성가스 분위기하에서의 열처리(박리열처리)에 의해 행할 수 있다. 한편, 접합하는 면에 미리 플라즈마처리를 실시하여 접합함으로써, 실온에서 밀착된 웨이퍼의 결합강도를 높이고, 박리처리를 행하지 않고(혹은, 박리가 발생하지 않을 정도의 저온열처리만을 행하여), 기계적으로 박리할 수도 있다.
이와 같이 하여 이온주입층에서 본드웨이퍼를 박리시킴으로써, 베이스웨이퍼 상에 박막을 갖는 접합웨이퍼가 얻어진다.
다음에, 얻어진 접합웨이퍼에 대하여, RTA처리를 행한다(도 1(d)). 이 공정에서는, 수소가스 함유 분위기하에서 RTA처리를 행함으로써, 박막의 표면을 평탄화한다. 한편, RTA처리 전에, 접합웨이퍼의 결합강도를 높이기 위한 결합열처리(예를 들어, 900~1,000℃, 30분~2시간, 산화성 분위기)를 행하여, 표면에 형성된 열산화막을 제거하는 처리를 행할 수도 있다.
수소가스 함유 분위기는, 예를 들어 100% H2가스 분위기나, H2와 Ar의 혼합가스 분위기로 하면 된다.
또한, RTA처리의 최고온도는 1,100℃ 이상, 처리시간(최고온도의 유지시간)은 1~30초 정도로 하는 것이 바람직하다.
여기서, 본 발명의 접합웨이퍼의 제조방법에서는, RTA처리의 최고온도로부터 강온하여 열처리로로부터 접합웨이퍼를 취출할 때까지의 동안, 열처리로 내에서 박막의 표면에 보호막을 형성한다(도 1(e)).
이때, 보호막의 형성은, RTA처리의 최고온도로부터의 강온중에, 열처리로 내의 수소가스 함유 분위기를 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나로 전환하고, 접합웨이퍼를 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나에 둠으로써, 박막의 표면에 산화막, 질화막, 및 산질화막 중 어느 하나를 형성하는 것이 바람직하다. 이와 같이 하면, 박막의 표면에 용이하게 보호막을 형성할 수 있다.
또한, 보호막의 형성은, RTA처리의 최고온도 미만에서 행하면 되고, 특별히 한정되지 않으나 예를 들어, 300~900℃에서 5~30초 정도, 상기 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 등에 접합웨이퍼를 둠으로써 행할 수 있으며, 원하는 막두께가 되도록 조정하면 된다.
또한, 형성하는 보호막의 두께는, 특별히 한정되지 않으나, 0.7~3nm의 범위로 하는 것이 바람직하다. 두께를 0.7nm 이상으로 함으로써, 보호막의 효과가 충분히 얻어진다. 또한, 두께가 3nm 이하이면, 보호막의 형성에 요하는 시간이 너무 길어지지 않으므로, 매엽처리인 RTA처리에 있어서도 생산성이 대폭 저하될 일이 없다.
RTA처리에 의해 평탄화된 박막의 표면에, 면내 균일하게 이러한 보호막을 형성함으로써, 막두께가 불균일한 자연산화막의 형성을 억제할 수 있고, 결과적으로, 후술하는 RTA처리 후의 SC1 등에 의한 세정에 있어서 면내의 에칭량의 불균일을 억제할 수 있으므로, 세정 후에도 박막의 면내 막두께 균일성을 양호하게 유지할 수 있다.
다음에, 상기 서술한 바와 같이 하여 보호막을 형성한 후, 보호막이 형성된 접합웨이퍼를 열처리로로부터 취출한다(도 1(f)).
그 후, 보호막 및 박막의 에칭이 가능한 세정액을 이용하여 접합웨이퍼를 세정한다(도 1(g)).
이때, 세정액으로서, NH4OH와 H2O2의 혼합수용액(SC1)을 이용할 수도 있다. 본 발명이면, SC1을 이용하여 세정을 행한 경우에도, 세정 후의 박막의 면내 막두께 균일성을 양호하게 유지할 수 있다. 물론, 세정액으로는 이것으로 한정되지 않고, NaOH, KOH 등을 이용하거나, 비에칭성의 세정액(예를 들어 SC2(HCl과 H2O2의 혼합수용액))에 의한 세정과 조합하여 세정을 행하는 것도 가능하다.
또한, 상기 서술한 세정을 행한 후에, 필요에 따라, 배치로(저항가열식 열처리로)를 이용한 희생산화처리나, 비산화성 분위기하의 열처리(예를 들어 고온Ar어닐처리) 등을 행할 수도 있으며, 이것들은 특별히 한정되지 않고, 공지의 방법으로 행하면 된다.
또한, 그 후, 희생산화처리 등에 의한 막두께의 조정을 행할 수도 있으며, 이것도 특별히 한정되지 않고, 공지의 방법으로 행하면 된다.
이상과 같이, 본 발명의 접합웨이퍼의 제조방법이면, RTA처리에 의해 평탄화된 박막의 표면에 용이하게 보호막을 형성할 수 있고, 박막 표면에 면내 균일하게 형성된 이 보호막에 의해, RTA처리 후에 SC1을 이용한 세정을 행한 경우에도, 세정 후의 박막의 면내 막두께 균일성이 양호하게 유지된 접합웨이퍼를 제조할 수 있다.
실시예
이하, 실시예 및 비교예를 이용하여 본 발명을 구체적으로 설명하나, 본 발명은 이것들로 한정되는 것은 아니다.
(실시예)
직경 300mm의 실리콘 단결정으로부터 잘라낸 본드웨이퍼를 준비하고, 이 본드웨이퍼에 950℃에서 막두께 150nm가 되도록 산화막의 성장을 행하고, 그 후 수소이온을 40keV, 6.0×1016/cm2의 조건으로 주입하였다. 다음에, 직경 300mm의 실리콘 단결정으로부터 잘라낸 베이스웨이퍼를 준비하고, 본드웨이퍼와의 접합을 행하였다. 그 후, 접합한 웨이퍼에 500℃/30분의 박리열처리를 행하여, 접합 SOI웨이퍼를 제작하고, 박리 직후의 SOI웨이퍼의, SOI층의 평균막두께와 막두께 레인지를 측정하였다.
다음에, 제작한 SOI웨이퍼에 대하여, 도 2의 RTA온도 프로파일에 기초하여, RTA처리(1회째의 평탄화열처리)를 행하였다. RTA처리에서는, 먼저 H2분위기에서 1,100℃/30초의 어닐처리를 행하였다. 최고온도에서 소정시간 유지하는 어닐 종료 후, H2가스를 챔버로부터 내보내기 위해, Ar가스로 퍼지하면서 강온을 행하고, 다시 600℃에서 O2가스(산화성 분위기)로 전환하여 600℃/10초의 산화를 행하고, SOI층의 표면에 보호막으로서 산화막을 형성하였다.
그 후, 웨이퍼 핸들링 로봇으로 열처리로로부터 SOI웨이퍼를 꺼내어, RTA처리 직후의 SOI웨이퍼에 대하여, SOI층 상의 산화막의 막두께를 측정하였다.
다음에, 열처리로로부터 취출한 SOI웨이퍼에 대하여, SC1을 이용하여 세정을 행하고, 계속해서 희생산화처리, 1,200℃/60분의 고온Ar어닐처리(2회째의 평탄화열처리), SOI층의 막두께 조정을 위한 희생산화처리를 행하여, 평탄화·막두께 조정 후의 SOI웨이퍼를 얻었다. 얻어진 평탄화·막두께 조정 후의 SOI웨이퍼의, SOI층의 평균막두께와 막두께 레인지를 측정하였다.
실시예에 있어서의 상기 각 처리의 조건을 표 1에 나타낸다.
본드웨이퍼 직경 300mm, 결정방위<100>, 산화막 150nm
베이스웨이퍼 직경 300mm, 결정방위<100>, 산화막 없음
이온주입 H+이온, 40keV, 6×1016/cm2
박리열처리 500℃/30분, Ar분위기
RTA처리 1,100℃/30초, H2분위기
+보호막의 형성(600℃/10초, O2분위기)
세정 SC1(75℃/180초)
고온Ar어닐처리 1,200℃/60분, Ar분위기
희생산화처리 950℃, 파이로제닉산화
산화막 제거(희생산화) 10% HF 수용액
(비교예)
실시예와 동일하게 박리열처리까지의 조작을 행하여 제작한 SOI웨이퍼에 대하여, 도 3의 RTA온도 프로파일에 기초하여, RTA처리(1회째의 평탄화열처리)를 행하였다. 한편, 이 RTA처리에서는, 어닐 후 Ar가스로 퍼지한 후, 산화성 분위기로 전환하지 않고, 보호막으로서의 산화막의 형성을 행하지 않았다. RTA처리 후, 웨이퍼 핸들링 로봇으로 열처리로로부터 SOI웨이퍼를 꺼내어, 실시예와 동일하게 RTA처리 직후의 SOI웨이퍼에 대하여, SOI층 상의 산화막의 막두께를 측정하였다.
그 후의 SC1로의 세정, 평탄화·막두께 조정처리도 실시예와 동일하게 행하여, 평탄화·막두께 조정 후의 SOI웨이퍼를 얻었다. 얻어진 평탄화·막두께 조정 후의 SOI웨이퍼의, SOI층의 평균막두께와 막두께 레인지를 측정하였다.
한편, 실시예 및 비교예에 있어서, RTA처리 직후의 SOI웨이퍼의 SOI층 상의 산화막두께를 측정할 때에는, 도 4의 화살표방향으로 측정하였다. 측정결과를 비교한 그래프를 도 5에 나타낸다.
실시예 및 비교예에서 이용한 웨이퍼 핸들링 로봇은 웨이퍼 중심부를 척(チャック)하는 방식이었으나, 도 5에 나타나는 바와 같이, 보호막으로서 산화막을 형성한 실시예에서는, RTA처리 직후의 SOI층 상의 산화막두께는 면내에서 균일하였다.
한편, 보호막을 형성하지 않은 비교예에서는, RTA처리 직후의 SOI층 상의 산화막(자연산화막)은 웨이퍼 중심부에서 얇아지는 경향을 보였다.
또한, 실시예 및 비교예에 있어서, 박리 직후의 SOI웨이퍼와 평탄화·막두께 조정 후의 SOI웨이퍼의, SOI층의 평균막두께와 막두께 레인지를 측정한 결과를 표 2에 나타낸다.
실시예 비교예
박리 직후의 SOI층 평균막두께(nm) 276.4 276.9
막두께 레인지(nm) 0.83 0.81
평탄화·막두께 조정 후의 SOI층 평균막두께(nm) 12.2 12.1
막두께 레인지(nm) 0.81 1.23
표 2에 나타나는 바와 같이, 보호막을 형성한 실시예에서는, 평탄화·막두께 조정 후에도 SOI층의 막두께 레인지가 박리 직후와 동등한 양호한 값을 유지하고 있었다.
한편, 보호막을 형성하지 않은 비교예에서는, SOI층의 막두께 레인지는 웨이퍼 중심부에서 얇아져, 면내 막두께 균일성이 악화되고 있었다.
이상의 점으로부터, 본 발명의 접합웨이퍼의 제조방법이면, RTA처리에 의해 평탄화된 박막의 표면에 용이하게 보호막을 형성할 수 있고, 박막 표면에 면내 균일하게 형성된 이 보호막에 의해, RTA처리 후에 SC1을 이용한 세정을 행한 경우에도, 세정 후의 박막의 면내 막두께 균일성을 양호하게 유지할 수 있는 것이 분명해졌다.
한편, 본 발명은, 상기 실시형태로 한정되는 것은 아니다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 가지며, 동일한 작용효과를 나타내는 것은, 어떠한 것이어도 본 발명의 기술적 범위에 포함된다.

Claims (5)

  1. 본드웨이퍼의 표면으로부터 수소이온, 희가스이온 중 적어도 1종류의 가스이온을 이온주입하여 웨이퍼 내부에 이온주입층을 형성하고, 상기 본드웨이퍼의 이온주입한 표면과 베이스웨이퍼의 표면을 직접 혹은 절연막을 개재하여 접합한 후, 상기 이온주입층에서 본드웨이퍼를 박리시킴으로써, 상기 베이스웨이퍼 상에 박막을 갖는 접합웨이퍼를 제작하고, 이 접합웨이퍼에 대하여, 수소가스 함유 분위기하에서 매엽처리인 RTA처리를 행함으로써 상기 박막의 표면을 평탄화하는 접합웨이퍼의 제조방법에 있어서,
    상기 RTA처리의 최고온도로부터 강온하여 열처리로(爐)로부터 상기 접합웨이퍼를 취출할 때까지의 동안, 상기 열처리로 내에서 상기 박막의 표면에 보호막을 형성하고, 그 후 이 보호막이 형성된 접합웨이퍼를 상기 열처리로로부터 취출하여, 그 후 상기 보호막 및 상기 박막의 에칭이 가능한 세정액을 이용하여 세정하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  2. 제1항에 있어서,
    상기 RTA처리의 시간을 1~30초 동안으로 하고,
    상기 보호막의 형성은, 상기 RTA처리의 최고온도로부터의 강온중에, 상기 열처리로 내의 수소가스 함유 분위기를 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나로 전환하고, 상기 접합웨이퍼를 상기 산화성 분위기, 질화성 분위기, 및 산질화성 분위기 중 어느 하나에 둠으로써, 상기 박막의 표면에 산화막, 질화막, 및 산질화막 중 어느 하나를 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  3. 제1항에 있어서,
    상기 세정액으로서, NH4OH와 H2O2의 혼합수용액을 이용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  4. 제2항에 있어서,
    상기 세정액으로서, NH4OH와 H2O2의 혼합수용액을 이용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 보호막의 두께를 0.7~3nm로 하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
KR1020167024282A 2014-03-18 2015-02-12 접합웨이퍼의 제조방법 KR102361311B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014054427A JP6036732B2 (ja) 2014-03-18 2014-03-18 貼り合わせウェーハの製造方法
JPJP-P-2014-054427 2014-03-18
PCT/JP2015/000635 WO2015141121A1 (ja) 2014-03-18 2015-02-12 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20160134661A KR20160134661A (ko) 2016-11-23
KR102361311B1 true KR102361311B1 (ko) 2022-02-10

Family

ID=54144113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020167024282A KR102361311B1 (ko) 2014-03-18 2015-02-12 접합웨이퍼의 제조방법

Country Status (8)

Country Link
US (1) US9773694B2 (ko)
EP (1) EP3104395B1 (ko)
JP (1) JP6036732B2 (ko)
KR (1) KR102361311B1 (ko)
CN (1) CN106062924B (ko)
SG (1) SG11201607286TA (ko)
TW (1) TWI604502B (ko)
WO (1) WO2015141121A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3051968B1 (fr) 2016-05-25 2018-06-01 Soitec Procede de fabrication d'un substrat semi-conducteur a haute resistivite
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6760245B2 (ja) * 2017-11-06 2020-09-23 信越半導体株式会社 薄膜ｓｏｉ層を有するｓｏｉウェーハの製造方法
JP7088125B2 (ja) * 2019-05-14 2022-06-21 信越半導体株式会社 被覆物の厚さ測定方法及び研削方法
JP7251419B2 (ja) * 2019-09-11 2023-04-04 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP2021166267A (ja) * 2020-04-08 2021-10-14 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060264051A1 (en) * 2003-08-25 2006-11-23 Siemens Vdo Automotive Method for formng impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
JP4552856B2 (ja) * 2003-09-05 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) * 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
EP1408551B1 (en) * 2001-07-17 2014-07-02 Shin-Etsu Handotai Co., Ltd. Method for producing bonding wafer
JP4509488B2 (ja) * 2003-04-02 2010-07-21 株式会社Ｓｕｍｃｏ 貼り合わせ基板の製造方法
JP4828230B2 (ja) * 2004-01-30 2011-11-30 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの製造方法
KR101440930B1 (ko) * 2007-04-20 2014-09-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Ｓｏｉ 기판의 제작방법
JP5245380B2 (ja) 2007-06-21 2013-07-24 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP5135935B2 (ja) 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
FR2944645B1 (fr) * 2009-04-21 2011-09-16 Soitec Silicon On Insulator Procede d'amincissement d'un substrat silicium sur isolant
FR2957716B1 (fr) * 2010-03-18 2012-10-05 Soitec Silicon On Insulator Procede de finition d'un substrat de type semi-conducteur sur isolant
JP5703920B2 (ja) 2011-04-13 2015-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5927894B2 (ja) * 2011-12-15 2016-06-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP2013143407A (ja) 2012-01-06 2013-07-22 Shin Etsu Handotai Co Ltd 貼り合わせｓｏｉウェーハの製造方法
JP5991284B2 (ja) * 2013-08-23 2016-09-14 信越半導体株式会社 シリコンウェーハの熱処理方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060264051A1 (en) * 2003-08-25 2006-11-23 Siemens Vdo Automotive Method for formng impurity-introduced layer, method for cleaning object to be processed apparatus for introducing impurity and method for producing device
JP4552856B2 (ja) * 2003-09-05 2010-09-29 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法

Also Published As

Publication number Publication date
TWI604502B (zh) 2017-11-01
US20160365273A1 (en) 2016-12-15
KR20160134661A (ko) 2016-11-23
JP2015177150A (ja) 2015-10-05
EP3104395A1 (en) 2016-12-14
CN106062924A (zh) 2016-10-26
EP3104395B1 (en) 2020-09-09
WO2015141121A1 (ja) 2015-09-24
JP6036732B2 (ja) 2016-11-30
EP3104395A4 (en) 2017-10-04
SG11201607286TA (en) 2016-10-28
CN106062924B (zh) 2019-02-15
US9773694B2 (en) 2017-09-26
TW201546875A (zh) 2015-12-16

Similar Documents

Publication Publication Date Title
KR102361311B1 (ko) 접합웨이퍼의 제조방법
JP4828230B2 (ja) Ｓｏｉウェーハの製造方法
WO2004012268A1 (ja) Ｓｏｉウェーハの製造方法
KR101488667B1 (ko) Ｓｏｉ 웨이퍼의 실리콘 산화막 형성 방법
WO2013088636A1 (ja) Ｓｏｉウェーハの製造方法
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
TW200822199A (en) Method for producing bonded wafer
EP3309820B1 (en) Method of manufacturing soi wafer
JP4624812B2 (ja) Ｓｏｉウエーハの製造方法
US10600677B2 (en) Method for manufacturing bonded SOI wafer
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5710429B2 (ja) 貼り合わせウェーハの製造方法
JP2010129839A (ja) 貼り合わせウェーハの製造方法
KR102241303B1 (ko) Soi웨이퍼의 제조방법
JP7251419B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN110785830B (zh) Soi晶圆的制造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法
CN114975229A (zh) 绝缘体上半导体结构的制造方法
JPWO2011118205A1 (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
X601 Decision of rejection after re-examination
J201 Request for trial against refusal decision
J301 Trial decision

Free format text: TRIAL NUMBER: 2021101000600; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20210309

Effective date: 20211130

GRNO Decision to grant (after opposition)
GRNT Written decision to grant