JP5927894B2 - Ｓｏｉウェーハの製造方法 - Google Patents

Ｓｏｉウェーハの製造方法 Download PDF

Info

Publication number
JP5927894B2
JP5927894B2 JP2011274999A JP2011274999A JP5927894B2 JP 5927894 B2 JP5927894 B2 JP 5927894B2 JP 2011274999 A JP2011274999 A JP 2011274999A JP 2011274999 A JP2011274999 A JP 2011274999A JP 5927894 B2 JP5927894 B2 JP 5927894B2
Authority
JP
Japan
Prior art keywords
wafer
ion implantation
soi
soi wafer
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011274999A
Other languages
English (en)
Other versions
JP2013125909A (ja
Inventor
阿賀　浩司
浩司 阿賀
徳弘 小林
徳弘 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011274999A priority Critical patent/JP5927894B2/ja
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to CN201280061446.4A priority patent/CN103988284B/zh
Priority to EP12858247.5A priority patent/EP2793250B1/en
Priority to SG11201402630XA priority patent/SG11201402630XA/en
Priority to PCT/JP2012/007267 priority patent/WO2013088636A1/ja
Priority to US14/360,545 priority patent/US9240344B2/en
Priority to KR1020147016030A priority patent/KR101873203B1/ko
Publication of JP2013125909A publication Critical patent/JP2013125909A/ja
Application granted granted Critical
Publication of JP5927894B2 publication Critical patent/JP5927894B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Element Separation (AREA)

Description

本発明は、ＳＯＩウェーハの製造方法に関し、特には、水素イオン等を注入したシリコン単結晶ウェーハを支持基板となるベースウェーハと酸化膜を介して貼り合わせた後に剥離してＳＯＩウェーハを製造する方法に関する。
最近、ＳＯＩウェーハの製造方法として、イオン注入したボンドウェーハを貼り合わせた後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が新たに注目され始めている。このイオン注入剥離法は、例えば、二枚のウェーハの内、少なくとも一方に酸化膜（絶縁膜）を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオンまたは希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハとする技術（特許文献１参照）である。この方法では、劈開面（剥離面）は良好な鏡面であり、ＳＯＩ層の膜厚の均一性も高いＳＯＩウェーハが比較的容易に得られている。
しかし、イオン注入剥離法によりＳＯＩウェーハを作製する場合においては、剥離後のＳＯＩウェーハ表面にイオン注入によるダメージ層が存在し、また表面粗さが通常の製品レベルのシリコンウェーハの鏡面に比べて大きなものとなる。したがって、イオン注入剥離法では、このようなダメージ層、表面粗さを除去することが必要になる。
従来、このダメージ層等を除去するために、結合熱処理後の最終工程において、タッチポリッシュと呼ばれる研磨しろの極めて少ない鏡面研磨（取りしろ：１００ｎｍ程度）が行われていた。
ところが、ＳＯＩ層に機械加工的要素を含む研磨をしてしまうと、研磨の取りしろが均一でないために、水素イオンなどの注入、剥離によって達成されたＳＯＩ層の膜厚均一性が悪化してしまうという問題が生じる。
このような問題点を解決する方法として、前記タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになってきている。
例えば、特許文献２では、剥離熱処理後（又は結合熱処理後）に、ＳＯＩ層の表面を研磨することなく水素を含む還元性雰囲気下の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理））を加えることを提案している。さらに、特許文献３では、剥離熱処理後（又は結合熱処理後）に、酸化性雰囲気下の熱処理によりＳＯＩ層に酸化膜を形成した後に該酸化膜を除去し、次に還元性雰囲気の熱処理（急速加熱・急速冷却熱処理（ＲＴＡ処理））を加えることを提案している。
また、特許文献４では、剥離後のＳＯＩウェーハに、不活性ガス、水素ガス、あるいはこれらの混合ガス雰囲気下での平坦化熱処理の後に犠牲酸化処理を行うことにより、剥離面の平坦化とＯＳＦの回避を同時に達成している。
このように、タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになったことによって、現在では、直径３００ｍｍでＳＯＩ層の膜厚Ｒａｎｇｅ（面内の最大値から最小値を引いた値）が３ｎｍ以内の優れた膜厚均一性を有するＳＯＩウェーハが、イオン注入剥離法によって量産レベルで得られている。
特開平５−２１１１２８号公報 特開平１１−３０７４７２号公報 特開２０００−１２４０９２号公報 ＷＯ２００３／００９３８６
近年の携帯型端末の普及に伴い、半導体デバイスの低消費電力化、微細化、高機能化が必要となっており、デザインルールで２２ｎｍ世代以降の有力な候補として、ＳＯＩウェーハを用いた完全空乏型のデバイス開発が行われている。この完全空乏型デバイスでは、ＳＯＩの膜厚が１０ｎｍ程度と非常に薄くなることに加えて、ＳＯＩの膜厚分布がデバイスの閾値電圧に影響することから、ＳＯＩの面内膜厚分布として膜厚Ｒａｎｇｅが１ｎｍ以下（Ｒａｎｇｅ（Ｍａｘ−Ｍｉｎ）≦１ｎｍ）の均一性が求められている。また、近年、通常はベースウェーハとの絶縁に用いるＢＯＸ層（埋め込み酸化膜層）にバイアスを掛けることで、デバイスの閾値電圧を制御することが提案されており、この場合にはＢＯＸ膜厚を薄くしたＴｈｉｎ ＢＯＸ型のＳＯＩウェーハを製造する必要がある。
イオン注入剥離法を用いた貼り合わせウエーハの製造方法において、イオン注入の深さ（飛程）分布はそのまま剥離後のＳＯＩ層の膜厚分布に反映されるが、イオン注入の深さ分布が生じる要因については、コーンアングル（ｃｏｎｅ ａｎｇｌｅ）効果が知られている。
ここで、バッチ式のイオン注入機は、図５に示されるように、回転体１と回転体１に設けられ基板３を配置する複数のウェーハ保持具２とを備えている。そして、基板３を保持する為に、ウェーハ保持具２は回転体１の回転面より若干内側に傾けてある。
これにより回転体１が回転している際、遠心力により基板３をウェーハ保持具２に押し付ける力が働き、ウェーハ保持具２は基板３を保持するようになっている。ただし、このように回転体１の回転面と基板３の表面が平行でない場合、イオンビームを基板３に対して一定角度で注入しようとしても、基板中心部とビームスキャン方向の基板両端部では回転体の回転に応じて注入角度にごくわずかなズレが生じ、これによりイオン注入深さが基板中央部では深く、スキャン方向の基板両端部では浅くなる。これをコーンアングル効果と呼んでいる。この為、イオン注入剥離法におけるイオン注入においては、図６で示されるように、基板３とイオンビームの設定角度は、基板表面とイオンビームとの角度が垂直になる注入角０度（α＝０°）に設定することで、スキャン方向の基板両端部で注入角度が同程度ずれる様にして、注入の深さの面内分布が比較的均一になるようにしている。
ただし、バッチ式のイオン注入機を用いた場合、注入角を０度に設定した場合であっても、イオン注入の面内深さ分布のバラツキが発生する２つ目の要因が考えられる。
２つ目の膜厚分布発生要因は、Ｔｈｉｎ ＢＯＸ型のＳＯＩウェーハ作製においてチャネリングが発生することである。１００ｎｍ以下のＢＯＸ層（シリコン酸化膜層）膜厚を有するＴｈｉｎ ＢＯＸ型のＳＯＩウェーハの作製においては、酸化膜による散乱の効果が弱くなり注入角度０度設定のイオン注入ではチャネリングが発生する。バッチ式イオン注入機の場合、基板中央部では結晶面とイオンビームの角度が垂直になる為、チャネリングの効果が大きくなりイオン注入深さは深くなる。一方、スキャン方向の基板両端ではコーンアングルにより注入角が生じる為、チャネリングの影響は相対的に弱くなりイオン注入深さが浅くなる。この様に、Ｔｈｉｎ ＢＯＸ型のＳＯＩウェーハの作製においては、特にコーンアングルの効果がチャネリングによって強調される。
チャネリングを防止する為には、注入角を傾けて注入する方法が一般に知られているが、注入角を傾けるとコーンアングルの効果がスキャン方向の基板両端部間で異なる事により、面内の深さ分布が大きくなる。また、ウェーハ自体の結晶軸方位を傾けたウェーハ（オフアングル付きウェーハ）を用いてチャネリングを防止する方法が知られているが、注入角を傾ける方法と同様に、スキャン方向の両端部間で注入角度が異なる為に、面内の深さ分布は大きくなる。
上記のコーンアングル効果によるＳＯＩ膜厚分布を抑制する方法として、分割注入し、各イオン注入でウェーハ向きを変える（ウェーハ保持具に配置されたウェーハを所定角度だけ自転させる）方法がある（特願２０１１−１２０３４０）。
コーンアングル効果は、ウェーハ中央部とスキャン方向のウェーハ両端部の間で生じる深さ分布の為、２回対称の分布になる。この為、例えばイオン注入を２分割し、各イオン注入でウェーハを９０度回転（自転）させれば、ウェーハ中央部では相対的に深く、ウェーハ外周部は全周で浅くなり、同心円の分布に近くなる。また、２回分割に限らず、４回分割でイオン注入し、各イオン注入の際のウェーハを９０度ずつ回転（自転）させれば、２回注入よりも更に同心円の分布が整う。
このようにして注入したイオン注入深さ分布は、ウェーハ中央部では相対的に深く、ウェーハ外周部は相対的に全周で浅くなる為、剥離後のＳＯＩウェーハのＳＯＩ膜厚分布は、ウェーハ中央部で厚く、ウェーハ外周部で薄い同心円の凸状の膜厚分布になる。この膜厚分布を改善する方法として、犠牲酸化処理（熱酸化＋酸化膜除去）による熱酸化膜の取りしろが考えられた。しかし、従来は、熱酸化膜の面内分布を制御して凸形状を得ることができず、ウェーハ剥離時の膜厚分布を相殺する凸形状の酸化膜分布が形成される酸化炉又は処理バッチ内の特定のボートＳｌｏｔ位置を実験的に見つけ出し、選択的に使用して犠牲酸化処理する必要が有り、生産性に問題があった。
本発明は、上記問題に鑑みてなされたものであって、略同心円形状の膜厚分布を有する熱酸化膜を形成し、形成された熱酸化膜を除去する犠牲酸化処理を行うことによって、面内膜厚分布が改善されたＳＯＩウェーハを生産性良く製造することができるＳＯＩウェーハの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、
前記犠牲酸化処理における熱酸化を、バッチ式熱処理炉を使用して、少なくとも昇温中、降温中の一方で行うことにより、前記ＳＯＩ層の表面に略同心円形状の酸化膜厚分布を形成することを特徴とするＳＯＩウェーハの製造方法を提供する。
このような犠牲酸化処理による熱酸化によれば、略同心円形状の酸化膜厚分布を有する熱酸化膜を形成することができる。従って、例えば、イオン注入剥離起因のＳＯＩ層の面内膜厚分布を相殺することが可能となり、最終的に得られるＳＯＩ層の面内膜厚分布が飛躍的に向上されたＳＯＩウェーハを量産レベルで製造することができる。
またこの場合、前記犠牲酸化処理における熱酸化を所定温度で行い、かつ、該所定温度への昇温中、前記所定温度からの降温中の少なくとも一方でも行うことが好ましい。
このように、前記降温中の熱酸化及び／又は前記昇温中の熱酸化を、従来の犠牲酸化で行う所定温度の酸化処理と組み合わせて行うことが好ましい。即ち、熱酸化を、１）所定温度への昇温中＋所定温度＋所定温度からの降温中、２）所定温度への昇温中＋所定温度、３）所定温度＋所定温度からの降温中、のいずれかで行うことが好ましい。これにより、より厚い同心円状の熱酸化膜を形成することができる。
またこの場合、前記犠牲酸化処理における熱酸化として、パイロジェニック酸化処理又はウェット酸化処理を用いることができる。
このように、犠牲酸化処理は、パイロジェニック酸化処理又はウェット酸化処理によって熱酸化膜を形成し、形成された熱酸化膜を除去することで行うことができる。
またこの場合、前記犠牲酸化処理を施すＳＯＩウェーハを、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離することにより製造することが好ましい。
イオン注入時のイオン注入深さは、そのまま剥離後のＳＯＩ層の膜厚分布に反映される。従って、上記コーンアングル効果やチャネリングの影響があるイオン注入剥離法によって製造されたＳＯＩウェーハには、上記本発明における犠牲酸化処理が非常に有効である。この場合、不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、イオン注入層でボンドウェーハを剥離させることができる。また、常温での貼り合わせ面に予めプラズマ処理を施すことによって、熱処理を加えずに（あるいは剥離しない程度の熱処理を加えた後）、外力を加えて剥離することもできる。
またこの場合、前記イオン注入は、回転体と該回転体に設けられ基板を配置する複数のウェーハ保持具とを備え、該ウェーハ保持具に配置され公転している複数の基板にイオン注入するバッチ式イオン注入機を使用して複数回に分割して行うものとし、各回のイオン注入後に、前記ウェーハ保持具に配置されたボンドウェーハを所定の回転角度だけ自転させ、自転させた配置位置で次のイオン注入を行うことが好ましい。
犠牲酸化処理を施すＳＯＩウェーハをこのような方法によって製造した場合、各回のイオン注入毎に異なる向きでボンドウェーハをウェーハ保持具に仕込むことができ、重複した配置位置でのイオン注入を避けることによって、イオン注入深さ分布のバラツキを改善することができ、また、剥離後の面内膜厚分布が同心円形状の分布に近くなる。従って、その後に本発明における犠牲酸化処理を行い熱酸化膜の酸化膜厚分布を略同心円形状に制御して形成することで、ＳＯＩ膜厚分布を改善することが容易になり、剥離直後よりも更に膜厚Ｒａｎｇｅが改善されたＳＯＩウェーハを得ることができる。
またこの場合、前記イオン注入を２回に分けて行うものとし、１回目のイオン注入後に、前記ボンドウェーハを９０度又は１８０度自転させ、自転させた配置位置で２回目のイオン注入を行うことが好ましい。
このようにしてイオン注入を行うことによって、イオン注入深さ分布のバラツキを低減できるとともに、イオン注入深さ分布がボンドウェーハ中央部では相対的に深く、ボンドウェーハ外周部は全周で浅くなり、同心円形状の分布に近くなる。従って、その後の本発明における犠牲酸化処理による減膜調整によって、膜厚分布を容易に修正することができるために好ましい。
またこの場合、前記イオン注入を４回に分けて行うものとし、２回目以降のイオン注入を、１回目のイオン注入に対して９０、１８０及び２７０度のいずれかの回転角度だけ自転させた配置位置で行うことが好ましい。
このように、イオン注入を４回に分けて行うことによって、２回に分けて行う場合よりも、一層バラツキを低減でき、イオン注入深さ分布が更に同心円形状の分布に近くなるため、その後の犠牲酸化処理による減膜調整によって、膜厚分布の修正は更に容易なものとなる。
またこの場合、前記絶縁膜を１００ｎｍ以下のシリコン酸化膜とすることが好ましい。
このように、従来良好な膜厚均一性を得ることが困難であった１００ｎｍ以下のシリコン酸化膜を有するＴｈｉｎ ＢＯＸ型のＳＯＩウェーハを製造する場合であっても、本発明では面内膜厚Ｒａｎｇｅが１ｎｍ以下の極めて良好な膜厚均一性を有する薄膜ＳＯＩウェーハを製造することができる。
またこの場合、前記ボンドウェーハの表面の結晶面と前記イオン注入方向との角度を垂直に設定して、前記各回のイオン注入を行うことが好ましい。
このように、ボンドウェーハの表面の結晶面とイオン注入方向との角度を垂直にする、即ち、結晶面に対するイオン注入角度を０度に設定することによって、剥離後のＳＯＩ層の膜厚分布のバラツキを更に抑制することができる。従って、その後の本発明における犠牲酸化処理による減膜調整によって、膜厚分布を更に容易に修正することができるために好ましい。
以上説明したように、本発明のＳＯＩウェーハの製造方法によれば、犠牲酸化処理の熱酸化において略同心円形状の膜厚分布を有する熱酸化膜を形成することができる。従って、最終的に膜厚均一性が飛躍的に向上したＳＯＩウェーハを量産レベルで製造することができるため、このようなＳＯＩウェーハを用いたデバイスの閾値電圧を安定化でき、デバイス歩留りが向上する。
本発明のＳＯＩウェーハの製造方法の一例を示した工程フロー図を示す。 本発明における複数回（２回）イオン注入剥離と、犠牲酸化処理による膜厚分布改善の説明図である。 実施例１、２、比較例における熱酸化条件を示したグラフである。 実施例１、２における熱酸化（１）、熱酸化（２）後の熱酸化膜の酸化膜厚分布を示した図である。 バッチ式イオン注入装置の概略図を示す。 コーンアングル効果を説明する説明図である。
上記のように、イオン注入剥離等に起因するＳＯＩウェーハのＳＯＩ層の略同心円形状の膜厚分布（例えば、凸状）を相殺することが可能な略同心円形状の膜厚分布を有する酸化膜を形成することができる犠牲酸化処理を行うことによって、面内膜厚分布が改善されたＳＯＩウェーハを生産性良く製造することができるＳＯＩウェーハの製造方法が求められていた。
本発明者らは、略同心円形状の熱酸化膜を制御して作製する方法について鋭意検討及び研究を重ねた結果、バッチ式熱処理炉では、降温や昇温時に酸化処理を行うと略同心円形状の酸化膜厚分布が面内で形成されやすいことを見出した。
即ち、本発明らは、ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、前記犠牲酸化処理における熱酸化を、バッチ式熱処理炉を使用して、少なくとも昇温中、降温中の一方で行うことにより、前記ＳＯＩ層の表面に略同心円形状の酸化膜厚分布を形成することを特徴とするＳＯＩウェーハの製造方法を提供する。以下、本発明について更に詳述する。
図１に本発明のＳＯＩウェーハの製造方法の一例を示した工程フロー図を示す。
本発明における犠牲酸化処理を施すためのＳＯＩウェーハを製造する方法は、特に限定されないが、イオン注入剥離法を用いることができる。図１は、イオン注入剥離法を用いた場合の本発明のＳＯＩウェーハの製造方法の工程フロー図を示す。図１（Ａ）に記載のように、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成する（イオン注入工程）。尚、本発明においては、水素分子イオンも「水素イオン」に含まれるものとする。
また、イオン注入前のボンドウェーハの表面に予め絶縁膜を形成するのが好ましい。上記の様に、従来のＴｈｉｎ ＢＯＸ型の薄膜ＳＯＩウェーハの製造においては、コーンアングルの効果がチャネリングによって強調される。Ｔｈｉｎ ＢＯＸ型の薄膜ＳＯＩウェーハを試作し、ＳＯＩの面内膜厚Ｒａｎｇｅの工程内推移を調査した結果、剥離直後で既に、面内膜厚Ｒａｎｇｅが１ｎｍを超えていることがわかった。また、剥離直後の面内膜厚Ｒａｎｇｅの発生原因を調査した結果、イオン注入時のイオン注入深さの面内分布が、剥離後の膜厚面内Ｒａｎｇｅに強く影響していることが分かった。
しかし、本発明においては、ボンドウェーハをコーンアングル効果が顕著に現れる直径３００ｍｍ以上のシリコン単結晶ウェーハとし、絶縁膜を１００ｎｍ以下、あるいは５０ｎｍ以下のシリコン酸化膜としても、膜厚均一性に優れたＴｈｉｎ ＢＯＸ型の薄膜ＳＯＩウェーハを製造することができる。
イオン注入は、図５に概略図を示すバッチ式イオン注入機を使用することができる。バッチ式イオン注入機１０は、回転体１と該回転体１に設けられ基板３を配置する複数のウェーハ保持具２とを備え、該ウェーハ保持具２に配置され公転している複数の基板３にイオン注入するものである。
本発明のＳＯＩウェーハの製造方法では、図１（Ａ）に示すように、イオン注入工程におけるボンドウェーハ３へのイオン注入を複数回に分けて行うものとし、かつ、各回のイオン注入後に、ウェーハ保持具２に配置されたボンドウェーハ３を所定の回転角度だけ自転させ、自転させた配置位置で次のイオン注入を行うことが好ましい。尚、図１（Ａ）には、イオン注入をｎ回（ｎ≧２）に分けて行う一例を示しており、１回目のイオン注入後に、ボンドウェーハ３を９０°自転（ノッチ３’位置が９０°移動）させ、この自転させた配置位置で２回目のイオン注入を行う場合を示している。
例えばイオン注入を２回に分けて行うものとし、各イオン注入間でウェーハを９０度回転させれば、イオン注入深さはボンドウェーハ中央部では相対的に深く、ボンドウェーハ外周部は全周で浅くなり、均一な分布となって同心円の分布に近くなる。
また、２回に分けて行う場合に限らず、４回に分けてイオン注入し、２回目以降のイオン注入を、１回目のイオン注入に対して９０、１８０及び２７０度のいずれかの回転角度だけ自転させた配置位置で行うことにより、２回注入の場合よりも更に同心円の分布が整う。
使用するボンドウェーハの結晶軸方位が加工精度の影響等でわずかにずれている場合、ウェーハ表面に対し注入角度を０度設定で注入しても、実際には結晶軸とイオンビームに角度が生じる。このため、スキャン方向の２回対称分布が崩れてしまうため、２回分割注入では、同心円の深さ分布が得られないことが有る。この場合、２回分割注入のウェーハ向きを１８０度に設定すれば、結晶軸のずれは相殺できるため同心円の分布を得ることができる。
また、結晶軸を傾けてウェーハを製造した場合、結晶軸のずれ（オフアングル）を相殺する角度をイオンビームの注入角に設定することで、更に結晶軸のずれの影響を抑制可能である。即ち、ボンドウェーハの表面の結晶面とイオン注入方向との角度を垂直にすること（結晶面に対するイオン注入角度を０度に設定すること）によって、剥離工程後の薄膜の膜厚分布のバラツキを更に抑制することができるため、好ましい。
次いで、図１（Ａ）に示すように、ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせる（貼り合わせ工程）。
ベースウェーハとしては、シリコン単結晶ウェーハを用いることができるが、特に限定されない。通常は、常温の清浄な雰囲気下でボンドウェーハとベースウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
次いで、図１（Ａ）に示すように、イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上にＳＯＩ層を有するＳＯＩウェーハを作製する（剥離工程）。
例えば、不活性ガス雰囲気下約５００℃以上の温度で熱処理を加えれば、イオン注入層でボンドウェーハを剥離させることができる。また、常温での貼り合わせ面に予めプラズマ処理を施すことによって、熱処理を加えずに（あるいは剥離しない程度の熱処理を加えた後）、外力を加えて剥離することもできる。
このような剥離工程直後のＳＯＩ層は、３００ｍｍや４５０ｍｍの大直径であり、絶縁膜が１００ｎｍ以下のＴｈｉｎ ＢＯＸ型であっても、膜厚Ｒａｎｇｅが１ｎｍ以下といった膜厚分布が改善されたものであり、特には、膜厚分布が同心円形状に近くなる。
その後は図１（Ｂ）のように、剥離後のＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、ＳＯＩウェーハのＳＯＩ層を減厚調整する。
ここで、本発明は、前記犠牲酸化処理における熱酸化を、バッチ式熱処理炉を使用して、少なくとも昇温中、降温中の一方で行うことにより、前記ＳＯＩ層の表面に略同心円形状の酸化膜厚分布を形成することを特徴とする。
このように略同心円形状の酸化膜厚分布を有する熱酸化膜を形成することができれば、最終的に膜厚均一性が飛躍的に向上したＳＯＩウェーハを量産レベルで製造することができる。
バッチ式熱処理炉を使用して、例えば、降温中に熱酸化（降温酸化）を行うことによって、ウェーハ外周部の方がウェーハ中央部よりも放熱しやすく、相対的に低温になることになる。したがって、降温中に熱酸化した場合では、熱酸化膜の酸化膜厚分布は凸状の略同心円形状となる。降温酸化によって形成される凸状の大きさは、降温酸化する際の温度が高く、初期温度と酸化終了までの温度差が大きく、温度勾配が強く、バッチ内の上面のウェーハとの隙間の大きさ（Ｓｌｏｔ間隔）が狭いほど、中心部と外周部での酸化膜厚差が大きく、これらのパラメーターを適切に選択することで所望の酸化膜厚内分布を持った凸状の略同心円形状の熱酸化膜が得られる。
尚、略同心円形状の熱酸化膜厚分布を得るためのバッチ式熱処理としては、熱酸化中のウェーハをウェーハ表面に水平方向に回転させる機構を有する縦型熱処理炉を使用することが好ましい。
上記のように、イオン注入剥離法において複数回のイオン注入を行った場合には、イオン注入深さはボンドウェーハ中央部では相対的に深く、ボンドウェーハ外周部は全周で浅くなり、均一な分布となって凸状の同心円の分布に近くなる。従って、このような剥離直後の膜厚分布が凸状のＳＯＩウェーハを、上記降温酸化で熱酸化処理して、該形成された熱酸化膜を除去すれば、ＳＯＩ膜厚分布を制御して改善することができる。図２に、イオン注入を２回に分割して行い、その後に降温酸化による犠牲酸化処理を行った場合のＳＯＩ層の面内膜厚分布の説明図を示す。本発明における犠牲酸化を、複数回イオン注入と組み合わせることによって、剥離後の凸状のＳＯＩ膜厚分布を相殺することが可能であるため、より容易に、面内膜厚分布が改善されたＳＯＩウェーハを生産性良く製造することができる。
尚、剥離後のＳＯＩウェーハの表面粗さや表面ダメージ層を十分に低減するために、犠牲酸化処理と平坦化熱処理（不活性ガス、水素ガス、或いはこれらの混合ガス雰囲気下での高温熱処理）とを組み合わせて行う場合がある。
平坦化熱処理では、ＳＯＩ層がわずかにエッチングされるが、その際、ウェーハ中央部に比べてウェーハ外周部の方がエッチング量が大きくなるため、平坦化熱処理後のＳＯＩ膜厚分布は、凸状に０．５〜２ｎｍ程度悪化する傾向がある。従って、本発明における犠牲酸化を適用すれば、平坦化熱処理時に悪化したＳＯＩ膜厚分布を改善することもできる。
また、上記、降温酸化とは逆に昇温中に酸化処理（昇温酸化）を行えば、ヒーターに近い外周部では昇温中の温度が相対的に中央部よりも高くなり、形成される酸化膜厚は凹状の面内分布が得られる。この凹形状の大きさも、昇温酸化する際の温度、初期温度と酸化終了までの温度差、温度勾配、バッチ内の上面のウェーハとの隙間の大きさ（Ｓｌｏｔ間隔）によって制御することができる。この為、例えば剥離後のＳＯＩウェーハの表面粗さや表面ダメージ層を十分に低減するためのＣＭＰ等によってＳＯＩ層の面内膜厚分布が凹分布になった場合には、ＳＯＩウェーハの膜厚分布の改善に昇温酸化を適応させることができる。
尚、犠牲酸化処理における熱酸化は、所定温度で行い、かつ、該所定温度への昇温中、前記所定温度からの降温中の少なくとも一方でも行うことが好ましい。即ち、降温又は昇温酸化は、従来の犠牲酸化等の酸化処理として行う所定温度（例えば、８００℃〜１０００℃）での酸化の前後に行うこともできるし、単独の処理として降温酸化又は昇温酸化のみの処理を行うこともできる。所定温度で所定時間の熱酸化を入れることで、形成される酸化膜の厚さを厚くすることができ、必要とされる減厚しろに合わせて、温度、時間を調整することができる。
尚、昇温／降温速度は、例えば、０．１〜１０℃／ｍｉｎとすることができる。
また、所定温度での熱酸化と昇温酸化・降温酸化との組み合わせについて、前述の説明においては、（所定温度への昇温酸化）＋（所定温度での酸化）、又は、（所定温度での酸化）＋（所定温度からの降温酸化）、を中心に記載しているが、これらに限定されるものではない。例えば、一旦、所定温度よりも高温に温度を上げた後に、（所定温度への降温酸化）＋（所定温度での酸化）を行うこともできるし、或いは、所定温度での酸化を行った後に、所定温度よりも高温に温度を上げながら昇温酸化（すなわち、（所定温度での酸化）＋（所定温度からの昇温酸化））を行うこともできる。
以下に本発明の実施例及び比較例を挙げて、本発明をより詳細に説明するが、これらは本発明を限定するものではない。
（実施例１）
実施例１では結晶方位＜１００＞のシリコン単結晶からなる直径３００ｍｍのシリコンウェーハ（表面の結晶面は（１００）ジャストであり、角度ズレなし）に埋め込み酸化膜を２５ｎｍ作製後、水素イオン注入を行った。イオン注入はバッチ式イオン注入機を使用して２回に分割して行い、１回目の注入としてＨ＋，３０ｋｅＶ，２．６ｅ１６ｃｍ−２，注入角度０度、ノッチオリエンテーション角度０度の注入を、２回目の注入としてＨ＋，３０ｋｅＶ，２．６ｅ１６ｃｍ−２，注入角度０度，ノッチオリエンテーション角度９０度で注入を行った。水素イオン注入後、ベースウェーハと貼り合せ、５００℃３０分の窒素雰囲気熱処理により、水素イオン注入層で剥離した。その後、図３に示すように、９００℃のパイロジェニック酸化処理後の降温時に８５０℃までパイロジェニックによる酸化処理を継続する降温酸化処理を行った（熱酸化（１））。熱酸化後の酸化膜厚は２５０ｎｍであった。鏡面研磨されたシリコン単結晶からなるＰＷモニターにより酸化膜厚分布を測定したところ降温酸化処理による面内の酸化膜厚Ｒａｎｇｅ（Ｍａｘ−Ｍｉｎ）は１．１ｎｍで、中央部が厚く、外周で薄くなる同心円の分布であった。その後、Ａｒ雰囲気での平坦化熱処理を行った後、従来の一定温度９５０℃による酸化を行った（熱酸化（２））。酸化処理後の面内酸化膜厚Ｒａｎｇｅは０．９ｎｍであった。
犠牲酸化膜除去後の１０ｎｍＳＯＩの膜厚分布は、面内のＳＯＩ膜厚分布がＲａｎｇｅで０．７ｎｍであり、良好な面内分布が得られた。
（実施例２）
実施例１と同様にイオン注入剥離を行った後、図３に示すように、従来の一定温度９００℃による酸化を行った（熱酸化（１））。熱酸化後の酸化膜厚は２５０ｎｍであった。同心円分布は崩れており、面内酸化膜厚Ｒａｎｇｅは０．４ｎｍであった。その後、Ａｒ雰囲気での平坦化熱処理を行った後、９５０℃のパイロジェニック酸化処理後の降温時に９００℃までパイロジェニックによる酸化処理を継続する降温酸化処理を行った（熱酸化（２））。熱酸化後の酸化膜厚は４４０ｎｍであった。ＰＷモニターにより酸化膜厚分布を測定したところ降温酸化処理による面内酸化膜厚Ｒａｎｇｅ（Ｍａｘ−Ｍｉｎ）は１．４ｎｍで、中央部が厚く、外周で薄くなる同心円の分布であった。
犠牲酸化膜除去後の１０ｎｍＳＯＩの膜厚分布は、面内のＳＯＩ膜厚分布がＲａｎｇｅで０．８ｎｍであり、良好な面内分布が得られた。
（実施例３）
実施例１の熱酸化（２）を、実施例２の熱酸化（２）と同様の降温酸化とした以外は、実施例１と同一条件でＳＯＩ膜厚１０ｎｍの薄膜ＳＯＩウェーハを作製した。１０ｎｍＳＯＩの膜厚分布は、Ｒａｎｇｅで０．５ｎｍであり、極めて良好な面内分布が得られた。
（比較例）
実施例１と同様にイオン注入剥離を行った後、図３に示すように、従来の一定温度９００℃による酸化を行った（熱酸化（１））。熱酸化後の酸化膜厚は２５０ｎｍであった。同心円分布は崩れており、面内酸化膜厚Ｒａｎｇｅは０．４ｎｍであった。その後、Ａｒ雰囲気での平坦化熱処理を行った後、従来の一定温度９５０℃による酸化を行った（熱酸化（２））結果、面内酸化膜厚Ｒａｎｇｅは０．９ｎｍであった。
犠牲酸化膜除去後の１０ｎｍＳＯＩの膜厚分布は、比較例ではＲａｎｇｅが１．２ｎｍであった。
上記実施例１、２、比較例のイオン注入剥離条件、犠牲酸化処理条件、及び結果を表１に示す。また、図４に、実施例１、２における熱酸化後（熱酸化（１）、熱酸化（２））のＰＷモニターの酸化膜厚分布を示す。尚、実施例１〜３、比較例において、熱酸化は、ウェーハ回転機構を有する縦型熱処理炉を使用した。
Figure 0005927894
表１により、降温酸化を行った実施例１と実施例２では面内のＳＯＩ膜厚分布がＲａｎｇｅで目標とする１ｎｍを下回り、実施例３では更に良好な面内分布が得られたのに対し、比較例では目標とする１ｎｍ以下のＲａｎｇｅが得られないことが判った。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
１…回転体、 ２…ウェーハ保持具、 ３…ボンドウェーハ（基板）、 ３’…ノッチ、 １０…バッチ式イオン注入機。

Claims (9)

  1. ＳＯＩウェーハに対し、ＳＯＩ層表面を熱酸化し、形成された熱酸化膜を除去する犠牲酸化処理を施すことにより、前記ＳＯＩウェーハのＳＯＩ層を減厚調整する工程を有するＳＯＩウェーハの製造方法において、
    前記犠牲酸化処理を施すＳＯＩウェーハを、ＳＯＩ層が略同心円形状の膜厚分布を有するものとし、
    前記犠牲酸化処理における熱酸化を、バッチ式熱処理炉を使用して、少なくとも昇温中、降温中の一方で行うことにより、前記略同心円形状の膜厚分布を相殺するように、前記ＳＯＩ層の表面に略同心円形状の酸化膜厚分布を有する熱酸化膜を形成することを特徴とするＳＯＩウェーハの製造方法。
  2. 前記犠牲酸化処理における熱酸化を所定温度で行い、かつ、該所定温度への昇温中、前記所定温度からの降温中の少なくとも一方でも行うことを特徴とする請求項１に記載のＳＯＩウェーハの製造方法。
  3. 前記犠牲酸化処理における熱酸化として、パイロジェニック酸化処理又はウェット酸化処理を用いることを特徴とする請求項１又は請求項２に記載のＳＯＩウェーハの製造方法。
  4. 前記犠牲酸化処理を施すＳＯＩウェーハを、シリコン単結晶からなるボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成し、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを絶縁膜を介して貼り合わせた後、前記イオン注入層でボンドウェーハを剥離することにより製造することを特徴とする請求項１乃至請求項３のいずれか一項に記載のＳＯＩウェーハの製造方法。
  5. 前記イオン注入は、回転体と該回転体に設けられ基板を配置する複数のウェーハ保持具とを備え、該ウェーハ保持具に配置され公転している複数の基板にイオン注入するバッチ式イオン注入機を使用して複数回に分割して行うものとし、各回のイオン注入後に、前記ウェーハ保持具に配置されたボンドウェーハを所定の回転角度だけ、ボンドウェーハの中心軸に対して自転させ、自転させた配置位置で次のイオン注入を行うことを特徴とする請求項４に記載のＳＯＩウェーハの製造方法。
  6. 前記イオン注入を２回に分けて行うものとし、１回目のイオン注入後に、前記ボンドウェーハを９０度又は１８０度、ボンドウェーハの中心軸に対して自転させ、自転させた配置位置で２回目のイオン注入を行うことを特徴とする請求項５に記載のＳＯＩウェーハの製造方法。
  7. 前記イオン注入を４回に分けて行うものとし、２回目以降のイオン注入を、１回目のイオン注入に対して９０、１８０及び２７０度のいずれかの回転角度だけ、ボンドウェーハの中心軸に対して自転させた配置位置で行うことを特徴とする請求項５に記載のＳＯＩウェーハの製造方法。
  8. 前記絶縁膜を１００ｎｍ以下のシリコン酸化膜とすることを特徴とする請求項４乃至請求項７のいずれか一項に記載のＳＯＩウェーハの製造方法。
  9. 前記ボンドウェーハの表面の結晶面と前記イオン注入方向との角度を垂直に設定して、前記各回のイオン注入を行うことを特徴とする請求項５乃至請求項８のいずれか一項に記載のＳＯＩウェーハの製造方法。
JP2011274999A 2011-12-15 2011-12-15 Ｓｏｉウェーハの製造方法 Active JP5927894B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2011274999A JP5927894B2 (ja) 2011-12-15 2011-12-15 Ｓｏｉウェーハの製造方法
EP12858247.5A EP2793250B1 (en) 2011-12-15 2012-11-13 Soi wafer fabrication method
SG11201402630XA SG11201402630XA (en) 2011-12-15 2012-11-13 Method for manufacturing soi wafer
PCT/JP2012/007267 WO2013088636A1 (ja) 2011-12-15 2012-11-13 Ｓｏｉウェーハの製造方法
CN201280061446.4A CN103988284B (zh) 2011-12-15 2012-11-13 Soi晶片的制造方法
US14/360,545 US9240344B2 (en) 2011-12-15 2012-11-13 Method for manufacturing SOI wafer
KR1020147016030A KR101873203B1 (ko) 2011-12-15 2012-11-13 Soi 웨이퍼의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011274999A JP5927894B2 (ja) 2011-12-15 2011-12-15 Ｓｏｉウェーハの製造方法

Publications (2)

Publication Number Publication Date
JP2013125909A JP2013125909A (ja) 2013-06-24
JP5927894B2 true JP5927894B2 (ja) 2016-06-01

Family

ID=48612117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011274999A Active JP5927894B2 (ja) 2011-12-15 2011-12-15 Ｓｏｉウェーハの製造方法

Country Status (6)

Country Link
US (1) US9240344B2 (ja)
EP (1) EP2793250B1 (ja)
JP (1) JP5927894B2 (ja)
KR (1) KR101873203B1 (ja)
SG (1) SG11201402630XA (ja)
WO (1) WO2013088636A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3007891B1 (fr) 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6090184B2 (ja) 2014-01-27 2017-03-08 信越半導体株式会社 半導体ウェーハの洗浄槽及び貼り合わせウェーハの製造方法
JP6107709B2 (ja) 2014-03-10 2017-04-05 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
JP6036732B2 (ja) * 2014-03-18 2016-11-30 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6086105B2 (ja) 2014-09-24 2017-03-01 信越半導体株式会社 Ｓｏｉウェーハの製造方法
US10573627B2 (en) * 2015-01-09 2020-02-25 Silicon Genesis Corporation Three dimensional integrated circuit
US20180175008A1 (en) 2015-01-09 2018-06-21 Silicon Genesis Corporation Three dimensional integrated circuit
FR3034565B1 (fr) * 2015-03-30 2017-03-31 Soitec Silicon On Insulator Procede de fabrication d'une structure presentant une couche dielectrique enterree d'epaisseur uniforme
FR3058561B1 (fr) * 2016-11-04 2018-11-02 Soitec Procede de fabrication d'un element semi-conducteur comprenant un substrat hautement resistif
JP6686962B2 (ja) * 2017-04-25 2020-04-22 信越半導体株式会社 貼り合わせウェーハの製造方法
JP6747386B2 (ja) 2017-06-23 2020-08-26 信越半導体株式会社 Ｓｏｉウェーハの製造方法
JP7328221B2 (ja) * 2017-12-01 2023-08-16 シリコン ジェネシス コーポレーション 三次元集積回路
FR3099291A1 (fr) * 2019-07-23 2021-01-29 Soitec procédé de préparation d’une couche mince, incluant une séquence d’étapes pour ameliorer l’uniformité d’epaisseur de ladite couche mince
JP6864145B1 (ja) * 2020-09-07 2021-04-28 信越半導体株式会社 ウェーハの表面形状調整方法
US11410984B1 (en) 2021-10-08 2022-08-09 Silicon Genesis Corporation Three dimensional integrated circuit with lateral connection layer

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6254089A (ja) * 1985-09-02 1987-03-09 Hitachi Ltd ウエハ自公転機構
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH11307472A (ja) 1998-04-23 1999-11-05 Shin Etsu Handotai Co Ltd 水素イオン剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
JP2000124092A (ja) 1998-10-16 2000-04-28 Shin Etsu Handotai Co Ltd 水素イオン注入剥離法によってｓｏｉウエーハを製造する方法およびこの方法で製造されたｓｏｉウエーハ
FR2797714B1 (fr) * 1999-08-20 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats pour la microelectronique et substrats obtenus par ce procede
KR100874724B1 (ko) * 2001-07-17 2008-12-19 신에쯔 한도타이 가부시키가이샤 접합 웨이퍼의 제조방법
JP2006324051A (ja) * 2005-05-17 2006-11-30 Nissin Ion Equipment Co Ltd 荷電粒子ビーム照射方法および装置
JP4795755B2 (ja) * 2005-08-25 2011-10-19 株式会社日立ハイテクノロジーズ 半導体基板の製造装置
JP2007242972A (ja) * 2006-03-09 2007-09-20 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法
JP5020547B2 (ja) * 2006-06-02 2012-09-05 株式会社Ｓｅｎ ビーム処理装置及びビーム処理方法
JP4961218B2 (ja) * 2007-01-18 2012-06-27 株式会社日立国際電気 基板処理装置および半導体装置の製造方法
JP5272329B2 (ja) * 2007-05-22 2013-08-28 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP5183969B2 (ja) * 2007-05-29 2013-04-17 信越半導体株式会社 Ｓｏｉウェーハのシリコン酸化膜形成方法
JP5135935B2 (ja) * 2007-07-27 2013-02-06 信越半導体株式会社 貼り合わせウエーハの製造方法
US20090166564A1 (en) * 2007-12-31 2009-07-02 Moser Benjamin G Methods for monitoring implanter performance
JP5766901B2 (ja) * 2008-11-28 2015-08-19 株式会社Sumco 貼り合わせウェーハの製造方法
JP5310004B2 (ja) * 2009-01-07 2013-10-09 信越半導体株式会社 貼り合わせウェーハの製造方法
JP5583391B2 (ja) 2009-12-01 2014-09-03 株式会社三井ハイテック 固定子積層鉄心
JP5521561B2 (ja) 2010-01-12 2014-06-18 信越半導体株式会社 貼り合わせウェーハの製造方法
US8445358B2 (en) * 2010-03-31 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法

Also Published As

Publication number Publication date
US9240344B2 (en) 2016-01-19
KR101873203B1 (ko) 2018-07-03
KR20140104429A (ko) 2014-08-28
SG11201402630XA (en) 2014-09-26
JP2013125909A (ja) 2013-06-24
EP2793250B1 (en) 2016-12-28
WO2013088636A1 (ja) 2013-06-20
EP2793250A1 (en) 2014-10-22
CN103988284A (zh) 2014-08-13
EP2793250A4 (en) 2015-07-22
US20140329372A1 (en) 2014-11-06

Similar Documents

Publication Publication Date Title
JP5927894B2 (ja) Ｓｏｉウェーハの製造方法
JP5802436B2 (ja) 貼り合わせウェーハの製造方法
JP6107709B2 (ja) 貼り合わせｓｏｉウェーハの製造方法
CN104025254A (zh) 贴合soi晶片的制造方法
KR20160134661A (ko) 접합웨이퍼의 제조방법
EP3522202B1 (en) Bonded soi wafer manufacturing method
JP2016201454A (ja) Ｓｏｉウェーハの製造方法
JP2010040729A (ja) Ｓｏｉウェーハの製造方法
JP2009283582A (ja) 貼り合わせウェーハの製造方法及び貼り合わせウェーハ
WO2016059748A1 (ja) 貼り合わせウェーハの製造方法
JP5910352B2 (ja) 貼り合わせウェーハの製造方法
TWI774781B (zh) Soi晶圓的製造方法
CN103988284B (zh) Soi晶片的制造方法
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150616

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160411

R150 Certificate of patent or registration of utility model

Ref document number: 5927894

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250