JP5802436B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5802436B2 JP5802436B2 JP2011120340A JP2011120340A JP5802436B2 JP 5802436 B2 JP5802436 B2 JP 5802436B2 JP 2011120340 A JP2011120340 A JP 2011120340A JP 2011120340 A JP2011120340 A JP 2011120340A JP 5802436 B2 JP5802436 B2 JP 5802436B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- ion implantation
- film thickness
- ion
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 127
- 239000010408 film Substances 0.000 claims description 104
- 238000009826 distribution Methods 0.000 claims description 58
- 239000010409 thin film Substances 0.000 claims description 40
- 238000000034 method Methods 0.000 claims description 35
- 230000003647 oxidation Effects 0.000 claims description 34
- 238000007254 oxidation reaction Methods 0.000 claims description 34
- 239000013078 crystal Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 150000002500 ions Chemical class 0.000 claims description 23
- 239000007789 gas Substances 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- -1 hydrogen ions Chemical class 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 235000012431 wafers Nutrition 0.000 description 168
- 238000010438 heat treatment Methods 0.000 description 29
- 238000002513 implantation Methods 0.000 description 26
- 239000012298 atmosphere Substances 0.000 description 13
- 230000000694 effects Effects 0.000 description 12
- 238000005498 polishing Methods 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 230000005465 channeling Effects 0.000 description 8
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 7
- 238000010884 ion-beam technique Methods 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 4
- 238000005259 measurement Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 238000001816 cooling Methods 0.000 description 2
- 238000012937 correction Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000003754 machining Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000009832 plasma treatment Methods 0.000 description 1
- 238000001055 reflectance spectroscopy Methods 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 238000009827 uniform distribution Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/68771—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/977—Thinning or removal of substrate
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- High Energy & Nuclear Physics (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Element Separation (AREA)
Description
ところが、ベースウェーハ上の薄膜に機械加工的要素を含む研磨をしてしまうと、研磨の取り代が均一でないために、水素イオンなどの注入、剥離によってある程度達成された薄膜の膜厚均一性が悪化してしまうという問題が生じる。
例えば、特許文献2では、剥離熱処理後(または結合熱処理後)に、SOI層の表面を研磨することなく水素を含む還元性雰囲気下の熱処理(急速加熱・急速冷却熱処理(RTA処理))を加えることを提案している。さらに、特許文献3では、剥離熱処理後(又は結合熱処理後)に、酸化性雰囲気下の熱処理によりSOI層に酸化膜を形成した後に該酸化膜を除去し、次に還元性雰囲気の熱処理(急速加熱・急速冷却熱処理(RTA処理))を加えることを提案している。
このように、タッチポリッシュの代わりに高温熱処理を行って表面粗さを改善する平坦化処理が行われるようになったことによって、現在では、直径300mmでSOI層の膜厚レンジ(面内の最大膜厚値から最小膜厚値を引いた値)が3nm以内の膜厚均一性を有するSOIウェーハが、イオン注入剥離法によって量産レベルで得られている。
本発明者らは、Thin BOX型の薄膜SOIウェーハを試作し、SOI層の面内膜厚レンジの工程内推移を調査した結果、剥離直後で既に、面内膜厚レンジが1nmを超えていることが判った。また、剥離直後の面内膜厚レンジの発生原因を調査した結果、イオン注入時の注入深さの面内分布が、剥離後の膜厚面内レンジに強く影響していることが判った。
これにより回転体1が回転している際、遠心力により基板3をウェーハ保持具2に押し付ける力が働き、ウェーハ保持具2は基板3を保持するようになっている。ただし、このように回転体1の回転面と基板3の表面が平行でない場合、イオンビームを基板3に対して一定角度で注入しようとしても、基板中心部とビームスキャン方向の基板両端部では回転体の回転に応じて注入角度にごくわずかなズレが生じ、これによりイオン注入深さが基板中央部では深く、スキャン方向の基板両端部では浅くなる(図3)。これをコーンアングル効果と呼んでいる。この為、イオン注入剥離法におけるイオン注入においては、図3で示されるように、基板3とイオンビームの設定角度は、基板表面とイオンビームとの角度が垂直になる注入角0度(α=0°)に設定することで、スキャン方向の基板両端部で注入角度が同程度ずれる様にして、注入の深さの面内分布が比較的均一になるようにしている。
2つ目の膜厚分布発生要因は、Thin BOX型のSOIウェーハや酸化膜を介さない直接接合ウェーハの作製においてチャネリングが発生することである。酸化膜を介さない直接接合ウェーハや、100nm以下のBOX層(シリコン酸化膜層)膜厚を有するThin BOX型のSOIウェーハの作製においては、酸化膜による散乱の効果が弱くなり注入角度0度設定のイオン注入ではチャネリングが発生する。バッチ式イオン注入機の場合、基板中央部では結晶面とイオンビームの角度が垂直になる為、チャネリングの効果が大きくなりイオン注入深さは深くなる。一方、スキャン方向の基板両端ではコーンアングルにより注入角が生じる為、チャネリングの影響は相対的に弱くなりイオン注入深さが浅くなる(図6参照)。この様に、Thin BOX型のSOIウェーハや酸化膜を介さない直接接合ウェーハの作製においては、特にコーンアングルの効果がチャネリングによって強調される。
前記イオン注入工程におけるボンドウェーハへのイオン注入を複数回に分けて行うものとし、各回のイオン注入後に、前記ウェーハ保持具に配置されたボンドウェーハを所定の回転角度だけ自転させ、自転させた配置位置で次のイオン注入を行うことを特徴とする貼り合わせウェーハの製造方法を提供する。
また、1回目のイオン注入後に、ボンドウェーハを180度自転させ、自転させた配置位置で2回目のイオン注入を行うことによって、使用するボンドウェーハの結晶軸方位が加工精度の影響等でずれている場合であっても、結晶軸のずれの影響を相殺することができ、最終的に薄膜の膜厚均一性が飛躍的に向上された貼り合わせウェーハを量産レベルで製造することができる。
本発明は、回転体と該回転体に設けられ基板を配置する複数のウェーハ保持具とを備え、該ウェーハ保持具に配置され公転している複数の基板にイオン注入するバッチ式イオン注入機を使用し、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成するイオン注入工程(図1(A))と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせる貼り合わせ工程(図1(B)と、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する剥離工程(図1(C))を有する貼り合わせウェーハの製造方法において、
前記イオン注入工程におけるボンドウェーハへのイオン注入を複数回に分けて行うものとし、各回のイオン注入後に、前記ウェーハ保持具に配置されたボンドウェーハを所定の回転角度だけ自転させ、自転させた配置位置で次のイオン注入を行うことを特徴とする貼り合わせウェーハの製造方法である。
ここで、イオン注入を行うボンドウェーハとしては、目的に応じて任意に選択することができ、特に限定されるものではないが、例えば、シリコン単結晶ウェーハを用いれば、膜厚が極めて均一なSOI層を有するSOIウェーハを製造することができる。
また、イオン注入前のボンドウェーハの表面に予め絶縁膜を形成するのが好ましい。上記の様に、従来のThin BOX型の薄膜SOIウェーハの製造においては、コーンアングルの効果がチャネリングによって強調されるが、本発明においては、ボンドウェーハをコーンアングル効果が顕著に現れる直径300mm以上のシリコン単結晶ウェーハとし、絶縁膜を100nm以下、あるいは50nm以下のシリコン酸化膜としても、膜厚均一性に優れたThin BOX型の薄膜SOIウェーハを製造することができる。
本発明のように、例えばイオン注入を2回に分けて行うものとし、各イオン注入間でウェーハを90度回転させれば、イオン注入深さはボンドウェーハ中央部では相対的に深く、ボンドウェーハ外周部は全周で浅くなり、均一な分布となって同心円の分布に近くなる。一方、酸化や研磨による薄膜化工程は、ウェーハを回転させながら処理する為、酸化膜厚分布や研磨取り代分布は同心円の分布となる。この為、イオン注入に起因する膜厚分布のバラツキが改善され、同心円状の分布になれば、貼り合わせウェーハ製造工程の中で行われる酸化等の処理により膜厚分布を修正しやすいため、最終的に得られる薄膜の膜厚分布を改善することができる。
ベースウェーハとしては、シリコン単結晶ウェーハを用いることができるが、特に限定されない。通常は、常温の清浄な雰囲気下でボンドウェーハとベースウェーハの表面同士を接触させることにより、接着剤等を用いることなくウェーハ同士が接着する。
例えば、不活性ガス雰囲気下約500℃以上の温度で熱処理を加えれば、イオン注入層でボンドウェーハを剥離させることができる。また、常温での貼り合わせ面に予めプラズマ処理を施すことによって、熱処理を加えずに(あるいは剥離しない程度の熱処理を加えた後)、外力を加えて剥離することもできる。
尚、酸化処理を行う酸化炉は、犠牲酸化により形成される酸化膜厚分布が同心円状で、かつ、外周側の酸化膜厚が薄くなる酸化炉を用いることによって、剥離直後よりも更に膜厚レンジが改善され、膜厚均一性に優れた貼り合わせウェーハを製造することができる。この様な酸化炉としては、ウェーハの中心を軸にウェーハを回転させながら酸化を行うタイプの酸化炉を用いることが好ましい。
直径300mm、結晶方位<100>のシリコン単結晶からなるボンドウェーハ(表面の結晶面は(100)ジャストであり、角度ズレなし)にBOX層(埋め込み酸化膜層)となる熱酸化膜を25nm形成後、図2のようなバッチ式イオン注入機を使用して水素イオン注入を行った。
水素イオン注入は2回に分けて行い、1回目のイオン注入としてH+,30keV,2.6e16cm−2,注入角度0度、ノッチオリエンテーション角度0度の条件でイオン注入を、2回目のイオン注入としてH+,30keV,2.6e16cm−2,注入角度0度,ノッチオリエンテーション角度90度の条件でイオン注入を行った。
尚、ノッチオリエンテーション角度とは、ボンドウェーハをイオン注入装置のウェーハ保持具に設置する際、ウェーハのノッチ位置を標準位置(0度)から時計回りに回転させた角度である。
製造されたSOI層の膜厚レンジの測定は、ADE社製Acumapを用い、剥離直後と、犠牲酸化処理及び還元性雰囲気熱処理終了後(薄膜化後)の2回測定した。
製造されたSOIウェーハの製造条件とSOI層の膜厚レンジ(剥離直後、薄膜化後)の測定結果を表1に記載した。また、剥離直後のSOI膜厚分布を図4に示す。
尚、SOI層の膜厚レンジは、エリプソや反射分光法を用いた他の測定装置(例えば、KLA−Tencor社製 ASET−F5x)でも同様の結果が得られている。
イオン注入工程以外は、実施例1と同様の方法でSOIウェーハを製造した。
水素イオン注入は4回に分けて行い、1回目のイオン注入としてH+,30keV,1.3e16cm−2,注入角度0度、ノッチオリエンテーション角度0度の条件でイオン注入を、2回目のイオン注入としてH+,30keV,1.3e16cm−2,注入角度0度,ノッチオリエンテーション角度90度、3回目のイオン注入としてH+,30keV,1.3e16cm−2,注入角度0度、ノッチオリエンテーション角度180度の注入を、4回目の注入としてH+,30keV,1.3e16cm−2,注入角度0度,ノッチオリエンテーション角度270度の条件で注入を行った。製造されたSOIウェーハの製造条件とSOI層の膜厚レンジ(剥離直後、薄膜化後)の測定結果を表1に記載した。また、剥離直後のSOI膜厚分布を図5に示す。
イオン注入工程以外は、実施例1と同様の方法でSOIウェーハを製造した。
水素イオン注入は1回で行い、イオン注入としてH+,30keV,5.2e16cm−2,注入角度0度、ノッチオリエンテーション角度0度の条件でイオン注入を行った。製造されたSOIウェーハの製造条件とSOI層の膜厚レンジ(剥離直後、薄膜化後)の測定結果を表1に記載した。また、剥離直後のSOI膜厚分布を図6に示す。
また、実施例1、2の犠牲酸化処理及び還元性雰囲気熱処理終了後の膜厚レンジは、剥離直後に比べて更に改善された。これは、形成される酸化膜厚分布が同心円状でウェーハ外周側の酸化膜厚が薄くなる酸化炉を用いて犠牲酸化を行ったことによる効果と思われる。
上記の通り、実施例1、2において製造された貼り合わせSOIウェーハは、直径300mmでBOX層が25nmのThin BOX型であるにもかかわらず、SOI層の面内膜厚レンジは剥離直後に1nm以下であり、更に、結合強度向上、SOI層の膜厚調整、SOI層表面の平坦化の処理を経た後でも1nm以下を維持しており、従来の製造方法では得られなかった極めて良好な面内膜厚レンジを有する貼り合わせSOIウェーハが得られた。
Claims (5)
- 回転体と該回転体に設けられ基板を配置する複数のウェーハ保持具とを備え、該ウェーハ保持具に配置され公転している複数の基板にイオン注入するバッチ式イオン注入機を使用し、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンをイオン注入してイオン注入層を形成するイオン注入工程と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接あるいは絶縁膜を介して貼り合わせる貼り合わせ工程と、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する剥離工程を有する貼り合わせウェーハの製造方法において、
前記イオン注入工程におけるボンドウェーハへのイオン注入を複数回に分けて行うものとし、各回のイオン注入後に、前記ウェーハ保持具に配置されたボンドウェーハを所定の回転角度だけ自転させ、自転させた配置位置で次のイオン注入を行うことにより、イオン注入深さ分布を、イオン注入を1回のみで行った場合に生じる2回対称のイオン注入深さ分布に比べて同心円の分布に近づけるものとし、前記イオン注入層でのボンドウェーハの剥離直後に、面内膜厚レンジ1nm以下の薄膜をベースウェーハ上に有する貼り合わせウェーハを作製し、
該ベースウェーハ上の薄膜に犠牲酸化処理を行い、該犠牲酸化により形成される酸化膜厚分布が同心円状で、かつ、外周側の酸化膜厚が薄くなる酸化炉を用いて、前記薄膜に犠牲酸化処理を行うことにより前記薄膜の膜厚調整を行うことで、面内膜厚レンジが1nm以下を維持した薄膜を有する貼り合わせウェーハを製造することを特徴とする貼り合わせウェーハの製造方法。 - 前記イオン注入を2回に分けて行うものとし、1回目のイオン注入後に、前記ボンドウェーハを90度自転させ、自転させた配置位置で2回目のイオン注入を行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記イオン注入を4回に分けて行うものとし、2回目のイオン注入、3回目のイオン注入及び4回目のイオン注入を、それぞれ1回目のイオン注入に対して90、180及び270度の回転角度だけ自転させた配置位置で行うことを特徴とする請求項1に記載の貼り合わせウェーハの製造方法。
- 前記ボンドウェーハの表面の結晶面と前記イオン注入方向との角度を垂直に設定して、前記各回のイオン注入を行うことを特徴とする請求項1乃至3のいずれか一項に記載の貼り合わせウェーハの製造方法。
- 前記ボンドウェーハをシリコン単結晶ウェーハとし、前記絶縁膜を100nm以下のシリコン酸化膜とすることを特徴とする請求項1乃至請求項4のいずれか一項に記載の貼り合わせウェーハの製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120340A JP5802436B2 (ja) | 2011-05-30 | 2011-05-30 | 貼り合わせウェーハの製造方法 |
EP12792204.5A EP2717294B1 (en) | 2011-05-30 | 2012-04-25 | Method for manufacturing bonded wafer |
KR1020137031854A KR101781812B1 (ko) | 2011-05-30 | 2012-04-25 | 접합 웨이퍼의 제조 방법 및 접합 soi 웨이퍼 |
PCT/JP2012/002835 WO2012164822A1 (ja) | 2011-05-30 | 2012-04-25 | 貼り合わせウェーハの製造方法及び貼り合わせsoiウェーハ |
US14/114,959 US8987109B2 (en) | 2011-05-30 | 2012-04-25 | Method for manufacturing bonded wafer and bonded SOI wafer |
CN201280026001.2A CN103563049B (zh) | 2011-05-30 | 2012-04-25 | 贴合晶片的制造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011120340A JP5802436B2 (ja) | 2011-05-30 | 2011-05-30 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012248739A JP2012248739A (ja) | 2012-12-13 |
JP5802436B2 true JP5802436B2 (ja) | 2015-10-28 |
Family
ID=47258700
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011120340A Active JP5802436B2 (ja) | 2011-05-30 | 2011-05-30 | 貼り合わせウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8987109B2 (ja) |
EP (1) | EP2717294B1 (ja) |
JP (1) | JP5802436B2 (ja) |
KR (1) | KR101781812B1 (ja) |
CN (1) | CN103563049B (ja) |
WO (1) | WO2012164822A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5927894B2 (ja) * | 2011-12-15 | 2016-06-01 | 信越半導体株式会社 | Soiウェーハの製造方法 |
JP6119289B2 (ja) * | 2013-02-14 | 2017-04-26 | 株式会社リコー | 強誘電体膜の成膜方法および製造装置 |
FR3007891B1 (fr) | 2013-06-28 | 2016-11-25 | Soitec Silicon On Insulator | Procede de fabrication d'une structure composite |
JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
FR3063176A1 (fr) * | 2017-02-17 | 2018-08-24 | Soitec | Masquage d'une zone au bord d'un substrat donneur lors d'une etape d'implantation ionique |
JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
CN109742023A (zh) * | 2018-11-27 | 2019-05-10 | 上海新傲科技股份有限公司 | 晶圆表面的平坦化方法 |
Family Cites Families (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2681472B1 (fr) | 1991-09-18 | 1993-10-29 | Commissariat Energie Atomique | Procede de fabrication de films minces de materiau semiconducteur. |
JPH10125880A (ja) * | 1996-10-18 | 1998-05-15 | Sony Corp | 張り合わせsoi基板の作製方法 |
JPH11307472A (ja) | 1998-04-23 | 1999-11-05 | Shin Etsu Handotai Co Ltd | 水素イオン剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
JP2000124092A (ja) | 1998-10-16 | 2000-04-28 | Shin Etsu Handotai Co Ltd | 水素イオン注入剥離法によってsoiウエーハを製造する方法およびこの方法で製造されたsoiウエーハ |
US6458723B1 (en) * | 1999-06-24 | 2002-10-01 | Silicon Genesis Corporation | High temperature implant apparatus |
JP3975634B2 (ja) * | 2000-01-25 | 2007-09-12 | 信越半導体株式会社 | 半導体ウェハの製作法 |
GB0002669D0 (en) * | 2000-02-04 | 2000-03-29 | Applied Materials Inc | A method and apparatus for implanting semiconductor wafer substrates |
KR100741541B1 (ko) | 2000-05-30 | 2007-07-20 | 신에쯔 한도타이 가부시키가이샤 | 접합웨이퍼의 제조방법 및 접합웨이퍼 |
CN100454552C (zh) | 2001-07-17 | 2009-01-21 | 信越半导体株式会社 | 贴合晶片的制造方法及贴合晶片、以及贴合soi晶片 |
US20040251539A1 (en) * | 2001-09-12 | 2004-12-16 | Faris Sadeg M. | Thermoelectric cooler array |
US7084046B2 (en) * | 2001-11-29 | 2006-08-01 | Shin-Etsu Handotai Co., Ltd. | Method of fabricating SOI wafer |
EP1502285A2 (en) * | 2002-05-07 | 2005-02-02 | ASM America, Inc. | Silicon-on-insulator structures and methods |
JP4407127B2 (ja) * | 2003-01-10 | 2010-02-03 | 信越半導体株式会社 | Soiウエーハの製造方法 |
JP2006324051A (ja) * | 2005-05-17 | 2006-11-30 | Nissin Ion Equipment Co Ltd | 荷電粒子ビーム照射方法および装置 |
JP2007242972A (ja) * | 2006-03-09 | 2007-09-20 | Shin Etsu Handotai Co Ltd | Soiウェーハの製造方法 |
JP5020547B2 (ja) | 2006-06-02 | 2012-09-05 | 株式会社Sen | ビーム処理装置及びビーム処理方法 |
JP4820801B2 (ja) | 2006-12-26 | 2011-11-24 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
US7687786B2 (en) * | 2008-05-16 | 2010-03-30 | Twin Creeks Technologies, Inc. | Ion implanter for noncircular wafers |
JP2010040593A (ja) | 2008-07-31 | 2010-02-18 | Sumco Corp | イオン注入装置及び方法 |
JP5766901B2 (ja) * | 2008-11-28 | 2015-08-19 | 株式会社Sumco | 貼り合わせウェーハの製造方法 |
-
2011
- 2011-05-30 JP JP2011120340A patent/JP5802436B2/ja active Active
-
2012
- 2012-04-25 KR KR1020137031854A patent/KR101781812B1/ko active IP Right Grant
- 2012-04-25 WO PCT/JP2012/002835 patent/WO2012164822A1/ja active Application Filing
- 2012-04-25 EP EP12792204.5A patent/EP2717294B1/en active Active
- 2012-04-25 CN CN201280026001.2A patent/CN103563049B/zh active Active
- 2012-04-25 US US14/114,959 patent/US8987109B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR101781812B1 (ko) | 2017-09-26 |
WO2012164822A1 (ja) | 2012-12-06 |
CN103563049A (zh) | 2014-02-05 |
JP2012248739A (ja) | 2012-12-13 |
CN103563049B (zh) | 2016-05-04 |
EP2717294A4 (en) | 2014-11-05 |
US20140097523A1 (en) | 2014-04-10 |
US8987109B2 (en) | 2015-03-24 |
EP2717294B1 (en) | 2016-04-06 |
EP2717294A1 (en) | 2014-04-09 |
KR20140063524A (ko) | 2014-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5927894B2 (ja) | Soiウェーハの製造方法 | |
JP5802436B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP5673572B2 (ja) | 貼り合わせsoiウェーハの製造方法 | |
US9496130B2 (en) | Reclaiming processing method for delaminated wafer | |
EP3118889B1 (en) | Process for producing bonded soi wafer | |
WO2011086628A1 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008258304A (ja) | 半導体基板の製造方法 | |
US10600677B2 (en) | Method for manufacturing bonded SOI wafer | |
JP5458525B2 (ja) | Soiウェーハの製造方法 | |
WO2009141954A1 (ja) | 貼り合わせウェーハの製造方法及び貼り合わせウェーハ | |
JP2016201454A (ja) | Soiウェーハの製造方法 | |
JP5910352B2 (ja) | 貼り合わせウェーハの製造方法 | |
CN103988284B (zh) | Soi晶片的制造方法 | |
JP5040682B2 (ja) | 直接接合ウェーハの検査方法 | |
KR20160052551A (ko) | 접합 웨이퍼의 제조방법 | |
JP2006013179A (ja) | Soiウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130417 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140328 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140513 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140709 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140716 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140815 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150831 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5802436 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |