KR100741541B1 - 접합웨이퍼의 제조방법 및 접합웨이퍼 - Google Patents

접합웨이퍼의 제조방법 및 접합웨이퍼 Download PDF

Info

Publication number
KR100741541B1
KR100741541B1 KR1020027016061A KR20027016061A KR100741541B1 KR 100741541 B1 KR100741541 B1 KR 100741541B1 KR 1020027016061 A KR1020027016061 A KR 1020027016061A KR 20027016061 A KR20027016061 A KR 20027016061A KR 100741541 B1 KR100741541 B1 KR 100741541B1
Authority
KR
South Korea
Prior art keywords
wafer
ion implantation
manufacturing
bonded
bonded wafer
Prior art date
Application number
KR1020027016061A
Other languages
English (en)
Other versions
KR20030004440A (ko
Inventor
나까노마사타께
요꼬까와이사오
미타니끼요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20030004440A publication Critical patent/KR20030004440A/ko
Application granted granted Critical
Publication of KR100741541B1 publication Critical patent/KR100741541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/977—Thinning or removal of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

본 발명은, 적어도 제1웨이퍼의 표면으로부터 수소이온 또는 희가스 이온중 적어도 하나를 주입함으로써 제1웨이퍼 내부에 미소 기포층(주입층)을 형성하는 이온주입공정과, 상기 이온주입이 이루어진 제1웨이퍼의 표면과 제2웨이퍼의 표면을 밀착시키는 밀착공정과, 상기 미소기포층으로 제1웨이퍼를 박리하는 박리공정을 포함하는 접합웨이퍼의 제조방법에 있어서, 상기 이온 주입공정을 여러 번으로 분할하여 실시하는 것을 특징으로 하는 접합웨이퍼의 제조방법 및 접합웨이퍼이다. 이로써, 이온 주입박리법에서 발생하는 마이크로 보이드(micro void)를 감소시키기 위한 접합웨이퍼의 제조방법 및 마이크로 보이드가 존재하지 않는 접합웨이퍼를 제공할 수 있다.
접합웨이퍼, 이온주입박리법, 마이크로 보이드

Description

접합웨이퍼의 제조방법 및 접합웨이퍼{METHOD FOR PRODUCING BONDED WAFER AND BONDED WAFER}
본 발명은, 수소 또는 희가스 이온을 주입한 웨이퍼를 다른 웨이퍼에 접합한 후에, 주입층에서 박리하는 접합웨이퍼의 제조방법에 관한 것으로, 특히 마이크로 보이드(micro void)라 일컫는 결함을 갖지 않는 접합웨이퍼의 제조방법 및 그 접합웨이퍼에 관한 것이다.
접합법을 이용한 접합 SOI(silicon on insulator) 웨이퍼의 제조방법으로서, 2장의 실리콘 웨이퍼를 실리콘 산화막을 사이에 끼워 접합하는 기술에는, 예컨대 일본특공평5-46086호 공보에 게재된 바와 같이, 적어도 한쪽의 웨이퍼에 산화막을 형성하고, 접합면에 이물질을 개재하지 않고 상호 밀착시킨 후, 200~1200℃의 온도로 열처리하여 결합강도를 높이는 방법이 종래 알려져 있다.
이렇게 열처리를 가함으로써 결합강도가 높아진 접합웨이퍼는 이후 연삭연마공정이 가능해지기 때문에, 소자 제조측 웨이퍼를 연삭 및 연마에 의해 원하는 두께로 두께감소가공을 실시함으로써, 소자를 형성하는 SOI층을 제조할 수 있다.
이렇게 제조된 접합 SOI 웨이퍼는, SOI층의 결정성이 우수하고, SOI층 바로 밑에 존재하는 내장 산화막의 신뢰성도 높은 이점을 갖고 있으나, 연삭 및 연마에 의해 박막화하기 때문에, 박막화하는 데 시간이 걸리는 데다가, 재료를 낭비하게 되고, 더욱이 막두께 균일성은 기껏해야 목표 막두께 ±0.3㎛ 정도밖에 되지 않았다.
한편, 근래의 반도체 디바이스 고집적화 및 고속도화에 따라, SOI층의 두께는 더욱 박막화와 막두께 균일성 향상이 요구되는 상황이며, 구체적으로는 0.1±0.01㎛ 정도의 막두께 및 막두께 균일성을 필요로 한다.
이러한 막두께 및 막두께 균일성을 갖는 박막 SOI 웨이퍼를 접합웨이퍼로 실현하려면 종래의 연삭 및 연마에 의한 두께감소가공으로는 불가능하기 때문에, 새로운 박막화 기술로서, 일본 특개평5-211128호 공보에 게재된 이온주입 박리법 또는 수소이온 박리법이라 일컫는 방법이 개발된 바 있다.
상기 이온주입 박리법에 의한 접합 SOI 웨이퍼의 제조방법은, 2장의 실리콘 웨이퍼 중 적어도 한쪽에 산화막을 형성하는 동시에, 한쪽의 실리콘 웨이퍼(본드웨이퍼라고도 함) 상면으로부터 수소이온 또는 희가스 이온을 주입하고, 그 실리콘 웨이퍼 내부에 미소 기포층(봉입층)을 형성한 후, 그 이온 주입면을 산화막을 사이에 두고 다른 쪽 웨이퍼(베이스웨이퍼라고도 함)와 밀착시켜, 그 후 열처리(박리열처리)를 가하여 미소 기포층을 벽개면(박리면)으로 삼아 한쪽 웨이퍼를 박막상으로 박리하고, 다시 열처리(결합열처리)를 가해 견고하게 결합시켜 SOI 웨이퍼를 제조하는 기술이다.
상기 방법은, 박리면이 양호한 경면을 이루고, SOI층의 막두께 균일성이 매우 높은 SOI 웨이퍼를 비교적 쉽게 얻을 수 있는 데다가, 박리된 한쪽 웨이퍼를 재 이용할 수 있기 때문에 재료를 유효하게 사용 가능하다는 이점도 갖는다.
또한 상기 방법은, 산화막을 개입시키지 않고 직접 실리콘 웨이퍼끼리 결합시킬 수 있고, 실리콘 웨이퍼끼리 결합하는 경우 뿐만 아니라, 실리콘 웨이퍼에 이온을 주입하여 석영, 사파이어, 질화규소, 질화알루미늄과 같이 열팽창계수가 다른 절연성 웨이퍼와 결합하거나, 절연성 웨이퍼에 이온주입하여 다른 웨이퍼와 결합시킴으로써, 그 박막을 갖는 웨이퍼를 제조하는 경우에도 쓰인다.
나아가 최근에는, 이온주입 박리법의 일종으로, 주입되는 수소이온을 여기하여 플라즈마상태로 주입함으로써, 박리공정을 실온으로 수행할 수 있는 기술도 개발되었다.
상기 이온주입 박리법은, 접합 SOI 웨이퍼의 제조방법으로서 매우 우수한 방법이나, 이들 SOI 웨이퍼를 대량생산을 전제로 양호한 수득률로 생산하기 위해서는, 접합계면에 발생하는 보이드(void)라 일컫는 결합불량을 감소시킬 필요가 있다.
이온주입 박리법을 쓰지 않는 통상의 접합웨이퍼에 발생하기 쉬운 보이드의 주요 발생원인은 접합면에 부착된 파티클(particle)임이 밝혀졌는데, 일본 특허제2675691호 공보에 따르면, 그러한 파티클의 입자 지름이 0.5㎛ 이상일 때 보이드가 발생한다는 기재가 있다. 즉, 2장의 웨이퍼를 결합할 때, 이러한 파티클이 접합면에 존재하면, 접합계면에는 미결합부분(보이드)이 형성된다. 형성된 보이드의 크기는 거의 원형상의 지름 약 0.5㎜~ 수10㎜ 정도의 보이드이기 때문에, 웨이퍼를 실온에서 접합시킨 상태 그대로 또는 결합을 강화하기 위해 열처리를 가한 후 에도, X선 토포그래프, 초음파탐상기, 적외간섭법 등에 의해 관찰이 가능하다. 따라서 이러한 보이드를 감소시키려면, 접합할 면에 부착된 파티클을 제거하기 위한 웨이퍼 세정을 수행하여 파티클을 가능한 한 제거한 뒤에 접합하면 된다.
그러나, 이온주입 박리법을 이용한 접합웨이퍼의 경우, 박리공정이 끝난 접합웨이퍼 표면을 자세히 관찰한 결과, 통상의 접합웨이퍼에 나타나는 지름 약 0.5㎜~수10㎜ 정도의 보이드가 전혀 발생하지 않아도, 그보다 훨씬 작은 크기(지름 약 수㎛~수10㎛, 혹은 그 이하)로 된 결합불량부(이하, 이것을 마이크로 보이드라고 함)가 발생하는 경우가 있음이 발견되었다.
따라서 본 발명은, 이온주입 박리법에서 발생하는 이와 같은 마이크로 보이드를 감소시키기 위한 접합웨이퍼의 제조방법, 및 마이크로 보이드가 존재하지 않는 접합웨이퍼를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명의 접합웨이퍼 제조방법은, 적어도 제1웨이퍼의 표면으로부터 수소이온 또는 희가스(希gas)이온 중 적어도 하나를 주입함으로써 제1웨이퍼 내부에 미소기포층(주입층)을 형성하는 이온주입공정과, 상기 제1웨이퍼의 이온주입이 이루어진 표면과 제2웨이퍼 표면을 밀착시키는 밀착공정과, 상기 미소기포층에서 제1웨이퍼를 박리하는 박리공정을 갖는 접합웨이퍼의 제조방법에 있어서, 상기 이온주입공정을 여러 번 분할하여 실시하는 것을 특징으로 한다.
이와 같이, 이온주입공정을 여러 번 분할하여 실시하면, 마이크로 보이드의 발생원인이 되는 이온주입면에 부착된 파티클의 직하에서 형성되는 이온주입의 그늘(影)로 되는 부분에까지 기포가 차츰 확산하여 이온 농도가 현저히 낮은 영역이 축소하고, 박리열처리에 의한 박리불량도 없으며 마이크로 보이드의 발생을 방지할 수 있다.
이 경우, 상기 복수의 이온주입공정 사이에 적어도 1회 웨이퍼 세정공정을 실시하는 것이 바람직하다.
이와 같이, 복수의 이온주입공정 사이에 적어도 1회 웨이퍼 세정공정을 실시하면, 이온주입면에 부착한 파티클이 제거되므로, 이온주입에 있어서 장애를 배제할 수 있고, 박리열처리에 의한 박리불량도 없이 마이크로 보이드의 발생을 방지할 수 있다.
그리고 이 경우, 상기 복수의 이온주입공정에서 주입이온의 주입각도를 변화시켜 이온주입을 실시하는 것이 바람직하다.
이와 같이, 복수의 이온주입공정에서 주입이온의 주입각도를 변화시켜 이온주입을 실시하면, 비록 웨이퍼 표면에 파티클이 부착하고 있더라도, 파티클 하측의 이온 미주입영역(그늘 부분)을 축소할 수 있어, 균일하게 박리할 수 있다.
그리고 본 발명의 제조방법에서는, 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용할 수 있다.
이와 같이, 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용하면, 막두께가 매우 균일한 SOI층을 갖는 SOI웨이퍼를 저비용으로 제조할 수 있기 때문에, 각종 디바이스에 대해 광범위하게 적용할 수 있다.
또한, 이온주입 전의 제1웨이퍼 표면에 미리 산화막을 형성하는 것이 바람직하다.
이것은, 이온주입 전의 표면에 열산화막 또는 CVD산화막 등을 형성해 두면, 이온주입시에 채널링 현상에 의한 주입프로파일 악화(깊이 방향의 확산)를 감소시킬 수 있고, 제2웨이퍼와 결합할 때 보이드(미결합부) 발생을 감소시킬 수 있기 때문이다.
또한, 본 발명에서는, 제2웨이퍼로서 실리콘 단결정 웨이퍼를 사용할 수 있다.
제2웨이퍼, 즉 베이스웨이퍼로서 실리콘 단결정 웨이퍼를 사용하면, 평탄도가 우수한 웨이퍼를 얻을 수 있고, 더욱이 지름 200㎜나 300㎜ 또는 그 이상의 대구경 웨이퍼도 얻을 수 있다.
또한, 밀착 전의 제2웨이퍼 표면에 미리 산화막을 형성해 두어도 좋다.
이와 같이, 제2웨이퍼 표면에 열산화막 또는 CVD산화막 등을 형성해 둠으로써, 제1웨이퍼와의 결합에 의한 보이드 발생을 감소시킬 수가 있다.
그리고, 본 발명의 방법에 의하면, 마이크로 보이드 발생이 저감된 매우 품질이 좋은 접합웨이퍼를 얻을 수 있다.
이와 같이 본 발명에 의하면, 이온주입 박리법에서 마이크로 보이드가 존재하지 않는 접합웨이퍼를 제공할 수 있다.
또한 본 발명에 의한 접합웨이퍼는, 수소이온 또는 희가스이온 중 적어도 하나가 주입된 미소기포층(주입층)을 갖는 제1웨이퍼에, 그 제1웨이퍼의 이온주입면 에 제2웨이퍼를 밀착시키고, 상기 제1웨이퍼의 미소기포층에서 박리된 접합웨이퍼로서, 이온주입면에 부착된 파티클에 기인한 마이크로 보이드가 존재하지 않는 것을 특징으로 한다.
이와 같이, 본 발명에서는 특히, 이온주입 박리법에 의해 제조된 웨이퍼로서, 이온주입면에 부착된 파티클에 기인한 마이크로 보이드가 존재하지 않는 접합웨이퍼를 제공할 수가 있다.
이상 설명한 바와 같이, 본 발명의 이온주입 박리법에 의하면, 이온주입면에 부착된 파티클에 기인하여 발생하는 마이크로 보이드를 감소시키거나 없앨 수 있어 고품질 접합웨이퍼를 쉽게 제조할 수 있다.
도1은 본 발명에 의한 이온주입 박리법의 공정을 나타내는 공정도
도1는 본 발명에 의한 이온주입 박리법의 다른 공정을 나타내는 공정도
도3은 종래의 이온주입 박리법에서 마이크로 보이드가 발생하는 메커니즘을 설명하는 설명도
이하, 본 발명의 실시형태에 대해 상세히 설명한다. 그러나 본 발명은 이에 제한되는 것은 아니다.
본 발명자들이 이온주입 박리법에서 마이크로 보이드가 발생하는 위치에 대해 조사한 바에 따르면, 그 발생위치는 접합 직전, 즉 이온을 주입하고 세정공정을 거친 후에 측정한 파티클의 위치와 일치하는 경우가 많았다. 그러나 개중에는 접합 직전의 파티클 위치와 무관하게 발생하는 것도 있었다.
그래서 다음으로, 이온주입 직후의 파티클 위치와 상관관계를 조사한 결과, 이온주입 직후의 파티클 위치와 일치하는 마이크로 보이드가 존재하는 것이 판명되었다. 이러한 사실을 기초로 마이크로 보이드의 발생원인에 대해 검토한 결과, 이하의 견해에 도달하였다. 도3은 그 마이크로 보이드의 발생 메커니즘을 모식적으로 설명하는 도면이다.
도3(a)는 수소이온을 주입하기 직전의 제1웨이퍼를 나타낸다. 수소이온 주입 전에는 제1웨이퍼(본드웨이퍼:1)를 세정하긴 하나, 이온주입장치에 장착할 동안 또는 이온주입중에 제1웨이퍼 표면에 파티클(7)이 부착하기도 한다. 파티클(7)이 부착된 상태에서 이온주입을 실시하면 도3(b)와 같이 파티클의 그늘이 되는 부분에 수소이온(5)이 주입되지 않는 영역이 발생한다.
그리고 이온주입후 제1웨이퍼를 세정함으로써 도3(c)와 같이 제1웨이퍼 표면에 부착한 파티클을 제거할 수 있으나, 제2웨이퍼(베이스웨이퍼:2)와 밀착시킨 뒤(도3(d)), 박리열처리를 가해 박리하더라도, 이온주입이 이루어지지 않은 영역에는 박리에 필요한 미소기포층(주입층:4)가 형성되지 않았기 때문에, 그 부분에서 박리가 발생하지 않아, 결합면에서 벗겨지고 만다(도3(e)). 이렇게 하여, 박리 후의 접합웨이퍼(6) 표면에 마이크로 보이드(8)이 발생하는 것으로 생각된다.
즉, 이온주입 시에 제1웨이퍼 표면에 부착한 파티클이 전혀 없게 하면 이러한 마이크로 보이드가 발생하는 것을 완전히 방지할 수 있게 된다. 그러나 이러한 파티클이 전혀 없게 하는 것은 매우 어렵다. 그래서 이온주입을 분할하여 실시하는 발상에 이르렀다.
즉, 이온주입을 여러 번으로 나눠 실시하고, 각 주입공정의 전체 주입선량이 박리에 필요한 주입선량이 되도록 설정하고, 예컨대 각각의 주입공정 사이에 적어도 1회 웨이퍼 세정을 하면, 최초 주입공정에서 파티클이 부착했더라도, 일단 세정하여 그 파티클을 제거하면, 다시 동일부분에 파티클이 부착할 확률은 매우 낮기 때문에, 다음 번 주입에 의해 최초 주입공정에서 주입되지 않은 영역에도 이온이 주입될 수 있게 된다.
여기서, 복수의 이온주입공정 사이에 실시하는 웨이퍼 세정공정에서는, 통상 파티클 제거에 쓰이는 암모니아, 과산화수소, 수성 약제세정(SC-1) 등의 약제를 사용하여 세정할 수 있으나, 이에 한정되지 않고, 파티클을 제거할 수 있으면, 초음파를 인가한 순수린스 또는 전해이온수에 의한 세정등 약제를 사용하지 않고 세정해도 상관없다.
도 1은 이온주입을 2회에 나눠 실시하고, 그 사이의 공정으로 1회 세정을 실시한 경우의 접합웨이퍼의 제조공정을 나타낸다.
도 1(a)는 1회째의 수소이온 주입을 실시하기 직전의 제1웨이퍼를 나타내며, 수소이온 주입 전에 제1웨이퍼(1)을 세정하지만, 이온주입장치에 장착하는 동안 또는 이온주입 중에 제1웨이퍼 표면에 파티클(7)이 부착하는 일이 있다. 파티클(7)이 부착된 상태에서 이온주입을 실시하면 도 1(b)와 같이 파티클(7)의 그늘이 되는 부분에 수소이온이 주입되지 않은 영역이 발생한다.
그리고, 1회째의 이온주입 후에 제1웨이퍼를 세정함으로써 도1(c)와 같이 제1웨이퍼 표면에 부착한 파티클이 제거되고, 이온주입이 이루어지지 않은 영역 상부의 파티클(7)이 사라진다. 이어서 2회째의 수소이온주입을 실시하면, 파티클의 그늘이 된 영역에도 충분히 수소이온이 주입되고, 박리에 필요한 미소기포층이 형성된다(도1(d)). 그 뒤 2회의 수소이온주입을 끝낸 제1웨이퍼를 세정하여 깨끗한 표면을 확보한다(도1(e)). 이어서 제2웨이퍼(2)와 밀착시킨 후(도1(f)), 박리열처리를 가하면, 박리 후 마이크로 보이드는 전혀 존재하지 않는 접합웨이퍼 (6:도1(g))를 제조할 수 있다.
파티클이 부착된 영역은 전체 주입선량이 완전히 주입된 영역에 비해 적고, 박리에 필요한 주입선량에 도달하지 못할 가능성도 있으나, 원래 그러한 영역은 매우 근소하기 때문에, 어느 정도의 결함층(미소기포층, 주입층)이 형성되어 있으면, 그 영역 주위로부터 과잉 기포가 확산하는 등의 이유에 의해 박리를 발생시킬 수 있다.
또한, 분할된 각 이온주입공정에서 주입각도를 변화시켜 이온주입을 실시해도, 파티클에 기인한 미주입영역을 축소시킬 수 있다. 이 경우, 주입 각도를 적절하게 설정한다면, 각 주입공정 사이에서 웨이퍼 세정을 실시하지 않더라도 목적을 달성할 수도 있다.
도 2에 이온주입각도를 변화시킨 경우의 공정을 나타냈다. 1회째의 이온주입은 파티클의 좌측 상부로부터 사선방향으로 주입하고(도2(b)), 2회째의 이온주입은 파티클의 우측 상부로부터 사선방향으로 주입하는 상태를 나타낸다(도2(c)).
이렇게 함으로써, 파티클의 그늘이 되는 부분이 매우 작아지고, 박리 후에 마이크로 보이드가 발생하지 않는다(도2(f)).
본 발명에서는, 접합웨이퍼로서, 목적에 따라 임의로 선택 가능하고 특히 한정되는 것은 아니지만, 예컨대 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용하면, 막두께가 매우 균일한 SOI층을 갖는 SOI웨이퍼를 저비용으로 제조할 수 있으므로, 각종 디바이스에 대해서 광범위하게 적용할 수 있다. 또한, 실리콘 웨이퍼는 대구경화에도 적합하다.
또한, 제1웨이퍼는 주입 전에 미리 표면에 산화막을 형성하는 것이 바람직하다.
이것은, 이온주입 전의 표면에 열산화막 또는 CVD산화막 등을 형성해 두면, 이온주입 시에 채널링현상에 의한 주입프로파일 악화(깊이방향의 확산)를 감소시킬 수 있고, 제2웨이퍼와 결합할 때 보이드(미결합부)가 발생하는 것을 감소시킬 수 있기 때문이다.
또한, 본 발명에서는, 제2웨이퍼로서 실리콘 단결정 웨이퍼를 사용할 수 있으며, 목적에 따라서 실리콘 이외의 웨이퍼를 사용할 수도 있다.
제2웨이퍼, 즉 베이스웨이퍼로서 실리콘 단결정 웨이퍼를 사용하면, 평탄도가 우수한 웨이퍼를 얻을 수 있기 때문에, 접합후 웨이퍼의 평탄도도 향상하고, 그 후의 디바이스공정에서도 바람직한 결과를 가져온다. 게다가 지름 200㎜나 300㎜ 또는 그 이상의 대구경 웨이퍼를 얻는 것도 비교적 용이하다.
더군다나, 밀착 전의 제2웨이퍼 표면에 미리 산화막을 형성해 두어도 좋다. 이와 같이, 제2웨이퍼 표면에 열산화막 또는 CVD산화막 등을 형성해 둠으로써, 제1 웨이퍼와 결합함으로써 보이드를 발생시키는 것을 감소시킬 수 있다.
이하, 본 발명의 실시예와 비교예를 들어 본 발명을 구체적으로 설명한다. 그러나 본 발명은 이들에 한정되지는 않는다.
(실시예1)
도1에 나타낸 공정에 의해 접합웨이퍼를 10개 제조하였다.
(a)제1웨이퍼 준비:지름 200㎜, 방위 <100>, 산화막 두께 400㎚인 실리콘 단결정 웨이퍼를 마련했다.
(b)첫번째 수소이온 주입:주입에너지 100KeV, 주입선량 5×1016/㎠.
(c)세정:SC-1(H2O/H2O2/NH4OH계 세정액, 70℃, 3분간 침지)에서 세정후, 초음파린스를 실시하고, IPA로 건조한다.
(d)두번째 수소이온 주입:주입에너지 100KeV, 주입선량 3×1016/㎠.
(e)세정:SC-1, SC-2(H2O/H2O2/HCL계 세정액, 80℃ 3분간 침지), SC-1의 순서로 세정하고, IPA로 건조한다.
(f)밀착:실온에서 실리콘 단결정 제2웨이퍼(산화막 없음)와 밀착시킨다.
(g)박리:질소분위기에서 500℃ 30분간 열처리하여 박리한다.
<마이크로 보이드 관찰>
레이저등을 광원으로 한 광산란방식의 파티클측정기를 사용하여 접합웨이퍼 표면을 측정하고, 접합웨이퍼면내의 파티클의 좌표를 얻어, 산란광의 강도가 세고 크기가 큰 휘점(파티클)으로서 검출된 것을 광학현미경으로 관찰함으로써, 결합불량부 즉 마이크로 보이드를 관찰할 수 있다. 파티클측정기에서 검출된 휘점의 크기와 광학현미경 관찰 결과에 의해 어느 정도의 상관관계를 얻을 수 있기 때문에, 파티클측정기만으로도 간단한 평가를 할 수 있다. 그래서, 측정장치로는 파티클측정기 및 광학현미경을 사용하여 웨이퍼 전면을 관찰한 결과, 어느 웨이퍼에서도 마이크로 보이드는 전혀 관찰되지 않았다.
(실시예2)
도2에 나타낸 공정에 의해 접합웨이퍼를 10개 제조하였다.
(a)제1웨이퍼 준비:지름 200㎜, 방위 <100>, 산화막 두께 400㎚인 실리콘 단결정 웨이퍼를 마련했다.
(b)첫번째 수소이온 주입:주입각도 15°, 주입에너지 100KeV, 주입선량 4×1016/㎠.
(c)두번째 수소이온 주입:주입각도 -15°, 주입에너지 100KeV, 주입선량 4×1016/㎠.
(d)세정:SC-1, SC-2, SC-1의 순서로 세정하고, IPA로 건조한다.
(e)밀착:실온에서 실리콘 단결정 제2웨이퍼(산화막 없음)와 밀착시킨다.
(f)박리:질소분위기에서 500℃ 30분간 열처리하여 박리한다.
(마이크로 보이드 관찰)
지름 약 1㎛ 크기의 마이크로 보이드의 밀도는, 평균 약 3개/지름 200㎜웨이퍼로 매우 저밀도였다.
(비교예1)
도3에 나타낸 공정에 의해 접합웨이퍼를 10개 제조했다.
(a)제1웨이퍼 준비:지름 200㎜, 방위 <100>, 산화막 두께 400㎚인 실리콘 단결정 웨이퍼를 마련했다.
(b)수소이온 주입:주입에너지 100KeV, 주입선량 8×1016/㎠으로 1회 주입했다.
(c)세정:SC-1, SC-2, SC-1의 순서로 세정하고, IPA로 건조한다.
(d)밀착:실온에서 실리콘 단결정 제2웨이퍼(산화막 없음)와 밀착시킨다.
(e)박리:질소분위기에서 500℃ 30분간 열처리하여 박리한다.
(마이크로 보이드 관찰)
지름 약 1㎛ 크기의 마이크로 보이드의 밀도는 평균 약 28개/지름 200㎜ 웨이퍼로 매우 결함이 많았다.
또한, 본 발명은, 상기 실시형태에 한정되지 않는다. 상기 실시형태는 예시이며, 본 발명의 특허청구범위에 기재된 기술적 사상과 실질적으로 동일한 구성을 갖고, 동일한 작용효과를 나타내는 것은, 어떤 것일지라도 본 발명의 기술적 범위에 포함된다.
본 발명에 의하면, 이온주입 박리법에 의해 제조한 웨이퍼로서, 상기 실리콘 단결정 웨이퍼끼리 접합한 것뿐만 아니라, SOI층을 갖는 SOI웨이퍼일 수도 있고, 실리콘 단결정 웨이퍼와 절연웨이퍼, 절연웨이퍼끼리 접합한 웨이퍼도 제공할 수 있다.

Claims (24)

  1. 삭제
  2. 적어도 제1웨이퍼의 표면으로부터 수소이온 또는 희가스 이온 중 적어도 하나를 주입함으로써 제1웨이퍼 내부에 미소기포층(주입층)을 형성하는 이온주입공정과, 상기 제1웨이퍼의 이온주입이 행해지는 표면과 제2웨이퍼 표면을 밀착시키는 밀착공정과, 상기 미소기포층에서 제1웨이퍼를 박리하는 박리공정을 포함하는 접합웨이퍼의 제조방법에 있어서, 상기 이온주입공정을 복수회로 분할하여 행하고, 상기 복수의 이온주입공정 사이에 적어도 1회의 웨이퍼 세정공정을 실시하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  3. 적어도 제1웨이퍼의 표면으로부터 수소이온 또는 희가스 이온 중 적어도 하나를 주입함으로써 제1웨이퍼 내부에 미소기포층(주입층)을 형성하는 이온주입공정과, 상기 제1웨이퍼의 이온주입이 행해지는 표면과 제2웨이퍼 표면을 밀착시키는 밀착공정과, 상기 미소기포층에서 제1웨이퍼를 박리하는 박리공정을 포함하는 접합웨이퍼의 제조방법에 있어서, 상기 이온주입공정을 복수회로 분할하여 행하고, 상기 복수의 이온주입공정에서 주입이온의 주입각도를 변화시켜 이온주입을 실시하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  4. 제 2항에 있어서, 상기 복수의 이온주입공정에서 주입이온의 주입각도를 변화시켜 이온주입을 실시하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  5. 삭제
  6. 제 2항에 있어서, 상기 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  7. 제 3항에 있어서, 상기 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  8. 제 4항에 있어서, 상기 제1웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합웨이퍼의 제조방법
  9. 제 2항 내지 제 4항 및 제 6항 내지 제 8항 중 어느 한 항에 있어서, 이온주입 전에 상기 제1웨이퍼 표면에 미리 산화막을 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  10. 제 2항 내지 제 4항 및 제 6항 내지 제 8항 중 어느 한 항에 있어서, 상기 제2웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  11. 제 9항에 있어서, 상기 제2웨이퍼로서 실리콘 단결정 웨이퍼를 사용하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  12. 제 2항 내지 제 4항 및 제 6항 내지 제 8항 중 어느 한 항에 있어서, 상기 제2웨이퍼 표면에 산화막을 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  13. 제 9항에 있어서, 상기 제2웨이퍼 표면에 산화막을 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  14. 제 10항에 있어서, 상기 제2웨이퍼 표면에 산화막을 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  15. 제 11항에 있어서, 상기 제2웨이퍼 표면에 산화막을 형성하는 것을 특징으로 하는 접합웨이퍼의 제조방법.
  16. 제 2항 내지 제 4항 및 제 6항 내지 제 8항 중 어느 한 항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  17. 제 9항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  18. 제 10항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  19. 제 11항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  20. 제 12항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  21. 제 13항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  22. 제 14항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  23. 제 15항에 기재한 제조방법에 의해 제조된 것을 특징으로 하는 접합웨이퍼.
  24. 수소이온 또는 희가스 이온 중 적어도 하나가 주입된 미소기포층(주입층)을 갖는 제1웨이퍼에, 상기 제1웨이퍼의 이온주입면에 제2웨이퍼를 밀착하고, 상기 제1웨이퍼의 미소기포층에서 박리된 접합웨이퍼로서, 이온주입면에 부착된 파티클의 이온주입의 그늘(影)이 되는 부분에 발생하는 마이크로 보이드가 존재하지 않는 것을 특징으로 하는 접합웨이퍼.
KR1020027016061A 2000-05-30 2001-05-29 접합웨이퍼의 제조방법 및 접합웨이퍼 KR100741541B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2000160499 2000-05-30
JPJP-P-2000-00160499 2000-05-30
PCT/JP2001/004499 WO2001093334A1 (fr) 2000-05-30 2001-05-29 Procede de fabrication d'une plaquette collee et cette derniere

Publications (2)

Publication Number Publication Date
KR20030004440A KR20030004440A (ko) 2003-01-14
KR100741541B1 true KR100741541B1 (ko) 2007-07-20

Family

ID=18664684

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020027016061A KR100741541B1 (ko) 2000-05-30 2001-05-29 접합웨이퍼의 제조방법 및 접합웨이퍼

Country Status (4)

Country Link
US (1) US6900113B2 (ko)
EP (1) EP1302985A1 (ko)
KR (1) KR100741541B1 (ko)
WO (1) WO2001093334A1 (ko)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4103391B2 (ja) 1999-10-14 2008-06-18 信越半導体株式会社 Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ
JP4628580B2 (ja) * 2001-04-18 2011-02-09 信越半導体株式会社 貼り合せ基板の製造方法
US7052978B2 (en) * 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
JP2005086041A (ja) * 2003-09-09 2005-03-31 Sumitomo Mitsubishi Silicon Corp 半導体ウェーハのイオン注入方法
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
JP4730581B2 (ja) * 2004-06-17 2011-07-20 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2884647B1 (fr) * 2005-04-15 2008-02-22 Soitec Silicon On Insulator Traitement de plaques de semi-conducteurs
JP2006303089A (ja) 2005-04-19 2006-11-02 Sumco Corp シリコン基板の洗浄方法
TWI270928B (en) * 2005-07-22 2007-01-11 Sino American Silicon Products Method of manufacturing composite wafer sructure
US20070023850A1 (en) * 2005-07-30 2007-02-01 Chien-Hua Chen Bonding surfaces together via plasma treatment on both surfaces with wet treatment on only one surface
US7781309B2 (en) * 2005-12-22 2010-08-24 Sumco Corporation Method for manufacturing direct bonded SOI wafer and direct bonded SOI wafer manufactured by the method
DE102006062947B3 (de) 2006-08-30 2023-05-17 Infineon Technologies Austria Ag Verfahren zur Herstellung einer Halbleitervorrichtung mit einer Feldstoppzone in einer vorbestimmten Eindringtiefe
EP1993128A3 (en) * 2007-05-17 2010-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
EP2040285A1 (en) * 2007-09-19 2009-03-25 S.O.I. TEC Silicon Method for fabricating a mixed orientation substrate
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7811901B1 (en) * 2007-12-03 2010-10-12 Silicon Genesis Corporation Method and edge region structure using co-implanted particles for layer transfer processes
US8445358B2 (en) * 2010-03-31 2013-05-21 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor substrate and method for manufacturing semiconductor device
JP5618656B2 (ja) * 2010-07-09 2014-11-05 株式会社半導体エネルギー研究所 半導体基板の作製方法
JP5802436B2 (ja) 2011-05-30 2015-10-28 信越半導体株式会社 貼り合わせウェーハの製造方法
FR2988516B1 (fr) * 2012-03-23 2014-03-07 Soitec Silicon On Insulator Procede d'implantation de fragilisation de substrats ameliore
JP5910352B2 (ja) * 2012-06-28 2016-04-27 信越半導体株式会社 貼り合わせウェーハの製造方法
US10068795B2 (en) * 2014-02-07 2018-09-04 Globalwafers Co., Ltd. Methods for preparing layered semiconductor structures
CN106463907A (zh) * 2014-03-12 2017-02-22 光电波公司 用于去除模式系列的系统和方法
KR102529986B1 (ko) 2022-12-26 2023-05-08 한국해양과학기술원 해양 치유용 머드 및 이의 제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
KR20000011625A (ko) * 1998-07-10 2000-02-25 와다 다다시 접합웨이퍼의제조방법및접합웨이퍼
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2675691B2 (ja) 1991-05-22 1997-11-12 信越半導体株式会社 半導体素子形成用基板の製造方法
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3167542B2 (ja) * 1994-09-07 2001-05-21 新日本製鐵株式会社 埋め込み絶縁膜を有する半導体の製造方法
JPH09239174A (ja) 1996-03-11 1997-09-16 Brother Ind Ltd ミシン
JPH1098005A (ja) * 1996-09-24 1998-04-14 Toshiba Corp Ｓｏｉ基板の製造方法
US6150239A (en) * 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US6274459B1 (en) * 1998-02-17 2001-08-14 Silicon Genesis Corporation Method for non mass selected ion implant profile control
JPH11307747A (ja) * 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
DE19929278A1 (de) * 1998-06-26 2000-02-17 Nissin Electric Co Ltd Verfahren zum Implantieren negativer Wasserstoffionen und Implantierungseinrichtung
JP2000082679A (ja) * 1998-07-08 2000-03-21 Canon Inc 半導体基板とその作製方法
US6566233B2 (en) * 1999-12-24 2003-05-20 Shin-Etsu Handotai Co., Ltd. Method for manufacturing bonded wafer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6027988A (en) 1997-05-28 2000-02-22 The Regents Of The University Of California Method of separating films from bulk substrates by plasma immersion ion implantation
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
KR20000011625A (ko) * 1998-07-10 2000-02-25 와다 다다시 접합웨이퍼의제조방법및접합웨이퍼
JP2000331899A (ja) * 1999-05-21 2000-11-30 Shin Etsu Handotai Co Ltd Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ

Also Published As

Publication number Publication date
WO2001093334A1 (fr) 2001-12-06
KR20030004440A (ko) 2003-01-14
US6900113B2 (en) 2005-05-31
US20030153162A1 (en) 2003-08-14
EP1302985A1 (en) 2003-04-16

Similar Documents

Publication Publication Date Title
KR100741541B1 (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
KR100562437B1 (ko) Soi웨이퍼제조방법및그방법에의해제조된soi웨이퍼
KR101035699B1 (ko) 전자 공학, 광학 또는 광전자 공학용의 2개 기판의 직접본딩 방법
KR100881682B1 (ko) 다른 웨이퍼와의 접합을 위한 반도체 웨이퍼 표면 제조
KR100583591B1 (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
KR101151458B1 (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JP3697106B2 (ja) 半導体基板の作製方法及び半導体薄膜の作製方法
TWI588914B (zh) Transparent SOI wafer manufacturing method
JP2009111381A (ja) 微細な埋め込み絶縁層を有するｓｏｉ基板
JP2002313689A (ja) 貼り合せ基板の製造方法
KR101855812B1 (ko) 접합웨이퍼의 제조방법
KR20070055382A (ko) 접합웨이퍼의 제조방법
US20110111594A1 (en) Wafer bonding method
KR20060109342A (ko) 반도체 웨이퍼의 처리방법
KR100827907B1 (ko) 실리콘 기판의 세정방법
KR20150037896A (ko) Sos 기판의 제조 방법 및 sos 기판
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3611290B2 (ja) 半導体基材の作製方法および半導体基材
JP2010092909A (ja) Ｓｏｉウェーハの製造方法
JP4016701B2 (ja) 貼り合せ基板の製造方法
KR100253583B1 (ko) 접합형 에스. 오. 아이 웨이퍼 제조방법
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法
JP7238753B2 (ja) 接合ウェーハ及びその製造方法
JPH09223781A (ja) 貼り合わせｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130621

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140626

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150618

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160617

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170616

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180628

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190627

Year of fee payment: 13