KR100796249B1 - 접합 웨이퍼의 제조방법 - Google Patents

접합 웨이퍼의 제조방법 Download PDF

Info

Publication number
KR100796249B1
KR100796249B1 KR1020017009616A KR20017009616A KR100796249B1 KR 100796249 B1 KR100796249 B1 KR 100796249B1 KR 1020017009616 A KR1020017009616 A KR 1020017009616A KR 20017009616 A KR20017009616 A KR 20017009616A KR 100796249 B1 KR100796249 B1 KR 100796249B1
Authority
KR
South Korea
Prior art keywords
wafer
ion implantation
bonded
silicon
oxide film
Prior art date
Application number
KR1020017009616A
Other languages
English (en)
Other versions
KR20010101881A (ko
Inventor
요코카와이사오
미타니키요시
Original Assignee
신에쯔 한도타이 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신에쯔 한도타이 가부시키가이샤 filed Critical 신에쯔 한도타이 가부시키가이샤
Publication of KR20010101881A publication Critical patent/KR20010101881A/ko
Application granted granted Critical
Publication of KR100796249B1 publication Critical patent/KR100796249B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

이온주입 박리법에 의해 접합 웨이퍼를 제조할 때, 이온주입공정에서 부착되는 불순물을 효과적으로 제거하여, 접합면에 보이드라고 불리는 불량의 발생이 적은 접합 웨이퍼의 제조방법이다.
이온주입공정(c)에서 부착된 입자나 유기물 등의 불순물을, 물리적인 제거방법을 이용하여 제거(d)하고, 불순물제거를 행한 제1웨이퍼(1)의 표면과 제2웨이퍼(2)의 표면을 밀착시켜 열처리(e)하여, 미소 기포층으로 제1웨이퍼를 박막형상으로 박리(f)한다.

Description

접합 웨이퍼의 제조방법{METHOD FOR MANUFACTURING BONDED WAFER}
본 발명은, 수소 또는 희가스이온을 주입한 웨이퍼를 열처리 후에 박리하여 접합 웨이퍼를 제조하는, 소위 이온주입 박리법에 관한 것이고, 특히, 접합면에 보이드(void)라고 불리는 결합불량의 발생이 적은 접합 SOI웨이퍼의 제조방법에 관한 것이다.
접합법을 이용한 접합 SOI(Silicon On Insulator)웨이퍼의 제작방법으로서, 2장의 실리콘웨이퍼를 실리콘 산화막을 개재하여 접합시키는 기술, 예컨대 일본 특허공고 평5-46086호 공보에 나타나 있는 바와 같이, 적어도 한쪽의 웨이퍼에 산화막을 형성하여, 접합면에 이물을 개재시키지 않고 서로 밀착시킨 후, 200∼1200℃의 온도로 열처리하여 결합강도를 높이는 방법이, 종래부터 알려지고 있다.
열처리를 하는 것에 의해 결합강도가 높여진 접합 웨이퍼는, 그 후의 연삭·연마처리가 가능해지기 때문에, 소자 제작측 웨이퍼를 연삭 및 연마에 의해 소망의 두께로 두께감소가공을 함으로써, 소자형성을 행하는 SOI층을 형성할 수 있다.
이렇게 하여 제작된 접합 SOI웨이퍼는, SOI층의 결정성이 뛰어나고, SOI층 바로 아래에 존재하는 매입 산화막의 신뢰성도 높다고 하는 이점은 있지만, 연삭 및 연마에 의해 박막화하고 있기 때문에, 박막화에 시간이 걸리는데다가, 재료가 낭비되게 되고, 또한 막 두께 균일성은 기껏해야 목표 막 두께 ±0.3㎛밖에 얻어지지 않았다.
한편, 근래의 반도체 디바이스의 고집적화, 고속도화에 따라, SOI층의 두께는 더욱 박막화와 막 두께 균일성의 향상이 요구되고 있고, 구체적으로는 0.1±0.01㎛ 정도의 막 두께 및 막 두께 균일성을 필요로 하고 있다.
이러한 막 두께 및 막 두께 균일성을 갖는 박막 SOI웨이퍼를 접합 웨이퍼로 실현하기 위해서는, 종래의 연삭·연마에서의 두께감소가공으로는 불가능하기 때문에, 새로운 박막화 기술로서, 일본 특허공개 평5-211128호 공보에 개시되어 있는 이온주입 박리법 또는 수소이온 박리법으로 불리는 방법(스마트컷(등록상표)법이라고도 불린다)이 개발되었다.
이 이온주입 박리법에 의한 접합 SOI웨이퍼의 제작방법은, 2장의 실리콘웨이퍼 중 적어도 한쪽에 산화막을 형성함과 동시에 한쪽의 실리콘웨이퍼의 상면에서 수소이온 또는 희가스이온을 주입하여, 상기 실리콘웨이퍼 내부에 미소 기포층(봉입층)을 형성시킨 뒤, 상기 이온주입면에 산화막을 개재하여 다른 쪽의 웨이퍼를 밀착시키고, 그 후 열처리(박리열처리)를 가하여 미소 기포층을 벽개면(박리면)으로 하여 한쪽의 웨이퍼를 박막형으로 박리하고, 또한 열처리(결합열처리)를 가하여 강고히 결합한 SOI웨이퍼로 하는 기술이다.
또한, 최근에는 수소이온을 여기하여 플라즈마 상태로 이온주입을 하여, 특별한 열처리를 가하지 않고 실온에서 박리를 행하는 SOI웨이퍼의 제조방법도 알려져 있다.
이 방법으로서는, 벽개면은 양호한 경면이며, SOI층의 균일성이 매우 높은 SOI웨이퍼가 비교적 용이하게 얻어지는데다가, 박리한 박막형의 웨이퍼를 재이용할 수 있기 때문에, 재료를 유효하게 사용할 수 있다고 하는 이점도 보유한다.
또한, 이 방법은, 산화막을 개재하지 않고 직접 실리콘웨이퍼 끼리를 결합할 수도 있고, 실리콘웨이퍼 끼리를 결합하는 경우뿐만 아니라, 실리콘웨이퍼에 이온주입하여, 석영, 탄화규소, 알루미나 등의 열팽창계수가 다른 절연성 웨이퍼와 결합하거나, 절연성 웨이퍼에 이온주입하여 다른 웨이퍼와 결합함으로써, 이들 박막을 보유하는 웨이퍼를 제작하는 경우에도 이용된다.
그런데, 상기 이온주입 박리법으로 접합 웨이퍼를 제조할 때, 이온주입공정 중에 부착된 유기물이나 입자는, 접합계면에서 보이드라고 불리는 결합불량의 원인이 된다. 따라서, 통상의 경우, 이온주입된 웨이퍼는, RCA세정이나 유기물 제거세정을 통과시킨 후에 다른 쪽의 웨이퍼와 결합된다. RCA세정이란, SC-1(NH4OH/H2O2/H2O 혼합액) 및 SC-2(HCl/H2O2 /H2O 혼합액)의 2종류의 세정액을 베이스로 한, 반도체 프로세스에 있어서의 대표적인 세정방법으로, 주로 입자, 유기물, 금속오염 등의 불순물을 제거할 수 있다.
그러나, 이온주입한 웨이퍼를 상기와 같은 종래의 세정방법을 이용하여 세정을 하여 접합 웨이퍼를 제작한 경우, 그 보이드 발생률을 반드시 만족할 수 있는 레벨로 억제하는 것은 불가능하였다. 특히, 접합 직후나 박리열처리 후에 보이드가 관찰되지 않더라도, 결합열처리나, 결합열처리 후에 박리면을 약간 연마하는 터치 폴리시라 불리는 공정을 거친 후에 비로소 관찰되는 바와 같은 작은 사이즈의 보이드(1㎜ 이하)의 발생도 있어, 그 저감이 요청되고 있었다.
본 발명자 등은, 상기와 같은 통상의 세정공정을 거쳐서도 발생하는 보이드에 관해서 상세히 조사한 결과, 그 원인은, 이온주입공정에서 부착된 입자나 유기물 등의 불순물이 종래의 화학적 세정으로서는 깨끗이 제거되지 않고 잔류하거나, 이온주입에 의해 웨이퍼 표면이 면거침을 발생하거나 하는 경우에 발생하기 쉬운 것이 분명해졌다. 그래서, 이러한 잔류 입자 등의 불순물이나 면거침을 제거하기 위해서, 물리적인 제거방법을 이용하는 것을 발상하여 본 발명을 완성시킨 것이다.
불순물을 물리적으로 제거하는 구체적인 방법으로서는, 예컨대 CMP를 이용할 수 있다. 이 CMP의 연마에 의해, 이온주입한 표면에 존재하는 화학적 세정에서는 제거할 수 없는 입자나 유기물 등의 불순물을 물리적으로 제거함과 동시에, 이온주입공정에서 발생한 면거침을 개선할 수 있으므로, 보이드의 발생원인을 제거할 수 있다.
여기서, 본 발명에 있어서의「CMP」에 대해서 정의한다.
근래의 디바이스프로세스기술 중에서 중요시되고 있는 것의 하나로 CMP(Chemical and Mechanical Polishing : 화학적 기계연마)라고 불리는 기술이 있다. 광의의 의미에서의 CMP 기술이란, 특별히 새로운 기술이 아니라, 일반적인 화학적 기계연마로서 옛날부터 실리콘웨이퍼의 경면연마에 이용하고 있었던 것이다. 한편, 근래 주목되고 있는 협의의 의미에서의 CMP란, 디바이스프로세스에 있어서의 평탄화 기술의 일종이며, 대표적으로는 산화막 등의 층간 절연막이나, 배선 등의 메탈막을 평탄화하는, 물리적 평탄화방법을 주체로 한 기술이다. 본 발명에 있어서 단지 CMP라 기재하는 경우에는, 협의의 의미에서의 CMP를 나타내는 것으로 한다.
도 1은 본 발명에 관한 접합 SOI웨이퍼의 제조방법의 일례를 가리키는 플로우챠트로, (A)는 이온주입을 행하지 않는 베이스웨이퍼측에만 산화막을 형성하여 행하는 방법, (B)은 본드웨이퍼에 산화막을 형성하고 나서 이온주입을 행하는 방법이다.
본 발명을 보다 상세히 서술하기 위해서, 실리콘웨이퍼 끼리를 접합시켜 SOI웨이퍼를 제작하는 예에 관해서, 도 1의 (A), (B)를 참조하면서 설명하지만, 본 발명은 이들에 한정되는 것이 아니다.
공정 (a)에서는, 2장의 실리콘웨이퍼(1, 2)를 준비하는 것이고, 양 웨이퍼 모두 적어도 결합해야 할 면이 경면연마되어 있는 단결정 실리콘웨이퍼이다. 또한, 1은 본드웨이퍼(제1웨이퍼), 2는 베이스웨이퍼(제2웨이퍼)이다.
공정 (b)는, 2장의 실리콘웨이퍼(1, 2)의 어느 한쪽에 산화막(3)을 형성하는 공정이다. 이 산화막은 SOI웨이퍼의 매입 산화막이 되므로, 그 두께는 용도에 따라서 설정된다.
공정 (c)는, SOI층이 되는 본드웨이퍼(1)에 이온주입을 하는 공정이다. 본드웨이퍼(1)의 한쪽의 면(베이스웨이퍼(2)와 결합되는 면)의 상면으로부터 수소이온 또는 희가스이온 중 적어도 한쪽, 여기서는 수소이온을 주입하여, 이온의 평균진입 깊이에 있어서 표면에 평행한 미소 기포층(봉입층)(4)을 형성시키는 것으로, 이 주입시의 웨이퍼 온도는 450℃ 이하가 바람직하고, 특히 200℃ 이하가 보다 바람직하다. 주입에너지는, 제작하는 SOI웨이퍼의 SOI층의 목표두께에 의해 적절히 결정된다. 또한, 표면에 산화막이 형성되어 있지 않은 베어(bare)실리콘에 주입하는 경우에는 채널링효과를 방지하기 위해서, 본드웨이퍼(1)의 결정축에 대하여 비평행하게 되도록, 약간 기울인 주입각으로 주입하는 것이 바람직하다.
공정 (c)의 후, 종래는 세정공정(화학적 세정방법)을 거치고 나서 양 웨이퍼(1, 2)를 접합시키지만, 본 발명에 있어서는 접합 전의 표면처리로서, 이온주입을 한 본드웨이퍼(1) 표면에 부착되어 있는 불순물을 제거하는 불순물제거처리(d)를 행한다. 이 불순물제거처리(d)로서 물리적인 방법을 이용한다. 구체적으로는 물리적 제거와 화학적 제거의 양자를 갖춘 통상의 화학적 기계연마나 물리적 제거가 주체인 CMP, 혹은 브러시세정 등이 있고, 종래의 화학적 세정방법과 조합시켜 이용하는 것도 가능하다. 또한, 물리적 제거의 뒤, 화학적 세정을 하는 경우에는, 물리적 제거공정에 의한 불순물제거효과에 의해 화학적 세정의 약액농도를 통상보다 낮게 하더라도 충분한 세정효과가 얻어지기 때문에, 화학적 세정에 의한 웨이퍼 표면의 면거침이 저감되고, 또한 세정액 제작에 필요한 코스트를 삭감할 수도 있다.
일반적인 CMP에서는, 연마크로스로서 예컨대 경질 발포폴리우레탄 등이 이용되고, 연마슬러리로서는, 퓸드실리카에 수산화칼륨이나 암모니아 등의 알칼리를 첨가한 것이 이용된다. 브러시세정이란, 순수 또는 알칼리수용액을 흘리면서 웨이퍼 표면을 브러시(재질은, 예컨대 폴리비닐알콜 등)로 문질러 세정하는 방법이다.
이러한 웨이퍼 표면에 부착된 입자 등을 물리적으로 제거하는 방법은, 그 표면이 실리콘 표면(도 1의 (A)의 플로우)이거나, 산화막 표면(도 1의 (B)의 플로우)인가를 막론하고 적용할 수가 있어, 매우 효과적으로 보이드 발생원을 제거할 수 있다. 특히 CMP는, 웨이퍼 표면의 입자 등의 오염물과 함께 베이스의 실리콘이나 산화막 등도 물리적으로 제거하기 때문에 이온주입공정에서 발생한 면거침도 개선할 수 있다.
다음에, 공정 (e)는, 이온주입한 웨이퍼 표면을 CMP 등의 물리적 처리로 불순물제거처리(d)한 후, 다른 쪽의 웨이퍼(2)(베이스웨이퍼)를 겹쳐서 밀착시키는 공정이며, 상온의 청정한 분위기하에서 2장의 웨이퍼의 표면 끼리를 접촉시키는 것에 의해, 접착제 등을 이용하지 않고 웨이퍼끼리가 접착된다. 이 때, 도 1의 (B)의 플로우에 있어서의 다른 쪽의 웨이퍼(2)(베이스웨이퍼)에는, 필요에 따라서 표면에 산화막을 형성해 두는 것도 가능하다.
공정 (f)는, 이온주입에 의해 형성된 봉입층을 경계로 하여 박리함으로써, 박리웨이퍼(5)와 SOI웨이퍼(6)(SOI층(7) + 매입 산화막(3’) + 베이스웨이퍼(2))로 분리하는 박리 열처리공정이며, 불활성가스 분위기 또는 산화성가스 분위기하에서 400∼600℃ 정도의 온도로 열처리를 가하면, 결정의 재배열과 기포의 응집에 의하여 박리웨이퍼(5)와 SOI웨이퍼(6)로 분리되는 동시에, 실온에서의 밀착면도 어느 정도는 강고하게 결합이 이루어진다. 또한, 도 1의 (A), (B)의 플로우에 있어서의 박리웨이퍼(5, 5’)는, 필요에 따라서 표면의 산화막을 제거하여, 박리면을 연마하는 재생처리를 하면, 재이용이 가능하다.
SOI웨이퍼(6)를 디바이스제작공정에서 사용하기 위해서는, 공정 (f)의 박리열처리에 의한 결합력으로서는 충분하지 않으므로, 공정 (g)의 결합열처리로서 고온의 열처리를 하여, 결합강도를 충분히 높인다. 이 열처리는, 예컨대 불활성가스 분위기 또는 산화성가스 분위기하, 1000℃∼1200℃에서 30분∼5시간정도의 범위로 행할 수 있다. 또한, 램프가열장치와 같은 급속 가열·급속 냉각장치를 이용하면, 1000℃∼1350℃의 온도에서 1∼300초 정도의 단시간에 충분한 결합강도가 얻어진다.
또한, 공정 (g)의 결합열처리로서 공정 (f)의 박리열처리를 겸하여 행하는 경우에는 공정 (f)를 생략할 수도 있다.
그리고, 공정 (h)는, SOI층의 표면인 벽개면(박리면)에 존재하는 손상층 및 표면거침을 제거하는 경면연마공정이다. 이 공정으로서는, 터치폴리시라고 불리는 연마값이 매우 적은 연마를 하거나, 터치폴리시 후에 수소를 함유하는 환원성 분위기에서의 열처리를 가하거나 하는 것도 가능하지만, 터치폴리시를 행하지 않고서 수소를 함유하는 환원성 분위기에서 열처리만을 행하더라도, 마찬가지로 손상층 및 표면거침을 제거할 수 있는데다가, 공정 (g)의 결합열처리를 겸하는 것도 가능하므로 한층 효율적이다.
이상의 공정에 의해, 보이드의 발생이 지극히 적거나, 또는 전혀 보이드가 발생하지 않는 접합 SOI웨이퍼를 제작할 수가 있다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니다. 예컨대, 상기 실시형태에서는 이온주입 박리법에 의해 2장의 실리콘웨이퍼를 산화막을 개재하여 결합시켜 SOI웨이퍼를 제작하는 공정에 관해서 설명했지만, 본 발명은, 다른 접합 웨이퍼의 제작방법, 즉 이온주입 후, 산화막을 개재시키지 않고 직접 실리콘웨이퍼 끼리를 결합시켜 접합하는 경우뿐만 아니라, 실리콘웨이퍼에 이온주입하여, 이것과 SiO2, SiC, Al2O3 등의 절연성 웨이퍼를 직접 결합하여 SOI웨이퍼를 제작하는 경우에도 적용할 수 있다.
또한, 상기 실시형태에서는 수소이온 박리법에 있어서 열처리를 실시하여 박리하는 경우에 관해서 설명했지만, 본 발명은 수소이온을 여기하여 플라즈마 상태로 이온주입을 행하고, 특별한 열처리를 하지 않고 실온에서 박리를 하는 수소이온주입 박리법에도 적용할 수 있다.
(실시예)
이하의 각 조건으로 SOI웨이퍼를 제작하고, 보이드의 발생상황을 비교하였다.




(비교예, 실시예)
실시예 1 실시예 2 비교예 1
사용 웨이퍼 직경 200㎜, 두께 725㎛, 결정축 방위<100>, 도전형 p형, 저항율 10∼20Ω·㎝의 한쪽의 표면이 경면연마된 단결정 실리콘웨이퍼 각 40매(본드, 베이스 각 20매씩)
제작플로우 도 1의 (A) 도 1의 (B) 도 1의 (B)
공정(b)의 산화막 두께 400㎚ 400㎚ 400㎚
공정(c) H+이온주입조건 40keV 8×1016atoms/㎠ 80keV 8×1016atoms/㎠ 80keV 8×1016atoms/㎠
본드웨이퍼 표면처리 조건 CMP 연마량 100㎚ CMP 연마량 100㎚ 유기물 제거세정 + SC-1+SC-2
박리열처리 질소가스 분위기하 500℃, 30분
결합열처리 질소가스 분위기하 1100℃, 2시간
터치폴리시 연마량 100㎚
보이드 관찰결과 0개/웨이퍼 : 17매 1개/웨이퍼 : 2매 2개/웨이퍼 : 1매 0개/웨이퍼 : 16매 1개/웨이퍼 : 3매 2개/웨이퍼 : 1매 0개/웨이퍼 : 10매 1개/웨이퍼 : 6매 2개/웨이퍼 : 3매 3개/웨이퍼 : 1매
보이드 프리율 85% 80% 50%
<CMP>
장치: 아푸라이드 마테리알사 제품 MIRRA
<보이드 관찰>
장치: Irvine사 제품 Bright light 200
관찰사이즈: 1㎜φ까지의 보이드
또한, 여기서 관찰한 보이드란, 터치폴리시 후에 결합면이 노출되어 있는 부분을 말하고, 크기1㎜φ을 넘는 보이드는 어떤 웨이퍼에도 존재하지 않았다.
이상 설명한 바와 같이, 본 발명은, 이온주입 박리법에 의해 접합 웨이퍼를 제작함에 있어서, 이온주입 후, 상기 웨이퍼 표면에 부착된 불순물을 물리적으로 제거하기 때문에, 통상 행하여지고 있는 RCA세정이나 유기물 제거세정으로도 제거할 수 없는 유기물 및 입자를 완전히 제거할 수 있는 동시에, 이온주입공정에서 발생한 면거침을 연마에 의해 개선할 수 있다.
또, 물리적제거(CMP) 후의 화학세정에서는, 약액농도를 낮게 할 수 있으므로 종래법 보다도 면거침을 작게 억제할 수 있다.
따라서, 보이드 불량의 원인을 완전히 제거할 수 있기 때문에, 원료에 대한 제품수율을 향상시킬 수 있다.

Claims (4)

  1. 제1웨이퍼(1)의 표면으로부터 수소이온 또는 희가스이온 중 어느 하나 또는 둘다를 주입하여 상기 제1웨이퍼 내부에 미소 기포층(주입층)을 형성하는 공정(c)과, 상기 이온을 주입한 제1웨이퍼 표면에 부착되어 있는 불순물을 물리적으로 제거하는 공정으로서, 물리적 제거가 주체인 CMP 또는 브러시 세정을 행하는 불순물 제거공정(d)과, 상기 불순물 제거공정을 행한 제1웨이퍼의 표면에 화학적 세정을 행한 후에 제2웨이퍼(2)의 표면과 밀착시킨 상태로 열처리를 가함으로써, 상기 미소 기포층에서 제1웨이퍼를 박막형상으로 박리하는 공정(f)을 보유하는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  2. 삭제
  3. 제1항에 있어서, 상기 제1웨이퍼는 실리콘웨이퍼이고, 상기 실리콘웨이퍼에 이온주입을 하기 전에, 실리콘웨이퍼의 표면에 미리 실리콘 산화막(3)을 형성해 두는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
  4. 제1항에 있어서, 상기 제2웨이퍼는 실리콘웨이퍼이고, 상기 실리콘웨이퍼에 있어서의 상기 제1웨이퍼와의 밀착전에, 미리 실리콘 산화막(3)을 형성해 두는 것을 특징으로 하는 접합 웨이퍼의 제조방법.
KR1020017009616A 1999-12-24 2000-12-18 접합 웨이퍼의 제조방법 KR100796249B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP36840099 1999-12-24
JPJP-P-1999-00368400 1999-12-24

Publications (2)

Publication Number Publication Date
KR20010101881A KR20010101881A (ko) 2001-11-15
KR100796249B1 true KR100796249B1 (ko) 2008-01-21

Family

ID=18491724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020017009616A KR100796249B1 (ko) 1999-12-24 2000-12-18 접합 웨이퍼의 제조방법

Country Status (5)

Country Link
US (1) US6566233B2 (ko)
EP (1) EP1187216B1 (ko)
KR (1) KR100796249B1 (ko)
TW (1) TW511141B (ko)
WO (1) WO2001048825A1 (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6900113B2 (en) * 2000-05-30 2005-05-31 Shin-Etsu Handotai Co., Ltd. Method for producing bonded wafer and bonded wafer
US7501303B2 (en) * 2001-11-05 2009-03-10 The Trustees Of Boston University Reflective layer buried in silicon and method of fabrication
CN100403543C (zh) * 2001-12-04 2008-07-16 信越半导体株式会社 贴合晶片及贴合晶片的制造方法
FR2835097B1 (fr) * 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
EP1366860B1 (en) * 2002-05-28 2005-03-23 Asia Pacific Microsystem, Inc. Non-destructive method for measuring the thickness of a bonded wafer
KR100511656B1 (ko) * 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
JP4407127B2 (ja) * 2003-01-10 2010-02-03 信越半導体株式会社 Ｓｏｉウエーハの製造方法
JP2004247610A (ja) * 2003-02-14 2004-09-02 Canon Inc 基板の製造方法
FR2854493B1 (fr) * 2003-04-29 2005-08-19 Soitec Silicon On Insulator Traitement par brossage d'une plaquette semiconductrice avant collage
EP1482548B1 (en) * 2003-05-26 2016-04-13 Soitec A method of manufacturing a wafer
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
TW200733244A (en) * 2005-10-06 2007-09-01 Nxp Bv Semiconductor device
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
US7601271B2 (en) 2005-11-28 2009-10-13 S.O.I.Tec Silicon On Insulator Technologies Process and equipment for bonding by molecular adhesion
US7456080B2 (en) * 2005-12-19 2008-11-25 Corning Incorporated Semiconductor on glass insulator made using improved ion implantation process
KR20080086899A (ko) * 2005-12-27 2008-09-26 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
EP1981065B1 (en) * 2005-12-27 2014-12-03 Shin-Etsu Chemical Company, Ltd. Process for producing soi wafer
JP5315596B2 (ja) * 2006-07-24 2013-10-16 株式会社Ｓｕｍｃｏ 貼合せｓｏｉウェーハの製造方法
US7981754B2 (en) * 2006-09-07 2011-07-19 Renesas Electronics Corporation Manufacturing method of bonded SOI substrate and manufacturing method of semiconductor device
JP2008153411A (ja) * 2006-12-18 2008-07-03 Shin Etsu Chem Co Ltd Ｓｏｉ基板の製造方法
JP4820801B2 (ja) 2006-12-26 2011-11-24 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
FR2914494A1 (fr) * 2007-03-28 2008-10-03 Soitec Silicon On Insulator Procede de report d'une couche mince de materiau
EP2040285A1 (en) * 2007-09-19 2009-03-25 S.O.I. TEC Silicon Method for fabricating a mixed orientation substrate
US8101501B2 (en) * 2007-10-10 2012-01-24 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
US7696058B2 (en) * 2007-10-31 2010-04-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US7858495B2 (en) * 2008-02-04 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
KR20090101119A (ko) * 2008-03-21 2009-09-24 신에쓰 가가꾸 고교 가부시끼가이샤 Ｓｏｉ 웨이퍼의 제조 방법
JP5386856B2 (ja) * 2008-06-03 2014-01-15 株式会社Ｓｕｍｃｏ 貼り合わせウェーハの製造方法
JP5470839B2 (ja) * 2008-12-25 2014-04-16 株式会社Ｓｕｍｃｏ 貼り合わせシリコンウェーハの製造方法
JP2010251407A (ja) * 2009-04-13 2010-11-04 Elpida Memory Inc 半導体装置およびその製造方法
US8314018B2 (en) * 2009-10-15 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
FR2953640B1 (fr) 2009-12-04 2012-02-10 S O I Tec Silicon On Insulator Tech Procede de fabrication d'une structure de type semi-conducteur sur isolant, a pertes electriques diminuees et structure correspondante
US20110207306A1 (en) * 2010-02-22 2011-08-25 Sarko Cherekdjian Semiconductor structure made using improved ion implantation process
JP5688709B2 (ja) 2010-09-24 2015-03-25 国立大学法人東京農工大学 薄膜半導体基板の製造方法
US8558195B2 (en) 2010-11-19 2013-10-15 Corning Incorporated Semiconductor structure made using improved pseudo-simultaneous multiple ion implantation process
US8196546B1 (en) 2010-11-19 2012-06-12 Corning Incorporated Semiconductor structure made using improved multiple ion implantation process
US8008175B1 (en) 2010-11-19 2011-08-30 Coring Incorporated Semiconductor structure made using improved simultaneous multiple ion implantation process
CN102130038A (zh) * 2010-12-27 2011-07-20 上海新傲科技股份有限公司 采用离子注入制备绝缘体上硅材料的方法
CN102130039B (zh) * 2010-12-27 2013-04-10 上海新傲科技股份有限公司 采用吸杂工艺制备带有绝缘埋层的半导体衬底的方法
US9299556B2 (en) 2010-12-27 2016-03-29 Shanghai Simgui Technology Co. Ltd. Method for preparing semiconductor substrate with insulating buried layer gettering process
JP6607207B2 (ja) * 2017-01-25 2019-11-20 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
CN109671612B (zh) * 2018-11-15 2020-07-03 中国科学院上海微系统与信息技术研究所 一种氧化镓半导体结构及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189474A (ja) * 1996-12-09 1998-07-21 Commiss Energ Atom お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6050970A (ja) 1983-08-31 1985-03-22 Toshiba Corp 半導体圧力変換器
JP2653282B2 (ja) 1991-08-09 1997-09-17 日産自動車株式会社 車両用道路情報表示装置
FR2681472B1 (fr) * 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JPH09213916A (ja) * 1996-02-06 1997-08-15 Nippon Telegr & Teleph Corp <Ntt> Ｓｏｉ基板の製造方法
US6251754B1 (en) * 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US5985742A (en) * 1997-05-12 1999-11-16 Silicon Genesis Corporation Controlled cleavage process and device for patterned films
JPH11121310A (ja) * 1997-10-09 1999-04-30 Denso Corp 半導体基板の製造方法
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) * 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
US6503321B2 (en) * 1998-02-17 2003-01-07 The Trustees Of Columbia University In The City Of New York Slicing of single-crystal films using ion implantation
JP3452123B2 (ja) * 1998-04-22 2003-09-29 三菱住友シリコン株式会社 Ｓｏｉ基板の製造方法
US6323108B1 (en) * 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10189474A (ja) * 1996-12-09 1998-07-21 Commiss Energ Atom お互いに接触している１つの構造体を構成する少なくとも２つの構成材料をイオン注入により分離するためのプロセス

Also Published As

Publication number Publication date
WO2001048825A1 (fr) 2001-07-05
EP1187216A4 (en) 2008-09-24
TW511141B (en) 2002-11-21
US20030040163A1 (en) 2003-02-27
EP1187216B1 (en) 2018-04-04
EP1187216A1 (en) 2002-03-13
US6566233B2 (en) 2003-05-20
KR20010101881A (ko) 2001-11-15

Similar Documents

Publication Publication Date Title
KR100796249B1 (ko) 접합 웨이퍼의 제조방법
US6312797B1 (en) Method for manufacturing bonded wafer and bonded wafer
JP5571227B2 (ja) 室温共有結合方法
JP4846915B2 (ja) 貼り合わせウェーハの製造方法
EP1189266B1 (en) Production method for silicon wafer and soi wafer, and soi wafer
KR100733113B1 (ko) 박리 웨이퍼의 재생처리방법
US7790565B2 (en) Semiconductor on glass insulator made using improved thinning process
US6900113B2 (en) Method for producing bonded wafer and bonded wafer
US20090061593A1 (en) Semiconductor Wafer Re-Use in an Exfoliation Process Using Heat Treatment
US20110195560A1 (en) Method of producing a silicon-on-sapphire type heterostructure
KR100327840B1 (ko) Ｓｏｉ기판의 재생방법 및 재생기판
KR20070116224A (ko) 접합 웨이퍼의 제조방법 및 접합 웨이퍼
JPH11297583A (ja) 剥離ウエーハを再利用する方法および再利用に供されるシリコンウエーハ
KR100733112B1 (ko) 접합웨이퍼의 제조방법
US20080057678A1 (en) Semiconductor on glass insulator made using improved hydrogen reduction process
KR20070055382A (ko) 접합웨이퍼의 제조방법
JPH11288858A (ja) Ｓｏｉ基板の再生方法及び再生基板
JP4016701B2 (ja) 貼り合せ基板の製造方法
JP2004128389A (ja) 貼り合わせｓｏｉウエーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151217

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 13