JPH11288858A

JPH11288858A - Ｓｏｉ基板の再生方法及び再生基板

Info

Publication number: JPH11288858A
Application number: JP2259799A
Authority: JP
Inventors: Takao Yonehara; 隆夫米原; Masataka Ito; 正孝伊藤
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1998-01-30
Filing date: 1999-01-29
Publication date: 1999-10-19

Abstract

(57)【要約】【課題】ＳＯＩ基板を再生する方法及び、再生工程に
おける基板厚さの減少量を低減すること及び基板厚さの
面内分布の発生を抑制し、絶縁層が除去されたシリコン
基板の平坦化方法を提供することを課題とする。【解決手段】ＳＯＩ基板の再生方法であって、半導体
基板上に絶縁層を介して単結晶半導体層を有するＳＯＩ
（Semiconductor On Insulator）基板を準備する工程、
前記単結晶半導体層を除去する第１の除去工程、及び前
記絶縁層を選択的に除去する第２の除去工程を有するこ
とを特徴とする。また半導体基板上に絶縁層を介して単
結晶半導体層を有するＳＯＩ基板を用意する工程、前記
単結晶半導体層をエッチングあるいは研磨により除去す
る第１の除去工程、及び前記絶縁層をエッチングにより
選択的に除去する第２の除去工程を有することを特徴と
する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体基板及びそ
の作製方法に関する。詳しくは、電子デバイス、集積回
路等を製作するのに用いられる基板およびその作製方法
に関する。更に詳しくは、絶縁層上に単結晶半導体層を
有する基板を加工再生して製造される再度利用可能な再
生基板及びその再生方法に関する。

【０００２】

【従来の技術】半導体製造工程においては、各工程での
膜厚モニター用、あるいはパーティクルモニター用とし
てのテストウエハや、加熱装置内におけるダミーウエハ
が多数使用されている。また、製造工程途中、あるいは
最終検査段階で不具合の生じるウエハも多い。

【０００３】従って、限りある地球の資源を有効に活用
するため、また、経済的な半導体製造システムを構築す
るため、バルクウエハの再生・再利用は広く行なわれて
いる。

【０００４】具体的な再生プロセスはバルク、ウエハ表
面に形成されたＬＳＩ用のポリシリコン膜や絶縁膜やア
ルミニウム膜をエッチング若しくはラッピング（研削）
により除去するというものである。ラッピングは、エッ
チングだけでは除去しきれないような硬質または複雑
（多層）な膜の除去に適用されている。

【０００５】このように、プロセスウエハー、テストウ
エハー、ダミーウエハー等に用いられたシリコンのバル
クウエハの再生は、従来からなされており、特開平９−
２３７７７１号公報や特開平７−１２２５３２号公報記
載のような再生方法が報告されている。

【０００６】一方で、シリコンのバルクウエハに種々の
工程を施して形成される、絶縁層上に単結晶半導体層を
有する基板（以下、「ＳＯＩ基板」という。）の再生
は、行われていなかった。

【０００７】すなわち、ＳＯＩ基板が完成した後に、膜
厚均一性、積層欠陥密度、パーティクル等に関して所望
の規定を満たしておらず不良品となった場合には、廃棄
あるいは放置処分となっていた。

【０００８】しかし、ＳＯＩ基板を作製するに際して、
より一層のコストダウンを図るという観点からは、上記
不良品となったＳＯＩ基板をも再生し、再度ＳＯＩ基板
の作製に、あるいは他の半導体基板用のウエハとして使
用することが好ましく、その再生方法の確立が望まれて
いた。

【０００９】なお、ＳＯＩ基板の形成、すなわち、絶縁
物上の単結晶Ｓｉ半導体層の形成は、シリコンオン
インシュレーター（ＳＯＩ）技術として広く知られ、通
常のＳｉ集積回路を作製するバルクＳｉ基板では到達し
えない数々の優位点をＳＯＩ技術を利用したデバイスが
有することから多くの研究が成されてきた。ＳＯＩ技術
を利用することで、（１）誘電体分離が容易で高集積化
が可能、（２）対放射線耐性に優れている、（３）浮遊
容量が低減され高速化が可能、（４）ウエル工程が省略
できる、（５）ラッチアップを防止できる、（６）薄膜
化による完全空乏型電界効果トランジスタが可能、等の
優位点が得られるからである。これらは例えば、Specia
l Issue:"Single-crystal silicon on non-single-crys
tal insulators";edited by G.W.Cullen.Journal of Cr
ystal Growth, volume 63, no 3,pp429-590(1983)の文
献に詳しい。

【００１０】ＳＯＩ構造の形成方法としては、主として
酸素イオン注入法および貼合わせ法がある。

【００１１】酸素イオン注入法は、K.Izumiによって始
めて報告されたＳＩＭＯＸと呼ばれる方法である。Ｓｉ
ウエハに酸素イオンを１０¹⁷〜１０¹⁸／ｃｍ² 程度注入
したのち、アルゴン・酸素雰囲気中で１３２０度程度の
高温でアニールする。その結果、イオン注入の投影飛程
（Ｒｐ）に相当する深さを中心に注入された酸素イオン
がＳｉと結合して酸化Ｓｉ層が形成される。その際、酸
化Ｓｉ層の上部の酸素イオン注入によりアモルファス化
したＳｉ層も再結晶化して、単結晶Ｓｉ層となる。こう
して、ＳＯＩ基板が作製される。

【００１２】また、貼合わせ法の１つとして、本発明の
発明者の１人である米原隆夫らにより、特許第２６０８
３５１号公報や米国特許第５３７１０３７号公報にて開
示されている半導体基板の作製方法がある。当該方法
は、多孔質単結晶半導体層（分離層）と非多孔質単結晶
半導体層とを有する第１の部材を用意する工程、前記第
１の部材と第２の部材とを絶縁層を介して、且つ前記非
多孔質単結晶半導体層が内側に位置する多層構造体が得
られるように貼り合わせる工程、及び前記多層構造体か
ら前記多孔質単結晶半導体層を除去する工程、とを有す
ることを特徴とする方法によりＳＯＩ基板を作製すると
いうものである。

【００１３】さらに、別の方法として、特開平５−２１
１１２８号公報に開示されている方法がある。この公報
に開示されているのは、第１の基板であるシリコン基板
中にイオン注入によりマイクロバブル層（分離層）を作
り、第２の基板に貼り合わせた後、該バブル層に熱処理
による結晶再配列と気泡の凝集とを生じさせて、シリコ
ン基板の最表面側の領域（この公報では「薄い半導体材
料フィルム」と呼ばれている）を、マイクロバブル層を
境にして剥がし、ＳＯＩ基板を作製する方法である。

【００１４】本公報の前記イオン注入は、希ガスないし
は水素イオンを打ち込むことにより行われる。

【００１５】また、貼り合わせ法によりＳＯＩ基板を作
製する場合、ＳＯＩ構造形成後は、前記分離層を有する
第１の基板が不要になるが、かかる不要となった基板を
再利用すべく、本発明者の１人である米原らは、該分離
された第１の基板を再利用可能な半導体基板の製造方法
を特開平７−３０２８８９号公報に記載の方法を提案し
ている。

【００１６】当該公報に開示された方法の１例を以下
に、図１０を用いて説明する。第１のＳｉ基板１００１
の表面層を多孔質化して多孔質層１００２を形成したの
ち、その上に単結晶Ｓｉ層１００３を形成し、この単結
晶Ｓｉ層と第１のＳｉ基体とは別の第２のＳｉ基板１０
０４の主面とを絶縁層１００５を介して貼り合わせる
（図１０（Ａ））。この後、多孔質層で貼り合わせたウ
エハを分割し（図１０（Ｂ））、第２のＳｉ基体側の表
面に露出した多孔質Ｓｉ層を選択的に除去することによ
り、ＳＯＩ基板を形成する（図１０（Ｃ））。第１のＳ
ｉ基板１００１は、残留した多孔質層を除去して再利用
することができる。

【００１７】当該方法により、分離された第１のＳｉ基
板を再利用可能であるが、第２のＳｉ基板上に形成され
たＳＯＩ構造に何等かの不具合あるいは、膜厚分布やパ
ーティクル等に関する基準値を満足しないものが生じた
場合には、やはり第２の基板、すなわちＳＯＩ基板の再
生方法の確立が必要となる。そして、第１のＳｉ基板と
ともに第２のＳｉ基板の再生が可能となれば、より一層
のコストダウンを図れるＳＯＩ基板の製造プロセスが構
築できる。また、ここ数年においては、ＳＯＩ構造がＭ
ＯＳＦＥＴの高速化、低消費電力化を実現する基板とし
て多くの報告がなされている（IEEE SOI conference 19
94）。

【００１８】また、ＳＯＩ構造を用いると素子の下部に
絶縁層があるので、バルクＳｉウエハ上に素子を形成す
る場合と比べて、素子分離プロセスが単純化できる結
果、デバイスプロセス工程が短縮される。すなわち、高
性能化と合わせて、バルクＳｉ上のＭＯＳＦＥＴを備え
たＩＣに比べて、ウエハコスト、プロセスコストのトー
タルでの低価格化が期待されている。

【００１９】上記の点から、ＳＯＩ基板の需要は今後ま
すます多くなることが予想されるため、それに伴いＳＯ
Ｉ基板の再生方法は非常に重要なものとなってくる。

【００２０】

【発明が解決しようとする課題】そこで、本発明は、Ｓ
ＯＩ基板を再生する方法を提供することを目的とする。
本発明の別の目的は、再生工程における基板厚さの減少
量を低減すること及び基板厚さの面内分布の発生を抑制
することにある。さらに、本発明の別の目的は、絶縁層
が除去されたシリコン基板の平坦化方法を提供すること
にある。

【００２１】

【課題を解決するための手段】本発明の第１の態様は、
半導体基板上に絶縁層を介して単結晶半導体層を有する
ＳＯＩ（Semiconductor On Insulator）基板を用意する
工程、前記単結晶半導体層を除去する第１の除去工程、
及び前記絶縁層を選択的に除去する第２の除去工程を有
することを特徴とするＳＯＩ基板の再生方法である。

【００２２】本発明の第２の態様は、半導体基板上に絶
縁層を介して単結晶半導体層を有するＳＯＩ基板を用意
する工程、前記単結晶半導体層をエッチングあるいは研
磨により除去する第１の除去工程、及び前記絶縁層をエ
ッチングにより選択的に除去する第２の除去工程を有す
ることを特徴とするＳＯＩ基板の再生方法である。

【００２３】本発明の第３の態様は、前記第１の除去工
程前に、前記単結晶半導体層を酸化する工程を含むＳＯ
Ｉ基板の再生方法である。

【００２４】本発明の第４の態様は、前記第２の除去工
程後に露呈した前記半導体基板を水素を含む還元性雰囲
気中で熱処理する工程を含むＳＯＩ基板の再生方法であ
る。

【００２５】本発明の第５の態様は、前記第２の除去工
程後に露呈した前記半導体基板表面を化学的機械的研磨
する工程を含むＳＯＩ基板の再生方法である。

【００２６】本発明の第６の態様は、前記ＳＯＩ基板
が、貼り合わせ法により作製されているＳＯＩ基板の再
生方法である。

【００２７】本発明の第７の態様は、前記ＳＯＩ基板が
貼り合わせ法により作製されたＳＯＩ基板であって、前
記半導体基板と前記絶縁層の界面が貼り合わせ面である
ＳＯＩ基板の再生方法である。

【００２８】本発明によれば、ＳＯＩ基板を再生し、再
度半導体製造工程において使用することが可能である。

【００２９】また、ＳＯＩ基板の基板厚さの減少量を極
めて小さくして、ＳＯＩ基板を再生することができるの
で、基板厚さに制限のある用途にも再生された半導体基
板の利用が可能であり、また、繰り返し再生を行なうこ
ともできるので、産業上の観点と資源節約・地球環境保
護の観点から本発明の利用価値は極めて大きい。

【００３０】また、本発明によれば、ＳＯＩ基板からバ
ルクウエハ並みの表面平坦性を有する半導体基板を作製
することができるので、テストウエハ、ダミーウエハと
してはもちろん、再度ＳＯＩ基板の作製のためのウエハ
として使用することができる。

【００３１】

【発明の実施の形態】本発明による実施形態について、
図面を参照しつつ詳細に説明する。

【００３２】本発明にいう、ＳＯＩ基板の再生方法につ
いて詳述する。なお、ＳＯＩ基板とは、一般に絶縁層上
に単結晶シリコン層を有する基板をいい、以下に説明す
る場合は主としてこのＳＯＩ基板について説明するが、
本発明においては、前記単結晶シリコン層に限ることな
く、絶縁層上に単結晶半導体層を有する基板を含めて、
「ＳＯＩ（Semiconductor On Insulator）基板」という
ことにする。

【００３３】本発明の特徴事項を図１のフローチャート
を用いて説明する。まず、再生するＳＯＩ基板を用意す
る（Ｓ１）。次に、絶縁層上の単結晶半導体層を除去す
る第１の除去工程を行う（Ｓ２）。その後、絶縁層を選
択的に除去する第２の除去工程を行う（Ｓ３）。こうし
て再生基板が作製される（Ｓ４）。

【００３４】更に、前記第２の除去工程後に得られる再
生基板の表面性に関して、より一層の平坦性、平滑性あ
るいは、マイクロラフネスの低減が求められる場合に
は、第２の除去工程（Ｓ３）の後に、表面処理工程（Ｓ
５）を行い、再生基板（Ｓ６）を作製することもでき
る。

【００３５】次に、前述のフローチャート（図１）で示
した工程を、ＳＯＩ基板の模式的断面図を、図２に示し
て説明する。

【００３６】まず、半導体基板２上に、絶縁層３を介し
て単結晶半導体層４を有するＳＯＩ基板１を用意する
（図２（Ａ））。

【００３７】例えば、このようなＳＯＩ基板は、前述し
た従来技術による方法により作製されたものであるが、
単結晶半導体層の各種特性が所望の値を満足しなかった
低品質のＳＯＩ基板である。

【００３８】次に、前述の第１の除去工程により単結晶
半導体層４を除去する（図２（Ｂ））。そして、前述の
第２の除去工程により絶縁層３を選択的に除去する（図
２（Ｃ））。こうして再生基板５が作製されるが、更な
る表面平坦性が求められる場合には、あるいは、表面粗
さ（マイクロラフネス）を改善する場合には、表面処理
工程を行い再生基板５を完成させる（図２（Ｄ））。

【００３９】本発明における半導体基板２としては、シ
リコン基板、単結晶シリコン基板、多結晶シリコン基
板、Ｇｅ基板、ＧａＡｓ基板、ＩｎＰ基板等が挙げられ
る。

【００４０】本発明における絶縁層３としては、酸化シ
リコン層、窒化酸化シリコン層、窒化シリコン層等が挙
げられる。もちろん、これらの組み合わせでもよい。

【００４１】本発明における単結晶半導体層４の構成物
質としては、Ｓｉ、Ｇｅ、ＳｉＧｅ、ＳｉＣ、Ｃ、Ｇａ
Ａｓ、ＡｌＧａＡｓ、ＡｌＧａＳｂ、ＩｎＧａＡｓ、Ｉ
ｎＰ、ＩｎＡｓ、ＺｎＳ、ＣｄＳｅ、ＣｄＴｅ等が挙げ
られる。前記物質の単層からなるものでも、これらが組
み合わされて積層されたものであってもよい。

【００４２】前述の第１の除去工程は、単結晶半導体層
４のエッチングあるいは研磨により行うことができる。

【００４３】エッチングによる場合は、エッチングで除
去できさえすればなんでもよいが、特に単結晶半導体層
４のエッチングレートが、その下層の絶縁層３のエッチ
ングレートよりも高いエッチング方法であることが望ま
しい。ウェットエッチング法、気相でのエッチング法、
プラズマを利用したエッチング法がある。

【００４４】単結晶半導体層４が単結晶シリコン層であ
り、これをウェットエッチング法により行う場合には、
エッチャントとして、ＴＭＡＨ（テトラメチルアンモニ
ウムハイドロオキサイド）やＫＯＨ、あるいは３メチル
−２水酸化エチルアンモニウム水酸化物を用いることが
できる。

【００４５】プラズマを利用したエッチングとしては、
ＣＦ₄−Ｏ₂プラズマを用いたＲＩＥ（リアクティブ・イ
オン・エッチング）が挙げられる。また、単結晶半導体
層がＧａＡｓである場合には、Ｂｒ₂／ＣＨ₃ＯＨ（臭素
／メタノール混合液）やＮＨ ₄ＯＨ／Ｈ₂Ｏ₂／Ｈ₂Ｏ（ア
ンモニア／過酸化水素／水混合液）などをエッチャント
として用いることができる。

【００４６】第１の除去工程を研磨で行う場合には、機
械的研磨、化学的研磨、化学−機械的研磨（chemical-m
echanical polishing；ＣＭＰ）、あるいは電解研磨な
どにより行うことができる。これらの中でも、特に表面
の平坦度、平滑度、加工歪層を少なくできるＣＭＰ工程
を行うことがとくに望ましい。

【００４７】ＣＭＰ工程としては、単結晶半導体層４が
シリコン層である場合はシリコンウエハーの製造工程に
おいて用いられる鏡面研磨工程を用いるのが好適であ
る。その内容については、例えば、「シリコンの科学」
（株式会社リアライズ社、１９９６年発行）の２４７頁
−２４８頁及び２９４頁−２９５頁に記載がある。すな
わち、研磨剤には、酸化シリコンの微粉末（サイズ：
０．０５μ〜０．２４μ）等の研磨粒と水酸化ナトリウ
ム又は水酸化カリウム等のアルカリ液を混合した砥粒液
を用いるのが好適である。

【００４８】また、ＳＯＩ基板１の裏面は、ワックスを
介して、ガラスやセラミックス等のプレートに貼り付け
られる。このプレートは、ＳＯＩ基板１を貼り付けた面
を下にして、研磨クロスを貼った定盤上に置かれる。続
いて、プレートと定盤の間に荷重を加えつつ、プレート
と定盤を相互に回転し、さらに砥粒液を所定量供給する
ことでＣＭＰ工程がおこなわれる。この工程はアルカリ
溶液によってウエハ表面に軟質なシリカ水和膜が形成さ
れ、その水和膜が研磨粒により除去されて進行すると考
えられている。

【００４９】この研磨方法は、化学的な作用と機械的な
作用の組み合わせによるものである。例えば、酸化シリ
コン層上にシリコン層が形成されたＳＯＩ基板の場合は
シリコン層の表層に化学的なエッチングでは除去不能な
異物等（例えば、ＳＯＩ製造工程中で生じた残滓）が存
在する場合でも、機械的作用により除去することが可能
である。また、酸化シリコン層に対する研磨進行速度は
極めて遅いため、シリコン層が除去された時点で研磨の
進行が自動的にほぼ停止すると見なすことができ、結果
的にシリコン層を選択的に除去することが可能である。

【００５０】研磨剤としては、コロイダルシリカや焼成
シリカの微粒子（サイズ：数〜百数十ｎｍ）をアルカリ
溶液中ｐＨ９〜１３に分散させたものを用いることがで
きる。研磨速度を上げる目的でアミン系の添加剤、表面
粗さを改善する目的で有機高分子系の添加剤等を加える
こともできる。

【００５１】前述の第２の除去工程は、絶縁層３を選択
的に除去できるエッチング法により行う。絶縁層が酸化
シリコン層である場合のエッチャントとしては、フッ化
水素酸やバッファードフッ酸（ＢＨＦ）溶液がある。

【００５２】ＢＨＦは、酸化シリコン層のエッチングレ
ートが１００−２５０ｎｍ／ｍｉｎであるのに対して、
シリコン基板は、ほとんどエッチングされない。なお、
エッチングに際しては、例えば、フッ化水素酸の水溶液
等による液相でのエッチングでも、フッ化水素酸の蒸気
による気相でのエッチングでも良い。

【００５３】また、絶縁層３が、窒化シリコンである場
合には、ＢＨＦやＨ₃ＰＯ₄（燐酸）を用いることができ
る。

【００５４】本発明によれば、半導体基板２の最表面層
である絶縁層３の除去をエッチングにより行うので、前
記絶縁層３を研削により除去する場合に比べて、半導体
基板２の表面に与える加工歪や結晶転位等の欠陥の導入
が少なくて済む。

【００５５】また、ＳＯＩ基板１から、単結晶半導体層
４、絶縁層３を除去した後、露呈する半導体基板の表面
形状について、更なる平坦性ないし平滑化あるいはマイ
クロラフネスの低減が求められる場合に行う。表面処理
工程は、熱処理あるいは表面研磨が挙げられる。もちろ
ん、これらを組み合わせてもよい。

【００５６】前記熱処理方法としては、水素を含む還元
性雰囲気中で熱処理する水素アニールがある。

【００５７】水素アニールを行うことで半導体基板２の
厚さが減少することを抑制しつつ表面平坦化が可能であ
る。また、半導体基板２がシリコン基板である場合に
は、表面平坦化と同時にシリコン基板表層に含まれてい
るボロン等の不純物を外方拡散させ不純物濃度を低下さ
せ得ることからも、好ましい方法である。

【００５８】水素アニールに好適な温度は、半導体基板
２がシリコン基板である場合には３００℃以上シリコン
の融点以下であり、より好ましくは５００℃以上１２０
０℃以下である。シリコン基板以外の場合は、３００℃
以上構成物質の融点以下である。水素アニールに好適な
還元性雰囲気の圧力は、加圧、大気圧、減圧のいずれで
もよいが、好ましくは大気圧以下３．９×１０^-4Ｐａ以
上、より好ましくは大気圧以下、１．３Ｐａ以上であ
る。

【００５９】水素アニールに好適な処理時間は、必要な
特性に応じて適宜選択されるものであるため特に制限は
ないが、１分から１０時間程度が現実的な範囲である。

【００６０】水素を含む還元性雰囲気を提供する為のガ
スは、１００％のガスか水素と不活性ガスの混合ガス
（例えば、水素と窒素の混合ガス）を用いることができ
る。もちろん、当該水素アニールは、ＳＯＩ基板の再生
工程においてのみに限定されるものではなく、表面の絶
縁層が除去された半導体基板とくにシリコン基板であれ
ば水素アニールにより平坦化が可能である。

【００６１】表面処理工程としての表面研磨は、具体的
には、前述のＣＭＰ工程により行うことができる。

【００６２】特に、ＣＭＰ工程の中でも、研磨量を極め
て少なくして行うタッチポリッシュによる処理もより好
ましいものである。表面処理工程における研磨量として
は、好ましくは１μｍ程度、より好ましくは、数ｎｍ〜
数１０ｎｍである。タッチポリッシュは、ＣＭＰ工程に
おけるプレートと定盤の間に加える荷重を小さくするこ
と等で実現できる。

【００６３】また、ＳＯＩ基板の再生工程において、ま
ず絶縁層３上の単結晶半導体層４を酸化して絶縁膜にし
た後、上記絶縁層３とともに、あるいはそれぞれ除去す
ることもできる。特に、絶縁層３が酸化シリコン層であ
り、単結晶半導体層４が、単結晶シリコン層である場合
には、単結晶シリコン層を酸化すれば、絶縁層の構成物
質と同一となるので、単結晶半導体層と絶縁層を同一の
エッチングにより除去でき、より効率的である。

【００６４】なお、ＳＯＩ基板は、先に述べた酸素イオ
ン注入法、貼り合わせ法により作製されている場合はも
ちろん、他の方法により作製されている場合でも本発明
による再生が可能である。

【００６５】貼り合わせ法によりＳＯＩ基板を作製する
場合には、以下のような工程により行うことができる。
具体的方法は、図３に示すように「支持基板８上の分離
層７上に単結晶半導体層４を有する第１の基板９を用意
する工程、該単結晶半導体層４を絶縁層３を介して、第
２の半導体基板２に貼り合わせて多層構造体を形成する
工程（図３（Ｂ））、該多層構造体を前記分離層７で分
離、あるいは前記分離層７を除去して、該第２の半導体
基板２上に絶縁層３を介して該単結晶半導体層４を有す
るＳＯＩ基板を形成する工程（図３（Ｃ））」を含む、
ＳＯＩ基板の作製方法である。

【００６６】なお図３（Ａ）においては、第１の基板９
を絶縁層３を介して貼り合わせる様子を模式的に示した
が、絶縁層３は、第１の基板９上に形成されていても、
第２の半導体基板２上に形成されていても、又、両基板
に形成されていてもよい。

【００６７】更にまた、第１の基板９の分離層７の形成
前に第１の基板９上に絶縁層３を形成しておいてもよ
い。分離層７は、当該分離層７が形成される支持基板８
の陽極化成による多孔質化により、又は該支持基板８へ
のイオン打ち込みにより形成する。打ち込まれるイオン
としては具体的には水素イオン、又はヘリウム、ネオ
ン、クリプトン及びキセノンのような希ガスのイオンを
単独で若しくは組み合わせて用いることができる。

【００６８】打ち込み方法は、通常のイオン注入法にお
いても、プラズマイオン注入法（Plasma Ion Implantat
ion）でもよい。なお、第１の基板９においては、分離
層７は、支持基板８上に形成されているように模式図で
は示されているが、支持基板８はなくても、あるいは支
持基板８自体も分離層７と同じ構造になっていても構わ
ない。

【００６９】分離層７上への単結晶半導体層４の形成方
法としては、分離層７上に単結晶半導体層４を形成する
には、減圧ＣＶＤ法、プラズマＣＶＤ法、光ＣＶＤ法、
ＭＯＣＶＤ（Metal-Organic CVD）法等のＣＶＤ法の
他、スパッター法（バイアススパッター法を含む）、分
子線エピタキシャル成長法、液相成長法等を採用するこ
とができる。

【００７０】つぎに、前記分離層７における分離あるい
は、分離層７を除去する方法について説明する。

【００７１】分離の方法は大別すると２種類ある。一つ
は、多層構造体を外部から加熱したり、多層構造体に光
を照射して光吸収させたりすることにより、多層構造体
内部に分離の為のエネルギーを発生させる方法である。
具体的には、水素イオン、希ガスイオン、窒素イオン等
を第１の基板の所定の深さの位置に打ち込んで形成され
た微少空隙を含む層或いは潜在的微少空隙を含む層、す
なわち分離層７は、熱エネルギーを受けることにより、
その微少空隙が増大しつつ、密度が減少する。これによ
り、該層において多層構造体の剥離現象が生じる。これ
が、多層構造体内部に分離のためのエネルギーを発生さ
せる方法である。或いは、加熱処理により分離層及び／
又はその近傍を側面側から酸化して酸化膜成長による応
力を利用して分離する方法等であってもよい。

【００７２】もう一つは、分離の為のエネルギーを外部
から直接多層構造体に与える方法である。具体的には、
多層構造体の側面に楔を挿入して剥離する方法、多層構
造体の側面に水やエッチング液等の液体及び／又は空
気、窒素ガス、炭酸ガスなどの気体からなる流体を吹き
付けて剥離する方法、多層構造体の表面及び裏面に互い
に反対向きの張力を加えて剥離する方法、多層構造体の
表面及び裏面に互いに反対向きの押圧力を加えて分離層
を破壊して剥離する方法、多層構造体の側面にせん断力
を加えて分離層を破壊して剥離する方法、内周刃やワイ
ヤーソーを用いてスライスする方法、超音波振動を与え
て分離層を破壊する方法などである。

【００７３】勿論、上述した分離方法を組み合わせて併
用してもよい。

【００７４】分離層７をエッチングにより除去する場合
のエッチャントとしては、例えばＫＯＨ水溶液、ＮａＯ
Ｈ水溶液、フッ酸−硝酸−酢酸混合溶液等が挙げられ
る。

【００７５】また、絶縁層３が第２の半導体基板２上に
ではなく、第１の基板９上に形成されて作製されたＳＯ
Ｉ基板である場合には、本発明によれば、実質的に第２
の半導体基板の厚さを減少させることなく再生できる。

【００７６】なお、ＳＯＩ基板が前述の貼り合わせ法に
より作製されていると、当該ＳＯＩ基板の再生により露
呈した、前記第２のシリコン基板表面は、第１のシリコ
ン基板と第２のシリコン基板を貼り合わせる際の貼り合
わせ界面である場合もある。かかる場合に、貼り合わせ
界面が露呈すると、その露呈した表面に、ヘイズ（haz
e）が残存することがある。ヘイズ（Haze）とは、貼り
合わせ界面の微小な凹凸（数ｎｍ周期）が酸化膜除去後
に、シリコン基板の表面の凹凸として残り、集光ランプ
などの表面の光が散乱されて、白くくもってみえるもの
である。くもりとも呼ばれる。このようなヘイズ（Haz
e）が生じる原因の１つとして貼り合わせの際に界面に
取り込まれた水分等が考えられる。

【００７７】本発明によれば、酸化膜除去後に、再生さ
れたシリコン基板を水素アニールないしＣＭＰで表面処
理することにより、ヘイズを取り除くことができる。

【００７８】図４に、ＳＯＩ基板を貼り合わせ法により
作製し、その再生工程において第２のシリコン基板の厚
さを実質的に減少させることなく再生できる場合の工程
の一例を示す。

【００７９】図４（Ａ）に示すように単結晶シリコン基
板１０を用意し、該単結晶シリコン基板１０の一主面に
多孔質シリコン層７７を形成する工程（図４（Ｂ））、
該多孔質シリコン層７７上に単結晶シリコン層４４を形
成する工程（図４（Ｃ））、該単結晶シリコン層４４の
表面に熱酸化膜３３を形成する工程（図４（Ｄ））、第
２の単結晶シリコン基板２２と貼り合わせて多層構造体
を形成する工程（図４（Ｅ））、及び該多層構造体を前
記多孔質シリコン層７７で分離あるいは多孔質シリコン
層７７を除去する工程とを含む方法によりＳＯＩ基板を
作製する（図４（Ｆ））。

【００８０】このようにして形成されたＳＯＩ基板を本
発明による第１の除去工程により、単結晶シリコン層４
４を除去し（図４（Ｇ））、その後第２の除去工程によ
り熱酸化膜３３を選択的に除去する（図４（Ｈ））。

【００８１】この場合、ＳＯＩ基板から第２の単結晶シ
リコン基板２２の厚さを実質的に減少させることなく再
生ができる。もちろん、表面処理工程を行えば、前述の
ヘイズ等をより一層低減できる。

【００８２】ＳＯＩ基板が下記の方法により作製されて
いる場合も、第２のシリコン基板の厚さを実質的に減少
させることなく再生できる。その方法は、図５に示すよ
うに、単結晶シリコン基板１０を用意する工程（図５
（Ａ））、該基板１０表面に熱酸化膜３３を形成する工
程（図５（Ｂ））、該熱酸化膜３３が形成された基板に
希ガスないし水素イオンを打ち込み分離位置を規定する
層（分離層７７）を形成する工程（図５（Ｃ））、第２
の単結晶シリコン基板２２と貼り合わせて多層構造体を
形成する工程（図５（Ｄ））、前記分離層７７にて分離
する工程を含む方法によりＳＯＩ基板を作製する（図５
（Ｅ））。

【００８３】このようにして形成されたＳＯＩ基板を本
発明による第１の除去工程により単結晶シリコン層４４
を除去し（図５（Ｆ））、その後第２の除去工程により
熱酸化膜３３を選択的に除去する（図５（Ｇ））。

【００８４】この場合もやはり、ＳＯＩ基板から第２の
単結晶シリコン基板２２の厚さを実質的に減少させるこ
となく再生できる。

【００８５】又、より一層の表面平坦化等の為、表面処
理工程を行うことも好ましいものである。

【００８６】［実施形態１］本発明の第１の実施形態を
図２（Ａ）〜（Ｃ）に示して、説明する。

【００８７】まず再生の対象である半導体基板２上に絶
縁層を介して単結晶半導体層４を有するＳＯＩ基板１を
用意する（図２（Ａ））。

【００８８】その後、該ＳＯＩ基板１の表層である単結
晶半導体層４をエッチングにより除去する（図２
（Ｂ））。

【００８９】次に、絶縁層３を選択的にエッチングによ
り除去する（図２（Ｃ））。こうして再生基板５が得ら
れる。

【００９０】［実施形態２］本発明の第２の実施形態を
図２を用いて説明する。

【００９１】まず、実施形態１と同様に、ＳＯＩ基板１
の単結晶半導体層４、絶縁層３をそれぞれエッチングに
より除去する（図２（Ａ）〜（Ｃ））。

【００９２】その後、該絶縁層３の選択エッチングによ
り露呈した再生基板５の表面の平坦化等を行うため、表
面処理工程として水素アニールを行う（図２（Ｄ））。
こうしてＳＯＩ基板が再生される。

【００９３】［実施形態３］本発明の第３の実施形態を
図２を用いて説明する。

【００９４】まず、実施形態１と同様に、ＳＯＩ基板１
の単結晶半導体層４、絶縁層３をそれぞれエッチングに
より除去する（図２（Ａ）〜（Ｃ））。

【００９５】その後、該絶縁層３の選択エッチングによ
り露呈した再生基板５の表面の平坦化等を行うため、表
面処理工程として表面研磨を行う（図２（Ｄ））。こう
してＳＯＩ基板が再生される。

【００９６】［実施形態４］本発明の第４の実施形態を
図２（Ａ）〜（Ｃ）に示して説明する。

【００９７】まず、再生の対象である半導体基板２上に
絶縁層を介して単結晶半導体層４を有するＳＯＩ基板１
を用意する（図２（Ａ））。

【００９８】その後、該ＳＯＩ基板１の表層である単結
晶半導体層４を研磨により除去する（図２（Ｂ））。

【００９９】次に、絶縁層３を選択的にエッチングによ
り除去する（図２（Ｃ））。こうして再生基板５が得ら
れる。

【０１００】［実施形態５］本発明の第５の実施形態を
図２（Ａ）〜（Ｄ）を用いて説明する。

【０１０１】まず、実施形態４と同様に、ＳＯＩ基板１
の単結晶半導体層４を研磨により除去する。そして絶縁
層３をエッチングにより選択的に除去する（図２（Ａ）
〜（Ｃ））。

【０１０２】その後、該絶縁層３の選択エッチングによ
り露呈した再生基板５の表面の平坦化等を行うため、表
面処理工程として水素アニールを行う（図２（Ｄ））。
こうしてＳＯＩ基板が再生される。

【０１０３】［実施形態６］本発明の第６の実施形態を
図２（Ａ）〜（Ｄ）を用いて説明する。

【０１０４】まず、実施形態４と同様に、ＳＯＩ基板１
の単結晶半導体層４を研磨により除去する。そして絶縁
層３をエッチングにより選択的に除去する（図２（Ａ）
〜（Ｃ））。

【０１０５】その後、該絶縁層３の選択エッチングによ
り露呈した再生基板５の表面の平坦化等を行うため、表
面処理工程として表面研磨を行う（図２（Ｄ））。こう
してＳＯＩ基板が再生される。

【０１０６】［実施形態７］本発明の第７の実施形態を
図６（Ａ）〜（Ｄ）を用いて説明する。

【０１０７】まず、再生の対象であるＳＯＩ基板１を用
意する（図６（Ａ））。ＳＯＩ基板１は、半導体基板２
上に第１の絶縁層３を介して単結晶半導体層４が形成さ
れている。

【０１０８】次に、図６（Ｂ）に示すように、該単結晶
半導体層４を酸化し、第２の絶縁層１２へと変化させ
る。

【０１０９】第２の絶縁層１２の形成工程が、熱酸化で
ある場合は、半導体基板２の裏面にも、裏面絶縁膜１３
が形成される。図６（Ｃ）に示すように、第２の絶縁層
１２、第１の絶縁層１３をエッチングにより除去する。
ならびに、裏面絶縁層１３が形成されている場合には、
これをも除去する。

【０１１０】とくに、第１の絶縁層と第２の絶縁層が同
じ構成物質（例えば、酸化シリコン）からなる場合は、
結果として１度のエッチング工程により単結晶半導体層
４と第１の絶縁層３を一括して除去することができるの
で、エッチング工程が簡略化され、エッチング薬液から
生じる不純物汚染機会の少ない基板再生工程が実現でき
る。

【０１１１】

【実施例】以下、本発明の実施例について説明する。

【０１１２】（実施例１）本実施例１について、図２を
参照しつつ説明する。まず半導体基板２に相当するシリ
コン基板上に第１の絶縁層３に相当する酸化シリコン層
を介して単結晶半導体層４に相当する単結晶シリコン層
４が配置されたＳＯＩ基板１を用意した。ＳＯＩ基板１
の厚さは４００μｍで、その内、酸化シリコン層３の厚
さは０．２μｍ、単結晶シリコン層４の厚さは０．２μ
ｍであった。

【０１１３】初めに、シリコンエッチング工程により単
結晶シリコン層４を除去した。この時のエッチング手段
として、４−メチルアンモニウム水酸化物の水溶液
（０．５重量％）によるウェットエッチングを用いた。
この水溶液のシリコンに対するエッチングレートは、
０．２〜０．３μｍ／分であるのに対して、酸化シリコ
ンに対するエッチングレートは０．３ｎｍ／ｍｉｎ．と
極めて低い。従って、単結晶シリコン層４のエッチング
が終了するとエッチングは自動的に停止した。なお、ウ
ェットエッチングでは通常シリコン基板２の裏面もエッ
チャントに接するので、裏面でもエッチングが進行す
る。この場合のエッチング量は、単結晶シリコン層の厚
さ０．２μｍに対して５０％のオーバーエッチングを実
施した場合であっても０．３μｍ程度である。もちろん
裏面でのエッチングを防止するため、スピンコーティン
グによるフォトレジスト等によりシリコン基板２の裏面
を被覆してもよい。

【０１１４】次いで、酸化シリコンエッチング工程によ
って、酸化シリコン層３を除去した。この時のエッチン
グ手段としては、フッ化水素酸の水溶液によるウェット
エッチングを用いた。この水溶液は酸化シリコンを容易
にエッチングするが、シリコンに対してはほとんど不活
性である。従って、酸化シリコン層３のエッチングが終
了すると、シリコン基板２の表面でエッチングは自動的
に停止するので、シリコン基板２の厚さの減少は起こら
ない。こうして再生シリコン基板５が得られた。

【０１１５】この後、水素アニール工程によって、再生
シリコン基板５の表面を平坦化した。この時のアニール
条件としては、水素ガス１００％雰囲気中で、加熱温度
１１００℃、加熱時間４時間程度行った。この条件にお
ける再生シリコンの厚さの減少量は０．００１μｍ程度
であり、ほとんど無視できるものであった。

【０１１６】以上の工程によって、良好な表面平坦性を
有する再生シリコン基板が得られた。この工程を通じて
の基板の厚さの減少量は、酸化シリコン層の厚さの０．
２μｍ、単結晶シリコン層の厚さ０．２μｍと、シリコ
ンエッチング工程における裏面エッチング０．３μｍの
合計であり、その値は０．７μｍである。これは、当初
のＳＯＩ基板１の厚さの約０．２％である。

【０１１７】なお、上記工程では、シリコン基板の端面
においても裏面エッチングと同様のエッチングが生じ
て、シリコン基板の横方向の寸法の変化が生じるが、そ
の変化量は、シリコン基板２の寸法（例えば直径２００
ｍｍ）と比較して極めて微量であるため、無視すること
ができる。

【０１１８】（比較例１）なお、比較例１として、前述
の用意したＳＯＩ基板と同じものを準備した（図７
（Ａ））。図７（Ａ）によれば、シリコン基板２２上に
絶縁層３３、単結晶シリコン層４４を積層してＳＯＩ基
板２１を構成している。

【０１１９】該ＳＯＩ基板１を研削工程（図７（Ｂ））
及び研磨工程（図７（Ｃ））によって、絶縁層３３、単
結晶シリコン層４４およびシリコン基板２２の一部を除
去し、ＳＯＩ基板を再生した。この場合の除去量ｔは、
２５μ程度であった。ここで、シリコン基板２２の一部
をも除去するのは、前記研削工程によってシリコン基板
２２の表層に生じた加工歪や結晶転位等の欠陥を除去す
るためである。

【０１２０】この比較例１においては、シリコン基板２
２の厚さの約６％が減少している。一般にＳＯＩ基板２
１の製造工程や半導体デバイスの製造ラインでは、製造
装置等の制約から、使用可能なシリコン基板の厚さの許
容範囲が規定されている。従って、シリコン基板の厚さ
許容範囲を、当初のシリコン基板２２の厚さに対して−
５％以内である場合には、再生シリコン基板２５の厚さ
がこの範囲から外れるため、再度の利用が困難な場合も
生じる。また、シリコン基板の厚さ許容範囲を、当初の
シリコン基板２２の厚さに対して−１０％以内とした場
合であっても、再生工程を２回以上繰り返すとこの範囲
から外れるために、再利用の回数が制限されるという問
題が生じる場合がある。

【０１２１】以上の点から、本発明によりＳＯＩ基板１
を再生した場合に極めてシリコン基板２の厚さの減少量
を低減して、再生シリコン基板５を作製できることが分
かる。

【０１２２】（比較例２）更に、比較例２として、絶縁
層３を研磨あるいは研削により除去する場合について考
える。図８（Ａ）に示すようなＳＯＩ基板２１を用意
し、該基板を再生するため絶縁層３を研磨あるいは研削
により除去する。

【０１２３】研磨量あるいは研削量にばらつきがある場
合には、図８（Ｂ）に示すように、再生シリコン基板２
５の厚さが不均一になってしまうことがあった。この比
較例２に対して、本発明に対しては絶縁層３を選択的に
除去できるので、再生基板の厚さにばらつきが生ずるこ
とも防止できる。

【０１２４】（実施例２）実施例１と同様のＳＯＩ基板
を用意し、同様の工程により、単結晶シリコン層および
酸化シリコン層をエッチング除去した。なお、酸化シリ
コン層のエッチングは、エッチャントとしてＢＨＦを用
いた。

【０１２５】つづいて、酸化シリコン層の選択的なエッ
チング除去により露呈した、シリコン基板の表面処理を
行った。

【０１２６】具体的には、コロイダルシリカの研磨粒を
水酸化ナトリウム溶液に分散させた研磨剤を用いて化学
的機械的研磨（ＣＭＰ）を行った。基板表面は平滑化さ
れ、この場合の除去量ｔは、１０μｍであった。

【０１２７】（比較例３）比較例３として図９（Ａ），
（Ｂ）を用いて、シリコン層４４と、絶縁層３、シリコ
ン基板２２からなるＳＯＩ基板２１において、シリコン
層４４、絶縁層３を研磨により除去する場合、生じる現
象について説明する。基板厚さの減少を低減する為、研
磨量を極めて厳密に制御して絶縁層３、シリコン層４４
のみを除去しようとすると、次のような問題が生じる。
図９（Ａ）はシリコン基板２２に厚さのばらつきがある
場合の研磨工程の様子を示す。研磨前の状態のシリコン
基板２２の厚さが、絶縁層３、シリコン層４４の厚さの
合計よりも大きなばらつきを有する場合には、図９
（Ｂ）に示すごとく、シリコン基板２２の表面近傍が研
磨されて除去される領域と、絶縁層３が取り残された領
域が共に生じうる。これは、通常の研磨工程がシリコン
基板２２の裏面を加工基準面とするためである。絶縁層
３が取り残された領域が生じる場合は、これを再利用す
る際に不都合が生じるが、一方、この問題を回避しよう
として研磨量を多くすると、シリコン基板２２の厚さの
減少量が大きくなる。

【０１２８】これに対して、本発明のように、絶縁層３
をエッチングにより選択的に除去し、その後ＣＭＰを行
う場合には、絶縁層３の取り残された領域がなく、か
つ、再生シリコン基板５の膜厚の減少量を最小限にし
て、厚さにばらつきのない再生シリコン基板の作製が可
能となる。

【０１２９】（実施例３）本発明の実施例３として、図
２を参照しつつ説明する。シリコン基板２上に、酸化シ
リコン層３を介して単結晶シリコン層４が配置されたＳ
ＯＩ基板１を用意した。

【０１３０】ＳＯＩ基板１の厚さは４００μｍで、その
うち、酸化シリコン層３の厚さは０．２μｍ、単結晶シ
リコン層４の厚さは０．２μｍであった。このＳＯＩ基
板１を再生するため、まずはじめに、ＣＭＰ工程により
単結晶シリコン層４を除去した。ＣＭＰ工程は、具体的
には、以下のように行った。

【０１３１】研磨剤には、酸化シリコンの微粉末の研磨
粒と水酸化ナトリウムのアルカリ液を混合した砥粒液を
用いた。ＳＯＩ基板１の裏面は、ワックスを介して、ガ
ラスのプレートに貼り付け、このプレートを、ＳＯＩ基
板１を貼り付けた面を下にして、研磨クロスを貼った定
盤上に置いた。続いて、プレートと定盤の間に荷重を加
えつつ、プレートと定盤を相互に回転し、さらに砥粒液
を供給することでＣＭＰ工程をおこなった。

【０１３２】この研磨方法は、化学的な作用と機械的な
作用の組み合わせによるものである。そのため、単結晶
シリコン層４の表層に化学的なエッチングでは除去不能
な異物等（例えば、ＳＯＩ製造工程中で生じた残滓）が
存在する場合でも、機械的作用により除去することが可
能である。また、酸化シリコン層３に対する研磨進行速
度は極めて遅いため、単結晶シリコン層４が除去された
時点で研磨の進行が自動的にほぼ停止すると見なすこと
ができ、結果的に単結晶シリコン層４を選択的に除去す
ることが可能である。

【０１３３】次いで、酸化シリコンエッチング工程によ
って、酸化シリコン層３が除去された。この時のエッチ
ング手段としては、バッファードフッ酸の水溶液による
ウェットエッチングにより行った。こうして再生シリコ
ン基板５が得られた。

【０１３４】酸化シリコンエッチングが終了した再生シ
リコン基板５は、このまま再度利用可能な再生基板とし
ての用途に供することが可能であるが、一層の表面平坦
性が必要な場合には、平坦化工程として、水素アニール
を施すことが望ましい。水素アニールは、水素を含む還
元性雰囲気中、１１００℃で１時間行った。

【０１３５】以上の工程によって、良好な表面平坦性を
有する再生シリコン基板が得られた。

【０１３６】ＳＯＩ基板１が貼り合わせ法により作製さ
れており、酸化シリコン層３をエッチングして露呈した
面が貼り合わせ界面である場合には、当該界面にヘイズ
が生じる場合があるが、上記水素アニール処理を施すこ
とでヘイズを減少あるいは除去することができる。

【０１３７】この再生シリコン基板５は、その後テスト
ウエハやモニターウエハとしてはもちろん、再度ＳＯＩ
基板の作製に使用することもできる。

【０１３８】（実施例４）実施例３と同様のＳＯＩ基板
を用意し、同様の方法により単結晶シリコン層４をＣＭ
Ｐにより除去した後、酸化シリコン層３をエッチングに
より選択的に除去した。このようにして得られた再生シ
リコン基板５表面に平坦化工程を行った。

【０１３９】具体的には、タッチポリッシングによる平
坦化を行った。この場合の研磨量は１μｍであった。

【０１４０】以上の工程によって、良好な表面平坦性を
有する再生シリコン基板５が得られた。ＳＯＩ基板１が
貼り合わせ法により作製されており、酸化シリコン層３
をエッチングして露呈した面が貼り合わせ界面である場
合には、当該界面にヘイズが生じる場合があるが、上記
タッチポリッシュ処理を施すことでヘイズを減少あるい
は除去することができる。この工程を通じての基板の厚
さの減少量は、酸化シリコン層３の厚さの０．２μｍ、
単結晶シリコン層４の厚さの０．２μｍとタッチポリッ
シングにおける研磨量１μｍの合計であり、その値は
１．４μｍである。これは、当初のＳＯＩ基板１の厚さ
の約０．３５％であり、この再生シリコン基板５は、そ
の後テストウエハやモニターウエハとしてはもちろん、
再度ＳＯＩ基板１の作製に使用することもできる。

【０１４１】また、本発明は、シリコン基板上の前記表
層除去工程が研磨工程と前記研磨工程後におこなわれる
エッチング工程からなることを特徴としているため、層
構造の厚さが比較的厚い場合であっても、短時間で層構
造の選択的な除去が可能となり、基板厚さの減少量を極
めて小さいものとすることができる。また、２層以上の
層構造の場合で上層をエッチングする適当なエッチャン
トが無い場合であっても、層構造の選択的な除去が可能
となり、基板厚さの減少量を極めて小さいものとするこ
とができる。

【０１４２】（実施例５）本発明の実施例５として、図
６を参照しつつ説明する。シリコン基板２上に、第１の
酸化シリコン層３を介して単結晶シリコン層４が配置さ
れたＳＯＩ基板１を用意した。

【０１４３】ＳＯＩ基板１の厚さは４００μｍで、その
内、第１の酸化シリコン層３の厚さは０．２μｍ、単結
晶シリコン層４の厚さは０．２μｍであった。

【０１４４】初めに、シリコン熱酸化工程により単結晶
シリコン層４が酸化され、第２の酸化シリコン層１２が
形成された。この時、シリコン基板２の裏面も単結晶シ
リコン層４の厚さと同じだけ、すなわち０．２μｍが酸
化され、裏面酸化シリコン層１３となった。

【０１４５】次に、酸化シリコンエッチング工程によっ
て、第１の酸化シリコン層３、第２の酸化シリコン層１
２、および裏面酸化シリコン層１３を除去した。この時
のエッチング手段として、ＢＨＦ（バッファードフッ
酸）水溶液によるウェットエッチングを行った。この水
溶液は、酸化シリコンを容易にエッチングするが、シリ
コンに対してはほとんど不活性である。従って、第１の
酸化シリコン層３、第２の酸化シリコン層１２、裏面酸
化シリコン層１３のエッチングが終了すると、シリコン
基板２の表面および裏面で、エッチングは自動的に停止
し、シリコン基板２の厚さの減少は起こらなかった。こ
うして再生シリコン基板５が得られた。

【０１４６】この工程を通じての基板の厚さの減少量
は、第１の酸化シリコン層の厚さ０．２μｍ、単結晶シ
リコン層４の厚さ０．２μｍと、シリコン熱酸化工程に
よって裏面酸化シリコン層になるシリコン基板の裏面近
傍部分の０．２μｍの合計であり、その値は０．６μｍ
である。これは、当初のＳＯＩ基板１の厚さの０．１５
％である。

【０１４７】このように、本実施例によって再生工程で
の厚さの減少量を低減した再生基板およびその製造方法
を提供することができた。また、酸化シリコン層と絶縁
層を一括して除去できるのでエッチング工程が簡略化さ
れシリコン基板２の裏面にエッチングムラが生じにくく
なるとともに、薬液から生じる不純物汚染の機会の少な
い基板再生工程が実現できた。

【０１４８】

【発明の効果】本発明による基板製造方法では、ＳＯＩ
構造を有する基板から、層構造部分のみを選択的に除去
できるため、厚さの減少量の極めて小さい再生基板を製
造することができる。

【０１４９】また、本発明による基板は厚さの減少量が
極めて小さいため、厚さの制限のある用途にも利用が可
能であり、また、繰り返しての再利用が可能になるの
で、産業上の観点と資源節約・地球環境保護の観点から
利用価値は極めて大きい。

【図面の簡単な説明】

【図１】本発明のＳＯＩ基板の再生方法を示すフローチ
ャート図である。

【図２】本発明のＳＯＩ基板の再生方法によりＳＯＩ基
板が再生される様子を示す模式的断面図である。

【図３】本発明のＳＯＩ基板の貼り合わせ法によりＳＯ
Ｉ基板を再生する工程を示す模式的断面図である。

【図４】本発明のＳＯＩ基板の貼り合わせ法によりＳＯ
Ｉ基板を作製する工程及び再生する工程を示す模式的断
面図である。

【図５】本発明のＳＯＩ基板の貼り合わせ法によりＳＯ
Ｉ基板を再生する工程を示す模式的断面図である。

【図６】本発明のＳＯＩ基板の再生工程を示す模式的断
面図である。

【図７】本発明の実施例と比較例におけるＳＯＩ基板の
再生工程を示す模式的断面図である。

【図８】再生工程において、研削あるいは研磨量がＳＯ
Ｉ基板内でばらつく場合の模式的断面図である。

【図９】再生工程において、再生対象であるＳＯＩ基板
の厚さにばらつきがある場合の模式的断面図である。

【図１０】ＳＯＩ基板の貼り合わせ法によりＳＯＩ基板
を作製する場合に用いられる再生基板を再利用する方法
を示す模式的断面図である。

【符号の説明】

１ＳＯＩ基板２半導体基板３絶縁層４単結晶半導体層５再生基板１２第２の絶縁層１３裏面絶縁層２１ＳＯＩ基板２２半導体基板２５再生基板３３絶縁層４４単結晶半導体層

Claims

【特許請求の範囲】

【請求項１】半導体基板上に絶縁層を介して単結晶半
導体層を有するＳＯＩ（Semiconductor On Insulator）
基板を準備する工程、前記単結晶半導体層を除去する第１の除去工程、及び前記絶縁層を選択的に除去する第２の除去工程を有
することを特徴とするＳＯＩ基板の再生方法。
【請求項２】前記第１の除去工程前に、前記単結晶半
導体層を酸化する工程を含む請求項１記載のＳＯＩ基板
の再生方法。
【請求項３】前記第１の除去工程がエッチングにより
行なわれる請求項１記載のＳＯＩ基板の再生方法。
【請求項４】前記第１の除去工程としてのエッチング
が、４−メチルアンモニウム水酸化物、ＫＯＨ、あるい
は、３−メチル−２−水酸化エチルアンモニウム水酸化
物溶液をエッチャントとして行われる請求項３記載のＳ
ＯＩ基板の再生方法。
【請求項５】前記第１の除去工程が研磨により行なわ
れる請求項１記載のＳＯＩ基板の再生方法。
【請求項６】前記研磨が、化学的機械的研磨（ＣＭ
Ｐ）である請求項４記載のＳＯＩ基板の再生方法。
【請求項７】前記第２の除去工程が、エッチングによ
り行われる請求項１記載のＳＯＩ基板の再生方法。
【請求項８】前記第２の除去工程としてのエッチング
が、フッ化水素酸、あるいはバッファードフッ酸をエッ
チャントとして行われる請求項７記載のＳＯＩ基板の再
生方法。
【請求項９】前記第２の除去工程後に露呈した前記半
導体基板を水素を含む還元性雰囲気中で熱処理する工程
を含む請求項１記載のＳＯＩ基板の再生方法。
【請求項１０】前記第２の除去工程後に露呈した前記
半導体基板表面を研磨する工程を含む請求項１記載のＳ
ＯＩ基板の再生方法。
【請求項１１】前記第２の除去工程後に露呈した前記
半導体基板表面を研磨する工程が、化学的機械的研磨
（ＣＭＰ）により行われる請求項１０記載のＳＯＩ基板
の再生方法。
【請求項１２】前記第２の除去工程後に露呈した前記
半導体基板表面を研磨する工程が、タッチポリッシュに
より行われる請求項１０記載のＳＯＩ基板の再生方法。
【請求項１３】前記ＳＯＩ基板が貼り合わせ法により
作製されたＳＯＩ基板である請求項１記載のＳＯＩ基板
の再生方法。
【請求項１４】前記ＳＯＩ基板が貼り合わせ法により
作製されたＳＯＩ基板の再生方法であって、前記半導体基板と前記絶縁層の界面が貼り合わせ面であ
る請求項１３記載のＳＯＩ基板の再生方法。
【請求項１５】前記貼り合わせ法が、多孔質層上に前記単結晶半導体層を有する第１の基板を
用意する工程、及び前記第１の基板と第２の基板を絶縁層を介して、且
つ前記単結晶半導体層が内側に位置するように貼り合わ
せ多層構造体を形成する工程、を含む工程によりＳＯＩ
基板を作製する方法である請求項１４記載のＳＯＩ基板
の再生方法。
【請求項１６】前記絶縁層が、前記第１の基板の前記
単結晶半導体層上に形成されている請求項１５記載のＳ
ＯＩ基板の再生方法。
【請求項１７】前記貼り合わせ法が、分離層上に前記単結晶半導体層を有する第１の基板を用
意する工程、及び前記第１の基板を第２の基板と絶縁層を介して、且
つ前記単結晶半導体層が内側に位置するように貼り合わ
せて多層構造体を形成する工程、を含む工程によりＳＯ
Ｉ基板を作製する方法である請求項１４記載のＳＯＩ基
板の再生方法。
【請求項１８】前記絶縁層が、前記第１の基板上の前
記単結晶半導体層上に形成されている請求項１７記載の
ＳＯＩ基板の再生方法。
【請求項１９】前記分離層は、単結晶シリコン基板に
希ガスないしは、水素イオンを注入することにより形成
される請求項１７又は１８記載のＳＯＩ基板の再生方
法。
【請求項２０】前記ＳＯＩ基板が、単結晶シリコン基板に酸素イオンを打ち込む工程、前記単結晶シリコン基板を熱処理する工程を含む方法に
より作製されるＳＯＩ基板である請求項１記載のＳＯＩ
基板の再生方法。
【請求項２１】前記単結晶半導体層が、単結晶シリコ
ン層である請求項１〜１８のいずれか１項に記載のＳＯ
Ｉ基板の再生方法。
【請求項２２】前記単結晶半導体層の構成物質が、Ｇ
ｅ、Ｓｉ、ＳｉＣ、Ｃ、ＧａＡｓ、ＡｌＧａＡｓ、Ａｌ
ＧａＳｂ、ＩｎＧａＡｓ、ＩｎＰ、ＩｎＡｓの少なくと
も一つを含む請求項１乃至１８のいずれか１項に記載の
ＳＯＩ基板の再生方法。
【請求項２３】前記半導体基板が、単結晶シリコン基
板である請求項１〜１８のいずれか１項に記載のＳＯＩ
基板の再生方法。
【請求項２４】前記絶縁層が、酸化シリコン層である
請求項１〜１８のいずれか１項に記載のＳＯＩ基板の再
生方法。
【請求項２５】前記絶縁層が、窒化シリコン層、ある
いは窒化酸化シリコン層である請求項１〜１８のいずれ
か１項に記載のＳＯＩ基板の再生方法。
【請求項２６】前記第２の基板が、単結晶シリコン基
板である請求項１５又は１７記載のＳＯＩ基板の再生方
法。
【請求項２７】前記多孔質層が、シリコン基板表面を
陽極化成により多孔質化して形成されている請求項１５
又は１６記載のＳＯＩ基板の再生方法。
【請求項２８】多孔質シリコン層上に単結晶シリコン
層を介して酸化シリコン層を有する第１の基板を用意す
る工程、前記第１の基板と第２のシリコン基板を前記酸化シリコ
ン層が内側に位置するように貼り合わせ、多層構造体を
形成する工程、及び前記多層構造体を前記多孔質シリコン層で分離、あ
るいは前記多孔質シリコン層を除去する工程、を含む工
程により作製された、第２のシリコン基板上に前記酸化
シリコン層を介して前記単結晶シリコン層を有するＳＯ
Ｉ基板であって、前記単結晶シリコン層をエッチングあるいは研磨により
除去する前記第１の除去工程、前記酸化シリコン層をエッチングにより選択的に除去す
る前記第２の除去工程、及び前記第２の除去工程により露呈した前記第２のシリ
コン基板表面を水素を含む還元性雰囲気で熱処理あるい
は化学的機械的研磨により表面処理する工程、を有する
ことを特徴とするＳＯＩ基板の再生方法。
【請求項２９】分離層上に単結晶シリコン層を介して
酸化シリコン層を有する第１の基板を用意する工程、前記第１の基板と第２のシリコン基板を前記酸化シリコ
ン層が内側に位置するように貼り合わせ、多層構造体を
形成する工程、及び前記多層構造体を前記分離層で分離する工程、を含
む工程により作製された、第２のシリコン基板上に前記
酸化シリコン層を介して前記単結晶シリコン層を有する
ＳＯＩ基板であって、前記単結晶シリコン層をエッチングあるいは研磨により
除去する前記第１の除去工程、前記酸化シリコン層をエッチングにより選択的に除去す
る前記第２の除去工程、及び前記第２の除去工程により露呈した前記第２のシリ
コン基板表面を水素を含む還元性雰囲気で熱処理あるい
は化学的機械的研磨により表面処理する工程を有するこ
とを特徴とするＳＯＩ基板の再生方法。
【請求項３０】前記分離層が、シリコン基板に希ガスないしは、水素イオンを注入する
ことにより形成される請求項２９記載のＳＯＩ基板の再
生方法。
【請求項３１】前記ＳＯＩ基板が貼り合わせ法により
作製されており、且つ前記半導体層と前記絶縁層の界面
が貼り合わせ面であるＳＯＩ基板であって、前記単結晶半導体層をエッチングあるいは研磨により除
去する前記第１の除去工程、前記絶縁層をエッチングにより選択的に除去する前記第
２の除去工程、及び前記第２の除去工程により露呈した前記第２の半導
体基板表面を水素を含む還元性雰囲気で熱処理あるいは
化学的機械的研磨により表面処理する工程、を有するこ
とを特徴とする請求項１記載のＳＯＩ基板の再生方法。
【請求項３２】請求項１〜３１のいずれかに記載のＳ
ＯＩ基板の再生方法により作製された再生基板。