JP2010514185A - 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法 - Google Patents

注入によってＧａＮ薄層を調製および出発基板を再利用するための方法 Download PDF

Info

Publication number
JP2010514185A
JP2010514185A JP2009542132A JP2009542132A JP2010514185A JP 2010514185 A JP2010514185 A JP 2010514185A JP 2009542132 A JP2009542132 A JP 2009542132A JP 2009542132 A JP2009542132 A JP 2009542132A JP 2010514185 A JP2010514185 A JP 2010514185A
Authority
JP
Japan
Prior art keywords
helium
substrate
starting substrate
implantation
hydrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009542132A
Other languages
English (en)
Other versions
JP5412289B2 (ja
Inventor
トーザン，オーレリー
ドウシヤン，ジエローム
マゼン，フレデリツク
マデイラ，フローレンス
Original Assignee
コミサリヤ・ア・レネルジ・アトミク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク filed Critical コミサリヤ・ア・レネルジ・アトミク
Publication of JP2010514185A publication Critical patent/JP2010514185A/ja
Application granted granted Critical
Publication of JP5412289B2 publication Critical patent/JP5412289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02032—Preparing bulk and homogeneous wafers by reclaiming or re-processing

Abstract

本発明は、出発基板の自由面に沿って広がる少なくとも１つの厚い表面領域がＧａＮからなる出発基板からＧａＮ薄層を作製するための方法に関する。上記方法は、以下のステップ：ヘリウムおよび水素原子を用いて基板の上記自由面に衝撃を与えるステップであって、第一にヘリウムが上記厚い表面領域の厚さに注入され、その後水素が注入され、ヘリウムドーズ量および水素ドーズ量がそれぞれ１．１０１７原子／ｃｍ２〜４．１０１７原子／ｃｍ２で変化するステップと、出発基板の残余部に対して、自由面とヘリウムおよび水素注入深さとの間に位置する厚い領域の部分全体の分離を誘発するために、出発基板に破断プロセスを施すステップと、を含む。このヘリウムは、有利に少なくとも水素のドーズ量と等しいドーズ量で注入されるが、単独注入することもできる。

Description

本発明は、マイクロ技術用途向けのＧａＮの薄層（薄膜とも称される）の作製方法に関する。
「Ｓｍａｒｔ Ｃｕｔ（Ｒ）」の名称で公知の方法は、以下のステップ：
１．微小空孔層を生じさせるために十分な濃度でイオン（または原子）を注入するための、気体種またはイオン（Ｈまたは希ガス）を用いた初期基板の一方の面に衝撃を与えるステップと、
２．基板のこの面の、支持体または補強材と呼ばれる第２の基板と（典型的には分子結合により）密着するステップと、
３．熱処理および／または切り離し応力の適用（例えば、２枚の基板間へのブレードの挿入および／または引張力を加えることおよび／または曲げおよび／またはせん断力を加えることおよび／または慎重に選択した出力および周波数の超音波またはマイクロ波の適用）による微小空孔層を破断するステップと、
４．基板を再利用するステップと、
を行うことによって薄膜を切り離し、時に補強材と呼ばれる支持体上にその薄膜を転写するために使用される。
ヘテロ構造の製造の場合、例えば、材料Ｂの基板上への材料Ａの薄膜の転写の場合、２枚の基板を密着させるステップ２に続いて熱処理（密着（結合）または熱破断の強化）を行うと、２枚の結合した基板の非結合または破断が観察されることがある。それら基板の固有特性のために、異なる材料ＡおよびＢは一般に、異なる熱膨張係数（ＣＴＥ）を有する。ＣＴＥが異なれば異なるほど、結合構造の完全性（ｉｎｔｅｇｒｉｔｙ）を高温で容易には維持することができなくなる。したがって、厚さ〜３３０μｍのサファイア基板に結合させた厚さ約３２５ミクロン（〜３２５μｍと表される）の自己支持形ＧａＮ基板の場合、これら２枚の結合した基板を実際には約２３０℃を超える温度にまで加熱してはならない（すなわち、上の表記法を用いると〜２３０℃を超えない）。２３０℃を超えると、これら２枚の基板の非結合、すなわち、結合界面におけるそれら基板のお互いからの切り離しが観測される。この温度耐性の低さは、破断ステップ３では特に問題となる。これは、このステップは通常、全体または一部が熱処理で構成され、熱処理は実際にははるかに高温で行われるからである。したがって、結合温度耐性により破断熱処理が制限される。
結合ステップの前の注入済みプレートの（高温での）熱処理による増感ステップは、後に続く破断熱処理を軽減することが、米国特許第５８７７０７０号明細書（主にシリコン、炭化ケイ素、ゲルマニウムまたはダイアモンドに関係する）から公知である。問題は、この増感ステップの効果には限界があることである。この増感ステップが、ブリスタの形態の、または剥離した領域の形態でさえ表面の変形を誘導してはならない。これは、実際には、増感が破断熱バジェットの約１０％よりも多くに相当することはできないことを暗示している。したがって、補強材への結合後の破断処理そのものの結果として、破断熱バジェットの約９０％を利用しなければならない。したがって、この限られた増感により、破断処理自体の著しい軽減が可能にはならず、その結果、結合温度耐性によって課せられる制限は、そのような増感処理後でさえ依然として残る。破断熱バジェットが、所与のアニーリング温度について破断を生じさせるために必要なアニーリング時間に対応する（破断時間がアニーリング温度に依存することは明らかである）ことを本明細書で言及することは適当である。破断熱バジェットは注入条件に、特に注入するイオン（または原子）の性質、それらイオン（または原子）のドーズ量、それらイオン（または原子）のエネルギー、注入対象の基板等に依存する。
注入済み基板を補強材と密着させるステップ２は、原理的に、平らで完全に清潔な表面同士で行われなければならない。問題は、行われた場合に、この密着を基板の表面全体にわたって効果的にもたらすことができないことである。
第一に、基板を形成するプレートの縁部は一般的に面取りされ、したがって接触させることができない。プレートの縁部における非結合のこの問題は、すべての材料（Ｓｉ、Ｇｅ、ＧａＡｓ、ＧａＮ、サファイア、ＳｉＧｅ、ＬｉＴａＯ３、ＬｉＮｂＯ３、ＳｉＣ、ＩｎＰ等）で、また５ｃｍ〜３０ｃｍ（実際には２インチ〜１２インチ）のすべてのプレート直径で遭遇する。
意図的に（例えば、フォトリソグラフィでもたらされたパターンによって）または非意図的に（例えば、エピタキシャル層の場合成長欠陥によって、または初期基板上への層の蒸着に関係がある欠陥によって）構築された基板または層の場合、表面が陥凹しているパターンまたは欠陥により非結合領域（ＮＢＡ）が生じる。
最後に、有効な洗浄が不十分である場合、結合界面に粒子（「ダスト」）が存在することにより、またＮＢＡが生じる。
破断ステップにおいては、ＮＢＡの寸法が転写しようとする膜の厚さに対して大きい（例えば、比率（ＮＢＡの横方向寸法）／（膜厚）が約１０）場合、薄膜は、最初に注入が施された基板に局所的に固定されたままである。これらの領域は、非転写領域（ＮＴＡ）と呼ばれる。
これらの結合欠陥は、ブリスタまたは剥離した領域の形態で、かなり局所的な（数平方ミクロンの寸法にわたる）薄膜の浮き（ｌｉｆｔｉｎｇ）または切り離しも招くことさえあり、これは完全に回避されなければならない。
一例として、図１は、ここではサファイアの基板１を示し、その上にここではＧａＮの層２が蒸着され、次いで注入が行われ、その注入の結果、注入領域２Ａが形成される。この層２上に、光学的結合層３が示してある。この層２は、ここではまたサファイアの、例えば層３と類似の光学的結合層５も備わっている別の基板４と界面９で密着している。
面取りした基板では、周辺領域Ｐは結合されていないことが分かる。さらに、ＧａＮ層を蒸着させた際に生じた欠陥のために、結合層３には陥凹部が、したがって非結合領域Ｃがある。最後に、参照Ｉは、結合界面間に捕獲されたダストを表し（効果のない洗浄の後に残留している）、それにより結合界面９の機械的強度が局所的に低下するか、またはなくなる。
注入済みの領域における破断時に、周辺領域、成長欠陥およびダストと垂直整列している非転写領域が残ったままであることが、図２において分かる。
「Ｓｍａｒｔ Ｃｕｔ（Ｒ）」技術の注目すべき利点によれば、最初に注入が施された基板を、破断ステップ中に薄膜を剥いだ後に、他の類似の転写サイクル用に再利用することができる。しかしながら、薄膜は非転写領域において局所的に基板に付着したままであり、したがって厚さが典型的には１０〜１０００ｎｍ（薄膜の厚さに対応する）である段差が形成されることが正に判明した。さらに、破断が後に続く注入により、一般に基板のむき出しになった表面に粗さが現れる。このことからすると、薄膜を切り離したところの基板の再利用には一般に、特に機械研磨および／または化学的侵食（これは、特に欧州特許出願公開第１４２７００２号明細書および欧州特許出願公開第１４２７００１号明細書に説明されている）による、特定の平坦化ステップが必要となるということになる。
本発明の目的は、窒化ガリウムの場合に上で挙げた欠点を回避すること、すなわち、工業規模で現実的な時間で、ＧａＮ薄層の破断による切り離し、またはホスト基板へのそのＧａＮ薄層の転写を可能にすると同時に、このような破断時に、重大な平坦化処理を伴わずに（上述の段差がないため）自由面を形成し、その結果、出発基板の残余部をその後、薄膜形成の新たなサイクル用に、必要に応じて実質的にはそのまま再使用（再利用）することができるようにすることである。本発明の別の目的は、出発基板とホスト基板との間に、それら基板の熱膨張係数間の差が大きすぎることによる非結合のリスクがないよう十分に低い温度で、ホスト基板への転写を可能にすることである。
この目的を達成するために、本発明は、出発基板自由面に沿った少なくとも厚い表面領域がＧａＮである出発基板からのＧａＮ薄層の作製方法を提案する。この方法は、以下のステップ：
ヘリウムおよび水素イオンを用いて出発基板の上記自由面に衝撃を与えるステップであって、第一にヘリウムが上記厚い領域の厚さに注入され、第二に水素が注入され、ヘリウムのドーズ量および水素のドーズ量がそれぞれ１０１７原子／ｃｍ２〜４．１０１７原子／ｃｍ２であるステップと、
出発基板の残余部からの、自由面とヘリウムおよび水素の注入深さとの間に位置しているＧａＮの厚い領域のすべての部分の切り離しを生じさせるようになされた破断処理を出発基板に適用するステップと、を含む。
切り離し現象に関する本発明の条件により、ホスト基板への転写の場合に非結合のリスクがないよう十分に低い温度で粗さの小さい（著しい段差がない）表面を得ることが可能となることが明らかとなった。
注入条件により注入深さが決定されることに留意されたい。
本発明の有利な特徴によれば、適切な場合には以下を組み合わせる。
ヘリウムの注入ドーズ量が、少なくとも水素の注入ドーズ量に等しい。
破断（または切り離し）後の出発基板の残余部が再利用されることを特徴とする。この場合、この方法は、最大でも厚さ１ミクロン（典型的には０．２ミクロン程度）の最大でも１回の研磨を伴う、出発基板の残余部のその再利用前の準備処理を、有利にさらに含む、または処理さえ全く含まない。
出発基板を、切り離し前に、上記自由面を介してホスト基板と密着させる。この密着が有利に分子結合である。特にこれらの表面の一方または他方を保護するまたは結合を容易にするために、ホスト基板と密着させる前に、出発基板の自由面上に少なくとも１つの層が好ましくは蒸着される。
破断処理が、この密着の前に、熱処理を含み、また水素の注入深さでこの出発基板の破断を得るために必要な熱機械バジェットの少なくとも８５％に対応する脆化処理を、出発基板へ適用することを含む。
この脆化処理が、有利に蒸気の状態の層を蒸着させるステップを含む。
この脆化処理が、有利に機械的応力を加えること（例えば、異なる熱特性を有するが厚さが小さい（典型的には１ミクロン程度より小さい）層との接触があるため、軽い張力を加えること）を含む。
この熱脆化処理が、好ましくは高くても４００℃の温度で、好ましくは高くても３００℃に等しい温度で行われる。
この脆化処理が、例えば、熱破断を得るために必要な時間の少なくとも８５％の間行われる熱脆化処理で主に構成される。
この脆化処理が、薄層の切り離しを得るために必要なバジェットの少なくとも９５％の熱機械バジェットに有利に対応する。９９％を超える、または９９．９９％さえも超えるバジェットを理論上は選択することができるが、ホスト基板と密着させるために出発基板が十分な機械的強度を保持することを保証するように選択することができ、適用可能である場合、このバジェットは、好ましくは多くても破断に必要なバジェットの９９％に等しい。
残留破断処理が、有利に高くても２５０℃に等しい温度で、例えば室温で行われる。
残留破断処理が、好ましくは室温における、機械的応力を加えることを有利には含む。
残留破断処理が、例えば（慎重に選択した出力および周波数の）超音波および／またはマイクロ波の適用による、熱処理および／または切り離し応力の適用を含む。
ヘリウムの注入ドーズ量が好ましくは１．１０１７〜２．１０１７Ｈｅ＋／ｃｍ２（好ましくは２．１０１７Ｈｅ＋／ｃｍ２程度）であり、水素注入ドーズ量が有利に同じ範囲（１．１０１７〜２．１０１７Ｈ＋／ｃｍ２）内、好ましくはまた２．１０１７Ｈｅ＋／ｃｍ２程度である。したがって、水素の注入ドーズ量およびヘリウムの注入ドーズ量は、有利にそれぞれ２．１０１７原子／ｃｍ２にほぼ等しい。
累積注入ドーズ量が近似的に３．１０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２、好ましくは概ね３．５ １０１７原子／ｃｍ２〜４ １０１７原子／ｃｍ２である。
ヘリウム注入ステップについての注入エネルギーが、水素注入ステップのための注入エネルギーよりも大きい。
ヘリウム注入エネルギーが９０ｋｅＶ〜２１０ｋｅＶで、水素注入エネルギーが６０ｋｅＶ〜１２０ｋｅＶである。
この方法は、任意の非結合領域を含む薄層全体の切り離しを完全にするための仕上げ熱処理を、有利にさらに含む。
水素およびヘリウムの共注入の原理は、特に良好な粗さの自由面を薄膜向けに得ることを目的として既に提案されていることに留意されたい。この点に関し、国際公開第２００４／０４４９７６号パンフレット、国際公開第２００４／０４２７７９号パンフレット、国際公開第２００５／０１３３１８号パンフレットおよび国際公開第２００５／０４３６１５号パンフレットを挙げることができる。しかしながら、これらの文献は原理的に、２種の注入元素の存在から利益を得て、５．１０１６原子／ｃｍ２未満のこれらの元素それぞれの注入ドーズ量、任意の有意な熱処理前の第２の基板への第１の基板の結合、および通常高温での熱処理を可能な限り低減させることを提案している。
さらに、米国特許出願公開第２００４／０２６２６８６号明細書および米国特許出願公開第２００５／０２６９６７１号明細書は、窒化ガリウムへの水素およびヘリウムの共注入を用いる、窒化ガリウムからの転写のステップを既に提案しているが、そのドーズ量は本発明が提案するドーズ量より少なく、注入の順序を指定していない（上で挙げた２番目の文献は単に、共注入の可能性を、これをどのように行うかを指定することなく言及している）。これらの文献は、薄膜の切り離しにより生じる表面の品質に関与しておらず、したがって、注入の順序およびドーズ量がこの表面品質の良質にどの程度影響を及ぼすことができるのか特定することは決してできない。
この点に関し、注入により一定の厚さにわたって結晶格子が乱れることを考慮すれば、非常に清潔で平らである裏面を薄膜向けに設けるための要件により、薄層の切り離しによってむき出しになる出発基板の表面が、特にドーズ量が多い場合には著しく劣化するというアプリオリ（ａ ｐｒｉｏｒｉ）に結論が導かれたことに留意しなければならない。しかしながら、本発明は、注入条件の適切な選択により上述の利点を得ることが可能となるという見解に基づいている。
解明されてきた物理機構なしでは、ヘリウム原子は、水素によって生じる欠陥に向かって拡散してそれら欠陥に張力を与え、破断それ自体を生じさせるために日常的に使用される注入ドーズ量に匹敵する水素の高い注入ドーズ量を考慮すると、ヘリウムの追加の注入により、水素の注入によって生じる欠陥に最適な効力が与えられ、その結果それら欠陥の合体が非常にうまく生じ、そこから非常にきれいな分離界面が形成されるように思われる。
累積注入ドーズ量が高くなる、すなわち少なくとも３．１０１７原子／ｃｍ２に等しくなるとすぐに、水素の存在は必要でなくなったことさえ明らかになった。
本発明の別の態様は、出発基板の自由面に沿った少なくとも厚い表面領域がＧａＮである出発基板からのＧａＮ薄層の作製方法を提案する。この方法は、以下のステップ、
ヘリウムイオンと、その後任意選択で水素イオンを用いて出発基板の上記自由面に衝撃を与えるステップであって、第一にヘリウムが上記厚い領域の厚さに注入され、少なくとも大部分がヘリウムからなる累積注入ドーズ量が３．１０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２であるステップと、
出発基板の残余部からの、自由面とヘリウムの注入深さとの間に位置しているＧａＮの厚い領域のすべての部分の切り離しを生じさせるようになされた破断処理を出発基板に適用するステップと、を含む。
注入ドーズ量全体が、有利に約４．１０１７原子／ｃｍ２程度（すなわち３．５ １０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２、さらには３．７５ １０１７原子／ｃｍ２〜４．２５ １０１７原子／ｃｍ２）のヘリウムからなる。
ヘリウムおよび水素が共注入されている、またはヘリウムのみが注入されているため、本発明により、出発基板の区域全体に容易に広がる（破断処理の長期化を意味する場合でも）、したがって局所的結合欠陥の存在または周辺での結合の欠如に無関係であるデラミネーションがもたらされる。このことは、出発基板の残余部のむき出しになった表面が均斉（ｎｅａｔ）かつ清潔であると保証することに貢献する。
本発明の目的、特徴および利点は、添付の図面を参照することによって以下の説明から明らかになる。
サファイア基板上に蒸着され、注入が施されたＧａＮ基板の、別のサファイア基板に結合しているが結合していない領域を特徴とする組合せを示す理論図である。 注入済みの領域における分離後の、転写されていない領域を特徴とする図１からの組合せを示す理論図である。 本発明の方法の第１の注入ステップの図である。 その方法の第２の注入ステップの図である。 その方法の加熱処理ステップの図である。 第２の基板と密着させることを示す図である。 薄層と、再利用の準備ができている基板残余部とへの出発基板の分離を示す図である。
図３から図７は、ＧａＮ薄層を作成するための本発明の方法の一例の主なステップを表す。
１）注入層１３を形成するための、矢印１２で表されるヘリウムの衝撃によるＧａＮ出発基板の第１の注入ステップ。この注入ステップは、１０１７／ｃｍ２程度〜４．１０１７／ｃｍ２程度のドーズ量で行われる。
２）矢印１２’で表される水素の衝撃によるこの出発基板１１の第２の注入ステップ。この注入ステップは、１０１７／ｃｍ２程度〜４．１０１７／ｃｍ２程度のドーズ量で行われる。
３）好ましくは低温における所与の時間の熱処理を実際には含む脆化処理ステップ。この処理ステップは、この熱処理のみによって分離するまたは破断させるために必要となるであろう熱（または熱機械）バジェットの少なくとも８５％を有利に表す熱（または機械的応力を加えられている場合には熱機械）バジェットの適用に対応する。
４）この注入済み基板を、ホスト基板とも呼ばれる第２の基板１７と密着させるステップ。
５）出発構造を分離して薄層１５（場合によっては残余部１５Ａを含む）残留破断処理を適用するステップ。基板残余部１６は再利用する準備が整っており、再び上記注入ステップを受ける。
ステップ３から５は、そこを通して注入が行われた自由面と水素の注入深さとの間に位置するＧａＮ領域のすべての部分を、出発基板の残余部から切り離されるようになされる破断処理を共同で構成する。本発明の方法の特に簡単な変形形態は、例えば、所要の薄層が切り離されるまでステップ３を行うことに限定される。
ここでの出発基板１１は、全体がＧａＮからなる。あるいは、出発基板１１は、図１の場合のように、基板の自由面に沿った厚い表面領域のみがＧａＮからなる基板であってもよく、この領域は、サファイアで構成することができる支持体によって支えられた層である。この領域は、この領域の厚さの範囲内で注入が行われるように十分に厚い。
熱（または熱機械）バジェットの概念は、破断をもたらす熱または熱機械の形態のエネルギー入力に対応し、示した百分率は、一定の温度および（適用可能であれば）応力でそのエネルギーに達するために必要となるであろう時間を参照して実際には与えられている。
応力を加えることと組み合わせるまたは組み合わせないステップ３の熱処理により、注入によって導入された欠陥が、将来の薄層１５と将来の残余部１６とを分離する、実質的には層１３の高さに脆化層１３’’を形成するように進化する。例えば酸化物の保護層１８で、注入ステップ前または注入ステップ後に表面１４を覆うことができ、この層１８は、第２の基板と密着させる（ステップ４）前に除去してもしなくてもよい。
本発明は、殊にＧａＮへの注入の条件の特定の選択にある。この特定の選択の効果は、ステップ１および２により、一特定の実施形態においては温度と共に進化する欠陥が形成されることである。したがって、当業者は、基板（Ｓｉ、Ｇｅ、ＧａＮ等）への気体イオン（Ｈ、Ｈｅ等）の注入により、主に注入したイオン、基板および注入エネルギーに依存する深さに欠陥および微小空孔が形成されることを知っている。注入済み基板に（事前に補強材に結合することなく）熱処理を適用した場合、欠陥は通常、注入イオンの気相を含む微小割れを実質的には注入深さに形成するまで、寸法および密度で進化する。気体の圧力の影響下で、これらの微小割れによりその後、ブリスタの形態の基板の自由表面の局部変形が、または剥離の形態の局所的な切り離しさえも生じる。
一方、本発明について規定されている注入条件により、温度と共に異なった進化を遂げる欠陥が、ＧａＮ中に形成される。適当な熱処理後のこれらの元の条件により、補強材基板の適用なしであっても、局所的な剥離またはブリスタの形成なしに注入済み表面膜１５が完全に切り離される。このデラミネーション（ｄｅｌａｍｉｎａｔｉｏｎ）は、制限した注入エネルギーではなく、本発明の条件によって生じる注入欠陥の特定の性質に関連しているように思われた（補強材との結合後全体に実行される破断処理中に実質的には完全な剥離を得るためのドーズ量と注入エネルギーとの間の関係を教示する国際公開第２００３／０６３２１３号パンフレットを参照のこと）。
このことから判断すると、本発明の注入および熱処理の条件は、有効な補強材の存在が必要となる（当業者が以前考えた）ことなく、水素注入領域の辺りでＧａＮについて出発基板の完全な破断を誘発することができるということになる。
局所的な剥離を防止する、または剥離した層の平面度を維持するための補強材の存在が不要であるため、本発明は、補強材基板なしで、すなわち、分厚い補強材（数ミクロンを超える厚さを有する補強材）なしで、したがって２枚の基板間の熱膨張係数の違いに付随する制限なしで、熱処理（「超脆化（ｓｕｐｅｒｅｍｂｒｉｔｔｌｅｍｅｎｔ）」として知られている）を行うことが有利であること、必要に応じて、また分離直前に、分離後の薄層の操作を容易にするために任意の基板に固定することを可能にするようにして、この処理を「事実上最後まで」行うことができることを教示している（実際には、最初は出発基板の一部を形成している薄層は、最後には第２の基板に付着しているため、出発基板が第２の基板に固定された後の、出発基板の残余部からの薄層の分離は、転写ステップと定義されることを覚えておくこと）。本発明により、第２の基板に結合していない領域（特に、図１のＰ、ＣおよびＩに対応する周辺領域、基板内の欠陥の領域、および結合が欠けている領域）でさえも、適当な破断処理により切り離される。
本発明の一態様によれば、この熱処理は機械的応力を伴うことができる。
転写を行おうとする場合、この「超脆化」ステップは、微小空孔層に破断が生じるまで行ってはならないが、時宜を得ない破断を回避するために９９％を超えないことが慎重であるように思われるものの、破断熱（および／または熱機械）バジェットの少なくとも８５％、まさに８５％、または少なくとも９９％（例えば９９．９９％）を有利に示す。
ホストを形成する第２の基板７と密着させるステップは、結合（好ましくは分子結合）によって有利に行われるが、保護膜１８と共に、または保護膜１８の代わりにＧａＮ基板の表面１４上に蒸着された結合層の使用を伴うことができる。
この結合を強化するための熱処理を施すことができ、層１３’’中の欠陥の進化に関与してもしなくてもよい（したがって、熱バジェットは２つのステップを含む）。
最後の破断ステップは、熱および／または機械的処理にある。適用される熱機械バジェットは、超脆化処理に反比例する。第２の基板上へ薄膜を転写するステップは、室温で、したがって熱処理なしで、単純に機械的応力を加えることによって、例えばブレードの挿入によって行うことができる。
しかしながら、いくつかの非結合領域に機械的処理を適用することは困難であることがわかっているため、それら非結合領域と垂直整列している領域の切り離しには熱処理が有利に選択される。
この破断ステップの結果として、図１でＣまたはＩと分類された領域などの局所的な非結合領域を含む、また周辺の領域（図１の参照Ｐ）を含む薄膜１５が、最初に注入が施された基板から完全に切り離される。これらの領域Ｐ（またはこれらの領域ＣまたはＩでさえも）の切り離しは、第２の基板に（例えば、適当な熱処理後に）転写される使用可能な部分（特に、膜の中央部分）の切り離しと同時でよいが、この使用可能な部分の切り離しの前または後に特別破断処理を必要とすることがある。したがって、完全な破断の後の初期基板１の再利用は、（現在の標準的なプロセスにおける場合のように）転写されていない領域を取り除くためのコストのかかる機械的および／または化学的平坦化のステップを必要としない。
用途に従って、材料の最小限の除去により破断後の表面粗さを低減する軽い化学的機械研磨の簡単なステップを通して再利用の準備を行うことができる（せいぜい１ミクロン、通常０．０１ｎｍ程度または０．２ミクロン程度）。要件に応じて、特定の表面処理なしで破断ステップ後にそのまま基板を再利用して、例えばさらなるＧａＮ転写を行うことができる。
本発明の方法の特定の実施形態を以下に説明する。
（実施例１）
ＧａＮ（７０Ｇａ１４Ｎ）結晶性基板に、以下の条件下：エネルギー＝９０ｋｅＶ、ドーズ量＝２．１０１７ｃｍ−２でＨｅイオンを注入し、その後以下の条件下：エネルギー＝６０ｋｅＶ、ドーズ量＝２．１０１７ｃｍ−２でＨイオンを注入する。その後、注入後の基板上に、５００ｎｍ〜１μｍから選択することができる厚さのＳｉＯ２保護層を、ＰＥＣＶＤ（プラズマ支援化学気相成長）プロセスによって蒸着させる。その後、２８０℃−１時間の超脆化アニーリングを適用する（すなわち、追加の機械的応力なしに２８０℃で１時間）。
２８０℃−１時間のアニーリングは２８０℃における破断熱バジェットの〜８５％を表すことに留意されたい。これは、これらの条件下では、２８０℃−１時間１０分の後破断が得られるためである。
このようにして得られた注入深さは、Ｈｅでは３９０ｎｍで、水素では４５０ｎｍ、すなわち実質的に等しかった（６０ｎｍ以内まで）ことが指摘されている。
さらに、保護層のＰＥＣＶＤ蒸着の作業だけでも加熱を誘発することができ、したがって基板の超脆化に寄与することができる。
その後、以下のステップ：
ＧａＮおよびサファイア基板の化学洗浄ステップと、
化学的機械研磨ステップと、
基板同士の密着ステップと、
によって、ＧａＮ基板を分子付着によりバルクのサファイア補強材に結合させる。
その後、熱処理によって注入済みの層に破断が生じる。異なる熱膨張係数（ＧａＮ：〜５．８．１０−６／Ｋ、サファイア：〜８．１０−６／Ｋ）を有するＧａＮおよびサファイア、破断熱処理の温度は、構造の非結合を防止するために十分に低くなければならない。破断熱処理をＴｏ＜２３０℃で行わなければならないとここでは考えられている。その場合、超脆化により２３０℃で〜１３時間以内に破断を得ることが可能となる。超脆化ステップなしでは、破断時間（すなわち、破断熱バジェット）が２３０℃で８８時間となる。
この２３０℃−１３時間破断ステップにより、原理的には注入済みＧａＮ基板の表面全体にわたって、厚さ〜４８０ｎｍＧａＮ膜（または薄層）が切り離される。それにもかかわらず、ＧａＮ膜の中央部分がまずサファイア基板に転写される（したがって、例えば発光ダイオード（ＬＥＤ）を製造するために使用することができるＧａＮ／ＳｉＯ２／サファイア構造が得られる）ことがある。ＧａＮ基板の環に局在化される別の部分が、環状自己支持形膜（図７中の環１５Ａに象徴される）の形態で基板から切り離される。その後、最初に注入が施されたＧａＮ基板１１の残余部１６を破断後そのまま再利用して、各転写サイクル間に特有の表面処理の中間ステップなしで、多くの連続転写を行うことができる。それでもなお、上記ステップがこの残余部６に適用され、その後新たな転写後にその残余部の残余部というように適用される。
標準的な転写（水素注入後）の残余部を表す写真は、周辺部分における、また同様に局所的な場所での（中央の領域内の）外観の変化を非常に明確に示しているが、同じ条件下で撮影した写真が、上述のステップによる破断後の全体的に均一な外観を明らかにしていることが立証されている。
（実施例２）
ＧａＮ（７０Ｇａ１４Ｎ）結晶性基板を、ＬＰＣＶＤ（低圧化学気相成長）プロセスによって９００℃で蒸着させた、厚さ５００ｎｍのＳｉＯ２結合層で覆う。この基板に、以下の条件下：エネルギー＝２１０ｋｅＶ、ドーズ量＝２．１０１７ｃｍ−２でＨｅイオンを注入し、その後以下の条件下：エネルギー＝１２０ｋｅＶ、ドーズ量＝２．１０１７ｃｍ−２でＨイオンを注入する。その後、３００℃−４４分の超脆化アニーリングを適用する。
３００℃−４４分のアニーリングは３００℃における破断熱バジェットの〜９７．７％を表すことに留意されたい。これは、これらの条件下では、３００℃−４５分の後破断が得られるためである。
このようにして得られた注入の深さは、Ｈｅでは７５０ｎｍで、水素では７００ｎｍ、すなわち、それら深さは実質的に等しかった（５０ｎｍ以内まで）ことがわかっている。
その後、結合層を有するこのＧａＮ基板を、分子付着によりサファイア補強材に結合させる。その後、Ｔｏ＜２３０℃の熱処理によって、注入済みの層に破断が生じさせる。その場合、超脆化により２２０℃で〜１６時間以内に破断を得ることが可能となる。超脆化ステップなしでは、破断時間（すなわち、この最終的な破断ステップの熱バジェット）が２２０℃で３０日となる。
この２２０℃−１６時間破断ステップにより、注入済みＧａＮ基板の領域全体にわたって、厚さ約４８０ｎｍＧａＮ膜と５００ｎｍのＳｉＯ２結合層が切り離される。実施例１を参照して上で示したように、ＧａＮ膜の一部分がサファイア基板へと転写され、したがって、例えば発光ダイオード（ＬＥＤ）を製造するために使用することができるＧａＮ／ＳｉＯ２／サファイア構造が得られる。ＧａＮ基板の環に局在化される別の部分が、自己支持形膜の形態で基板から切り離される。その後、最初に注入が施されたＧａＮ基板を、破断に関連する粗さを取り除くためのＣＭＰ（例えば、数秒の化学的機械研磨）による簡単な再表面加工（ｒｅｓｕｒｆａｃｉｎｇ）のステップの後、さらなる転写のために再利用する。
（実施例３）
ＧａＮ（７０Ｇａ１４Ｎ）結晶性基板を、ＰＥＣＶＤ（プラズマ支援化学気相成長）プロセスによって３００℃で蒸着させた、厚さ２５０ｎｍのＳｉＯ２結合層で覆う。この基板に、以下の条件下：エネルギー＝９０ｋｅＶ、ドーズ量＝３．１０１７ｃｍ−２でＨｅイオンを注入し、その後以下の条件下：エネルギー＝６０ｋｅＶ、ドーズ量＝１０１７ｃｍ−２でＨイオンを注入する。その後、４９５℃−４時間１０分の超脆化アニーリングを適用する。４９５℃−４時間１０分のアニーリングは４９５℃における破断熱バジェットの〜９８％を表すことに留意されたい。これは、これらの条件下では、４９５℃−４時間１５分の後破断が得られるためである。
このようにして得られた注入深さは、Ｈｅでは３９０ｎｍで、水素では４５０ｎｍ、すなわち、それら深さは実質的に等しい（６０ｎｍ以内まで）ことが分かった。
その後、結合層を有するこのＧａＮ基板を、分子付着によりサファイア補強材に結合させる。その後、低温、例えば１５０℃−２時間のアニーリングによって結合を強化する。このタイプのアニーリングは、注入済みＧａＮ基板の超脆化には実質的には寄与しない。このアニーリング温度は低すぎるため、出発支持体に既に消費されたエネルギーバジェットには寄与しない。
機械的応力を加えることによって、注入済みの層に破断が生じる。このために、例えば、２枚の結合している基板の間にブレードを挿入する（図７中の矢印Ｌを参照）。ＧａＮ膜の一部分がサファイア基板上へと転写され、例えば発光ダイオード（ＬＥＤ）を製造するために使用することができるＧａＮ／ＳｉＯ２／サファイア構造がこのようにして得られる。この残留破断処理は本質的に機械的であるため、不十分にしか結合していない部分（排除領域、ＮＢＡ等）はＧａＮ基板から切り離されないが、４００℃−１分のアニーリングにより、自己支持形膜の形態でＧａＮ基板上のこれらの残留領域が取り除かれる。したがって、ＧａＮ膜全体が切り離され、出発基板の残余部上には、レリーフ（ｒｅｌｉｅｆ）のない平面が得られる。その後、最初に注入が施されたＧａＮ基板のこの残余部を、さらなる転写のために再利用することができる。
それぞれ１０１７原子／ｃｍ２〜４．１０１７原子／ｃｍ２のヘリウムドーズ量と水素ドーズ量との非常に様々な対、特に以下の対について、上記注入条件下で、ＧａＮ基板の良質デラミネーション（ｑｕａｌｉｔｙ ｄｅｌａｍｉｎａｔｉｏｎ）が実際に観察された。これに関して、それらのドーズ量は３から４の、好ましくは３．５から４（１０１７原子／ｃｍ２に対応する単位で表される）の総ドーズ量に対応することに留意されたい：
Ｈｅ＝２、Ｈ＝１、すなわち、総量３、
Ｈｅ＝２、Ｈ＝１．５、すなわち、総量３．５、
Ｈｅ＝１．７５、Ｈ＝２、すなわち、総量３．７５、
Ｈｅ＝２、Ｈ＝２、すなわち、総量４、および
Ｈｅ＝３、Ｈ＝１、すなわち、総量４。
ヘリウムのみの注入、すなわち、Ｈｅ＝４およびＨ＝０でも、これまでと同じ注入条件下において良質デラミネーションが見られた。
このことにより、この注入ドーズ量の範囲においては、ヘリウム注入ドーズ量が十分に高い（少なくとも約３．１０１７原子／ｃｍ２に等しい、典型的には３．５ １０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２、さらには３．７５ １０１７原子／ｃｍ２〜４．２５ １０１７原子／ｃｍ２）場合に、相補的な水素注入がなくても、破断によって得られた面についての優れた表面品質と共に、非常に優れたデラミネーションも得られるということを結論付けることが可能である。

Claims (26)

  1. 出発基板自由面に沿った少なくとも厚い表面領域がＧａＮである出発基板からのＧａＮ薄層の作製方法であって、以下のステップ：
    ヘリウムおよび水素イオンを用いて出発基板の前記自由面に衝撃を与えるステップであって、第一にヘリウムが前記厚い領域の厚さに注入され、第二に水素が注入され、ヘリウムのドーズ量および水素のドーズ量がそれぞれ１．１０１７原子／ｃｍ２〜４．１０１７原子／ｃｍ２であるステップと、
    出発基板の残余部からの、自由面とヘリウムおよび水素の注入深さとの間に位置しているＧａＮの厚い領域のすべての部分の切り離しを生じさせるようになされた破断処理を出発基板に適用するステップと、を含む方法。
  2. ヘリウムの注入ドーズ量が、少なくとも水素の注入ドーズ量に等しいことを特徴とする、請求項１に記載の方法。
  3. 破断後の出発基板の残余部が再利用されることを特徴とする、請求項１または２に記載の方法。
  4. 最大でも厚さ１ミクロンの最大でも１回の研磨を伴う、出発基板の残余部のその再利用前の準備処理をさらに含むことを特徴とする、請求項３に記載の方法。
  5. 出発基板を、切り離し前に、前記自由面を介してホスト基板と密着させることを特徴とする、請求項１から４のいずれか一項に記載の方法。
  6. 密着が分子結合であることを特徴とする、請求項５に記載の方法。
  7. ホスト基板と密着させる前に、出発基板の自由面上に少なくとも１つの層が蒸着されることを特徴とする、請求項５または６に記載の方法。
  8. 破断処理が、密着の前に、熱処理を含み、また水素の注入深さで出発基板の破断を得るために必要な熱機械バジェットの少なくとも８５％に対応する脆化処理を、出発基板へ適用することを、その後密着の後に、残留破断処理を適用することを含むことを特徴とする、請求項５から７のいずれか一項に記載の方法。
  9. 熱脆化処理が、蒸気の状態の層を蒸着させるステップを含むことを特徴とする、請求項８に記載の方法。
  10. 脆化処理が、機械的応力を加えることを含むことを特徴とする、請求項８または９に記載の方法。
  11. 熱脆化処理が、高くても４００℃の温度で行われることを特徴とする、請求項８から１０のいずれか一項に記載の方法。
  12. 脆化処理が、切り離しを得るのに必要なバジェットの少なくとも９５％の熱機械バジェットを備えることを特徴とする、請求項８から１１のいずれか一項に記載の方法。
  13. 残留破断処理が熱処理を含むことを特徴とする、請求項８から１２のいずれか一項に記載の方法。
  14. 残留破断処理が、高くても２５０℃に等しい温度で行われることを特徴とする、請求項１３に記載の方法。
  15. 残留破断処理が、機械的応力を加えることを含むことを特徴とする、請求項８から１４のいずれか一項に記載の方法。
  16. 残留破断処理が、室温で行われることを特徴とする、請求項１５に記載の方法。
  17. 残留破断処理が、超音波の適用を含むことを特徴とする、請求項１５または１６に記載の方法。
  18. 残留破断処理が、マイクロ波の適用を含むことを特徴とする、請求項１５または１６に記載の方法。
  19. ヘリウムの注入ドーズ量が１．１０１７〜２．１０１７Ｈｅ＋／ｃｍ２であることを特徴とする、請求項１から１８のいずれか一項に記載の方法。
  20. 水素注入ドーズ量が１．１０１７〜２．１０１７Ｈ＋／ｃｍ２の範囲内であることを特徴とする、請求項１から１９のいずれか一項に記載の方法。
  21. 累積注入ドーズ量が近似的に３．１０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２であることを特徴とする、請求項１から２０のいずれか一項に記載の方法。
  22. ヘリウム注入ステップでの注入エネルギーが、水素注入エネルギーよりも大きいことを特徴とする、請求項１から２１のいずれか一項に記載の方法。
  23. ヘリウム注入エネルギーが９０ｋｅＶ〜２１０ｋｅＶで、水素注入エネルギーが６０ｋｅＶ〜１２０ｋｅＶであることを特徴とする、請求項１から２２のいずれか一項に記載の方法。
  24. 任意の非結合領域を含む薄層全体の切り離しを完全にするための仕上げ熱処理を含むことを特徴とする、請求項１から２３のいずれか一項に記載の方法。
  25. 出発基板の自由面に沿った少なくとも厚い表面領域がＧａＮである出発基板からのＧａＮ薄層の作製方法であって、以下のステップ：
    ヘリウムイオンと、その後任意選択で水素イオンを用いて出発基板の前記自由面に衝撃を与えるステップであって、第一にヘリウムが前記厚い領域の厚さに注入され、少なくとも大部分がヘリウムからなる累積注入ドーズ量が３．１０１７原子／ｃｍ２〜４．５ １０１７原子／ｃｍ２であるステップと、
    出発基板の残余部からの、自由面とヘリウムの注入深さとの間に位置しているＧａＮの厚い領域のすべての部分の切り離しを生じさせるようになされた破断処理を出発基板に適用するステップと、を含む方法。
  26. 注入ドーズ量全体が、約４．１０１７／ｃｍ２程度のヘリウムからなることを特徴とする、請求項２５に記載の方法。
JP2009542132A 2006-12-19 2007-12-18 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法 Active JP5412289B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR0655664 2006-12-19
FR0655664A FR2910179B1 (fr) 2006-12-19 2006-12-19 PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
PCT/FR2007/002100 WO2008093008A2 (fr) 2006-12-19 2007-12-18 Procédé de fabrication de couches minces de gan par implantation et recyclage d'un substrat de départ

Publications (2)

Publication Number Publication Date
JP2010514185A true JP2010514185A (ja) 2010-04-30
JP5412289B2 JP5412289B2 (ja) 2014-02-12

Family

ID=37857092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009542132A Active JP5412289B2 (ja) 2006-12-19 2007-12-18 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法

Country Status (5)

Country Link
US (1) US8778775B2 (ja)
EP (1) EP2102904B1 (ja)
JP (1) JP5412289B2 (ja)
FR (1) FR2910179B1 (ja)
WO (1) WO2008093008A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071518A (ja) * 2009-09-25 2011-04-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2848336B1 (fr) * 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2856844B1 (fr) * 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2861497B1 (fr) * 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) * 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2926674B1 (fr) * 2008-01-21 2010-03-26 Soitec Silicon On Insulator Procede de fabrication d'une structure composite avec couche d'oxyde de collage stable
FR2947098A1 (fr) * 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
KR101717670B1 (ko) 2011-06-15 2017-03-17 삼성전자주식회사 반도체 발광소자 제조방법
FR2984597B1 (fr) * 2011-12-20 2016-07-29 Commissariat Energie Atomique Fabrication d’une structure souple par transfert de couches
JP6130995B2 (ja) * 2012-02-20 2017-05-17 サンケン電気株式会社 エピタキシャル基板及び半導体装置
US9136337B2 (en) 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
CN104641453B (zh) * 2012-10-12 2018-03-30 住友电气工业株式会社 Iii族氮化物复合衬底及其制造方法以及制造iii族氮化物半导体器件的方法
JP6322890B2 (ja) 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
CN105051919A (zh) 2013-01-16 2015-11-11 Qmat股份有限公司 用于形成光电器件的技术
WO2014125688A1 (ja) 2013-02-18 2014-08-21 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
FR3007891B1 (fr) * 2013-06-28 2016-11-25 Soitec Silicon On Insulator Procede de fabrication d'une structure composite
JP6176069B2 (ja) * 2013-11-13 2017-08-09 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、積層ｉｉｉ族窒化物複合基板、ならびにｉｉｉ族窒化物半導体デバイスおよびその製造方法
WO2015130189A1 (en) * 2014-02-28 2015-09-03 Nokia Technologies Oy Method and apparatus for oxidation of two-dimensional materials
SG11201804271QA (en) * 2015-11-20 2018-06-28 Sunedison Semiconductor Ltd Manufacturing method of smoothing a semiconductor surface
KR102435523B1 (ko) 2016-03-10 2022-08-23 삼성전자주식회사 발광 소자 및 이의 제조 방법
US20180019169A1 (en) * 2016-07-12 2018-01-18 QMAT, Inc. Backing substrate stabilizing donor substrate for implant or reclamation
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN113130307B (zh) * 2021-03-15 2024-01-30 深圳市思坦科技有限公司 外延片处理方法、外延片和Micro-LED阵列
CN115922109B (zh) * 2023-01-05 2023-07-25 成都功成半导体有限公司 一种晶圆背面激光切割方法及晶圆

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288858A (ja) * 1998-01-30 1999-10-19 Canon Inc Ｓｏｉ基板の再生方法及び再生基板
JP2000138192A (ja) * 1998-08-28 2000-05-16 Kobe Precision Inc 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
WO2006000691A1 (fr) * 2004-06-03 2006-01-05 S.O.I.Tec Silicon On Insulator Technologies Support d'epitaxie hybride et son procede de fabrication

Family Cites Families (286)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3915757A (en) 1972-08-09 1975-10-28 Niels N Engel Ion plating method and product therefrom
US3913520A (en) 1972-08-14 1975-10-21 Precision Thin Film Corp High vacuum deposition apparatus
US3993909A (en) 1973-03-16 1976-11-23 U.S. Philips Corporation Substrate holder for etching thin films
FR2245779B1 (ja) 1973-09-28 1978-02-10 Cit Alcatel
US3901423A (en) 1973-11-26 1975-08-26 Purdue Research Foundation Method for fracturing crystalline materials
US4170662A (en) 1974-11-05 1979-10-09 Eastman Kodak Company Plasma plating
US4121334A (en) 1974-12-17 1978-10-24 P. R. Mallory & Co. Inc. Application of field-assisted bonding to the mass production of silicon type pressure transducers
US3957107A (en) 1975-02-27 1976-05-18 The United States Of America As Represented By The Secretary Of The Air Force Thermal switch
US4039416A (en) 1975-04-21 1977-08-02 White Gerald W Gasless ion plating
GB1542299A (en) 1976-03-23 1979-03-14 Warner Lambert Co Blade shields
US4028149A (en) 1976-06-30 1977-06-07 Ibm Corporation Process for forming monocrystalline silicon carbide on silicon substrates
US4074139A (en) 1976-12-27 1978-02-14 Rca Corporation Apparatus and method for maskless ion implantation
US4108751A (en) 1977-06-06 1978-08-22 King William J Ion beam implantation-sputtering
US4179324A (en) 1977-11-28 1979-12-18 Spire Corporation Process for fabricating thin film and glass sheet laminate
DE2849184A1 (de) 1978-11-13 1980-05-22 Bbc Brown Boveri & Cie Verfahren zur herstellung eines scheibenfoermigen silizium-halbleiterbauelementes mit negativer anschraegung
JPS55104057A (en) 1979-02-02 1980-08-09 Hitachi Ltd Ion implantation device
US4324631A (en) * 1979-07-23 1982-04-13 Spin Physics, Inc. Magnetron sputtering of magnetic materials
CH640886A5 (de) 1979-08-02 1984-01-31 Balzers Hochvakuum Verfahren zum aufbringen harter verschleissfester ueberzuege auf unterlagen.
US4244348A (en) 1979-09-10 1981-01-13 Atlantic Richfield Company Process for cleaving crystalline materials
FR2475068B1 (fr) 1980-02-01 1986-05-16 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
FR2506344B2 (fr) 1980-02-01 1986-07-11 Commissariat Energie Atomique Procede de dopage de semi-conducteurs
US4342631A (en) 1980-06-16 1982-08-03 Illinois Tool Works Inc. Gasless ion plating process and apparatus
US4471003A (en) 1980-11-25 1984-09-11 Cann Gordon L Magnetoplasmadynamic apparatus and process for the separation and deposition of materials
FR2501727A1 (fr) 1981-03-13 1982-09-17 Vide Traitement Procede de traitements thermochimiques de metaux par bombardement ionique
US4361600A (en) 1981-11-12 1982-11-30 General Electric Company Method of making integrated circuits
US4412868A (en) 1981-12-23 1983-11-01 General Electric Company Method of making integrated circuits utilizing ion implantation and selective epitaxial growth
US4486247A (en) 1982-06-21 1984-12-04 Westinghouse Electric Corp. Wear resistant steel articles with carbon, oxygen and nitrogen implanted in the surface thereof
FR2529383A1 (fr) 1982-06-24 1983-12-30 Commissariat Energie Atomique Porte-cible a balayage mecanique utilisable notamment pour l'implantation d'ioris
FR2537768A1 (fr) 1982-12-08 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'obtention de faisceaux de particules de densite spatialement modulee, application a la gravure et a l'implantation ioniques
FR2537777A1 (fr) 1982-12-10 1984-06-15 Commissariat Energie Atomique Procede et dispositif d'implantation de particules dans un solide
DE3246480A1 (de) 1982-12-15 1984-06-20 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur herstellung von halbleiterscheiben mit getternder scheibenrueckseite
US4500563A (en) 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
US4468309A (en) 1983-04-22 1984-08-28 White Engineering Corporation Method for resisting galling
GB2144343A (en) 1983-08-02 1985-03-06 Standard Telephones Cables Ltd Optical fibre manufacture
US4567505A (en) 1983-10-27 1986-01-28 The Board Of Trustees Of The Leland Stanford Junior University Heat sink and method of attaching heat sink to a semiconductor integrated circuit and the like
JPS6088535U (ja) 1983-11-24 1985-06-18 住友電気工業株式会社 半導体ウエハ
FR2558263B1 (fr) 1984-01-12 1986-04-25 Commissariat Energie Atomique Accelerometre directif et son procede de fabrication par microlithographie
GB2155024A (en) 1984-03-03 1985-09-18 Standard Telephones Cables Ltd Surface treatment of plastics materials
FR2563377B1 (fr) 1984-04-19 1987-01-23 Commissariat Energie Atomique Procede de fabrication d'une couche isolante enterree dans un substrat semi-conducteur, par implantation ionique
US4542863A (en) 1984-07-23 1985-09-24 Larson Edwin L Pipe-thread sealing tape reel with tape retarding element
US4566403A (en) 1985-01-30 1986-01-28 Sovonics Solar Systems Apparatus for microwave glow discharge deposition
US4837172A (en) 1986-07-18 1989-06-06 Matsushita Electric Industrial Co., Ltd. Method for removing impurities existing in semiconductor substrate
US4717683A (en) 1986-09-23 1988-01-05 Motorola Inc. CMOS process
US4764394A (en) 1987-01-20 1988-08-16 Wisconsin Alumni Research Foundation Method and apparatus for plasma source ion implantation
EP0284818A1 (de) 1987-04-03 1988-10-05 BBC Brown Boveri AG Verfahren zum Herstellen eines Schichtverbunds sowie Vorrichtung zur Durchführung eines Verfahrens
JPS63254762A (ja) 1987-04-13 1988-10-21 Nissan Motor Co Ltd Ｃｍｏｓ半導体装置
US4847792A (en) 1987-05-04 1989-07-11 Texas Instruments Incorporated Process and apparatus for detecting aberrations in production process operations
SE458398B (sv) 1987-05-27 1989-03-20 H Biverot Ljusdetekterande och ljusriktningsbestaemmande anordning
FR2616590B1 (fr) 1987-06-15 1990-03-02 Commissariat Energie Atomique Procede de fabrication d'une couche d'isolant enterree dans un substrat semi-conducteur par implantation ionique et structure semi-conductrice comportant cette couche
US4956698A (en) 1987-07-29 1990-09-11 The United States Of America As Represented By The Department Of Commerce Group III-V compound semiconductor device having p-region formed by Be and Group V ions
US4846928A (en) 1987-08-04 1989-07-11 Texas Instruments, Incorporated Process and apparatus for detecting aberrations in production process operations
US4887005A (en) 1987-09-15 1989-12-12 Rough J Kirkwood H Multiple electrode plasma reactor power distribution system
US5015353A (en) 1987-09-30 1991-05-14 The United States Of America As Represented By The Secretary Of The Navy Method for producing substoichiometric silicon nitride of preselected proportions
US5138422A (en) 1987-10-27 1992-08-11 Nippondenso Co., Ltd. Semiconductor device which includes multiple isolated semiconductor segments on one chip
GB8725497D0 (en) 1987-10-30 1987-12-02 Atomic Energy Authority Uk Isolation of silicon
US5200805A (en) 1987-12-28 1993-04-06 Hughes Aircraft Company Silicon carbide:metal carbide alloy semiconductor and method of making the same
US4904610A (en) 1988-01-27 1990-02-27 General Instrument Corporation Wafer level process for fabricating passivated semiconductor devices
DE3803424C2 (de) 1988-02-05 1995-05-18 Gsf Forschungszentrum Umwelt Verfahren zur quantitativen, tiefendifferentiellen Analyse fester Proben
JP2666945B2 (ja) 1988-02-08 1997-10-22 株式会社東芝 半導体装置の製造方法
US4894709A (en) 1988-03-09 1990-01-16 Massachusetts Institute Of Technology Forced-convection, liquid-cooled, microchannel heat sinks
US4853250A (en) 1988-05-11 1989-08-01 Universite De Sherbrooke Process of depositing particulate material on a substrate
NL8802028A (nl) 1988-08-16 1990-03-16 Philips Nv Werkwijze voor het vervaardigen van een inrichting.
JP2670623B2 (ja) 1988-09-19 1997-10-29 アネルバ株式会社 マイクロ波プラズマ処理装置
US4952273A (en) 1988-09-21 1990-08-28 Microscience, Inc. Plasma generation in electron cyclotron resonance
US4996077A (en) 1988-10-07 1991-02-26 Texas Instruments Incorporated Distributed ECR remote plasma processing and apparatus
US4891329A (en) 1988-11-29 1990-01-02 University Of North Carolina Method of forming a nonsilicon semiconductor on insulator structure
NL8900388A (nl) 1989-02-17 1990-09-17 Philips Nv Werkwijze voor het verbinden van twee voorwerpen.
JPH02302044A (ja) 1989-05-16 1990-12-14 Fujitsu Ltd 半導体装置の製造方法
US4929566A (en) 1989-07-06 1990-05-29 Harris Corporation Method of making dielectrically isolated integrated circuits using oxygen implantation and expitaxial growth
JPH0355822A (ja) 1989-07-25 1991-03-11 Shin Etsu Handotai Co Ltd 半導体素子形成用基板の製造方法
US4948458A (en) 1989-08-14 1990-08-14 Lam Research Corporation Method and apparatus for producing magnetically-coupled planar plasma
US5036023A (en) 1989-08-16 1991-07-30 At&T Bell Laboratories Rapid thermal processing method of making a semiconductor device
US5013681A (en) 1989-09-29 1991-05-07 The United States Of America As Represented By The Secretary Of The Navy Method of producing a thin silicon-on-insulator layer
US5310446A (en) 1990-01-10 1994-05-10 Ricoh Company, Ltd. Method for producing semiconductor film
JPH0650738B2 (ja) 1990-01-11 1994-06-29 株式会社東芝 半導体装置及びその製造方法
US5034343A (en) 1990-03-08 1991-07-23 Harris Corporation Manufacturing ultra-thin wafer using a handle wafer
ATE145252T1 (de) 1990-05-09 1996-11-15 Lanxide Technology Co Ltd Dünne mmc's und deren herstellung
CN1018844B (zh) 1990-06-02 1992-10-28 中国科学院兰州化学物理研究所 防锈干膜润滑剂
US5131968A (en) 1990-07-31 1992-07-21 Motorola, Inc. Gradient chuck method for wafer bonding employing a convex pressure
JPH0719739B2 (ja) 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
US5198371A (en) 1990-09-24 1993-03-30 Biota Corp. Method of making silicon material with enhanced surface mobility by hydrogen ion implantation
US5618739A (en) 1990-11-15 1997-04-08 Seiko Instruments Inc. Method of making light valve device using semiconductive composite substrate
US5300788A (en) 1991-01-18 1994-04-05 Kopin Corporation Light emitting diode bars and arrays and method of making same
GB2251546B (en) 1991-01-11 1994-05-11 Philips Electronic Associated An electrical kettle
DE4106288C2 (de) 1991-02-28 2001-05-31 Bosch Gmbh Robert Sensor zur Messung von Drücken oder Beschleunigungen
JP2812405B2 (ja) 1991-03-15 1998-10-22 信越半導体株式会社 半導体基板の製造方法
US5110748A (en) 1991-03-28 1992-05-05 Honeywell Inc. Method for fabricating high mobility thin film transistors as integrated drivers for active matrix display
US5442205A (en) 1991-04-24 1995-08-15 At&T Corp. Semiconductor heterostructure devices with strained semiconductor layers
US5256581A (en) 1991-08-28 1993-10-26 Motorola, Inc. Silicon film with improved thickness control
FR2681472B1 (fr) 1991-09-18 1993-10-29 Commissariat Energie Atomique Procede de fabrication de films minces de materiau semiconducteur.
JP3416163B2 (ja) 1992-01-31 2003-06-16 キヤノン株式会社 半導体基板及びその作製方法
JPH05235312A (ja) 1992-02-19 1993-09-10 Fujitsu Ltd 半導体基板及びその製造方法
US5614019A (en) 1992-06-08 1997-03-25 Air Products And Chemicals, Inc. Method for the growth of industrial crystals
US5234535A (en) 1992-12-10 1993-08-10 International Business Machines Corporation Method of producing a thin silicon-on-insulator layer
WO1994017558A1 (en) 1993-01-29 1994-08-04 The Regents Of The University Of California Monolithic passive component
US5400458A (en) 1993-03-31 1995-03-28 Minnesota Mining And Manufacturing Company Brush segment for industrial brushes
FR2714524B1 (fr) 1993-12-23 1996-01-26 Commissariat Energie Atomique Procede de realisation d'une structure en relief sur un support en materiau semiconducteur
EP0661428B1 (en) 1993-12-28 2000-03-22 Honda Giken Kogyo Kabushiki Kaisha Gas fuel supply mechanism for gas combustion engine
DE4400985C1 (de) 1994-01-14 1995-05-11 Siemens Ag Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung
FR2715502B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Structure présentant des cavités et procédé de réalisation d'une telle structure.
FR2715503B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Substrat pour composants intégrés comportant une couche mince et son procédé de réalisation.
FR2715501B1 (fr) 1994-01-26 1996-04-05 Commissariat Energie Atomique Procédé de dépôt de lames semiconductrices sur un support.
JP3293736B2 (ja) 1996-02-28 2002-06-17 キヤノン株式会社 半導体基板の作製方法および貼り合わせ基体
US5880010A (en) 1994-07-12 1999-03-09 Sun Microsystems, Inc. Ultrathin electronics
JPH0851103A (ja) 1994-08-08 1996-02-20 Fuji Electric Co Ltd 薄膜の生成方法
US5524339A (en) 1994-09-19 1996-06-11 Martin Marietta Corporation Method for protecting gallium arsenide mmic air bridge structures
FR2725074B1 (fr) 1994-09-22 1996-12-20 Commissariat Energie Atomique Procede de fabrication d'une structure comportant une couche mince semi-conductrice sur un substrat
US5567654A (en) 1994-09-28 1996-10-22 International Business Machines Corporation Method and workpiece for connecting a thin layer to a monolithic electronic module's surface and associated module packaging
DE69502709T2 (de) 1994-10-18 1998-12-24 Philips Electronics Nv Verfahren und herstellung einer dünnen silizium-oxid-schicht
WO1996015550A1 (en) 1994-11-10 1996-05-23 Lawrence Semiconductor Research Laboratory, Inc. Silicon-germanium-carbon compositions and processes thereof
EP0717437B1 (en) 1994-12-12 2002-04-24 Advanced Micro Devices, Inc. Method of forming buried oxide layers
JP3381443B2 (ja) 1995-02-02 2003-02-24 ソニー株式会社 基体から半導体層を分離する方法、半導体素子の製造方法およびｓｏｉ基板の製造方法
FR2736934B1 (fr) 1995-07-21 1997-08-22 Commissariat Energie Atomique Procede de fabrication d'une structure avec une couche utile maintenue a distance d'un substrat par des butees, et de desolidarisation d'une telle couche
FR2738671B1 (fr) 1995-09-13 1997-10-10 Commissariat Energie Atomique Procede de fabrication de films minces a materiau semiconducteur
CN1132223C (zh) 1995-10-06 2003-12-24 佳能株式会社 半导体衬底及其制造方法
FR2744285B1 (fr) 1996-01-25 1998-03-06 Commissariat Energie Atomique Procede de transfert d'une couche mince d'un substrat initial sur un substrat final
FR2747506B1 (fr) 1996-04-11 1998-05-15 Commissariat Energie Atomique Procede d'obtention d'un film mince de materiau semiconducteur comprenant notamment des composants electroniques
FR2748850B1 (fr) 1996-05-15 1998-07-24 Commissariat Energie Atomique Procede de realisation d'un film mince de materiau solide et applications de ce procede
FR2748851B1 (fr) 1996-05-15 1998-08-07 Commissariat Energie Atomique Procede de realisation d'une couche mince de materiau semiconducteur
US5863832A (en) 1996-06-28 1999-01-26 Intel Corporation Capping layer in interconnect system and method for bonding the capping layer onto the interconnect system
US5897331A (en) 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
SG65697A1 (en) 1996-11-15 1999-06-22 Canon Kk Process for producing semiconductor article
US6054363A (en) 1996-11-15 2000-04-25 Canon Kabushiki Kaisha Method of manufacturing semiconductor article
DE19648501A1 (de) 1996-11-22 1998-05-28 Max Planck Gesellschaft Verfahren für die lösbare Verbindung und anschließende Trennung reversibel gebondeter und polierter Scheiben sowie eine Waferstruktur und Wafer
KR100232886B1 (ko) 1996-11-23 1999-12-01 김영환 Soi 웨이퍼 제조방법
DE19648759A1 (de) 1996-11-25 1998-05-28 Max Planck Gesellschaft Verfahren zur Herstellung von Mikrostrukturen sowie Mikrostruktur
FR2756847B1 (fr) 1996-12-09 1999-01-08 Commissariat Energie Atomique Procede de separation d'au moins deux elements d'une structure en contact entre eux par implantation ionique
DE69728022T2 (de) 1996-12-18 2004-08-12 Canon K.K. Vefahren zum Herstellen eines Halbleiterartikels unter Verwendung eines Substrates mit einer porösen Halbleiterschicht
FR2758907B1 (fr) 1997-01-27 1999-05-07 Commissariat Energie Atomique Procede d'obtention d'un film mince, notamment semiconducteur, comportant une zone protegee des ions, et impliquant une etape d'implantation ionique
JP3114643B2 (ja) 1997-02-20 2000-12-04 日本電気株式会社 半導体基板の構造および製造方法
JPH10275752A (ja) 1997-03-28 1998-10-13 Ube Ind Ltd 張合わせウエハ−及びその製造方法、基板
US6013954A (en) 1997-03-31 2000-01-11 Nec Corporation Semiconductor wafer having distortion-free alignment regions
US6251754B1 (en) 1997-05-09 2001-06-26 Denso Corporation Semiconductor substrate manufacturing method
US6162705A (en) 1997-05-12 2000-12-19 Silicon Genesis Corporation Controlled cleavage process and resulting device using beta annealing
US6033974A (en) 1997-05-12 2000-03-07 Silicon Genesis Corporation Method for controlled cleaving process
US6150239A (en) 1997-05-31 2000-11-21 Max Planck Society Method for the transfer of thin layers monocrystalline material onto a desirable substrate
US5877070A (en) 1997-05-31 1999-03-02 Max-Planck Society Method for the transfer of thin layers of monocrystalline material to a desirable substrate
US6645833B2 (en) 1997-06-30 2003-11-11 Max-Planck-Gesellschaft Zur Foerderung Der Wissenschaften E. V. Method for producing layered structures on a substrate, substrate and semiconductor components produced according to said method
US6054369A (en) 1997-06-30 2000-04-25 Intersil Corporation Lifetime control for semiconductor devices
US6097096A (en) 1997-07-11 2000-08-01 Advanced Micro Devices Metal attachment method and structure for attaching substrates at low temperatures
US6534380B1 (en) 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
US6103599A (en) 1997-07-25 2000-08-15 Silicon Genesis Corporation Planarizing technique for multilayered substrates
US6316820B1 (en) 1997-07-25 2001-11-13 Hughes Electronics Corporation Passivation layer and process for semiconductor devices
US6255731B1 (en) 1997-07-30 2001-07-03 Canon Kabushiki Kaisha SOI bonding structure
FR2767416B1 (fr) 1997-08-12 1999-10-01 Commissariat Energie Atomique Procede de fabrication d'un film mince de materiau solide
FR2767604B1 (fr) 1997-08-19 2000-12-01 Commissariat Energie Atomique Procede de traitement pour le collage moleculaire et le decollage de deux structures
US5882987A (en) 1997-08-26 1999-03-16 International Business Machines Corporation Smart-cut process for the production of thin semiconductor material films
JP3697034B2 (ja) 1997-08-26 2005-09-21 キヤノン株式会社 微小開口を有する突起の製造方法、及びそれらによるプローブまたはマルチプローブ
US5981400A (en) 1997-09-18 1999-11-09 Cornell Research Foundation, Inc. Compliant universal substrate for epitaxial growth
US5920764A (en) 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP2998724B2 (ja) 1997-11-10 2000-01-11 日本電気株式会社 張り合わせｓｏｉ基板の製造方法
FR2771852B1 (fr) 1997-12-02 1999-12-31 Commissariat Energie Atomique Procede de transfert selectif d'une microstructure, formee sur un substrat initial, vers un substrat final
JP4173573B2 (ja) 1997-12-03 2008-10-29 株式会社ナノテム 多孔質砥粒砥石の製造方法
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
SG87916A1 (en) 1997-12-26 2002-04-16 Canon Kk Sample separating apparatus and method, and substrate manufacturing method
JP3501642B2 (ja) 1997-12-26 2004-03-02 キヤノン株式会社 基板処理方法
US6071795A (en) 1998-01-23 2000-06-06 The Regents Of The University Of California Separation of thin films from transparent substrates by selective optical processing
FR2774510B1 (fr) 1998-02-02 2001-10-26 Soitec Silicon On Insulator Procede de traitement de substrats, notamment semi-conducteurs
FR2774797B1 (fr) 1998-02-11 2000-03-10 Commissariat Energie Atomique Procede de realisation d'un ensemble a plusieurs tetes magnetiques et ensemble a tetes multiples obtenu par ce procede
MY118019A (en) 1998-02-18 2004-08-30 Canon Kk Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11307747A (ja) 1998-04-17 1999-11-05 Nec Corp Ｓｏｉ基板およびその製造方法
US6057212A (en) 1998-05-04 2000-05-02 International Business Machines Corporation Method for making bonded metal back-plane substrates
US5909627A (en) 1998-05-18 1999-06-01 Philips Electronics North America Corporation Process for production of thin layers of semiconductor material
DE19840421C2 (de) 1998-06-22 2000-05-31 Fraunhofer Ges Forschung Verfahren zur Fertigung von dünnen Substratschichten und eine dafür geeignete Substratanordnung
US6054370A (en) 1998-06-30 2000-04-25 Intel Corporation Method of delaminating a pre-fabricated transistor layer from a substrate for placement on another wafer
US6271101B1 (en) 1998-07-29 2001-08-07 Semiconductor Energy Laboratory Co., Ltd. Process for production of SOI substrate and process for production of semiconductor device
US6118181A (en) 1998-07-29 2000-09-12 Agilent Technologies, Inc. System and method for bonding wafers
FR2781925B1 (fr) 1998-07-30 2001-11-23 Commissariat Energie Atomique Transfert selectif d'elements d'un support vers un autre support
EP0989593A3 (en) 1998-09-25 2002-01-02 Canon Kabushiki Kaisha Substrate separating apparatus and method, and substrate manufacturing method
FR2784795B1 (fr) 1998-10-16 2000-12-01 Commissariat Energie Atomique Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2784800B1 (fr) 1998-10-20 2000-12-01 Commissariat Energie Atomique Procede de realisation de composants passifs et actifs sur un meme substrat isolant
CA2293040C (en) 1998-12-23 2006-10-24 Kohler Co. Dual fuel system for internal combustion engine
US6346458B1 (en) 1998-12-31 2002-02-12 Robert W. Bower Transposed split of ion cut materials
FR2789518B1 (fr) 1999-02-10 2003-06-20 Commissariat Energie Atomique Structure multicouche a contraintes internes controlees et procede de realisation d'une telle structure
GB2347230B (en) 1999-02-23 2003-04-16 Marconi Electronic Syst Ltd Optical slow-wave modulator
JP3532788B2 (ja) 1999-04-13 2004-05-31 唯知 須賀 半導体装置及びその製造方法
AU4481100A (en) 1999-04-21 2000-11-02 Silicon Genesis Corporation Treatment method of cleaved film for the manufacture of substrates
JP2001015721A (ja) 1999-04-30 2001-01-19 Canon Inc 複合部材の分離方法及び薄膜の製造方法
US6310387B1 (en) 1999-05-03 2001-10-30 Silicon Wave, Inc. Integrated circuit inductor with high self-resonance frequency
US6664169B1 (en) 1999-06-08 2003-12-16 Canon Kabushiki Kaisha Process for producing semiconductor member, process for producing solar cell, and anodizing apparatus
US6362082B1 (en) 1999-06-28 2002-03-26 Intel Corporation Methodology for control of short channel effects in MOS transistors
FR2796491B1 (fr) 1999-07-12 2001-08-31 Commissariat Energie Atomique Procede de decollement de deux elements et dispositif pour sa mise en oeuvre
US6323108B1 (en) 1999-07-27 2001-11-27 The United States Of America As Represented By The Secretary Of The Navy Fabrication ultra-thin bonded semiconductor layers
US6287940B1 (en) 1999-08-02 2001-09-11 Honeywell International Inc. Dual wafer attachment process
FR2797347B1 (fr) 1999-08-04 2001-11-23 Commissariat Energie Atomique Procede de transfert d'une couche mince comportant une etape de surfragililisation
US6263941B1 (en) 1999-08-10 2001-07-24 Silicon Genesis Corporation Nozzle for cleaving substrates
EP1212787B1 (en) 1999-08-10 2014-10-08 Silicon Genesis Corporation A cleaving process to fabricate multilayered substrates using low implantation doses
EP1077475A3 (en) 1999-08-11 2003-04-02 Applied Materials, Inc. Method of micromachining a multi-part cavity
US6500694B1 (en) 2000-03-22 2002-12-31 Ziptronix, Inc. Three dimensional device integration method and integrated device
KR100413789B1 (ko) 1999-11-01 2003-12-31 삼성전자주식회사 고진공 패키징 마이크로자이로스코프 및 그 제조방법
DE19958803C1 (de) 1999-12-07 2001-08-30 Fraunhofer Ges Forschung Verfahren und Vorrichtung zum Handhaben von Halbleitersubstraten bei der Prozessierung und/oder Bearbeitung
JP2001196566A (ja) 2000-01-07 2001-07-19 Sony Corp 半導体基板およびその製造方法
US6306720B1 (en) 2000-01-10 2001-10-23 United Microelectronics Corp. Method for forming capacitor of mixed-mode device
JP3975634B2 (ja) 2000-01-25 2007-09-12 信越半導体株式会社 半導体ウェハの製作法
US6521477B1 (en) 2000-02-02 2003-02-18 Raytheon Company Vacuum package fabrication of integrated circuit components
US6902987B1 (en) 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6586841B1 (en) 2000-02-23 2003-07-01 Onix Microsystems, Inc. Mechanical landing pad formed on the underside of a MEMS device
US6548375B1 (en) 2000-03-16 2003-04-15 Hughes Electronics Corporation Method of preparing silicon-on-insulator substrates particularly suited for microwave applications
EP1273035B1 (fr) 2000-04-14 2012-09-12 Soitec Procede pour la decoupe d'au moins une couche mince dans un substrat ou lingot, notamment en materiau(x) semi-conducteur(s)
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
JP2002016150A (ja) 2000-06-29 2002-01-18 Nec Corp 半導体記憶装置及びその製造方法
US6407929B1 (en) 2000-06-29 2002-06-18 Intel Corporation Electronic package having embedded capacitors and method of fabrication therefor
JP3440057B2 (ja) 2000-07-05 2003-08-25 唯知 須賀 半導体装置およびその製造方法
FR2811807B1 (fr) 2000-07-12 2003-07-04 Commissariat Energie Atomique Procede de decoupage d'un bloc de materiau et de formation d'un film mince
KR100414479B1 (ko) 2000-08-09 2004-01-07 주식회사 코스타트반도체 반도체 패키징 공정의 이식성 도전패턴을 갖는 테이프 및그 제조방법
US6600173B2 (en) 2000-08-30 2003-07-29 Cornell Research Foundation, Inc. Low temperature semiconductor layering and three-dimensional electronic circuits using the layering
FR2816445B1 (fr) 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
FR2818010B1 (fr) * 2000-12-08 2003-09-05 Commissariat Energie Atomique Procede de realisation d'une couche mince impliquant l'introduction d'especes gazeuses
US7139947B2 (en) 2000-12-22 2006-11-21 Intel Corporation Test access port
FR2819099B1 (fr) 2000-12-28 2003-09-26 Commissariat Energie Atomique Procede de realisation d'une structure empilee
US6774010B2 (en) 2001-01-25 2004-08-10 International Business Machines Corporation Transferable device-containing layer for silicon-on-insulator applications
JP2002270553A (ja) 2001-03-13 2002-09-20 Mitsubishi Gas Chem Co Inc 電子部品の製造法
JP2002305293A (ja) 2001-04-06 2002-10-18 Canon Inc 半導体部材の製造方法及び半導体装置の製造方法
US6734762B2 (en) 2001-04-09 2004-05-11 Motorola, Inc. MEMS resonators and method for manufacturing MEMS resonators
FR2823373B1 (fr) 2001-04-10 2005-02-04 Soitec Silicon On Insulator Dispositif de coupe de couche d'un substrat, et procede associe
FR2823599B1 (fr) 2001-04-13 2004-12-17 Commissariat Energie Atomique Substrat demomtable a tenue mecanique controlee et procede de realisation
FR2823596B1 (fr) 2001-04-13 2004-08-20 Commissariat Energie Atomique Substrat ou structure demontable et procede de realisation
US6759282B2 (en) 2001-06-12 2004-07-06 International Business Machines Corporation Method and structure for buried circuits and devices
FR2828428B1 (fr) 2001-08-07 2003-10-17 Soitec Silicon On Insulator Dispositif de decollement de substrats et procede associe
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
FR2830983B1 (fr) 2001-10-11 2004-05-14 Commissariat Energie Atomique Procede de fabrication de couches minces contenant des microcomposants
DE10153319B4 (de) 2001-10-29 2011-02-17 austriamicrosystems AG, Schloss Premstätten Mikrosensor
US6593212B1 (en) 2001-10-29 2003-07-15 The United States Of America As Represented By The Secretary Of The Navy Method for making electro-optical devices using a hydrogenion splitting technique
TWI251813B (en) 2001-11-09 2006-03-21 Via Tech Inc Method for protecting phase lock loop in optical data-reading system
KR100442105B1 (ko) 2001-12-03 2004-07-27 삼성전자주식회사 소이형 기판 형성 방법
FR2833106B1 (fr) 2001-12-03 2005-02-25 St Microelectronics Sa Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant
US6953735B2 (en) 2001-12-28 2005-10-11 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device by transferring a layer to a support with curvature
FR2834820B1 (fr) 2002-01-16 2005-03-18 Procede de clivage de couches d'une tranche de materiau
FR2835097B1 (fr) 2002-01-23 2005-10-14 Procede optimise de report d'une couche mince de carbure de silicium sur un substrat d'accueil
US6887769B2 (en) 2002-02-06 2005-05-03 Intel Corporation Dielectric recess for wafer-to-wafer and die-to-die metal bonding and method of fabricating the same
US6762076B2 (en) 2002-02-20 2004-07-13 Intel Corporation Process of vertically stacking multiple wafers supporting different active integrated circuit (IC) devices
US6596569B1 (en) 2002-03-15 2003-07-22 Lucent Technologies Inc. Thin film transistors
US6607969B1 (en) 2002-03-18 2003-08-19 The United States Of America As Represented By The Secretary Of The Navy Method for making pyroelectric, electro-optical and decoupling capacitors using thin film transfer and hydrogen ion splitting techniques
US6767749B2 (en) 2002-04-22 2004-07-27 The United States Of America As Represented By The Secretary Of The Navy Method for making piezoelectric resonator and surface acoustic wave device using hydrogen implant layer splitting
US6632082B1 (en) 2002-05-01 2003-10-14 Colibri Corporation Lighter and method of use
US6645831B1 (en) 2002-05-07 2003-11-11 Intel Corporation Thermally stable crystalline defect-free germanium bonded to silicon and silicon dioxide
US7157119B2 (en) 2002-06-25 2007-01-02 Ppg Industries Ohio, Inc. Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates
FR2842349B1 (fr) 2002-07-09 2005-02-18 Transfert d'une couche mince a partir d'une plaquette comprenant une couche tampon
US7018910B2 (en) 2002-07-09 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Transfer of a thin layer from a wafer comprising a buffer layer
US7535100B2 (en) 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
KR100511656B1 (ko) 2002-08-10 2005-09-07 주식회사 실트론 나노 에스오아이 웨이퍼의 제조방법 및 그에 따라 제조된나노 에스오아이 웨이퍼
FR2844634B1 (fr) * 2002-09-18 2005-05-27 Soitec Silicon On Insulator Formation d'une couche utile relaxee a partir d'une plaquette sans couche tampon
JP4199504B2 (ja) 2002-09-24 2008-12-17 イーグル工業株式会社 摺動部品及びその製造方法
EP1403684A1 (en) 2002-09-30 2004-03-31 Corning Incorporated High-speed optical modulator
FR2847076B1 (fr) 2002-11-07 2005-02-18 Soitec Silicon On Insulator Procede de detachement d'une couche mince a temperature moderee apres co-implantation
FR2847075B1 (fr) 2002-11-07 2005-02-18 Commissariat Energie Atomique Procede de formation d'une zone fragile dans un substrat par co-implantation
US7176108B2 (en) 2002-11-07 2007-02-13 Soitec Silicon On Insulator Method of detaching a thin film at moderate temperature after co-implantation
FR2848337B1 (fr) 2002-12-09 2005-09-09 Commissariat Energie Atomique Procede de realisation d'une structure complexe par assemblage de structures contraintes
FR2848336B1 (fr) 2002-12-09 2005-10-28 Commissariat Energie Atomique Procede de realisation d'une structure contrainte destinee a etre dissociee
FR2850487B1 (fr) 2002-12-24 2005-12-09 Commissariat Energie Atomique Procede de realisation de substrats mixtes et structure ainsi obtenue
US20040126708A1 (en) 2002-12-31 2004-07-01 3M Innovative Properties Company Method for modifying the surface of a polymeric substrate
CN100483666C (zh) * 2003-01-07 2009-04-29 S.O.I.Tec绝缘体上硅技术公司 施主晶片以及重复利用晶片的方法和剥离有用层的方法
US6995427B2 (en) 2003-01-29 2006-02-07 S.O.I.Tec Silicon On Insulator Technologies S.A. Semiconductor structure for providing strained crystalline layer on insulator and method for fabricating same
US7348260B2 (en) 2003-02-28 2008-03-25 S.O.I.Tec Silicon On Insulator Technologies Method for forming a relaxed or pseudo-relaxed useful layer on a substrate
US7018909B2 (en) 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7071077B2 (en) 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
JP2004335642A (ja) 2003-05-06 2004-11-25 Canon Inc 基板およびその製造方法
US7109092B2 (en) 2003-05-19 2006-09-19 Ziptronix, Inc. Method of room temperature covalent bonding
FR2856844B1 (fr) 2003-06-24 2006-02-17 Commissariat Energie Atomique Circuit integre sur puce de hautes performances
FR2856841A1 (fr) 2003-06-24 2004-12-31 Commissariat Energie Atomique Procede de realisation d'une structure empilee par transfert de couche mince.
FR2857953B1 (fr) 2003-07-21 2006-01-13 Commissariat Energie Atomique Structure empilee, et procede pour la fabriquer
WO2005013318A2 (fr) 2003-07-29 2005-02-10 S.O.I.Tec Silicon On Insulator Technologies Procede d’obtention d’une couche mince de qualite accrue par co-implantation et recuit thermique
US7279369B2 (en) 2003-08-21 2007-10-09 Intel Corporation Germanium on insulator fabrication via epitaxial germanium bonding
US7052978B2 (en) 2003-08-28 2006-05-30 Intel Corporation Arrangements incorporating laser-induced cleaving
US20050067377A1 (en) 2003-09-25 2005-03-31 Ryan Lei Germanium-on-insulator fabrication utilizing wafer bonding
US7029980B2 (en) 2003-09-25 2006-04-18 Freescale Semiconductor Inc. Method of manufacturing SOI template layer
FR2861497B1 (fr) 2003-10-28 2006-02-10 Soitec Silicon On Insulator Procede de transfert catastrophique d'une couche fine apres co-implantation
US6975562B2 (en) 2003-12-05 2005-12-13 Timex Group B.V. Wearable electronic device with mode operation indicator
US7772087B2 (en) 2003-12-19 2010-08-10 Commissariat A L'energie Atomique Method of catastrophic transfer of a thin film after co-implantation
FR2868202B1 (fr) 2004-03-25 2006-05-26 Commissariat Energie Atomique Procede de preparation d'une couche de dioxyde de silicium par oxydation a haute temperature sur un substrat presentant au moins en surface du germanium ou un alliage sicicium- germanium.
US6893936B1 (en) 2004-06-29 2005-05-17 International Business Machines Corporation Method of Forming strained SI/SIGE on insulator with silicon germanium buffer
EP1792338A1 (en) * 2004-09-21 2007-06-06 S.O.I.TEC. Silicon on Insulator Technologies S.A. Thin layer transfer method wherein a co-implantation step is performed according to conditions avoiding blisters formation and limiting roughness
US7772088B2 (en) * 2005-02-28 2010-08-10 Silicon Genesis Corporation Method for manufacturing devices on a multi-layered substrate utilizing a stiffening backing substrate
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
WO2007008897A1 (en) * 2005-07-12 2007-01-18 The Arizona Board Of Regents, A Body Corporate Acting On Behalf Of Arizona State University Microwave-induced ion cleaving and patternless transfer of semiconductor films
FR2889887B1 (fr) 2005-08-16 2007-11-09 Commissariat Energie Atomique Procede de report d'une couche mince sur un support
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
FR2899378B1 (fr) 2006-03-29 2008-06-27 Commissariat Energie Atomique Procede de detachement d'un film mince par fusion de precipites
US20070277874A1 (en) * 2006-05-31 2007-12-06 David Francis Dawson-Elli Thin film photovoltaic structure
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2922359B1 (fr) 2007-10-12 2009-12-18 Commissariat Energie Atomique Procede de fabrication d'une structure micro-electronique impliquant un collage moleculaire
FR2925221B1 (fr) 2007-12-17 2010-02-19 Commissariat Energie Atomique Procede de transfert d'une couche mince
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
RU128757U1 (ru) 2012-12-18 2013-05-27 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Нижегородский государственный технический университет им. Р.Е. Алексеева" НГТУ Система контроля состояния дискретных источников сигналов

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11288858A (ja) * 1998-01-30 1999-10-19 Canon Inc Ｓｏｉ基板の再生方法及び再生基板
JP2000138192A (ja) * 1998-08-28 2000-05-16 Kobe Precision Inc 半導体ウエハ基板の再生法および半導体ウエハ基板再生用研磨液
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
WO2006000691A1 (fr) * 2004-06-03 2006-01-05 S.O.I.Tec Silicon On Insulator Technologies Support d'epitaxie hybride et son procede de fabrication

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011071518A (ja) * 2009-09-25 2011-04-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法

Also Published As

Publication number Publication date
EP2102904A2 (fr) 2009-09-23
FR2910179A1 (fr) 2008-06-20
WO2008093008A3 (fr) 2009-03-19
JP5412289B2 (ja) 2014-02-12
EP2102904B1 (fr) 2017-12-06
WO2008093008A2 (fr) 2008-08-07
US8778775B2 (en) 2014-07-15
FR2910179B1 (fr) 2009-03-13
US20100025228A1 (en) 2010-02-04

Similar Documents

Publication Publication Date Title
JP5412289B2 (ja) 注入によってＧａＮ薄層を調製および出発基板を再利用するための方法
JP4549063B2 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
JP5258146B2 (ja) 同時注入により基板内に脆性領域を生成する方法
US8679946B2 (en) Manufacturing process for a stacked structure comprising a thin layer bonding to a target substrate
US8153500B2 (en) Method of fabricating an epitaxially grown layer on a composite structure
JP2005516392A6 (ja) 炭化珪素薄層の受け取り基板への最適移載方法
EP2232545B1 (en) A method of fabricating a composite structure with a stable bonding layer of oxide
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
WO2001073831A1 (fr) Procede d'obtention de tranches de silicium ou de soi et tranches ainsi obtenues
KR101650166B1 (ko) 도너 기판으로부터 핸들 기판 상으로의 층 전달 방법
CN102543678A (zh) 用于使基片裂开的工艺
TW201411741A (zh) 以更佳效能應用單晶材料之類底材
KR20110116036A (ko) Ｓｏｉ 웨이퍼의 제조 방법
JP5888842B2 (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
TW201530757A (zh) 用於以結晶氮化物為主之裝置中的工程基板
JP5722038B2 (ja) 基板とその一方の面上に堆積させた層とを含む構造体の製造方法
JP2010278342A (ja) Ｓｏｉ基板の製造方法
JP2008532328A (ja) 半導体材料の少なくとも１つの厚い層を含むヘテロ構造の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130129

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20130313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130426

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131015

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131111

R150 Certificate of patent or registration of utility model

Ref document number: 5412289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250