FR2856841A1 - Procede de realisation d'une structure empilee par transfert de couche mince. - Google Patents

Procede de realisation d'une structure empilee par transfert de couche mince.

Info

Publication number
FR2856841A1
FR2856841A1 FR0350248A FR0350248A FR2856841A1 FR 2856841 A1 FR2856841 A1 FR 2856841A1 FR 0350248 A FR0350248 A FR 0350248A FR 0350248 A FR0350248 A FR 0350248A FR 2856841 A1 FR2856841 A1 FR 2856841A1
Authority
FR
France
Prior art keywords
producing
bonding surface
thin film
film transfer
transfer structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR0350248A
Other languages
English (en)
Inventor
Hubert Moriceau
Sorin Cristoloveanu
Frederic Allibert
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0350248A priority Critical patent/FR2856841A1/fr
Priority to PCT/FR2004/050290 priority patent/WO2005001915A2/fr
Publication of FR2856841A1 publication Critical patent/FR2856841A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une structure empilée comprenant les étapes suivantes :- formation, à partir d'un substrat initial comportant un matériau semiconducteur, d'une partie à transférer comprenant au moins une couche mince dudit matériau semiconducteur et présentant une première surface de collage,- fourniture d'un support de réception présentant une deuxième surface de collage,- transfert de ladite partie depuis le substrat initial vers le support de réception, la première surface de collage étant fixée à la deuxième surface de collage par adhésion moléculaire selon une interface de collage,- formation d'une zone adaptée permettant de modifier les propriétés électriques de tout ou partie de la couche mince, cette zone adaptée étant présente dans la structure au niveau de l'interface de collage.
FR0350248A 2003-06-24 2003-06-24 Procede de realisation d'une structure empilee par transfert de couche mince. Pending FR2856841A1 (fr)

Priority Applications (2)

Application Number Priority Date Filing Date Title
FR0350248A FR2856841A1 (fr) 2003-06-24 2003-06-24 Procede de realisation d'une structure empilee par transfert de couche mince.
PCT/FR2004/050290 WO2005001915A2 (fr) 2003-06-24 2004-06-24 Procede de realisation d'une structure empilee par transfert de couche mince

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0350248A FR2856841A1 (fr) 2003-06-24 2003-06-24 Procede de realisation d'une structure empilee par transfert de couche mince.

Publications (1)

Publication Number Publication Date
FR2856841A1 true FR2856841A1 (fr) 2004-12-31

Family

ID=33515544

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0350248A Pending FR2856841A1 (fr) 2003-06-24 2003-06-24 Procede de realisation d'une structure empilee par transfert de couche mince.

Country Status (2)

Country Link
FR (1) FR2856841A1 (fr)
WO (1) WO2005001915A2 (fr)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579226B2 (en) 2004-08-19 2009-08-25 Commissariat A L'energie Atomique Thin layer element and associated fabrication process

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1858071A1 (fr) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'une plaquette de type semi-conducteur sur isolant, et plaquette de type semi-conducteur sur isolant
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
CN102623387A (zh) * 2012-04-25 2012-08-01 上海新储集成电路有限公司 一种基于埋层氮化物陶瓷垫底的绝缘体上硅材料制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
EP0867922A2 (fr) * 1997-03-27 1998-09-30 Canon Kabushiki Kaisha Substrat semiconducteur et procédé de fabrication
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US20030089901A1 (en) * 2001-03-02 2003-05-15 Fitzgerald Eugene A. Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
EP0867922A2 (fr) * 1997-03-27 1998-09-30 Canon Kabushiki Kaisha Substrat semiconducteur et procédé de fabrication
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US20030089901A1 (en) * 2001-03-02 2003-05-15 Fitzgerald Eugene A. Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13 30 November 1999 (1999-11-30) *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7579226B2 (en) 2004-08-19 2009-08-25 Commissariat A L'energie Atomique Thin layer element and associated fabrication process

Also Published As

Publication number Publication date
WO2005001915A2 (fr) 2005-01-06
WO2005001915A3 (fr) 2005-03-17

Similar Documents

Publication Publication Date Title
EP2031654A3 (fr) Procédé de fabrication d'une structure pour épitaxie sans zone d'exclusion
Le Saux et al. Nanoscale mechanosensing of natural killer cells is revealed by antigen‐functionalized nanowires
EP1324385A3 (fr) Procédé de report de couches minces semi-conductrices et procéde d'obtention d'une plaquette donneuse pour un tel procédé de report
EP1791170A3 (fr) Procédé de fabrication d'un substrat notamment pour l'optique, l'électronique ou l'optoélectronique et substrat obtenu par ce procédé
FR2806076B1 (fr) Substrat transparent revetu d'une couche polymere
CN104321126B (zh) 连续的整体芯片三维dep细胞分选器及相关制造方法
FR2856841A1 (fr) Procede de realisation d'une structure empilee par transfert de couche mince.
EP1107295A3 (fr) Procédé de séparation d'un elément composé, procédé pour la fabrication d'un film mince, appareil pour séparer un elément composé
JP2003516644A (ja) 構造物の製造に関する装置および方法
WO2005028701A3 (fr) Procedes et dispositif pour controler la formation de depots dans un systeme de depot, systemes et procedes de formation de depots associes
EP1986239B9 (fr) Procédé pour la réalisation d'une matrice de détection de rayonnements électromagnétiques et notamment de rayonnements infrarouges.
EP0996145A3 (fr) Procédé de fabrication de substrats semiconducteurs
FR2773177B1 (fr) Procede d'obtention d'une couche de germanium ou silicium monocristallin sur un substrat de silicium ou germanium monocristallin, respectivement, et produits multicouches obtenus
WO2007024549A3 (fr) Semiconducteur sur isolant en verre comprenant une couche barriere deposee
EP1777735A3 (fr) Procédé de recyclage d'une plaquette donneuse épitaxiée
FR2920912B1 (fr) Procede de fabrication d'une structure par transfert de couche
EP0843346A3 (fr) Procédé de fabrication d'un objet semiconducteur
EP0867919A3 (fr) Substrat semiconducteur et procédé de fabrication
MA34759B1 (fr) Interface améliorée entre une couche de matériau à base d'éléments des groupes i-iii-vi2 et un substrat en molybdène
EP1571705A3 (fr) Réalisation d'une entité en matériau semiconducteur sur substrat
WO2004018349B1 (fr) Microstructure a surface fonctionnalisee par depot localise d'une couche mince et procede de fabrication associe
AU1227802A (en) Method for immobilising lipid layers
FR3102984B1 (fr) Vitrage antisolaire à faible réflexion interne
FR2843108A1 (fr) Procede de fabrication d'un materiau a faible dilatation et dispositif a semi-conducteur utilisant le materiau a faible dilatation
EP1300725A3 (fr) Méthode de fabrication d'un matériau photosensible développable à la chaleur