WO2005001915A3 - Procede de realisation d'une structure empilee par transfert de couche mince - Google Patents

Procede de realisation d'une structure empilee par transfert de couche mince Download PDF

Info

Publication number
WO2005001915A3
WO2005001915A3 PCT/FR2004/050290 FR2004050290W WO2005001915A3 WO 2005001915 A3 WO2005001915 A3 WO 2005001915A3 FR 2004050290 W FR2004050290 W FR 2004050290W WO 2005001915 A3 WO2005001915 A3 WO 2005001915A3
Authority
WO
WIPO (PCT)
Prior art keywords
thin layer
bonding surface
producing
stacked structure
layer transfer
Prior art date
Application number
PCT/FR2004/050290
Other languages
English (en)
Other versions
WO2005001915A2 (fr
Inventor
Hubert Moriceau
Sorin Cristoloveanu
Frederic Allibert
Original Assignee
Commissariat Energie Atomique
Hubert Moriceau
Sorin Cristoloveanu
Frederic Allibert
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat Energie Atomique, Hubert Moriceau, Sorin Cristoloveanu, Frederic Allibert filed Critical Commissariat Energie Atomique
Publication of WO2005001915A2 publication Critical patent/WO2005001915A2/fr
Publication of WO2005001915A3 publication Critical patent/WO2005001915A3/fr

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Element Separation (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une structure empilée comprenant les étapes suivantes : formation, à partir d'un substrat initial (30) comportant un matériau semiconducteur, d'une partie à transférer (31) comprenant au moins une couche mince dudit matériau semiconducteur et présentant une première surface de collage, fourniture d'un support de réception (32) présentant une deuxième surface de collage, transfert de ladite partie depuis le substrat initial vers le support de réception, la première surface de collage étant fixée à la deuxième surface de collage par adhésion moléculaire selon une interface de collage, formation d'une zone adaptée permettant de modifier les propriétés électriques de tout ou partie de la couche mince (31), cette zone adaptée étant présente dans la structure au niveau de l'interface de collage.
PCT/FR2004/050290 2003-06-24 2004-06-24 Procede de realisation d'une structure empilee par transfert de couche mince WO2005001915A2 (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0350248A FR2856841A1 (fr) 2003-06-24 2003-06-24 Procede de realisation d'une structure empilee par transfert de couche mince.
FR03/50248 2003-06-24

Publications (2)

Publication Number Publication Date
WO2005001915A2 WO2005001915A2 (fr) 2005-01-06
WO2005001915A3 true WO2005001915A3 (fr) 2005-03-17

Family

ID=33515544

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/FR2004/050290 WO2005001915A2 (fr) 2003-06-24 2004-06-24 Procede de realisation d'une structure empilee par transfert de couche mince

Country Status (2)

Country Link
FR (1) FR2856841A1 (fr)
WO (1) WO2005001915A2 (fr)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2773261B1 (fr) 1997-12-30 2000-01-28 Commissariat Energie Atomique Procede pour le transfert d'un film mince comportant une etape de creation d'inclusions
FR2874454B1 (fr) 2004-08-19 2006-11-24 Commissariat Energie Atomique Element en couches minces et procede de fabrication associe
FR2891281B1 (fr) 2005-09-28 2007-12-28 Commissariat Energie Atomique Procede de fabrication d'un element en couches minces.
EP1858071A1 (fr) * 2006-05-18 2007-11-21 S.O.I.TEC. Silicon on Insulator Technologies S.A. Procédé de fabrication d'une plaquette de type semi-conducteur sur isolant, et plaquette de type semi-conducteur sur isolant
FR2910179B1 (fr) 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART
FR2947098A1 (fr) 2009-06-18 2010-12-24 Commissariat Energie Atomique Procede de transfert d'une couche mince sur un substrat cible ayant un coefficient de dilatation thermique different de celui de la couche mince
CN102623387A (zh) * 2012-04-25 2012-08-01 上海新储集成电路有限公司 一种基于埋层氮化物陶瓷垫底的绝缘体上硅材料制备方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
EP0867922A2 (fr) * 1997-03-27 1998-09-30 Canon Kabushiki Kaisha Substrat semiconducteur et procédé de fabrication
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US20030089901A1 (en) * 2001-03-02 2003-05-15 Fitzgerald Eugene A. Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5659192A (en) * 1993-06-30 1997-08-19 Honeywell Inc. SOI substrate fabrication
US6091112A (en) * 1996-12-24 2000-07-18 Lg Semicon Co., Ltd. Silicon on insulator semiconductor substrate and fabrication method therefor
EP0867922A2 (fr) * 1997-03-27 1998-09-30 Canon Kabushiki Kaisha Substrat semiconducteur et procédé de fabrication
JPH11233449A (ja) * 1998-02-13 1999-08-27 Denso Corp 半導体基板の製造方法
EP1045448A1 (fr) * 1998-10-16 2000-10-18 Shin-Etsu Handotai Co., Ltd Procede de production de tranche soi utilisant un procede de separation d'implantation d'ions hydrogene et tranche soi produite a l'aide du procede
US6316332B1 (en) * 1998-11-30 2001-11-13 Lo Yu-Hwa Method for joining wafers at a low temperature and low stress
US20030089901A1 (en) * 2001-03-02 2003-05-15 Fitzgerald Eugene A. Relaxed silicon germanium platform for high speed cmos electronics and high speed analog circuits

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 1999, no. 13 30 November 1999 (1999-11-30) *

Also Published As

Publication number Publication date
WO2005001915A2 (fr) 2005-01-06
FR2856841A1 (fr) 2004-12-31

Similar Documents

Publication Publication Date Title
EP1069605A3 (fr) Méthode de fabrication d'une structure semiconductrice comprenant une couche d'oxyde de metal avec une interface avec silicium
WO2007024549A3 (fr) Semiconducteur sur isolant en verre comprenant une couche barriere deposee
WO2005091370A8 (fr) Méthode de fabrication d'un circuit intégré
EP1363319A3 (fr) Procédé de transfert d'un laminé et procédé de fabrication d'un dispositif semiconducteur
WO2005091820A3 (fr) Collage selectif pour formation de micro-vanne
EP1063686A3 (fr) Procédé pour formation de siliciure dans un dispositif semiconducteur
EP1054458A3 (fr) Méthode de fabrication d'un dispositif de conversion photoélectrique et dispositif de conversion photoélectrique produit par cette méthode
WO2005109473A3 (fr) Amelioration de l'adhesion entre des dielectriques a faible constante dielectrique et des materiaux conducteurs
WO2004040627A3 (fr) Composants electroniques
TW200701335A (en) Nitride semiconductor device and manufacturing mathod thereof
TW200729343A (en) Method for fabricating controlled stress silicon nitride films
SG81964A1 (en) Composite member, its separation method, and preparation method of semiconductor substrate by utilization thereof
EP1184913A4 (fr) Semi-conducteur au nitrure et procede de fabrication
WO2002082554A1 (fr) Dispositif a semi-conducteur et son procede de fabrication
EP0961312A3 (fr) Substrat du type SOI fabriqué par collage
TW200737403A (en) A method of fabricating a composite substrate with improved electrical properties
WO2003092041A3 (fr) Procede pour fabriquer un substrat presentant une couche utile sur un support a haute resistivite
WO2004006311A3 (fr) Transfert d'une couche mince depuis une tranche comprenant une couche tampon
WO2005050716A3 (fr) Dispositifs a temperature elevee places sur des substrats d'isolants
WO2002043112A3 (fr) Procede de fabrication d'un substrat
TW200707632A (en) Semiconductor device and forming method thereof
AU2003247130A1 (en) Method of transferring of a layer of strained semiconductor material
TW200746456A (en) Nitride-based semiconductor device and production method thereof
EP1577943A3 (fr) Substrat a semi-conducteur et procédé de fabrication associé, et dispositif semi-conducteur
EP1396883A3 (fr) Substrat et methode de fabrication associee

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A2

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A2

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
DPEN Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed from 20040101)
122 Ep: pct application non-entry in european phase