JP5888842B2 - 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 - Google Patents

埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 Download PDF

Info

Publication number
JP5888842B2
JP5888842B2 JP2010212108A JP2010212108A JP5888842B2 JP 5888842 B2 JP5888842 B2 JP 5888842B2 JP 2010212108 A JP2010212108 A JP 2010212108A JP 2010212108 A JP2010212108 A JP 2010212108A JP 5888842 B2 JP5888842 B2 JP 5888842B2
Authority
JP
Japan
Prior art keywords
bath
donor substrate
substrate
layer
ultrasound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010212108A
Other languages
English (en)
Other versions
JP2011071518A (ja
Inventor
オーレリー・トーザン
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2011071518A publication Critical patent/JP2011071518A/ja
Application granted granted Critical
Publication of JP5888842B2 publication Critical patent/JP5888842B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002Preparing wafers
    • H01L21/02005Preparing bulk and homogeneous wafers
    • H01L21/02032Preparing bulk and homogeneous wafers by reclaiming or re-processing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Cleaning By Liquid Or Steam (AREA)
  • Physical Or Chemical Processes And Apparatus (AREA)
  • Formation Of Insulating Films (AREA)

Description

マイクロ技術やナノ技術の分野において、本発明は、特に局所的な分割欠陥から生じる材料の潜在的な残渣を分離することによって平坦性を改良するために、脆化済の層に沿った分割によって暴露された基板の表面を処置することに関する。
本発明は特に、新たな薄層を形成する新サイクルのために、イオン注入、次いで分割によって薄層を形成するサイクル時に暴露されたドナー基板の一面を準備する場合に関する。
マイクロ技術(またはナノ技術)で使用されている基板は通常、場合によってはゲルマニウムと合金化されたシリコン、または元素周期表のIII−V族もしくはII−VI族の元素の合金からなる点を想起されたい。
ドナー基板からの薄層の形成はマイクロ技術における従来のステップである。このような形成に関する主要な技術のうちで、「Smart CutTM」という名称で知られている方法に言及することができる。
「Smart CutTM」という方法は、以下のステップによって薄膜を分離して補強材に転写することを可能にする:
1.イオンを十分な濃度で注入して、マイクロキャビティによって脆化された埋め込み型層の生成をもたらすために、ドナー基板の一面にガス種(Hまたは希ガス)を衝突させるステップと、
2.基板のこの面を補強材と密着配置するステップと、
3.熱処置および/または分離ストレスを付加することによって(例えば、2つの基板間へのブレードの挿入、および/またはけん引力および/または屈曲力および/または剪断力、および/または便宜的に選択されたパワーおよび周波数での超音波もしくはマイクロ波の印加によって)マイクロキャビティの層を分割するステップ。
従来、このようなドナー基板から複数の薄層を形成するために、あるサイクルの終了時に取得される基板の残余分は、上記ステップ1から3の新サイクルでドナー基板として使用することによってリサイクルされる。したがって、同一のドナー基板を使用して、複数の薄膜は異なる補強材に転写される。
実際、薄層(薄膜という用語が使用されることもある)の厚さは、通常は数ミクロン未満であり、ドナー基板からの分離が剥離と同程度なほど非常に薄い。
事実、補強材の存在は必ずしも必要なく、特に、補強材は、薄層の厚さが自己サポートできるほどに十分な場合は省略可能である。言い換えると、補強材の存在は、ドナー基板から分離されたばかりの薄層の取り扱いを容易にするように主に作用する。
しかしながら、薄層の厚さを常に削減するという傾向から、(補強や操作に使用される)ハンドル基板の存在はさらに望ましい。
上記サイクルをドナー基板に適用することによって取得された残余分は、先行サイクル時に暴露された面の表面が、新たなハンドル基板に取り付け可能なほど十分な品質を有しているという条件でのみリサイクル可能である点が理解される。
しかしながら、種々の理由から、埋め込み型脆化層に沿った分割ステップは薄膜の一部のみの分離につながり、これは、非転写ゾーンと称されるゾーンにおいて膜とドナー基板が局所的に一体化されたままであるため、10から1000nm(一般的に、薄膜の厚さに略等しい)で変化する厚さの隆起を形成するからである。ドナー基板のリサイクルは次いで、機械的研磨および/または化学攻撃による具体的な平坦化ステップを必要とする。
このような非転写ゾーンの存在は、理想的には、(注入済みの)ドナー基板を補強材と密着配置するというステップ2が、平坦かつ極めて清潔な表面で実行されるべきであるという点に起因する。問題は、密着接触は、実行される場合に、基板の表面全体では達成不可能であるということである:
まず、ドナー基板(ならびに補強材を形成するハンドル基板)は通常、縁部が面取りされているウェーハである。ウェーハ縁部の非接着というこの問題は、マイクロ技術(Si、Ge、GaAs、GaN、サファイア、SiGe、LiTaO、LiNbO、SiC、InPなど)で使用される全材料、および(通常5cmから30cm、つまり2から12インチの)全ウェーハ直径について生じ、
さらに、意図的(例えば、フォトリソグラフィによって生成された中空/レリーフパターンによる)または無意識(例えば、エピタキシャル層の場合は成長欠陥により、または初期基板の層の堆積と関連した欠陥による)に構成された基板や層の場合、表面で「中空にされた」パターンや欠陥は非接着ゾーン(NBZと略す)を局所的に生じさせ、
最後に、無効なクリーニングの場合、接着表面の粒子の存在はまた非接着ゾーンを生じさせる。
分割ステップ時に、NBZの寸法が、転写される膜の厚さと比較して大きい場合(例えば、10程度の比[横方向NBZ寸法]/[膜厚])、薄膜と初期注入基板は局所的に一体化されたままである。これらは非転写ゾーン(NTZと略す)と称される。
図1は、分子付着によってハンドル基板2に取り付けられているドナー基板1を概略的に表している。
2つの基板1および2の接着は、2つの基板の自由面に形成された接着層11および21によって実行される。
これら2つの基板(ここでは「ウェーハ」)は、12および22と記される周縁で面取りされる。さらに、完全には有効でなかったクリーニングの結果として、粒子3は接着層間の界面Sでトラップされるため、この粒子の位置では2つの基板は相互に接着されず(当然、2つの基板について選択された材料に応じて、接着層を省略可能である)、検討されている実施例では、2つの基板はシリコンからなり、接着層は酸化シリコンからなる(このことは、基板の表面に当然存在する熱酸化層を伴うことがあるが、意図的に形成されたより厚い層を伴うこともある)。
ドナー基板は、界面に属する表面の下のある深さに埋め込まれた層13にガス種を注入することによって事前に脆化されており、このことは、ドナー基板からハンドル基板に転写される予定の後の薄層の厚さを判断し、参照番号14は埋め込み型層と接着界面間にある層を示しており、この分離は薄層を付与する。
図2は、(縁部は面取りされているため)基板の縁部および粒子の位置での接着はないため、層14はドナー基板1からすべての場所で分離されるわけではないこと、つまり粒子の位置に対応する縁部AおよびA’とアイランドBが残っていることを概説している。これら図1および図2において、当然、層14の厚さは、粒子や面取り済み縁部の寸法と比較してかなり誇張されている。
実際、これら非接着ゾーンは、気泡や剥離ゾーンの形態の薄層の(数μmの寸法の)極めて局所的なリフティングや分離につながる。
非転写ゾーンの寸法は、非接着ゾーンの寸法のみならず、接着力にも左右される(この力は、注入中またはこの後に行い得る熱処置の動作条件だけでなく、接触して配置された表面の特性に特に左右される)。
図2は、薄層4を生じさせるために層14を分離することによって暴露された基板の表面の処置を、リサイクルのために提供する必要性を明確に示しており、この処置は、非転写ゾーンによって形成された隆起を表面から排除するためにこの表面を平坦化することを目的としている。
平坦化ステップの例は、薄層を形成しなければならない層の周縁部からなる、ネックがある基板の周縁に関して、欧州特許第1427002号明細書および欧州特許第1427001号明細書で具体的に説明されている。したがって、研磨もしくは機械的圧力の付加、または選択的化学攻撃もしくは(例えば、イオンビームによる)イオン攻撃を備える平坦化処置を、特に周縁に局所化して適用することが望ましい。変形例として、このネックに流体のジェットをスプレーすることによって、または、好ましくは暴露表面と平行にこのネックにレーザービームを衝突させることによって、または基板の裏面に衝撃波を印加することによってネックを分離することが望ましい。周縁に局所化されたこの処置には、表面全体に適用された平坦化処置が続くことがある。
しかしながら、このような局所化処置は実行するのが複雑な場合もある点が理解される。
欧州特許第1427002号明細書 欧州特許第1427001号明細書
Chinese Science Bulletin/September 2008/vol 53/n°18/pp2879−2885に公開されているJiang、Liu&Chenによる「Effect of roughness and wettability of silicon wafer in cavitation erosion」
本発明の目的は、ドナー基板内の脆化層の分割によって暴露された表面を平坦化する方法であって、起こり得る表面に残る隆起の形成を伴い、この方法は、局所化処置を必要とせずに簡単に実行できるが、適切ならば複数のこのような基板で同時に実行可能である。
このために、本発明は、注入によって脆化された層に沿った分割によって暴露された面を有するマイクロ技術基板を平坦化する方法を提供し、この方法にしたがって、この面は浴に配置され、10kHzから80kHz周波数の超音波が、前記面に沿ったキャビテーションをもたらすのに適した条件下で印加される。
実際、マイクロ技術(微細化はナノ技術という用語の使用につながる)で最も一般的に使用される材料について、超音波印加条件はさらに有利には以下の条件に従う:
浴の超音波パワー/容積>5W/l
パワー>10W
継続時間>1分
1℃から100℃の温度
処置の継続時間は、パワーが大きいほどこれに比例して短縮可能であることが容易に理解される。さらに、超音波浴で使用される液体の粘度が、沸騰を回避している間は最小であるような最適温度がある(水の場合、この温度は40から60℃である)。
超音波を伝導する流体は好ましくは、キャビテーションによる表面の剥離を促進するために、低粘度を有するように選択される。したがって、有利には水が使用されることになる。流体はまた、暴露表面を構成し、かつ平坦化されるダメージを備える材料を優先的にエッチングする溶液からなる(このような流体はSecco,Wrightタイプであってもよい)。
キャビテーション浴の流体として水を選択することは、従来のキャビテーション浴で最も頻繁に実行されることに比べて、キャビテーション自体の効果に化学的または静電的効果を付加しないキャビテーション流体を選択することに等しい点に留意すべきである。
超音波によって特定の表面のクリーニングを実行する方法は事実既に理解されているが、超音波によるこのクリーニングに伴うキャビテーションの現象は、特定の条件下では、表面へのダメージを誘導し得ることもまた知られており、この効果とは、キャビテーションによるダメージは、超音波のユーザが有害なものとして回避しようとしていた不利益な効果であったことである(例えば、Chinese Science Bulletin/September 2008/vol 53/n°18/pp2879−2885に公開されているJiang、Liu&Chenによる「Effect of roughness and wettability of silicon wafer in cavitation erosion」という文献を参照)。
しかしながら、本発明が関する用途については、特定の条件下では、超音波が、表面の残りの部分を劣化させることなく、(例えば、「Smart CutTM」方法から生じる)埋め込み型脆化ゾーンの分割処置後に存在し得る残りの非転写ゾーン(NTZ)の排除を可能にする点が驚くべきことに観察された。超音波によるキャビテーションの効果は一般的に表面に対するものとみなされるが、この効果は、表面自体への実質的なダメージが発生する前でも、NTZを分離するために表面に沿って生じ得ると思われる。この現象は表面粗さ(NTZ)に対するさらに大きなキャビテーションに起因する可能性があり、したがって、表面が粗いほど、キャビテーション気泡の核生成部位は多くなり、ゆえに超音波の効果が強力になることが観察された。
当業者がキャビテーションの使用を断念したという事実に加えて、このようなキャビテーションが、気泡が圧力ではじける際に多数の衝撃波(以下参照)の形成を伴うものとして分析可能であっても、これは、材料の残渣カラーを分離するために、上記引用された欧州特許第1427002号明細書に記載されているように(明らかに浴の外部で)基板の裏面への1つ(または複数)の衝撃波の印加とは基本的に異なる現象である点に留意すべきであり、事実、平坦化される表面に極めて近接し、かつ表面に沿ったキャビテーションによって無秩序に生成された多数の衝撃波は、対象面とは反対側の面を介して基板全体にコントロールされて印加される巨視的衝撃波とはきわめて異なる効果を有することが理解される。
本発明の特徴の1つは、分割によって暴露された表面のすべてを有用に処置するために、当業者の先入観とは反対にこのようなキャビテーションが利用可能な条件があることを認識していた。
この方法は、分割/キャビテーション後、または、キャビテーション後に実行された化学的機械的研磨などの簡略化表面処置後に直接ドナー基板をリサイクルすることを可能にする。
このように処置されたドナー基板は次いで、マイクロ技術コンポーネント(超小型電子もしくは微小機械もしくは微小光学のコンポーネントまたはセンサなど)を形成するための種々の処理操作を施されてもよい。にもかかわらず、本発明は、ドナー基板が、特に「Smart CutTM」技術にしたがって埋め込み型脆化層に沿った他の分割サイクルを施される場合に特に適している。
したがって、本発明は特に、マイクロ技術ドナー基板から複数の薄層を形成する方法を提供し、これにしたがって、以下のステップを備えるサイクルが実行される:
埋め込み型脆化層が、このドナー基板の自由面の下にイオン注入によって形成され、この自由面と埋め込み型脆化層間に含まれる材料厚さは後の薄層の厚さを画定するステップと、
このドナー基板が、ドナー基板のこの自由面とハンドル基板の自由面間の分子付着によってハンドル基板と密着配置されるステップと、
ドナー基板の残りの部分から前記薄層を解放するように、この埋め込み型脆化層に沿って分割が誘導され、一方でこの薄層およびこの残りの部分のそれぞれの面を暴露するステップと、
この残りの部分がドナー基板を構成する新たなサイクルのために、ドナー基板の残りの部分の前記暴露表面に処置が適用されるステップとを備え、
前記暴露表面の前記処置が、前記面に沿ったキャビテーションをもたらすのに適した条件下で、10kHzから80kHzの周波数の超音波が印加される浴にこの暴露表面を配置するステップを備えることを特徴とする。
上記のように、超音波は好ましくは以下の条件で印加される:
浴の超音波パワー/容積>5W/l
パワー>10W
継続時間>1分
1℃から100℃の温度。
場合によっては組み合わせ可能な本発明の他の有利な特徴によると:
超音波の周波数は、5W/lから60W/lの(例えば20W/lより高い)パワーで、10kHzから40kHzで選択され、
超音波処置の継続時間は1分から20時間(例えば、1時間より長い)であり、
埋め込み型脆化層は、1016イオン.cmから5.1017イオン.cmのドーズで、水素イオン注入によって形成され、
浴の流体は水であり(または基本的に水で形成され)、
浴の流体は水とアセトンの混合物であり(アセトンの量は、浴が基本的に水で形成されているとみなされることができる程度に十分少ない)、
浴の温度は40℃から60℃であり、
前記面に沿ってキャビテーションをもたらすのに適した条件下で超音波が印加される浴への配置ステップは、分割ステップ後に中間表面処置なしで実行され、したがって、正確には分割から生じる状態において、超音波が施されるのは暴露表面であり、
中間処置なしのドナー基板のリサイクルは、前記超音波が印加される浴への配置ステップ後に実行され、これは本発明の特に簡単なバージョンであるが、このような簡単な化学的機械的研磨の簡略化表面処置は、超音波の印加と新サイクルの開始の間で想定可能であり、
キャビテーションをもたらすのに適した条件下で超音波が印加される浴への配置ステップが、このような分割ステップによって暴露される複数の基板のそれぞれの面に一括して実行される。
本発明は、シリコンからなる(または、平坦化される表面を形成する部分においてシリコンで形成されている)ドナー基板に特に適している。
本発明の目的、特徴および利点は、非制限的例示として付与され、かつ添付の図面を参照した以下の説明から分かる。
埋め込み型脆化層の形成後にハンドル基板に接着されたドナー基板の概略図である。 埋め込み型脆化層に沿った分割後のアセンブリの概略図である。 本発明の平坦化処置の概略図である。 このドナー基板の1層を転写する新サイクル時の、図3のステップの終了時のドナー基板の残りの部分の概略図である。
本発明は、キャビテーションによるダメージを招くような材料の関数として有利に選択された超音波の印加に基づいて、埋め込み型脆化層の分割によって暴露された表面を平坦化するための、特に、「Smart CutTM」技術による層の転写後に基板をリサイクルするための方法を提供し、この印加は、特に10kHzから80kHzの周波数を使用して暴露表面の残りの部分への実質的ダメージを生成することなく、排除されるべき残渣にとりわけ局所化されている。この平坦化ステップの実行は図3に概説されており、(それ自体が知られている方法で図1および図2にしたがって)参照番号USで示されている超音波が生成される浴6と接触して配置されている埋め込み型層3に沿った分割によって暴露表面5はダメージを受けている。
例証として、埋め込み型脆化層は、1016イオン.cmから5.1017イオン.cmのドーズの水素を注入することによって形成される。
特に、表面5の下に基板を形成する材料がシリコンである(実用的重要性の高い状況に対応する)場合、印加された超音波はそれぞれ以下の条件に従う:
浴の超音波パワー/容積>5W/l(好ましくは少なくとも20W/lまたはさらには30W/l、好ましくは最大60W/l)、
パワー>10W、
継続時間>1分(好ましくは少なくとも1時間)、
1℃から100℃の温度、例えば室温または40℃から60℃。
超音波を伝導する流体は好ましくは、キャビテーションによる表面の剥離を促進するために、低粘度を有する。したがって、水、または粘度を低下させるために(好ましくは、浴の流体が基本的に水からなるとみなされることができる程度の量の)アセトンが添加された水が有利に使用されることになる。流体はまた、(Secco,Wrightタイプの)ダメージを受けたSiを優先的にエッチングする溶液からなってもよい。
超音波による(ダメージのメカニズムのような)クリーニングのメカニズムはキャビテーション効果に基づいており、気泡の生成および破裂は、液体が周期的な圧力波にさらされる場合に形成される点が想起される。より正確には:
蒸気泡は低圧力で形成され、
気泡を囲む液体の高圧力ゆえに、内部圧力および内部温度を増大させつつ収縮する傾向があり、
臨界サイズに達すると、非常に激しい破裂メカニズムが生じ、これは音響衝撃波をもたらし(内部圧力は数千Kに達することがあり、圧力は数百気圧に達することがあり)、またこれは、400km/hの何倍にも達し得る速度のジェットの形成をもたらす可能性があり、
固体表面に沿ったキャビテーション気泡の破裂は、材料の局所的分離および場合によっては剥離によって、クリーニングや、剥離や、疲労による局所的破裂さえも招く。
キャビテーションは、これがもたらすダメージゆえに有害であるとみなされ、また、表面条件が可能な限り小さな粗さを有すべき表面に超音波を用いることをかなり躊躇する当業者もいることが理解される。
しかしながら、基板の性質に応じて選択される特定の条件下では、超音波は、表面の残りの部分を劣化させることなく、「Smart CutTM」方法などの層転写方法から生じ得る残渣NTZの分離を可能にすることが、驚くべきことに観察された。
キャビテーションが生成される浴に暴露表面を配置するステップは、好ましくは、たとえわずかでも、分割後に表面処置する中間ステップなしで生じ、この理由とは、このキャビテーションは有利には、分割から生じる実際の状態で暴露表面に実行されることである。
したがって、層14が分離された基板1の残りの部分によって、図1および図2のように、埋め込み型脆化領域を形成し、ハンドル基板に接着し、かつ分割によって新たな層14’を分離するという同一のステップが適用可能な新たなドナー基板1’が取得される(図4を参照)。
有利には、ドナー基板は、前記超音波が印加される浴への配置ステップ後に中間処置なしでリサイクルされる。
また有利には、キャビテーションをもたらすのに適した条件下で超音波が印加される浴への配置ステップは、このような分割ステップによって暴露された複数の基板のそれぞれの面に一括して実行される。
このリサイクルプロセスは多数の利点を有する:
多様なサイズおよび形状を有し得るアイテムをクリーニングすることができ、
分離された粒子が自然に分散され、表面に再堆積されるリスクがなく、
超音波によるこの平坦化は従来のプロセスよりも高速のクリーニングプロセスであり、
溶媒を使用するという選択がなされると、この溶媒が従来の平坦化に使用される場合よりもかなり低い濃度で使用されることができ、
超音波処置によって、知られているプロセスと比較して改良された安定性および再生性で電子コントロール、ひいては自動化を可能にし、
基板は一括してかつ低コストで処理可能であり、このことは、工業化、特に光起電用途などに特に有用である。
(実施例1)
第1の実施例では、厚さ400nmの酸化Siで被覆されたSi基板が、以下の条件下でHイオンを注入される:
エネルギー=76keV、
ドーズ=6.1016イオン.cm−2
Si基板は引き続きSi補強材への分子付着によって接着される。分割は次いで、450℃で1時間の熱処置によって注入層に誘導される。注入されたSi膜の一部は、例えば超小型電子コンポーネントの生成に使用可能なSOI構造(シリコンオンインシュレータ)を取得するように、Si補強材基板に転写される。Si基板のカラーに局所化されている別の部分は注入基板と一体化されたままであり、気泡タイプの表面変形を示す。
パワー30W/lの20kHz超音波を、水中で16時間分割によって暴露されたドナー基板の表面に印加することによって、残渣気泡を排除し、したがって剥離済み基板にある目立った隆起(転写された膜に対応する高さ760nmの隆起)を抑制することができる。転写後に観察された分割粗さを小さくするために、軽度の研磨が適用されてもよい。そして基板は新たなサイクルに対して用意ができる。
(実施例2)
第2の実施例では、結晶GaN基板(70Ga14N)は、900℃でLPCVD(低圧化学気相成長法)によって堆積された厚さ500nmのSiO接着層で被覆されている。この基板は、以下の条件下でHイオンを注入される:
エネルギー=90keV、
ドーズ=417イオン.cm−2
接着層を具備するGaNは引き続き、分子付着によってサファイア基板に接着される。分割は引き続き、220℃の熱処置によって注入層に誘導される。220℃の分割ステップは、注入GaN基板の大部分での、厚さ約480nmのGaN膜および厚さ500nmのSiO接着層の分離につながる。GaN膜の一部はサファイア基板に転写され、例えばLEDの生成に使用可能なGaN/SiO/サファイア構造が取得される。GaN基板のカラーにある別の部分は、気泡形態の基板と一体化されたままである。初期注入されたGaN基板は次いで、分割後の表面処置なしでリサイクル可能であり、この他は以下のように超音波処置後に転写する:水/アセトンの混合物において1時間60W/lのパワー/容積あたり40kHz(アセトンは、粘度を低下させ、したがってキャビテーションを促進することが可能になるという利点を有する)。
CMP(例えば、数秒の研磨)による簡単な再表面化が、新たなサイクルの前に分割と関連した粗さを排除するために、場合によっては適用されることがある。
1、1’ ドナー基板
2 ハンドル基板
3 粒子
4 薄層
5 暴露表面
6 浴
11、12、21 接着層
12、22 周縁
13、14、14’ 層
A、A’ 縁部
B アイランド
S 界面
US 超音波

Claims (10)

  1. マイクロ技術ドナー基板から複数の薄層を形成する方法であって、
    埋め込み型脆化層がこのドナー基板の自由面の下にイオン注入によって形成され、この自由面と埋め込み型脆化層間に含まれる材料厚さは後の薄層の厚さを画定するステップと、
    このドナー基板が、ドナー基板のこの自由面とこのハンドル基板の自由面間の分子付着によってハンドル基板と密着配置されるステップと、
    ドナー基板の残りの部分から前記薄層を解放するためにこの埋め込み型脆化層に沿って分割が誘導され、一方でこの薄層およびこの残りの部分のそれぞれの面を暴露するステップと、
    この残りの部分がドナー基板を構成する新たなサイクルのために、ドナー基板の残りの部分の前記暴露面に処置が適用されるステップと
    を含むサイクルが実行され、
    前記暴露面の前記処置が、前記暴露面に沿ってキャビテーションをもたらすのに適した浴の超音波パワーおよび温度に関する条件下で、10kHzから80kHzの周波数の超音波が印加される浴にこの暴露面を配置することで、前記暴露面を平坦化することを含み、
    前記キャビテーションが、前記暴露面の粗さを低減させるように、誘導された分割の後に存在する残りの非転写領域を、暴露面の残部を劣化させることなく消失させる、方法。
  2. 埋め込み型脆化層が、1016イオンcm から5×1017イオンcm のドーズの水素イオン注入によって形成されることを特徴とする、請求項1に記載の方法。
  3. 超音波が以下の条件下:
    浴の超音波パワー/容積>5W/l
    パワー>10W
    継続時間>1分
    1℃から100℃の温度で印加されることを特徴とする、請求項1または2に記載の方法。
  4. 浴が基本的に水によって形成されることを特徴とする、請求項1から3のいずれか一項に記載の方法。
  5. 浴の流体が水とアセトンの混合物であることを特徴とする、請求項1から4のいずれか一項に記載の方法。
  6. W/lから60W/lのパワーについて、10kHzから40kHzの間で超音波の周波数が選択され、超音波処置の継続時間が1分から20時間であることを特徴する、請求項1から5のいずれか一項に記載の方法。
  7. 前記暴露面に沿ってキャビテーションをもたらすのに適した浴の超音波パワーおよび温度に関する条件下で超音波が印加される浴への配置ステップが、分割ステップ後の中間表面処置なしで実行されることを特徴とする、請求項1から6のいずれか一項に記載の方法。
  8. 中間処置なしのドナー基板のリサイクルが、前記超音波が印加される浴への配置ステップ後に実行されることを特徴とする、請求項1から7のいずれか一項に記載の方法。
  9. 前記暴露面に沿ってキャビテーションをもたらすのに適した条件下で超音波が印加される浴への配置ステップが、このような分割ステップによって暴露された複数の基板のそれぞれの面に対して一括して実行されることを特徴とする、請求項1から8のいずれか一項に記載の方法。
  10. ドナー基板がシリコンからなることを特徴とする、請求項1から9のいずれか一項に記載の方法。
JP2010212108A 2009-09-25 2010-09-22 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法 Active JP5888842B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0956661A FR2950733B1 (fr) 2009-09-25 2009-09-25 Procede de planarisation par ultrasons d'un substrat dont une surface a ete liberee par fracture d'une couche enterree fragilisee
FR0956661 2009-09-25

Publications (2)

Publication Number Publication Date
JP2011071518A JP2011071518A (ja) 2011-04-07
JP5888842B2 true JP5888842B2 (ja) 2016-03-22

Family

ID=42212144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010212108A Active JP5888842B2 (ja) 2009-09-25 2010-09-22 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法

Country Status (4)

Country Link
US (1) US8021959B2 (ja)
EP (1) EP2302666B1 (ja)
JP (1) JP5888842B2 (ja)
FR (1) FR2950733B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022211153A1 (ko) * 2021-03-31 2022-10-06 주식회사 올도완 웨이퍼 레벨링 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101047985B1 (ko) * 2010-11-26 2011-07-13 한국지질자원연구원 초음파를 이용한 고효율 우라늄 침출 방법
KR101039595B1 (ko) * 2010-11-26 2011-06-09 한국지질자원연구원 초음파를 이용한 우라늄 이온교환 흡착 방법
US20180033609A1 (en) * 2016-07-28 2018-02-01 QMAT, Inc. Removal of non-cleaved/non-transferred material from donor substrate
CN109263165B (zh) * 2018-10-26 2024-01-30 西南交通大学 一种多频带选控的中低频吸隔振超颖材料
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5837662A (en) * 1997-12-12 1998-11-17 Memc Electronic Materials, Inc. Post-lapping cleaning process for silicon wafers
JP2000150837A (ja) * 1998-11-13 2000-05-30 Canon Inc 半導体基体の作製方法
US7427526B2 (en) * 1999-12-20 2008-09-23 The Penn State Research Foundation Deposited thin films and their use in separation and sacrificial layer applications
JP2001284622A (ja) * 2000-03-31 2001-10-12 Canon Inc 半導体部材の製造方法及び太陽電池の製造方法
JP2004507880A (ja) * 2000-04-17 2004-03-11 ザ ペン ステイト リサーチ ファンデーション 堆積された薄膜、並びに分離及び犠牲層への適用におけるその使用
TW537954B (en) * 2002-06-20 2003-06-21 Far East College Method for separating substrate and film material of optical recording medium by means of ultrasonic waves
EP1427002B1 (en) * 2002-12-06 2017-04-12 Soitec A method for recycling a substrate using local cutting
EP1427001A1 (en) * 2002-12-06 2004-06-09 S.O.I. Tec Silicon on Insulator Technologies S.A. A method for recycling a surface of a substrate using local thinning
JP2005005303A (ja) * 2003-06-09 2005-01-06 Sharp Corp 溶液塗布方法および溶液塗布装置
FR2868599B1 (fr) * 2004-03-30 2006-07-07 Soitec Silicon On Insulator Traitement chimique optimise de type sc1 pour le nettoyage de plaquettes en materiau semiconducteur
US7402520B2 (en) * 2004-11-26 2008-07-22 Applied Materials, Inc. Edge removal of silicon-on-insulator transfer wafer
US7790565B2 (en) * 2006-04-21 2010-09-07 Corning Incorporated Semiconductor on glass insulator made using improved thinning process
FR2910179B1 (fr) * 2006-12-19 2009-03-13 Commissariat Energie Atomique PROCEDE DE FABRICATION DE COUCHES MINCES DE GaN PAR IMPLANTATION ET RECYCLAGE D'UN SUBSTRAT DE DEPART

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022211153A1 (ko) * 2021-03-31 2022-10-06 주식회사 올도완 웨이퍼 레벨링 장치

Also Published As

Publication number Publication date
US20110076836A1 (en) 2011-03-31
JP2011071518A (ja) 2011-04-07
EP2302666B1 (fr) 2017-11-01
FR2950733B1 (fr) 2012-10-26
US8021959B2 (en) 2011-09-20
EP2302666A3 (fr) 2011-12-07
FR2950733A1 (fr) 2011-04-01
EP2302666A2 (fr) 2011-03-30

Similar Documents

Publication Publication Date Title
US7713369B2 (en) Detachable substrate or detachable structure and method for the production thereof
EP1378004B1 (fr) Procede de realisation d'un substrat demontable a tenue mecanique controlee
JP5888842B2 (ja) 埋め込み型脆化層が分割によって暴露された表面から基板を超音波平坦化する方法
WO2002037556A1 (fr) Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
JP2000223683A (ja) 複合部材及びその分離方法、貼り合わせ基板及びその分離方法、移設層の移設方法、並びにsoi基板の製造方法
US8951887B2 (en) Process for fabricating a semiconductor structure employing a temporary bond
US20050221583A1 (en) Method for making thin layers containing microcomponents
TWI492275B (zh) The method of manufacturing the bonded substrate
JP2010514185A (ja) 注入によってGaN薄層を調製および出発基板を再利用するための方法
US20120018855A1 (en) Method of producing a heterostructure with local adaptation of the thermal expansion coefficient
US8505197B2 (en) Methods of fabricating multilayer substrates
KR20110086038A (ko) 헤테로 구조체를 제작하기 위한 사파이어 기판의 표면 준비
FR2845518A1 (fr) Realisation d'un substrat semiconducteur demontable et obtention d'un element semiconducteur
JP2024022682A (ja) ハイブリッド構造
JP5497626B2 (ja) 複合基板を製造するための工程
WO2010137683A1 (ja) Soi基板の製造方法
JP7275438B2 (ja) 剥離可能な構造及び前記構造を使用する剥離プロセス
JP2013520829A (ja) 多層構造体の表面に存在する材料の断片を除去する方法
TW201926407A (zh) 製備施體底材殘餘物之方法,從該方法獲得之底材,以及此種底材之應用

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130902

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140218

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20140515

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20140520

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140818

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150527

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160119

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160216

R150 Certificate of patent or registration of utility model

Ref document number: 5888842

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250