KR102001791B1 - 이온 주입을 이용한 질화갈륨 기판 제조 방법 - Google Patents

이온 주입을 이용한 질화갈륨 기판 제조 방법 Download PDF

Info

Publication number
KR102001791B1
KR102001791B1 KR1020180169008A KR20180169008A KR102001791B1 KR 102001791 B1 KR102001791 B1 KR 102001791B1 KR 1020180169008 A KR1020180169008 A KR 1020180169008A KR 20180169008 A KR20180169008 A KR 20180169008A KR 102001791 B1 KR102001791 B1 KR 102001791B1
Authority
KR
South Korea
Prior art keywords
gallium nitride
nitride layer
layer
substrate
hydrogen ions
Prior art date
Application number
KR1020180169008A
Other languages
English (en)
Inventor
박재근
심태헌
심재형
박진성
이재언
Original Assignee
한양대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한양대학교 산학협력단 filed Critical 한양대학교 산학협력단
Priority to KR1020180169008A priority Critical patent/KR102001791B1/ko
Application granted granted Critical
Publication of KR102001791B1 publication Critical patent/KR102001791B1/ko
Priority to PCT/KR2019/012733 priority patent/WO2020138659A1/ko
Priority to US17/418,486 priority patent/US20220115228A1/en
Priority to CN201980086999.7A priority patent/CN113261076A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H01L21/0201—Specific process step
    • H01L21/02013—Grinding, lapping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Abstract

본 발명은 이온 주입 공정을 이용하여 질화갈륨 기판을 자가분리 제조하는 기술에 관한 것으로, 질화갈륨 기판의 제조 방법은 기판 상에 제1 질화갈륨층을 형성하는 단계, 상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계, 상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계, 상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계 및 상기 가장자리(edge)가 연마된 제1 질화갈륨층으로부터 상기 형성된 제2 질화갈륨층이 자가분리되는 단계를 포함할 수 있다.

Description

이온 주입을 이용한 질화갈륨 기판 제조 방법{METHOD OF MANUFACTURING GALLIUM NITRIDE SUBSTRATE USING ION IMPLANTATION}
본 발명은 이온 주입 공정을 이용하여 질화갈륨 기판을 자가분리 제조하는 기술에 관한 것으로, 보다 구체적으로, 종래의 수소 열처리 공정을 수소 이온주입 공정과 가장자리(edge) 연마(grinding) 공정을 통해 대체하여 질화갈륨 기판을 자가분리 제조하는 방법에 관한 것이다.
자립형(free-standing) 질화갈륨(GaN) 기판은 고전력 및 고휘도 발광다이오드(HB-LED; high brightness light emitting diode), 레이저 다이오드(LD; LASER diode), 고전력 소자(power device)의 제작에 기판으로 활용될 수 있다.
고전력 및 고휘도 발광다이오드(HB-LED; high brightness light emitting diode), 레이저 다이오드(LD; LASER diode), 고전력 소자(power device) 등의 소자들의 성능 향상을 위해서는 낮은 전위밀도(dislocation density)를 갖는 고품질의 질화갈륨 기판이 요구된다.
하지만, 질화갈륨 막은 사파이어 기판 위에 약 1,000℃의 고온에서 성장하고 상온으로 냉각시키는데, 질화갈륨 막 두께의 증가에 따라 열팽창계수(TEC; thermal expansion coefficient) 차이(예: 질화갈륨=5.59 10-6/K, 사파이어=7.5 10-6/K) 및 격자상수(lattice constant) 차이(예: 질화갈륨=3.189Å, 사파이어=4.758Å)로 인해 이종기판의 두 층사이에 매우 큰 응력(stress)이 발생될 수 있다.
이러한 응력으로 인해, 임계 두께 이상으로 질화갈륨 막을 성장할 경우, 성장공정 중 기판이 깨지는 문제가 발생하기 때문에 질화갈륨 막을 두껍게 성장하기가 매우 어렵다.
질화갈륨 기판의 깨짐을 억제하면서 두께가 두껍고 낮은 전위밀도를 갖는 고품질의 질화갈륨을 성장하기 위하여, 자가분리(self-separation) 기법을 활용될 수 있다.
종래기술에 따른 자립형 질화갈륨 기판을 제작 방법은 MOCVD(metal-organic chemical vapor deposition)-GaN 템플릿 기판의 MOCVD-GaN 면에 Ti 박막을 증착한 후, H2 80% + NH3 20%, 1,060℃ 조건에서 30분간 열처리(annealing)를 수행하여 TiN 나노-넷(nano-net)을 형성하고, MOCVD-GaN층을 열적 열화(thermal degradation) 시킨다.
이후, MOCVD-GaN층 상에 HVPE(hydride vapor phase epitaxy)-GaN층을 성장시키고, 상온으로 냉각하여 HVPE-GaN층을 자가 분리하는 공정이 수행된다.
따라서, 종래기술은 공정의 복잡도가 높고, 이로 인한 생산 비용의 상승이 야기될 수 있다.
특히, 수소 열처리 공정과 같이 매우 위험한 공정 단계가 포함되어, 안전 상에 문제가 발생할 가능성이 크다.
또한, 특별하게 설계된 서셉터(susceptor)가 사용된 수직형(vertical) HVPE 설비에 대하여 한정적으로 수행될 수 있다.
다시 말해, 종래 기술에 따른 자립형 질화갈륨 기판 제작 기술은 성장공정의 복잡도가 높음과 동시에 수소 열처리라는 매우 위험한 공정이 포함되어, 안전 문제가 발생할 가능성이 높고, 기존에 사용되던 HVPE 설비의 구조 변경 또는 신규 설비 제작이 불가피하여 생산 비용이 증가할 가능성이 높다.
일본등록특허 제5003033호, "GaN박막 접합 기판 및 그 제조 방법 및 GaN계 반도체 디바이스(device) 및 그 제조 방법" 한국공개특허 제10-2018-0054591호, "반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법" 한국등록특허 제10-1119009호, "이온주입에 의한 분리를 이용한 발광소자 제조 방법"
Hajime Fujikura 외 3명, "Recent Progress of High-Quality GaN Substrates by HVPE method", ResearchGate 26 October 2017
본 발명은 제1 질화갈륨층에 수소 이온을 주입하고, 제1 질화갈륨층 및 기판의 가장자리(edge)를 연마(grinding)하여 자동분리가 가능한 씨앗(seed)층을 준비하고, 준비된 씨앗(seed)층 상에 제2 질화갈륨층을 성장시켜 질화갈륨 기판을 자가분리하는 것을 목적으로 할 수 있다.
본 발명은 종래의 수소 열처리 공정을 수소 이온주입 공정과 가장자리(edge) 연마(grinding) 공정을 통해 대체하여 질화갈륨 기판을 자가분리하는 것을 목적으로 할 수 있다.
본 발명은 제1 질화갈륨층을 연마(grinding)하여 다결정 질화갈륨 성장을 억제하여 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 설비 구조의 변경 또는 특수 설계된 서셉터(susceptor) 없이도 수평형 HVPE 설비를 통해 질화갈륨 기판을 자가분리하는 것을 목적으로 할 수 있다.
본 발명은 제1 질화갈륨층 내 미리 설정된 주입량(dose)의 수소 이온을 주입하여 분리층을 형성함으로써 질화갈륨 기판을 자가분리하는 것을 목적으로 할 수 있다.
본 발명은 종래의 MOCVD-GaN 템플릿 기판 대비 결정 결함인 TDD(threading dislocation density)가 약 2-order 낮고, 열전도도(thermal conductivity)가 약 2.6배 높은 질화갈륨 기판을 제조하는 것을 목적으로 할 수 있다.
본 발명은 고전압(high voltage), 고전력(high power), 고주파(high frequency) 반도체 소자 및 고휘도 LED 제작에 활용될 수 있는 질화갈륨 기판을 제조하는 것을 목적으로 할 수 있다.
본 발명의 일실시예에 따르면 질화갈륨 기판의 제조 방법은 기판 상에 제1 질화갈륨층을 형성하는 단계, 상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계, 상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계, 상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계 및 상기 가장자리(edge)가 연마된 제1 질화갈륨층으로부터 상기 형성된 제2 질화갈륨층이 자가분리되는 단계를 포함할 수 있다.
상기 기판 상에 제1 질화갈륨층을 형성하는 단계는, 유기금속화학증착(metal-organic chemical vapor deposition, MOCVD) 공정을 이용하여 상기 제1 질화갈륨층을 형성하는 단계를 포함할 수 있다.
상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는, 상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 상기 수소 이온을 주입하여 상기 분리층을 형성하는 단계를 포함할 수 있다.
상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는, 상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 상기 수소 이온을 주입하여 상기 형성된 분리층 내 복수의 공동(cavity)를 형성하는 단계를 포함할 수 있다.
상기 형성된 제2 질화갈륨층이 자가분리되는 단계는, 상기 형성된 복수의 공동(cavity)에 기반하여 상온(room temperature)에서 상기 형성된 제2 질화갈륨층이 자가분리되는 단계를 포함할 수 있다.
상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는, 상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 수소 이온을 주입한 후, 500℃의 온도에서 열처리하여 상기 분리층을 형성하는 단계를 포함할 수 있다.
상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계는, 상기 형성된 제1 질화갈륨층 및 상기 기판의 가장자리(edge)를 연마(grinding)하여 상기 형성된 제1 질화갈륨층 및 상기 기판의 가장자리(edge)로부터 다결정 질화갈륨의 성장을 억제 또는 상기 다결정 질화갈륨과 상기 기판의 부착력을 약화시키는 단계를 포함할 수 있다.
상기 기판은, 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 하나를 이용하여 형성될 수 있다.
상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계는, 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 공정을 이용하여 상기 제2 질화갈륨층을 형성하는 단계를 포함할 수 있다.
본 발명은 제1 질화갈륨층에 수소 이온을 주입하고, 제1 질화갈륨층 및 기판의 가장자리(edge)를 연마(grinding)하여 자동분리가 가능한 씨앗(seed)층을 준비하고, 준비된 씨앗(seed)층 상에 제2 질화갈륨층을 성장시켜 질화갈륨 기판을 자가분리할 수 있다.
본 발명은 종래의 수소 열처리 공정을 수소 이온주입 공정과 가장자리(edge) 연마(grinding) 공정을 통해 대체하여 질화갈륨 기판을 자가분리할 수 있다.
본 발명은 제1 질화갈륨층을 연마(grinding)하여 다결정 질화갈륨 성장을 억제하여 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 설비 구조의 변경 또는 특수 설계된 서셉터(susceptor) 없이도 수평형 HVPE 설비를 통해 질화갈륨 기판을 자가분리할 수 있다.
본 발명은 제1 질화갈륨층 내 미리 설정된 주입량(dose)의 수소 이온을 주입하여 분리층을 형성함으로써 질화갈륨 기판을 자가분리할 수 있다.
본 발명은 종래의 MOCVD-GaN 템플릿 기판 대비 결정 결함인 TDD(threading dislocation density)가 약 2-order 낮고, 열전도도(thermal conductivity)가 약 2.6배 높은 질화갈륨 기판을 제조할 수 있다.
본 발명은 고전압(high voltage), 고전력(high power), 고주파(high frequency) 반도체 소자 및 고휘도 LED 제작에 활용될 수 있는 질화갈륨 기판을 제조할 수 있다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 질화갈륨 기판의 제조 방법을 설명하는 도면이다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 분리층의 변화를 설명하는 도면이다.
도 3 및 도 4는 본 발명의 일실시예에 따른 제1 질화갈륨층의 변화를 설명하는 도면이다.
도 5는 본 발명의 일실시예에 따른 제2 질화갈륨층의 성장 결과를 설명하는 도면이다.
도 6a 내지 도 6f는 본 발명의 일실시예에 따라 제2 질화갈륨층 성장 후 분리층의 변화를 설명하는 도면이다.
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나, 특허출원의 범위가 이러한 실시예들에 의해 제한되거나 한정되는 것은 아니다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1a 내지 도 1d는 본 발명의 일실시예에 따른 질화갈륨 기판의 제조 방법을 설명하는 도면이다.
도 1a를 참고하면, 질화갈륨 기판의 제조 방법은 기판(100) 상에 유기금속화학증착(metal-organic chemical vapor deposition, MOCVD) 공정을 이용하여 제1 질화갈륨층(110)을 형성하고, 제1 질화갈륨층(110)의 내부에 수소 이온을 주입하여 분리층(120)을 형성한다.
본 발명의 일실시예에 따르면 질화갈륨 기판의 제조 방법은 제1 질화갈륨층(110)의 내부에 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 수소 이온을 주입하여 분리층(120)을 형성할 수 있다.
일례로, 질화갈륨 기판의 제조 방법은 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 수소 이온을 주입하여 분리층(120) 내부에서 복수의 공동(cavity)를 형성할 수 있다. 예를 들어, 공동은 구멍으로도 지칭될 수 있다.
예를 들어, 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)는 제1 질화갈륨층(110)의 내부에 주입되는 수소 이온의 주입량을 나타낼 수 있고, 복수의 공동은 나노 크기(nano size)로 형성될 수 있다.
예를 들어, 분리층(120)은 수소 이온 밴드로도 지칭될 수 있다.
예를 들어, 제1 질화갈륨층(110)은 MOCVD-GaN층 또는 씨앗(seed)층 중 어느 하나로도 지칭될 수 있다.
본 발명의 일실시예에 따르면 기판은 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 하나를 이용하여 형성될 수 있다.
일례로, 질화갈륨 기판 제조 방법은 제1 질화갈륨층(110) 내부에 수소 이온을 주입한 후, 약 500℃의 온도에서 30분간 열처리(annealing)을 수행할 수 있다.
또한, 질화갈륨 기판 제조 방법은 열처리에 기반하여 분리층(120) 내 복수의 공동을 형성할 수 있다.
도 1b를 참고하면, 질화갈륨 기판 제조 방법은 기판(100), 제1 질화갈륨층(110) 및 분리층(120)의 가장자리(edge)를 글라인더(140)를 이용하여 연마(grinding)할 수 있다.
본 발명의 일실시예에 따르면 질화갈륨 기판 제조 방법은 제1 질화갈륨층(110) 및 기판(100)의 가장자리를 글라인더(140)를 이용하여 연마함으로써 제1 질화갈륨층(110) 및 기판(100)의 가장자리로부터 다결정 질화갈륨의 성장을 억제하거나 다결정 질화갈륨의 기판(100)과의 부착력을 약화시킬 수 있다.
즉, 질화갈륨 기판 제조 방법은 유기금속화학증착(metal-organic chemical vapor deposition, MOCVD) 공정에 기반하여 형성된 질화갈륨층(110)의 가장자리를 연마하여 미리 설정된 범위 내에서 제2 질화갈륨층의 성장을 도모할 수 있다.
도 1c를 참고하면, 질화갈륨 기판 제조 방법은 가장자리가 연마된 제1 질화갈륨층(110) 상에 제2 질화갈륨층(130)을 형성할 수 있다.
본 발명의 일실시예에 따르면 질화갈륨 기판 제조 방법은 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 공정을 이용하여 제1 질화갈륨층(110) 상에 제2 질화갈륨층(130)을 형성할 수 있다.
또한, 질화갈륨 기판 제조 방법은 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 공정은 수평형 수소화물기상증착 설비를 통해 수행될 수 있다.
즉, 본 발명은 제1 질화갈륨층을 연마(grinding)하여 다결정 질화갈륨 성장을 억제하여 수소화물기상증착(hydride vapor phase epitaxy, HVPE) 설비 구조의 변경 또는 특수 설계된 서셉터(susceptor) 없이도 수평형 HVPE 설비를 통해 질화갈륨 기판을 자가분리할 수 있다.
일례로, 질화갈륨 기판 제조 방법은 제1 질화갈륨층(110)을 씨앗층으로하여 제1 질화갈륨층(110) 상에 제2 질화갈륨층(130)을 성장시킬 수 있다.
예를 들어, 제2 질화갈륨층(130)은 HVPE-GaN층으로도 지칭될 수 있다.
도 1d를 참고하면, 질화갈륨 기판 제조 방법은 제1 질화갈륨층(110)으로부터 제2 질화갈륨층(130)을 자가분리(self separation)할 수 있다.
본 발명의 일실시예에 따르면 질화갈륨 기판 제조 방법은 제1 질화갈륨층(110) 상에서 제2 질화갈륨층(130)을 약 500℃의 온도에서 성장시킨 후, 상온(room temperature)에서 냉각 시킬 수 있다. 여기서, 제2 질화갈륨층(130)은 일정 시간 후 제1 질화갈륨층(110)으로부터 자가분리될 수 있다.
예를 들어, 제2 질화갈륨층(130)은 분리층(120) 내 형성된 복수의 공동에 기반하여 상온에서 제1 질화갈륨층(110)으로부터 자가분리될 수 있다.
즉, 분리층(120)보다 상부에 형성된 제2 질화갈륨층(130)은 분리층(120) 내 형성된 복수의 공동에 기반하여 상온에서 자가분리될 수 있다.
다시 말해, 본 발명은 제1 질화갈륨층에 수소 이온을 주입하고, 제1 질화갈륨층의 가장자리(edge)를 연마(grinding)하여 자동분리가 가능한 씨앗(seed)층을 준비하고, 준비된 씨앗(seed)층 상에 제2 질화갈륨층을 성장시켜 질화갈륨 기판을 자가분리할 수 있다.
또한, 본 발명은 종래의 수소 열처리 공정을 수소 이온주입 공정과 가장자리(edge) 연마(grinding) 공정을 통해 대체하여 질화갈륨 기판을 자가분리할 수 있다.
도 2a 내지 도 2c는 본 발명의 일실시예에 따른 분리층의 변화를 설명하는 도면이다.
보다 구체적으로, 도 2a 내지 도 2c는 제1 질화갈륨층 면에 수소 이온을 주입하고, 블리스터(blister)가 형성되는 최소 온도인 약 500℃의 온도에서 30분간 열처리를 진행한 후, 단면(cross-sectional) 투과전자현미경(transmission electron microscope)을 이용하여 촬영된 이미지를 예시한다.
도 2a를 참고하면, 기판 상에 유기금속화학증착 공정을 통하여 제1 질화갈륨층(200)이 형성되고, 약 2.0 E17 H+/cm2의 도즈의 수소 이온이 주입되고, 약 500℃에서 약 30분간 열처리될 경우, 복수의 공동(211)이 분리층(210) 내 생성될 수 있다.
도 2b를 참고하면, 기판 상에 유기금속화학증착 공정을 통하여 제1 질화갈륨층(220)이 형성되고, 약 3.0 E17 H+/cm2의 도즈의 수소 이온이 주입되고, 약 500℃의 온도에서 약 30분간 열처리될 경우, 복수의 블리스터(blister)(231)가 분리층(230) 내 생성될 수 있다.
도 2c를 참고하면, 기판 상에 유기금속화학증착 공정을 통하여 제1 질화갈륨층(240)이 형성되고, 약 4.0 E17 H+/cm2의 도즈의 수소 이온이 주입되고, 약 500℃의 온도에서 약 30분간 열처리될 경우, 복수의 블리스터(blister)(241)가 분리층(240) 내 생성될 수 있다.
도 2b와 도 2c를 비교하면, 주입되는 수소 이온이 증가될수록 블리스터의 크기가 증가될 수 있고, 블리스터의 크기가 증가될 경우, 분리층(250) 내 블리스터(251)는 클리비지(cleavage)형태로 형성될 수 있다.
도 2a 내지 도 2c에 따르면 수소 이온의 주입은 주입 에너지 약 70keV로 진행되고 침투 범위(projection range)는 약 270nm일 수 있다.
도 3 및 도 4는 본 발명의 일실시예에 따른 제1 질화갈륨층의 변화를 설명하는 도면이다.
구체적으로, 도 3은 제1 질화갈륨층의 표면에 대한 WSI(white-light scanning interferometry) 및 SEM(scanning electron microscope) 분석을 예시한다.
도 3을 참고하면, 그룹(300)은 제1 질화갈륨층 내 수소 이온이 주입되지 않은 그룹을 나타내고, 그룹(301)은 제1 질화갈륨층 내 수소 이온이 약 2.0 E17 H+/cm2의 도즈로 주입된 경우를 예시하고, 그룹(302)는 제1 질화갈륨층 내 수소 이온이 약 3.0 E17 H+/cm2로 주입된 경우를 예시하며, 그룹(303)은 제1 질화갈륨층 내 수소 이온이 약 4.0 E17 H+/cm2로 주입된 경우를 예시한다.
예를 들어, 2.0 E17 H+/cm2 도즈로 수소 이온 주입된 제1 질화갈륨 층의 표면 상태는 수소 이온 주입이 되지 않은 제1 질화갈륨 층의 표면 상태와 거의 같을 수 있으며, 그룹(300)과 그룹(301)을 대비하여 확인될 수 있다.
그룹(302) 및 그룹(303)에 대한 WSI 분석 결과에서, 점 모양은 터져나간 블리스터를 나타낼 수 있으며, 수소 이온의 도즈가 증가함에 따라 터져나간 블리스터의 수가 증가될 수 있다. 한편, SEM 분석에서도 같은 양상을 보인다.
즉, 분리층 내 터져나간 블리스터가 많을수록 분리층 내부는 클리비지의 형태를 나타낼 수 있다.
구체적으로, 도 4는 수소 이온 주입량의 변화에 따른 제1 질화갈륨층의 표면 상태를 미분간섭현미경(differential interference contrast microscope, DICM) 분석과 WSI 분석을 통해 예시한다.
도 4를 참고하면, 그룹(400)은 제1 질화갈륨층 내 수소 이온이 주입되지 않은 그룹을 나타낼 수 있고, 그룹(401)은 제1 질화갈륨층 내 수소 이온이 약 1.75 E17 H+/cm2의 도즈로 주입된 경우를 나타낼 수 있으며, 그룹(402)는 제1 질화갈륨층 내 수소 이온이 약 2.0 E17 H+/cm2의 도즈로 주입된 경우를 나타낼 수 있고, 그룹(403)는 제1 질화갈륨층 내 수소 이온이 약 2.25 E17 H+/cm2의 도즈로 주입된 경우를 나타낼 수 있으며, 그룹(404)는 제1 질화갈륨층 내 수소 이온이 약 2.5 E17 H+/cm2의 도즈로 주입된 경우를 나타낼 수 있다.
그룹(401) 내지 그룹(403)은 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하되, 분리층 내 공동은 형성되었으나 블리스터는 형성되지 않았다. 한편, 그룹(404)는 분리층 내 블리스터가 형성되었다.
도 5는 본 발명의 일실시예에 따른 제2 질화갈륨층의 성장 결과를 설명하는 도면이다.
구체적으로, 도 5는 제1 질화갈륨층에 수소 이온을 주입하여 분리층을 형성하고, 제2 질화갈륨층을 성장시킨 결과를 예시한다.
도 5를 참고하면, 그룹(500) 내지 그룹(503)은 각각 분리된 제2 질화갈륨층의 전면(front)과 후면(back)을 예시하고, 그룹(500)은 제1 질화갈륨층에 수소 이온이 주입되지 않은 경우를 예시하고, 그룹(501)은 제1 질화갈륨층에 수소 이온이 약 1.75 E17 H+/cm2의 도즈로 주입된 경우를 예시하며, 그룹(502)는 제1 질화갈륨층에 수소 이온이 약 2.0 E17 H+/cm2의 도즈로 주입된 경우를 예시하고, 그룹(503)은 제1 질화갈륨층에 수소 이온이 약 2.25 E17 H+/cm2의 도즈로 주입된 경우를 예시할 수 있다.
예를 들어, 제1 질화갈륨층 상에 제2 질화갈륨층은 약 800μm 성장될 수 있고, 각 그룹의 후면은 수소 이온 도즈에 따른 제2 질화갈륨층의 자가분리 효과를 나타낼 수 있다.
그룹(500)을 살펴보면, 국부적인 분리는 이뤄졌으나, 성장 후 전체 기판에 크랙(crack)이 발생하여 질화갈륨 기판이 깨졌다.
그룹(501) 내지 그룹(503)을 살펴보면, 수소 이온 특정 도즈 이상 주입된 제2 질화갈륨층은 그룹(500)과 달리 크랙이 발생하지 않는다.
특히, 그룹(501)과 그룹(502)에 각각 해당되는 1.75 E17 H+/cm2 및 2.0 E17 H+/cm2의 조건에서는 제2 질화갈륨층이 95% 이상의 면적이 성공적으로 자가분리될 수 있다.
한편, 그룹(503)에 해당하는 2.25 E17 H+/cm2의 도즈 조건에서는 약 63% 면적에 대하여 분리되었으나, 분리가 진행되지 않은 부분이 많아 온전한 제2 질화갈륨층으로 분리되지 않을 수 도 있다.
도 6a 내지 도 6f는 본 발명의 일실시예에 따라 제2 질화갈륨층 성장 후 분리층의 변화를 설명하는 도면이다.
구체적으로, 도 6a 및 도 6b는 1.75 E17 H+/cm2 도즈로 수소 이온이 주입된 경우, 분리층에 대한 투과전자현미경 이미지를 예시할 수 있고, 도 6c 및 도 6d는 2.0 E17 H+/cm2 도즈로 수소 이온이 주입된 경우, 분리층에 대한 투과전자현미경 이미지를 예시할 수 있으며, 도 6e 및 도 6f는 2.25 E17 H+/cm2 도즈로 수소 이온이 주입된 경우, 분리층에 대한 투과전자현미경 이미지를 예시할 수 있다.
도 6a 및 도 6b를 참고하면, 제1 질화갈륨층(600), 분리층(601) 및 제2 질화갈륨층(602)이 형성되고, 분리층(601)의 영역(603)에서 공동(604)이 형성될 수 있다.
즉, 제1 질화갈륨층(600)에 1.75 E17 H+/cm2의 도즈의 수소 이온이 주입될 경우, 분리층(601)에 나노 크기의 공동(604)이 형성될 수 있다.
도 6c 및 도 6d를 참고하면, 제1 질화갈륨층(610), 분리층(611) 및 제2 질화갈륨층(612)이 형성되고, 분리층(611)의 영역(613)에서 공동(614)이 형성될 수 있다.
즉, 제1 질화갈륨층(610)에 2.0 E17 H+/cm2의 도즈의 수소 이온이 주입될 경우, 분리층(611)에 나노 크기의 공동(614)이 형성될 수 있다.
여기서, 공동(614)는 공동(604)에 대비하여 상대적으로 클 수 있다.
도 6e 및 도 6f를 참고하면, 제1 질화갈륨층(620), 분리층(621) 및 제2 질화갈륨층(622)이 형성되고, 분리층(621)의 영역(623)에서 공동(624)이 형성될 수 있다.
즉, 제1 질화갈륨층(620)에 2.25 E17 H+/cm2의 도즈의 수소 이온이 주입될 경우, 분리층(621)에 공동(624)이 형성될 수 있다.
또한, 영역(623)의 공동(624)은 크기가 상당히 커져 있어서, 공동(604) 및 공동(614)에 대비하여 다른 형태를 나타낼 수 있다.
즉, 수소 이온의 도즈에 따라 분리층의 형태가 변화하고, 이는 결국 제2 질화갈륨층의 자가분리 능력과 관련될 수 있다.
다시 말해, 본 발명은 제1 질화갈륨층 내 미리 설정된 주입량(dose)의 수소 이온을 주입하여 분리층을 형성함으로써 질화갈륨 기판을 자가분리할 수 있다.
또한, 본 발명은 종래의 MOCVD-GaN 템플릿 기판 대비 결정 결함인 TDD(threading dislocation density)가 약 2-order 낮고, 열전도도(thermal conductivity)가 약 2.6배 높은 질화갈륨 기판을 제조할 수 있다.
또한, 본 발명은 고전압(high voltage), 고전력(high power), 고주파(high frequency) 반도체 소자 및 고휘도 LED 제작에 활용될 수 있는 질화갈륨 기판을 제조할 수 있다.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
100: 기판 110: 제1 질화갈륨층
120: 분리층 130: 제2 질화갈륨층
140: 글라인더

Claims (9)

  1. 기판 상에 제1 질화갈륨층을 형성하는 단계;
    상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계;
    상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계;
    상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계; 및
    상기 가장자리(edge)가 연마된 제1 질화갈륨층으로부터 상기 형성된 제2 질화갈륨층이 자가분리되는 단계를 포함하고,
    상기 제2 질화갈륨층을 형성하는 단계는,
    상기 가장자리(edge)가 연마된 제1 질화갈륨층을 씨앗(seed)층으로하여 상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 상기 제2 질화갈륨층을 성장시키는 질화갈륨 기판의 제조 방법.
  2. 제1항에 있어서,
    상기 기판 상에 제1 질화갈륨층을 형성하는 단계는,
    유기금속화학증착(metal-organic chemical vapor deposition, MOCVD) 공정을 이용하여 상기 제1 질화갈륨층을 형성하는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  3. 제1항에 있어서,
    상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는,
    상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 상기 수소 이온을 주입하여 상기 분리층을 형성하는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  4. 제1항에 있어서,
    상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는,
    상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 상기 수소 이온을 주입하여 상기 형성된 분리층 내 복수의 공동(cavity)를 형성하는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  5. 제4항에 있어서,
    상기 형성된 제2 질화갈륨층이 자가분리되는 단계는,
    상기 형성된 복수의 공동(cavity)에 기반하여 상온(room temperature)에서 상기 형성된 제2 질화갈륨층이 자가분리되는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  6. 제1항에 있어서,
    상기 제1 질화갈륨층 내 수소 이온을 주입하여 분리층을 형성하는 단계는,
    상기 제1 질화갈륨층 내 1.75 E17 H+/cm2 내지 2.0 E17 H+/cm2의 도즈(dose)로 수소 이온을 주입한 후, 500℃의 온도에서 열처리하여 상기 분리층을 형성하는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  7. 제1항에 있어서,
    상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계는,
    상기 기판, 상기 형성된 제1 질화갈륨층 및 상기 형성된 분리층의 가장자리(edge)를 연마(grinding)하는 단계는, 상기 형성된 제1 질화갈륨층 및 상기 기판의 가장자리(edge)를 연마(grinding)하여 상기 형성된 제1 질화갈륨층 및 상기 기판의 가장자리(edge)로부터 다결정 질화갈륨의 성장을 억제 또는 상기 다결정 질화갈륨과 상기 기판의 부착력을 약화시키는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
  8. 제1항에 있어서,
    상기 기판은, 사파이어(sapphire), GaAs(gallium arsenide), 스피넬(spinel), Si(silicon), InP(indium phosphide) 및 SiC(silicon carbide) 중 적어도 하나를 이용하여 형성되는
    질화갈륨 기판의 제조 방법.
  9. 제1항에 있어서,
    상기 가장자리(edge)가 연마된 제1 질화갈륨층 상에 제2 질화갈륨층을 형성하는 단계는,
    수소화물기상증착(hydride vapor phase epitaxy, HVPE) 공정을 이용하여 상기 제2 질화갈륨층을 형성하는 단계를 포함하는
    질화갈륨 기판의 제조 방법.
KR1020180169008A 2018-12-26 2018-12-26 이온 주입을 이용한 질화갈륨 기판 제조 방법 KR102001791B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180169008A KR102001791B1 (ko) 2018-12-26 2018-12-26 이온 주입을 이용한 질화갈륨 기판 제조 방법
PCT/KR2019/012733 WO2020138659A1 (ko) 2018-12-26 2019-09-30 이온 주입을 이용한 질화갈륨 기판 제조 방법
US17/418,486 US20220115228A1 (en) 2018-12-26 2019-09-30 Method of fabricating gallium nitride substrate using ion implantation
CN201980086999.7A CN113261076A (zh) 2018-12-26 2019-09-30 利用离子注入制造氮化镓衬底的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180169008A KR102001791B1 (ko) 2018-12-26 2018-12-26 이온 주입을 이용한 질화갈륨 기판 제조 방법

Publications (1)

Publication Number Publication Date
KR102001791B1 true KR102001791B1 (ko) 2019-07-18

Family

ID=67469261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180169008A KR102001791B1 (ko) 2018-12-26 2018-12-26 이온 주입을 이용한 질화갈륨 기판 제조 방법

Country Status (4)

Country Link
US (1) US20220115228A1 (ko)
KR (1) KR102001791B1 (ko)
CN (1) CN113261076A (ko)
WO (1) WO2020138659A1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098328A (ko) * 2000-04-27 2001-11-08 박영구 질화갈륨 단결정 기판의 제조방법
JP2010251776A (ja) * 2002-05-28 2010-11-04 Saint-Gobain Cristaux & Detecteurs 基板から分離された窒化ガリウムの膜をエピタキシーにより製造する方法
KR101119009B1 (ko) 2009-03-09 2012-03-14 한국과학기술연구원 이온주입에 의한 분리를 이용한 발광소자 제조 방법
KR20180054591A (ko) 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6958093B2 (en) * 1994-01-27 2005-10-25 Cree, Inc. Free-standing (Al, Ga, In)N and parting method for forming same
JP3534115B1 (ja) * 2003-04-02 2004-06-07 住友電気工業株式会社 エッジ研磨した窒化物半導体基板とエッジ研磨したＧａＮ自立基板及び窒化物半導体基板のエッジ加工方法
TW200703462A (en) * 2005-04-13 2007-01-16 Univ California Wafer separation technique for the fabrication of free-standing (Al, In, Ga)N wafers
TWI408264B (zh) * 2005-12-15 2013-09-11 Saint Gobain Cristaux & Detecteurs 低差排密度氮化鎵（ＧａＮ）之生長方法
KR100907617B1 (ko) * 2007-08-09 2009-07-14 삼성코닝정밀유리 주식회사 질화갈륨 기판의 제조 방법
FR2920589B1 (fr) * 2007-09-04 2010-12-03 Soitec Silicon On Insulator "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
KR101111748B1 (ko) * 2008-11-28 2012-03-09 삼성엘이디 주식회사 수직구조 질화갈륨계 반도체 발광소자의 제조방법
JP2012116741A (ja) * 2010-11-12 2012-06-21 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物複合基板
FR2967813B1 (fr) * 2010-11-18 2013-10-04 Soitec Silicon On Insulator Procédé de réalisation d'une structure a couche métallique enterrée
KR20120078124A (ko) * 2010-12-31 2012-07-10 삼성코닝정밀소재 주식회사 접합기판 제조방법
JP5551131B2 (ja) * 2011-09-14 2014-07-16 株式会社東芝 窒化物半導体積層構造体の製造方法
US9406551B2 (en) * 2012-09-27 2016-08-02 Infineon Technologies Austria Ag Method for manufacturing a semiconductor substrate, and method for manufacturing semiconductor devices integrated in a semiconductor substrate
FR3001331A1 (fr) * 2013-01-24 2014-07-25 Centre Nat Rech Scient Procede de fabrication d'une couche a base de nitrure d'element iii par decollement spontane
US20200321242A1 (en) * 2015-09-18 2020-10-08 Bing Hu Method of separating a film from a brittle material
KR20190082885A (ko) * 2016-11-11 2019-07-10 큐맷, 인코포레이티드 층 이송에 의한 마이크로 발광 다이오드의 제조

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010098328A (ko) * 2000-04-27 2001-11-08 박영구 질화갈륨 단결정 기판의 제조방법
JP2010251776A (ja) * 2002-05-28 2010-11-04 Saint-Gobain Cristaux & Detecteurs 基板から分離された窒化ガリウムの膜をエピタキシーにより製造する方法
KR101119009B1 (ko) 2009-03-09 2012-03-14 한국과학기술연구원 이온주입에 의한 분리를 이용한 발광소자 제조 방법
KR20180054591A (ko) 2015-09-18 2018-05-24 빙 후 반도체 기판 본체와 그 상부의 기능층을 분리하기 위한 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Hajime Fujikura 외 3명, "Recent Progress of High-Quality GaN Substrates by HVPE method", ResearchGate 26 October 2017
일본등록특허 제5003033호, "GaN박막 접합 기판 및 그 제조 방법 및 GaN계 반도체 디바이스(device) 및 그 제조 방법"

Also Published As

Publication number Publication date
CN113261076A (zh) 2021-08-13
US20220115228A1 (en) 2022-04-14
WO2020138659A1 (ko) 2020-07-02

Similar Documents

Publication Publication Date Title
US6617261B2 (en) Structure and method for fabricating GaN substrates from trench patterned GaN layers on sapphire substrates
KR101571205B1 (ko) 고체 상태 조명 장치들을 위한 질화 갈륨 웨이퍼 기판, 및 관련된 시스템들 및 방법들
KR101065431B1 (ko) Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스
EP2743966B1 (en) Epitaxial layer wafer having void for separating growth substrate therefrom and semiconductor device fabricated using the same
JP2007266472A (ja) 窒化物半導体ウエハないし窒化物半導体装置及びその製造方法
JP2007070154A (ja) Ｉｉｉ−ｖ族窒化物系半導体基板及びその製造方法
JP5680111B2 (ja) 窒化ガリウム基板の製造方法
JP2009505938A (ja) 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層
KR102071034B1 (ko) 질화물 기판 제조 방법
KR20070022275A (ko) Ｉｉｉ족 질화물 결정 및 그 제조 방법, 그리고 ｉｉｉ족질화물 결정 기판 및 반도체 디바이스
KR20100075877A (ko) 적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정
US20130207237A1 (en) Method for producing gallium nitride substrates for electronic and optoelectronic devices
CN108699687B (zh) 化合物半导体基板、表膜、和化合物半导体基板的制造方法
US9041165B2 (en) Relaxation and transfer of strained material layers
TW201413783A (zh) 碳化矽紋層
TWI721107B (zh) 化合物半導體基板、膠片膜及化合物半導體基板之製造方法
EP2634294B1 (en) Method for manufacturing optical element and optical element multilayer body
JP2017150064A (ja) 化合物半導体基板、ペリクル膜、および化合物半導体基板の製造方法
KR101652919B1 (ko) 금속 확산 방지 보호층을 구비한 복합기판
JP2009208991A (ja) 窒化物半導体基板の製造方法
KR101219358B1 (ko) 기판 분리 방법 및 이를 이용한 접합기판 제조방법
KR102001791B1 (ko) 이온 주입을 이용한 질화갈륨 기판 제조 방법
KR101386007B1 (ko) 질화갈륨계 반도체기판의 형성방법 및 질화갈륨계 반도체기판용 기판 구조체
JP2015097265A (ja) Ｉｉｉ−ｖ族材料の選択エリア成長用のエピ基板およびｉｉｉ−ｖ族材料をシリコン基板上に製造する方法
KR20140073646A (ko) 단결정 질화갈륨 기판 및 그 제조 방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant