KR101119009B1 - 이온주입에 의한 분리를 이용한 발광소자 제조 방법 - Google Patents

이온주입에 의한 분리를 이용한 발광소자 제조 방법 Download PDF

Info

Publication number
KR101119009B1
KR101119009B1 KR1020090019990A KR20090019990A KR101119009B1 KR 101119009 B1 KR101119009 B1 KR 101119009B1 KR 1020090019990 A KR1020090019990 A KR 1020090019990A KR 20090019990 A KR20090019990 A KR 20090019990A KR 101119009 B1 KR101119009 B1 KR 101119009B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
semiconductor layer
separation
forming
Prior art date
Application number
KR1020090019990A
Other languages
English (en)
Other versions
KR20100101485A (ko
Inventor
우덕하
김선호
이석
변영태
전영민
Original Assignee
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국과학기술연구원 filed Critical 한국과학기술연구원
Priority to KR1020090019990A priority Critical patent/KR101119009B1/ko
Priority to PCT/KR2009/004510 priority patent/WO2010104249A1/en
Publication of KR20100101485A publication Critical patent/KR20100101485A/ko
Application granted granted Critical
Publication of KR101119009B1 publication Critical patent/KR101119009B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

이온주입에 의한 분리를 이용한 발광소자 제조 방법이 개시된다. 이 방법은 기판, 기판 상에 적층된 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층, 활성층 보다 낮은 낮은 영역에 형성된 분리층을 포함하는 적층 구조체를 형성하는 단계와, 열 공정으로 분리층의 상부와 하부를 분리시키는 단계를 포함한다. 이 방법에 의해 발광소자 제조 과정에서 크랙이 발생되는 것을 방지하고, 고효율, 저비용, 대면적의 발광소자를 단가 상승없이 제조할 수 있다.
발광소자, 이온주입, 분리, 열공정, 하부 반도체층, 활성층, 상부 반도체층

Description

이온주입에 의한 분리를 이용한 발광소자 제조 방법{METHOD OF FORMING LIGHT EMITTING DEVICE WITH SEPARATION BY ION IMPLANTATION}
본 발명은 발광소자 제조 분야에 관한 것으로, 특히 이온주입에 의한 분리를 이용한 발광소자 제조 방법에 관한 것이다.
발광소자의 대표적인 예인 발광 다이오드(Light Emitting Diode, LED)는 녹색, 청색, 자외선 영역의 발광에 적합한 화합물 반도체 물질을 이용하여 구현된다. LED는 기판 상에 적층된 제1 도전형의 반도체층, 활성층 및 제2 도전형의 반도체층과 제1 도전형측 전극(제1 전극) 및 제2 도전형측 전극(제2 전극)을 포함한다. 기판이 절연성 기판일 경우, 제2 도전형의 반도체층 및 활성층을 선택적으로 식각하여 제1 도전형의 반도체층의 일부를 노출시키고, 노출된 제1 도전형의 반도체층 상에 제1 전극을, 제2 도전형의 반도체층 상에 제2 전극을 형성한다. 이처럼, 두 개의 전극이 모두 기판 상부에 배치되는 종래의 수평 구조 LED에서는 빛을 발생하지 못하는 제1 전극의 넓이 만큼 발광 면적의 손실이 발생하고, 제1 전극의 근처에서 전류의 밀집으로 인하여 다량의 열이 발생하기 때문에 소자에 많은 전류를 인가하 면 소자의 성능이 현저하게 저하될 뿐만 아니라, 절연성 기판은 열전도도가 낮아서 열의 방출에 어려움이 있다. 아울러, 기판과 제1 도전형의 반도체층의 격자 상수가 상이하여 제1 도전형 반도체층에 발생되는 결함을 감소시키기 위하여 기판 상에 버퍼층을 두껍게 성장시켜야 하는 제약이 있다. 기판과 제1 반도체층의 열팽창 계수도 역시 상이하여 기판의 휘어짐이 발생하고, 이로 인하여 직경 2인치 이상의 대면적화에 걸림돌이 되고 있다.
LED의 수평 구조에서 기인하는 발광 면적 손실을 감소시키기 위해, 전도성 SiC 기판을 사용하여 두 전극이 기판을 사이에 두고 위치하는 수직구조 LED가 제안되었다. 그러나, 전도성 SiC 기판을 사용하더라도 결함 발생, 휘어짐과 같은 근본적인 문제점들이 많이 남아 있다.
또한, 종래의 수직구조 LED 제조 과정에서는 성장용 기판 상에 반도체층들과 금속 반사층을 형성하고 전도성 접합층을 이용하여 전도성 기판을 접합하고, 레이저 조사에 의해 성장용 기판을 분리하는 레이저 리프트 오프(Laser Lift Off, LLO) 공정을 수행한다. LLO 공정 과정에서 성장용 기판과 반도체층 사이의 계면에 물리적 충격이 가해져서 반도체층에 많은 크랙(균열)이 발생하게 되어 소자의 성능이 저하되는 문제점이 있다.
LLO 방법을 적용한 수직구조 LED는 수평구조 LED에 비하여, 보다 개선된 발광효율, 방열 특성 및 정전기 내성을 나타내며, 보다 작은 칩 면적을 갖는 등 많은 장점이 있음에도 불구하고 수평 구조에서 제기된 격자부정합에 의한 결함 및 두꺼운 버퍼층 문제, 대면적화의 문제 등이 여전히 존재하고 있다.
이온주입에 의한 분리를 이용한 발광소자 제조 방법을 제공한다.
본 발명의 실시예에 따른 발광 소자 제조 방법은, 기판, 상기 기판 상에 적층된 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층, 상기 활성층 보다 낮은 낮은 영역에 형성된 분리층을 포함하는 적층 구조체를 형성하는 단계; 및 열 공정으로 상기 분리층의 상부와 하부를 분리시키는 단계를 포함한다.
상기 적층 구조체를 형성하는 단계는, 기판을 마련하는 단계; 상기 기판 상에, 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층을 차례로 적층하는 단계; 및 상기 기판 또는 상기 하부 반도체층에 이온을 주입하여 상기 분리층을 형성하는 단계를 포함한다.
또는, 상기 적층 구조체를 형성하는 단계는, 기판을 마련하는 단계; 상기 기판 내에 이온을 주입하여 상기 분리층을 형성하는 단계; 및 상기 분리층이 형성된 기판 상에 상기 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층을 차례로 적층하는 단계를 포함한다.
상기 분리층을 형성하는 단계는, 상기 기판의 가장자리를 덮는 이온주입 마스크를 형성하는 단계; 상기 이온을 주입하여 상기 분리층을 형성하면서 이온이 주입되지 않은 영역을 마련하는 단계; 및 상기 이온주입 후 상기 마스크를 제거하는 단계를 더 포함한다.
상기 열 공정으로 상기 분리층의 상부와 하부를 분리시키는 단계 후, 상기 분리층과 상기 이온이 주입되지 않은 영역의 경계의 연장선을 기준으로 절단공정 또는 식각 공정을 수행하는 단계를 더 포함한다.
본 발명은 이온주입에 의한 분리방법으로 발광소자를 제조함에 따라 크랙의 발생을 방지하고, 고효율, 저비용, 대면적의 발광소자를 제조할 수 있다. 또한, 기판의 손실을 방지하거나 최소화함으로써 고가의 기판을 사용하더라도 소자의 단가를 거의 상승시키지 아니하므로 최소의 비용으로 고성능, 고가의 기판을 사용할 수 있다. 특히, 본 발명에 따른 다이오드 제조 방법을 이용하여, 고품질, 고휘도, 고수율과 신뢰성이 개선된 GaN 기반의 LED를 저비용으로 대량 생산할 수 있다.
또한, 본 발명에 따른 다이오드 제조 방법은 종래의 레이저 리프트 오프를 수반하지 않으므로 기계적 충격이 없어 크랙이 발생하지 않고 수율이 증가하고 신뢰성이 개선된다.
또한, 반도체층 성장용 기판을 재활용할 수 있어 제조 단가를 대폭 절감할 수 있다. 또한, 기판(웨이퍼)의 크기가 2 인치 급으로 제한되지 않고 웨이퍼 제조 기술로써 제조 가능한 대면적 기판의 사용이 가능하다.
본 발명은 수직 구조 발광 다이오드의 제조 방법으로서, 기판, 기판 상에 적층된 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층, 활성층 보다 낮은 낮은 영역에 형성된 분리층을 포함하는 적층 구조체를 형성하고, 열 공정으로 분리층의 상부와 하부를 분리시키는 과정을 포함한다.
제1 실시예
기판 상에 발광소자를 이루는 다수의 박막을 형성하고, 이온 주입(ion implantation) 공정을 실시하여 분리층을 형성하고자 하는 깊이에 이온을 주입한다. 이후 반사 및 오믹 접촉을 위하여 전도성 물질을 상부에 적층하고 열 공정을 실시하여 이온이 주입된 층에서 분리가 이루어지도록 한다. 분리된 발광소자 구조에 전류 주입을 위한 접촉 전극 공정을 실시하여 발광소자를 제조한다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 제1 실시예를 보다 상세하게 설명한다.
먼저 도 1에 보인 바와 같이, 성장용 기판(10) 위에 제1 도전형의 하부 반도체층(11), 활성층(12), 제2 도전형의 상부 반도체층(13)을 순차적으로 성장시킨다. 하부 반도체층(11), 활성층(12), 상부 반도체층(13)은 발광소자의 기본 구조를 이루는 층들이다. 성장용 기판(10)은 사파이어 기판, SiC 기판, GaN계 반도체가 적층된 사파이어 기판, GaN계 반도체가 적층된 SiC 기판, GaN 기판 중 선택된 어느 하나가 될 수 있다. 바람직하게, GaN계 기판을 성장용 기판(10)으로 선택하고 하부 반도체층(11)과 상부 반도체층(13)은 GaN계 반도체층으로 형성하여 격자 상수 불일치에 기인하는 결함 발생 등을 방지한다. 하부 반도체층(11)이 n형일 경우 상부 반 도체층(13)은 p형이고, 하부 반도체층(11)이 p형일 경우 상부 반도체층(13)은 n형이다. 전술한 "GaN계"는 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되며, 녹색, 청색 또는 자외선 영역의 발광에 적합한 화합물 반도체 물질을 포함한다.
다음으로 도 2에 보인 바와 같이, 이온을 가속시켜 상부 반도체층(13) 표면으로부터 원하는 깊이에 이온을 주입시켜 분리층(SL1)을 형성한다. 도 2는 하부 반도체층(11) 내에 분리층(SL1)을 형성한 예를 보이고 있으나, 분리층(SL1)을 성장용 기판(10) 내에 형성하는 예도 본 발명의 실시예가 될 수 있다. 이온 주입시, 이온의 가속 에너지는 상부 반도체층(13) 표면으로부터 분리층(SL1)을 형성하는 위치에 이르는 거리, 이온의 종류 등에 따라 결정된다. 본 발명의 실시예에서는 100 keV 내지 10 MeV으로 원자번호가 54보다 크지 않은 가벼운 원소의 이온을 주입하여 하부 반도체층(11) 또는 성장용 기판(10) 내에 분리층(SL1)을 형성한다.
도 1 내지 도 2의 과정에 따라 형성된 적층 구조체는 성장용 기판(10), 성장용 기판(10) 상에 적층된 제1 도전형의 하부 반도체층(11), 활성층(12) 및 제2 도전형의 상부 반도체층(13), 활성층(12) 보다 낮은 낮은 영역(하부 반도체층(11) 또는 성장용 기판(10))에 형성된 분리층(SL1)을 포함한다.
도 3을 참조하면, 상부 반도체층(13) 위에 오믹 접촉층(14) 및 빛의 반사를 위한 금속층(15)을 증착하고 전도성 기판(20)을 접합한다. 이때 금속층(15)은 Cu, Al, Au, Pd, Ti, In, Ni, Pt로 이루어지는 그룹 중에서 선택된 적어도 어느 하나의 금속막 또는 상기 그룹 중에서 선택된 적어도 두 금속의 합금막으로 형성하며, 전도성 기판(20)으로는 값이 싸고 열전달율이 높은 Si, Cu, Al 등과 같은 반도체 혹은 금속 기판, 또는 GaN 반도체와 열팽창 계수가 같도록 조성이 조절된 합금 기판 등을 사용한다. 오믹 접촉층(14)은 ITO(Indium Tin Oxide) 계열의 전도성 투명 전극을 사용할 수 있으나 금속층(15)이 충분한 오믹 특성을 가질 경우 오믹 접촉층(14)은 생략될 수 있다.
도 1 내지 도 3의 과정에 따라 형성된 적층 구조체는 성장용 기판(10), 성장용 기판(10) 상에 적층된 제1 도전형의 하부 반도체층(11), 활성층(12) 및 제2 도전형의 상부 반도체층(13), 오믹 접촉층(14), 금속층(15), 전도성 기판(20), 활성층 보다 낮은 영역(하부 반도체층(11) 또는 성장용 기판(10))에 형성된 분리층(SL1)을 포함한다.
도 1 내지 도2의 과정에 따라 형성된 적층 구조체 또는 도 1 내지 도 3의 과정에 따라 형성된 적층 구조체가 형성되면, 열 공정을 수행하여 분리층(SL1)을 중심으로 상, 하부를 분리시킨다. 열 공정은 가열 공정, 가열 공정을 수반하는 공정을 포함한다.
전도성 기판(20)이 접합된 상태에서 100 ℃ 내지 1000 ℃ 온도에서 가열 공정을 실시하면, 도 4와 같이 하부 반도체층(11)은 분리층(SL1)에서 분리되어 제1 하부 반도체층(11a)과 제2 하부 반도체층(11b)으로 나뉘어 진다.
한편, 오믹 접촉을 위한 가열이 분리층(SL1)이 분리되기에 충분한 가열 공정일 경우 분리층(SL1)이 분리된다.
도 5를 참조하면, 분리에 의해 노출된 제1 하부 반도체층(11a)의 표면에 전기 접촉 패드(16)를 형성한다. 제1 하부 반도체층(11a)의 표면에 투명전극(미도시)를 형성하고, 투명전극 상에 전기 접촉 패드(16)를 형성할 수도 있다. 또한, 빛의 방출 효율을 증대시키기 위하여 제1 하부 반도체층(11a) 표면에 러프니스(roughness) 공정을 수행할 수 있다. 이후, 개별 칩(chip)으로의 분리, 램프 또는 SMD(surface mount device) 타입으로 패키징(packaging)을 수행한다.
전술한 본 발명의 실시예에 따라 제조된 본 발명의 반도체 발광소자에서 전도성 기판(20)과 투명전극(또는 전기 접촉 패드)은 각각 n(또는 p)-전극과 p(또는 n)-전극으로 역할한다. 두 전극의 양단간에 전압이 인가되면 활성층에서 전자, 정공 결합에 의한 빛이 발생되며, 발생된 빛이 모든 입체각으로 방출된다. 활성층(12)으로부터 전도성 기판(20) 방향으로 방출되는 빛은 반사되어 제1 하부 반도체층(11a)의 표면으로 방출하여 광 출력이 증가하게 된다.
제2 하부 반도체층(11b)이 잔류하는 성장용 기판(10)은 수직 구조 반도체 발광 소자의 성장용 기판으로 다시 사용할 수 있으므로 발광소자를 제조하는 과정에서 기판이 손실되는 것을 방지할 수 있다. 특히, 성장용 기판(10)이 GaN 기판 등과 같은 고가의 기판인 경우에는 기판의 재활용도가 높아 생산 단가를 현저하게 감소시킬 수 있다.
또한, 이후의 수직 구조 발광소자 제조시 제2 하부 반도체층(11b) 상에 결함이 없는 동종 박막의 성장이 가능하므로 저비용으로 고효율의 수직 구조 발광소자를 반복적으로 제조할 수 있다. 이 때, 제2 하부 반도체층(11b)의 표면이 거칠 경 우, 제2 하부 반도체층에 대한 연마 공정(polishing)을 실시한 후, 발광소자를 이루는 박막들을 성장시킬 수 있다.
제2 실시예
성장용 기판의 일정한 깊이에 이온을 주입하여 분리층을 형성하고, 분리층을 갖는 성장용 기판 상에 발광소자를 이루는 반도체층들을 결정성장하고, 열 공정을 실시하여 이온이 주입된 분리층에서 분리가 이루어지도록 한다. 분리된 발광소자 구조에 전류 주입을 위한 접촉 전극 공정을 실시하여 발광소자를 제조한다. 제2 실시예는 발광소자를 이루는 반도체층 형성 이전에 이온 주입 공정을 실시함으로써, 이온 주입시 활성층에 가해지는 손상을 방지할 수 있다.
이하, 도 6 내지 도 10을 참조하여 본 발명의 제2 실시예를 설명한다.
먼저 도 6에 보인 바와 같이, 성장용 기판(30)에 이온을 주입하여 분리층(SL2)을 형성한다. 분리층(SL2)이 성장용 기판(30) 표면으로부터 10 nm 내지 10,000 nm 깊이에 형성되도록 이온 주입 에너지를 1 keV 내지 10 MeV로 조절한다. 기판(30)은 사파이어 기판, SiC 기판, GaN계 반도체가 적층된 사파이어 기판, GaN계 반도체가 적층된 SiC 기판, GaN 기판 중 선택된 어느 하나가 될 수 있다. 바람직하게, 성장용 기판(30)으로 GaN 기판을 이용하고, 하부 반도체층(31)과 상부 반도체층(33)은 GaN계 반도체층으로 형성하여 격자상수 불일치에 기인하는 결함 발생을 방지한다. 주입되는 이온은 원자번호가 54 보다 크지 않은 가벼운 원소 중 선택된 적어도 하나이다. 이후 진행되는 결정 성장 과정에서, 분리층(SL2)의 상부가 분 리되는 것을 방지하기 위하여 성장용 기판(30)의 가장자리에 이온이 주입되지 않도록 한다. 예를 들어, 도 6에 보인 바와 같이 성장용 기판(30)의 가장자리를 이온 주입 마스크(M)로 덮는다. 이온 주입시 성장용 기판(30)을 고정하기 위한 척(chuck) 등의 장치가 이온주입 마스크(M)로서 역할할 수도 있다. 이온주입 공정이 완료되면, 마스크(M)를 제거한다.
이어서, 도 7에 보인 바와 같이, 그 내부에 분리층(SL2)이 형성된 기판(30) 위에 제1 도전형의 하부 반도체층(31), 활성층(32), 제2 도전형의 상부 반도체층(33)을 순차적으로 성장시킨다. 하부 반도체층(31)과 상부 반도체층(33)은 GaN계 반도체층으로 형성한다. 하부 반도체층(31)이 n형일 경우 상부 반도체층(33)은 p형이고, 하부 반도체층(31)이 p형일 경우 상부 반도체층(33)은 n형이다. 전술한, GaN계는 AlxGayIn(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되며, 녹색, 청색 또는 자외선 영역의 발광에 적합한 화합물 반도체 물질을 포함한다.
도 6 내지 도 7의 과정에 따라 형성된 적층 구조체는 성장용 기판(30), 성장용 기판(30) 상에 적층된 제1 도전형의 하부 반도체층(31), 활성층(32) 및 제2 도전형의 상부 반도체층(33), 활성층(32) 보다 낮은 낮은 영역(성장용 기판(30))에 형성된 분리층(SL2)을 포함한다.
도 8을 참조하면, 상부 반도체층(33) 위에 오믹 접촉층(34) 및 빛의 반사를 위한 금속층(35)을 증착하고 전도성 기판(40)을 접합한다. 금속층(35)은 Cu, Al, Au, Pd, Ti, In, Ni, Pt로 이루어지는 그룹에서 선택된 어느 하나의 금속막 또는 상기 그룹에서 선택된 적어도 두 금속의 합금막으로 형성하며, 전도성 기판(40)으로는 값이 싸고 열전달율이 높은 Si, Cu, Al 등과 같은 반도체 혹은 금속 기판, 또는 GaN 반도체와 열팽창 계수가 같도록 조성이 조절된 합금 기판 등을 사용한다. 전도성 기판(40)의 양단은 기판(30)의 분리층(SL2)과 이온이 주입되지 않은 영역(A)의 경계면의 연장선(B)에 위치하도록 하는 것이 바람직하다. 오믹 접촉층(34)은 ITO 계열의 전도성 투명 전극을 사용할 수 있으나 금속층(35)이 충분한 오믹 특성을 가질 경우 오믹 접촉층(34)은 생략될 수 있다.
하부 반도체층(31), 활성층(32), 상부 반도체층(33) 중 적어도 어느 하나의 결정 성장 과정에서 분리층(SL2)을 중심으로 기판(30)의 분리가 발생한다. 그러나, 마스크로 덮여 이온이 주입되지 않은 영역(A)에는 분리층이 형성되어 있지 않으므로, 하부 반도체층(31), 활성층(32), 상부 반도체층(33), 오믹 접촉층(34), 전도성 기판(40)의 적층 구조는 분리되지 않고 기판(30)에 붙어있게 된다.
도 6 내지 도 8의 과정에 따라 형성된 적층 구조체는 성장용 기판(30), 성장용 기판(30) 상에 적층된 제1 도전형의 하부 반도체층(31), 활성층(32) 및 제2 도전형의 상부 반도체층(33), 오믹 접촉층(34), 금속층(35), 접합 기판(40), 활성층(32) 보다 낮은 낮은 영역(성장용 기판(30))에 형성된 분리층(SL2)을 포함한다.
이어서, 도 9에 보인 바와 같이 전도성 기판(40)의 양단부를 기준으로 레이저, 스크라이빙 또는 다이아몬드 톱을 이용한 절단 공정을 실시하여 전도성 기판(40), 오믹 접촉층(34), 상부 반도체층(33), 활성층(32), 하부 반도체층(31), 기판(30)을 절단한다. 이에 의해, 기판(30), 하부 반도체층(31), 활성층(32), 상부 반도체층(33) 및 오믹 접촉층(34) 각각이 제1 기판(30a)과 제2 기판(30b), 제1 하부 반도체층(31a)과 제2 하부 반도체층(31b), 제1 활성층(32a)과 제2 활성층(32b), 제1 상부 반도체층(33a)과 제2 상부 반도체층(33b), 제1 오믹 접촉층(34a)과 제2 오믹 접촉층(34b)으로 분리된다.
제1 기판(30a), 제1 하부 반도체층(31a), 제1 활성층(32a), 제1 상부 반도체층(33a), 제1 오믹 접촉층(34a), 전도성 기판(40)의 적층 구조는 발광소자에 포함된다. 이후, 제2 기판(30b) 상에 잔류하는 제2 하부 반도체층(31b), 제2 활성층(32b), 제2 상부 반도체층(33b), 제2 오믹 접촉층(34b)을 식각, 연마 등의 공정으로 제거하여 제2 기판(30b)을 잔류시킨다. 잔류하는 제2 기판(30b)은 연마를 통한 표면 평탄화 공정 후 도 6에 보인 기판(30)으로서 재활용될 수 있다.
한편, 절단 공정을 대신하여 화학적인 식각을 수행하여 오믹 접촉층(34), 상부 반도체층(33), 활성층(32), 하부 반도체층(31)의 일부를 제거할 수도 있다. 식각 공정시 이용되는 마스크는 전도성 기판(40)을 덮는 것으로 충분하다. 식각 공정을 실시할 경우, 도 9에 보인 제2 기판(30b)만 잔류하고, 제2 하부 반도체층(31b), 제2 활성층(32b), 제2 상부 반도체층(33b) 및 제2 오믹 접촉층(34b)은 제거되어 잔류되지 않는다. 화학식각 공정 이후 잔류하는 제2 기판(30b)은 연마를 통한 표면 평탄화 공정 후 도 6에 보인 기판(30)으로서 역시 재활용될 수 있다.
제1 기판(30a)이 전도성 기판일 경우, 제1 기판(30a)이 하나의 전극으로 역할한다. 제1 기판(30a)이 절연성 기판일 경우, 도 10에 보인 바와 같이 제1 기판(30a)을 제거하여 제1 기판(30a)과 접하고 있었던 제1 하부 반도체층(31a)의 표 면을 노출시키고, 노출된 제1 하부 반도체층(31a)의 표면에 투명전극(미도시)를 형성하고, 투명전극 상에 전기 접촉 패드(36)를 형성할 수도 있다. 또한, 빛의 방출 효율을 증대시키기 위하여 제1 하부 반도체층(31a) 표면에 러프니스(roughness) 공정을 수행할 수 있다. 이후, 개별 칩(chip)으로의 분리, 램프 또는 SMD(surface mount device) 타입으로 패키징한다.
전술한 본 발명의 실시예에 따라 제조된 본 발명의 수직 구조 반도체 발광소자의 n-전극과 p-전극 양단간에 전류를 흘리게 되면 제1 활성층(32a)에서 전자, 정공 결합에 의한 빛이 발생되며, 발생된 빛이 모든 입체각으로 방출된다. 전도성 기판(40) 방향으로 방출되는 빛은 반사되어 제1 하부 반도체층(31a)의 표면으로 방출하여 광 출력이 증가하게 된다.
전술한 제1 실시예 또는 제2 실시예에서 기판(10, 30)이 전도성 기판일 경우, 제1 하부 반도체층(11a, 31a), 활성층(12, 32a), 제1 상부 반도체층(13, 33a)에 대한 벽개(cleavage) 공정을 추가로 실시하여 측면 발광 레이저를 제조할 수도 있다.
상술한 실시예는 본 발명의 원리를 응용한 다양한 실시예의 일부를 나타낸 것에 지나지 않음을 이해해야 한다. 본 기술 분야에서 통상의 지식을 가진 자는 본 발명의 본질로부터 벗어남이 없이 여러 가지 변형이 가능함을 명백히 알 수 있을 것이다.
도 1 내지 도 5는 본 발명의 제1 실시예에 따른 수직구조 발광 소자 제조 공정 단면도.
도 6 내지 도 10은 본 발명의 제2 실시예에 따른 수직구조 발광 소자 제조 공정 단면도.

Claims (16)

  1. 발광 소자 제조 방법으로서,
    기판, 상기 기판 상에 적층된 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층, 상기 활성층 보다 낮은 영역에 형성된 분리층을 포함하는 적층 구조체를 형성하는 단계; 및
    열 공정으로 상기 분리층의 상부와 하부를 분리시키는 분리층을 형성하는 단계를 포함하되,
    상기 적층 구조체를 형성하는 단계는,
    기판을 마련하는 단계;
    상기 기판 내에 이온을 주입하여 상기 분리층을 형성하는 단계; 및
    상기 분리층이 형성된 기판 상에 상기 제1 도전형의 하부 반도체층, 활성층 및 제2 도전형의 상부 반도체층을 차례로 적층하는 단계를 포함하고,
    상기 분리층을 형성하는 단계는,
    상기 기판의 가장자리를 덮는 이온주입 마스크를 형성하는 단계;
    상기 이온을 주입하여 상기 분리층을 형성하면서 이온이 주입되지 않은 영역을 마련하는 단계; 및
    상기 이온주입 후 상기 마스크를 제거하는 단계를 더 포함하는, 발광소자 제조 방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 제1항에 있어서,
    열 공정으로 상기 분리층의 상부와 하부를 분리시키는 단계 후,
    상기 분리층과 상기 이온이 주입되지 않은 영역의 경계의 연장선을 기준으로 절단공정 또는 식각 공정을 수행하는 단계를 더 포함하는, 발광소자 제조 방법.
  6. 제1항 또는 제5항 중 어느 한 항에 있어서,
    상기 적층 구조체를 형성하는 단계 후,
    상기 상부 반도체층 상에 오믹 접촉층을 형성하는 단계;
    상기 오믹 접촉층 상에 금속층을 형성하는 단계; 및
    상기 금속층 상에 전도성 기판을 접합하는 단계를 더 포함하는, 발광소자 제조 방법.
  7. 제6항에 있어서,
    상기 전도성 기판을 접합하는 단계 후, 가열공정을 실시하여 상기 분리층의 상부와 하부를 분리시키는, 발광소자 제조 방법.
  8. 제6항에 있어서,
    상기 오믹 접촉층 형성시 수반되는 열처리 공정에서 상기 분리층의 상부와 하부를 분리시키는, 발광소자 제조 방법.
  9. 제6항에 있어서,
    상기 금속층은 구리, 알루미늄, 금, 팔라듐, 티타늄, 인듐, 니켈 및 백금으로 이루어진 그룹에서 선택된 하나의 금속 또는 상기 그룹에서 선택된 적어도 두 금속의 합금으로 이루어지는, 발광소자 제조 방법.
  10. 제1항에 있어서,
    원자번호가 54 보다 크지 않은 원소 중에서 선택된 적어도 한 원자의 이온을 주입하여 상기 분리층을 형성하는, 발광소자 제조 방법.
  11. 제6항에 있어서,
    상기 열 공정으로 상기 분리층의 상부와 하부를 분리시키는 단계 후,
    상기 하부 반도체층의 표면을 노출시키는 단계; 및
    상기 노출된 표면 상에 전기 접촉 패드를 형성하는 단계를 더 포함하는, 발광 소자 제조 방법.
  12. 제11항에 있어서,
    상기 하부 반도체층의 표면을 노출시키는 단계는,
    상기 하부 반도체층의 하부에 잔류하는 상기 기판을 제거하는 단계를 포함하는, 발광 소자 제조 방법.
  13. 제11항에 있어서,
    상기 전도성 패드를 형성하는 단계 전,
    상기 노출된 표면 상에 투명 전극을 형성하는 단계를 더 포함하는, 발광소자 제조 방법.
  14. 제13항에 있어서,
    상기 투명 전극을 형성하는 단계 전,
    상기 하부 반도체층 표면에 러프니스 공정을 수행하는, 발광소자 제조 방법.
  15. 제1항에 있어서,
    상기 기판은 사파이어 기판, SiC 기판, GaN 기판 또는 GaN층이 적층된 사파이어 기판 및 GaN층이 적층된 SiC 기판에서 선택된 기판인, 발광 소자 제조 방법.
  16. 제6항에 있어서,
    상기 분리층의 상부와 하부를 분리시키는 단계 후,
    상기 하부 반도체층, 상기 활성층, 상기 상부 반도체층의 측면을 벽개하여 발광 레이저 다이오드를 제조하는, 발광소자 제조 방법.
KR1020090019990A 2009-03-09 2009-03-09 이온주입에 의한 분리를 이용한 발광소자 제조 방법 KR101119009B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090019990A KR101119009B1 (ko) 2009-03-09 2009-03-09 이온주입에 의한 분리를 이용한 발광소자 제조 방법
PCT/KR2009/004510 WO2010104249A1 (en) 2009-03-09 2009-08-12 Light emitting device with substrate separation by ion implantation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019990A KR101119009B1 (ko) 2009-03-09 2009-03-09 이온주입에 의한 분리를 이용한 발광소자 제조 방법

Publications (2)

Publication Number Publication Date
KR20100101485A KR20100101485A (ko) 2010-09-17
KR101119009B1 true KR101119009B1 (ko) 2012-03-14

Family

ID=42728516

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019990A KR101119009B1 (ko) 2009-03-09 2009-03-09 이온주입에 의한 분리를 이용한 발광소자 제조 방법

Country Status (2)

Country Link
KR (1) KR101119009B1 (ko)
WO (1) WO2010104249A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102001791B1 (ko) 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356188B2 (en) * 2013-09-06 2016-05-31 Veeco Instruments, Inc. Tensile separation of a semiconducting stack

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027040A (ko) * 2004-09-22 2006-03-27 삼성전기주식회사 질화갈륨계 반도체 소자용 버퍼층 및 그 제조방법
KR100835076B1 (ko) * 2006-12-08 2008-06-03 삼성전기주식회사 수직구조 ｌｅｄ 소자 및 그 제조 방법
KR20080078679A (ko) * 2005-12-21 2008-08-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8294172B2 (en) * 2002-04-09 2012-10-23 Lg Electronics Inc. Method of fabricating vertical devices using a metal support film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060027040A (ko) * 2004-09-22 2006-03-27 삼성전기주식회사 질화갈륨계 반도체 소자용 버퍼층 및 그 제조방법
KR20080078679A (ko) * 2005-12-21 2008-08-27 에스.오.아이. 테크 실리콘 온 인슐레이터 테크놀로지스 기판들의 제조 방법, 특히 광학, 전자공학 또는 광전자공학분야들에 대한, 및 상기 방법에 의해 구현되는 기판
KR100835076B1 (ko) * 2006-12-08 2008-06-03 삼성전기주식회사 수직구조 ｌｅｄ 소자 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102001791B1 (ko) 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법

Also Published As

Publication number Publication date
KR20100101485A (ko) 2010-09-17
WO2010104249A1 (en) 2010-09-16

Similar Documents

Publication Publication Date Title
JP3531475B2 (ja) フリップチップ型光半導体素子
EP2063469B1 (en) Method of manufacturing vertical light emitting diode
KR100616600B1 (ko) 수직구조 질화물 반도체 발광소자
US20050214965A1 (en) Vertical GaN light emitting diode and method for manufacturing the same
JP6419077B2 (ja) 波長変換発光デバイス
KR100682255B1 (ko) 수직형 발광 다이오드의 제조방법
KR20090104931A (ko) 집적화된 대면적 수직구조 그룹 3족 질화물계 반도체발광다이오드 소자 및 제조 방법
KR20080065666A (ko) 질화물 반도체 발광 소자 및 질화물 반도체 발광 소자 제조방법
JP2017520118A (ja) 小型光源を有する波長変換発光デバイス
WO1998044569A1 (en) Light emitting device and method for manufacturing the same
JP2009043764A (ja) 半導体発光素子及びその製造方法
KR101132910B1 (ko) 발광 다이오드 제조방법
JP2007165858A (ja) 垂直構造の窒化物半導体素子の製造方法
KR102530758B1 (ko) 반도체 발광소자 패키지
KR100774196B1 (ko) 수직형 발광 소자 제조방법
JP4474892B2 (ja) フリップチップ型ｌｅｄ
KR20070094047A (ko) 수직형 발광 소자
RU2523777C2 (ru) Продолжение контактных площадок до края кристалла с электрической изоляцией
KR20070044099A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
KR20090105462A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
JPWO2013154181A1 (ja) チップオンボード型のパッケージ基板を有する発光装置の製造方法
EP2748870A1 (en) Surface treatment of a semiconductor light emitting device
KR101480551B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및이의 제조 방법
KR101119009B1 (ko) 이온주입에 의한 분리를 이용한 발광소자 제조 방법
KR20090115902A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160127

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170213

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180118

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20200106

Year of fee payment: 9