KR100835076B1 - 수직구조 ｌｅｄ 소자 및 그 제조 방법 - Google Patents

Abstract

본 발명의 수직구조 LED 소자 제조 방법은, 성장용 기판 상에 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층, 활성층 및 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층을 순차적으로 형성하는 단계와; 상기 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 도전성 기판을 접합하는 단계와; 상기 Ⅲ-Ⅴ족 화합물 반도체층으로부터 상기 성장용 기판을 제거하는 단계와; 상기 성장용 기판의 제거에 의해 노출된 면측의 상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층에 전극을 형성하는 단계를 포함한다. 상기 도전성 기판의 접합 단계는, 금속 접합층을 접합계면에 접촉시킨 상태에서 상기 접합계면으로 마이크로파를 인가하여 상기 금속 접합층을 국부적으로 가열하는 단계를 포함한다.

LED, 3족 질화물, 발광 소자, 웨이퍼 본딩

Description

수직구조 ＬＥＤ 소자 및 그 제조 방법{Vertical Structure LED Device and Method for Manufacturing the Same}

도 1은 종래의 수직구조 LED 소자의 단면도이다.

도 2a 내지 도 2d는 종래의 수직구조 LED 소자 제조방법을 개략적으로 설명하기 위한 단면도들이다.

도 3은 본 발명의 일 실시형태에 따른 수직구조 LED 소자의 단면도이다.

도 4는 본 발명의 다른 실시형태에 따른 수직구조 LED 소자의 단면도이다.

도 5 내지 도 10은 본 발명의 일 실시형태에 따른 수직구조 LED 소자의 제조방법을 설명하기 위한 단면도들이다.

<도면의 주요부분에 대한 부호의 설명>

101: 도전성 기판 115: 금속 접합층

104: p형 반도체층 105: 활성층

106: n형 반도체층 107: n측 전극

108: p측 본딩 전극 109: 반사 금속층

126, 136: 확산 배리어 금속층

본 발명은 수직구조 Ⅲ-Ⅴ족 화합물 반도체 LED 소자 및 그 제조 방법에 관한 것으로, 특히 낮은 공정 온도에서의 웨이퍼 본딩을 가능하게 하고 스트레스 발생을 억제할 수 있는 수직구조 반도체 LED 소자의 제조 방법와, 고신뢰성을 갖는 수직구조 LED 소자에 관한 것이다.

Al_xGa_yIn_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1)로 표현되는 Ⅲ-Ⅴ족 GaN계 반도체는 청색, 자외선 영역의 발광에 적합한 화합물 반도체 물질로서, 자외선 내지 청색의 발광다이오드(LED: Light Emitting diode) 소자에 사용되고 있다. 일반적으로 사용되는 GaN계 LED는 사파이어 기판 상에 순차 성장된 n형 GaN계 반도체층, 활성층 및 p형 GaN계 반도체층과 2개의 전극(n측 전극 및 p측 전극)을 포함한다. 성장용 기판으로 사용되는 사파이어 기판은 절연성 물질이기 때문에, 활성층에 전류를 주입하기 위해 GaN계 반도체층 일부를 에칭한 후 노출된 n형 반도체층 상에 n측 전극을 형성한다. 이러한 수평구조 GaN계 LED에서는 2개의 전극이 모두 소자의 상부에 배치되어 있기 때문에, 발광 면적, 전류 확산 및 정전기 측면에서 불리한 점이 있다.

상기한 단점을 갖는 수평구조 GaN계 LED 대신에, 최근에는 GaN계 반도체 성 장용 기판으로서 도전성 SiC 기판을 사용한 수직구조 GaN계 LED가 사용되고 있다. 그러나, 이 경우 고가의 SiC 기판을 사용하여야 하는 문제가 있다. 또 다른 형태의 수직구조 GaN계 LED는, 도전성 기판의 접합 공정(웨이퍼 본딩)과 사파이어 기판의 분리 또는 제거 공정을 통해 제조된다. 예를 들어, 한국공개특허공보 10-2004-0058479호에는, 도전성 접착층에 의해 GaN계 반도체층에 접합된 Si 기판 등의 도전성 기판을 포함하는 수직구조 GaN계 LED를 개시하고 있다.

도 1은 종래의 수직구조 GaN계 LED 소자의 일례를 나타내는 단면도이다. 도 1을 참조하면, 수직구조 GaN계 LED 소자(10)는, n측 전극(17) 아래에 형성된 n형 GaN계 반도체층(16), 활성층(15), p형 GaN계 반도체층(14) 및 반사 금속층(13)을 포함한다. 또한, 반사 금속층(13) 아래에는 도전성 접합층(12)에 의해 도전성 기판(11)이 접합되어 있고, 도전성 기판(11)의 하면에는 p측 본딩 전극(18)이 형성되어 있다. 도전성 접합층(12)으로는 AuSn 등 낮은 융점의 공융금속을 사용하고, 도전성 기판(11)으로는 열전도도가 비교적 양호한 Si 기판을 사용할 수 있다. 수직구조 GaN계 발광 소자(10)는 수평구조 GaN계 발광 소자에 비하여, 보다 개선된 발광효율, 방열특성 및 정전기 내성을 나타내며, 동일 칩 면적에서 수평구조 LED 소자보다 발광면적이 넓다.

도 2a 내지 도 2d는 이러한 수직구조 GaN계 LED 소자(10)의 제조공정을 개략적으로 나타낸 단면도이다. 도 2a를 참조하면, 성장용 기판인 사파이어 기판(21) 상에 GaN계 반도체층들(13, 14, 15)과 반사 금속층(13)을 형성한다. 그 후, 도 2b에 도시된 바와 같이, 330℃ 이하의 낮은 융점을 갖는 도전성 접합층(12)을 이용하여 도전성 기판(11)을 GaN계 반도체층 측에 접합한다(웨이퍼 본딩 공정). 그 후, 도 2c에 도시된 바와 같이, 레이저 조사(laser lift off) 또는 CMP(Chemical Mechanical Planarization)에 의해 사파이어 기판을 분리 또는 제거하는 공정을 거친다. 사파이어 기판 분리후에는, 도 2d에 도시된 바와 같이, 기판 분리에 의해 노출된 n형 반도체층(16)과 도전성 기판(18)에 전극(17, 18)을 형성한다.

종래의 제조 공정에 따르면, 웨이퍼 본딩 공정시, 비교적 낮은 융점(330℃ 이하)의 공융 금속(예컨대, AuSn, AuIn, PdIn, Sn, In 등)을 매개로 하여 단일축 압력(uniaxial pressure)하에서 기판 접합이 이루어진다. 이와 같이 융점이 낮은 금속을 사용하는 이유는, Au 등 고융점 금속으로 도전성 기판을 직접 접합할 경우 높은 분위기 온도(450℃이상)와 높은 압력(0.4 kgf/cm²)이 요구되는 것에 기인한다. 이러한 고온 및 고압 조건 하에서는, 사파이어 기판과 도전성 기판의 열팽창 계수 차이로 인해 기판에 큰 스트레스(stress)가 발생하고 이에 따라 기판이 휘거나 GaN계 반도체층 내에 결함, 크랙등이 많이 생기게 된다. 특히 웨이퍼 본딩 후의 레이저 리프트 오프 공정시, 접합 구조 자체가 파손되는 결과가 초래되어 공정수율이 크게 감소될 수 있다.

그러나, 접합재로서 낮은 융점의 공융 금속을 사용한 웨이퍼 본딩의 경우에도, 200~330℃의 온도에서 성장용 기판과 도전성 기판 간의 열팽창 계수 차이로 인해 발생한 스트레스가 여전히 존재한다. 또한 성장용 기판 제거후 노출된 n형 반도체층 상에 형성된 n측 전극층의 (오믹 특성 개선을 위한) 열처리 온도가 공융 금속의 융점 이하(약 330℃ 이하)로 제한되어, 충분한 오믹 특성을 얻기가 어렵게 된다.

수직구조 LED 제조 공정 중 웨이퍼 본딩시 사용하는 금속 접합재로 인한 상기한 문제점들은, GaN계 반도체 LED 뿐만 아니라 AlGaInP계 또는 AlGaAs계 반도체 등 다른 Ⅲ-Ⅴ족 화합물 반도체를 사용한 수직구조 발광 소자의 제조 공정에서도 발생될 수 있다.

본 발명은 상기한 문제점을 해결하기 위한 것으로서, 본 발명의 목적은 200℃이하의 낮은 분위기 온도에서 웨이퍼 본딩을 수행할 수 있고, 결정 결함이나 크랙 발생을 억제할 수 있으며, 전극 컨택의 오믹 특성 개선에 효과적인 수직구조 LED 소자의 제조 방법을 제공하는 것이다. 또한 본 발명은, 결정 결함이나 크랙의 억제 및 전극 컨택의 오믹 특성 개선에 유용한 수직구조 LED 소자를 제공한다.

상술한 기술적 과제를 달성하기 위하여, 본 발명에 따른 수직구조 LED 소자 제조 방법은,

성장용 기판 상에 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층, 활성층 및 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층을 순차적으로 형성하는 단계와; 상기 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 도전성 기판을 접합하는 단계와; 상기 Ⅲ-Ⅴ족 화합물 반도체층으로부터 상기 성장용 기판을 제거하는 단계와; 상기 성장용 기판의 제거에 의해 노출된 면측의 상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층에 전극을 형성하는 단계를 포함하되,

상기 도전성 기판의 접합 단계는, 금속 접합층을 접합계면에 접촉시킨 상태에서 상기 접합계면으로 마이크로파를 인가하여 상기 금속 접합층을 국부적으로 가열하는 단계를 포함한다.

본 발명의 실시형태에 따르면, 상기 도전성 기판의 접합 단계는, 상기 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 제1 금속 접합층을 형성하는 단계와, 상기 도전성 기판 상에 제2 금속 접합층을 형성하는 단계와, 상기 제1 금속 접합층과 제2 금속 접합층을 접촉시킨 상태에서 접합계면으로 마이크로파를 인가하여 상기 금속 접합층들의 접촉면의 온도를 국부적으로 상승시키는 단계를 포함한다.

본 발명의 실시형태에 따르면, 상기 도전성 기판의 접합 단계에서, 상기 금속 접합층을 접합계면에 접촉시킨 상태에서 상기 접합계면에 마이크로파와 압력을 함께 가할 수 있다.

바람직하게는, 상기 금속 접합층 가열을 위해 인가되는 마이크로파로는, 1~10 GHz의 단일모드 캐비티 마이크로파(single mode cavity microwave)를 사용한다. 도전성 기판의 접합 단계는 실온 내지 150℃ 이하의 분위기 온도에서 실행될 수 있다.

본 발명의 실시형태에 따르면, 상기 도전성 기판의 접합 단계에서, 마이크로파는 상기 성장용 기판 외측으로부터 인가될 수 있다. 상기 도전성 기판이 마이크로파에 대해 투과성을 갖는 경우에는, 마이크로파는 상기 도전성 기판 외측으로부터 인가될 수 있고, 도전성 기판 및 성장용 기판 양쪽 외측으로부터 인가될 수도 있다.

본 발명의 실시형태에 따르면, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 상기 제1 및 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층과 활성층은, 질화물 반도체 재료, 즉 Al_xGa_yIn_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체 재료로 형성될 수 있다. 상기 금속 접합층으로는 350℃ 이상의 높은 융점을 갖는 금속을 사용할 수 있다. 예를 들어, 상기 금속 접합층은, Au, Al, Ag, Pd, Pt, Rh, Ru, Cu, Mo 및 Ni로 이루어진 그룹으로부터 선택된 금속으로 형성될 수 있다. 상기 도전성 기판은 Si 기판, Si-Al 합금 기판, SiC 기판 및 GaAs 기판에서 선택된 기판일 수 있다. 또한 상기 도전성 기판은 W, Cu, Au, Ni 및 Ti로 이루어진 그룹으로부터 선택된 적어도 1종을 포함하는 금속 기판일 수 있다. 바람직하게는, 상기 도전성 기판은 100 W/mK 이상의 열전도도를 갖는다.

본 발명의 실시형태에 따르면, 상기 전극 형성 단계는 상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층에 전극용 금속층을 형성하는 단계와, 상기 전극용 금속층을 350 내지 900℃에서 열처리하는 단계를 포함한다.

본 발명의 실시형태에 따르면, 상기 도전성 기판의 접합 단계 전에, 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 Al, Ag, Ni, Ph, Pd, Pt, Ru, Au 등의 반사 금속층을 형성하는 단계를 더 포함할 수 있다. 또한, 상기 반사 금속층을 형성하는 단계와 상기 도전성 기판의 접합 단계 사이에 실행되며, 상기 반사 금속층 상에 확산 배리어 금속층(diffusion barrier metal layer)을 형성하는 단계를 더 포함할 수 있다. 상기 확산 배리어 금속층은 Ti, W, Mo, Co, Pd, Pt, Ni 및 이들의 조합으로 이루어진 그룹으로부터 선택된 금속 또는 합금을 포함할 수 있다. 또한 상기 도전성 기판의 접합 단계 전에, 상기 도전성 기판의 접합면측 상에 확산 배리어 금속층을 형성하는 단계를 더 포함할 수도 있다.

본 발명의 수직구조 LED 소자는, 도전성 기판과; 상기 도전성 기판 상에 형성되고, 350℃이상의 융점을 갖는 금속 접합층과; 상기 금속 접합층 상에 순차적으 로 적층되어 있는 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층, 활성층 및 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층과; 상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 형성된 전극을 포함한다. 상기 금속 접합층은, Au, Al, Ag, Pd, Pt, Rh, Ru, Cu, Mo 및 Ni로 이루어진 그룹으로부터 선택된 금속으로 형성될 수 있다.

상기 도전성 기판은 Si 기판, Si-Al 합금 기판, SiC 기판 및 GaAs 기판에서 선택된 기판이거나, W, Cu, Au, Ni, Ti 등의 금속 기판일 수 있다. 바람직하게는, 상기 도전성 기판은 100 W/mK 이상의 열전도도를 갖는다.

본 발명의 실시형태에 따르면, 상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형이다. 상기 반도체층들은 Al_xGa_yIn_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체 재료이다.

본 발명의 실시형태에 따르면, 수직구조 LED 소자는 상기 금속 접합층과 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 사이에 형성된 반사 금속층을 더 포함할 수 있다. 또한 수직구조 LED 소자는 상기 반사 금속층 상에 형성된 확산 배리어 금속층을 더 포함할 수 있다. 또한 수직구조 LED 소자는 상기 도전성 기판과 금속 접합층 사이에 형성된 확산 배리어 금속층을 더 포함할 수도 있다.

이하, 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 본 발명의 실시형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면 상의 동일한 부호로 표시되는 요소는 동일한 요소이다.

도 3은 본 발명의 일 실시형태에 따른 수직구조 LED 소자의 단면도이다. 도 2를 참조하면, 수직구조 반도체 발광 소자(100)는, 도전성 기판(101)과, 금속 접합층(115), p형 반도체층(104), 활성층(105) 및 n형 반도체층(106)을 포함한다. 도전성 기판(101)의 하면에는 p측 본딩 전극(108)이 형성되어 있고, n형 반도체층(106) 상에는 n측 전극(107)이 형성되어 있다. 반도체층들(104, 105, 106)은 발광구조물을 형성하며, Ⅲ-Ⅴ족 반도체, 특히 3족 질화물 반도체(Al_xGa_yIn_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1))로 이루어져 있다.

도전성 기판(101)은 전기전도성과 열전도도가 양호한 기판으로서, 바람직하게는 100 W/mK 이상의 높은 열전도도를 갖는다. 높은 열전도도는 LED 동작중 발생하는 열을 쉽게 방출하여 소자의 신뢰성과 수명을 증대시킨다. 또한 100 W/mK 이상의 높은 열전도도를 갖는 도전성 기판(101)은, 후술하는 바와 같이 마이크로파 본딩에 의한 도전성 기판 접합 공정시 도전성 기판(101) 자체의 온도가 더욱 낮게 유지되는 장점을 제공한다.

이러한 고열전도도의 도전성 기판(101)으로서, 예를 들어 Si-Al 합금 기판이나 Si 기판이 있다. 특히 60 내지 80중량%의 Si를 함유하는 Si-Al 합금은 그 열팽창계수가 약 5 내지 9 ppm/K 정도로 사파이어 기판(약 6 내지 7 ppm/K)과 유사한 열팽창 계수를 갖는다. 이러한 열팽창 계수의 유사성은, 제조 공정시 발생되는 기판의 휨이나 크랙 발생을 저감시키는 데에 기여한다. 그 밖에도, 도전성 기판(101)으로서 SiC 기판, GaAs 기판 또는 W, Cu, Au, Ni, Ti 등의 금속 기판을 사용할 수 있다.

금속 접합층(115)은, 후술하는 바와 같이, 도전성 기판(101)을 반도체층(104~106)에 본딩하기 위해 사용된 접합재(bonding material)로서, Au, Al, Ag, Pd, Pt, Rh, Ru, Cu, Mo, Ni 등의 350℃이상의 높은 융점을 갖는 금속 또는 고융점 금속으로 되어 있다. 도전성 기판 접합시 반도체층에 열적 손상을 주지 않기 위해, 금속 접합층(115)의 융점은 반도체층(104~106)의 융점보다 낮아야 한다. 이 접합층(115)은 도전성 기판(101) 측에 형성된 접합층 부분(115a)과 반도체층(104~105) 측에 형성된 접합층 부분(115b)이 마이크로파 본딩(microwave bonding)을 통해 국부적으로 용융 결합함으로써 형성된 것이다(도 7 참조).

n측 전극(107)은, 예컨대 Ti/Al 또는 Cr/Au 등으로 형성될 수 있으며, n형 반도체층(106)과 오믹 접촉을 형성한다. 이 n측 전극(107)은 개선된 오믹 특성을 위해 350℃ 이상의 온도에서 열처리된 것이다. 특히, 충분한 오믹 특성을 얻기 위해 n측 전극을 열처리하더라도, 금속 접합층(115)은, Au 등의 고융점 금속으로 되어 있기 때문에 열처리에 의한 손상이 거의 없다. p측 본딩 전극(108)은 다이 본딩시 외부 배선과의 접촉부가 될 수 있고, Au 또는 Au의 합금으로 형성될 수 있다.

본 실시형태에 따른 수직구조 LED 소자(100)는, 마이크로파 본딩에 의한 금속 접합재(115)의 국부적 가열을 통해 결합된 구조이기 때문에, 종래의 열압 접합에 의해 제조된 수직구조 LED 소자에 비하여 결함이나 크랙이 적다. 또한 금속 접합층(115)이 350℃ 이상의 고융점 금속으로 되어 있기 때문에, n측 전극의 오믹 특성을 충분히 개선시키기에 유리하다.

도 4는 본 발명의 다른 실시형태에 따른 수직구조 LED 소자의 단면도이다. 도 4의 실시형태에서는, p형 반도체층(104)과 금속 접합층(115) 사이에 고반사율을 갖는 반사 금속층(109)과 확산 배리어 금속층(136)이 더 형성되어 있다. 또한 도전성 기판(101)과 금속 접합층(115) 사이에도 또 하나의 확산 배리어 금속층(126)이 형성되어 있다.

반사 금속층(109)은 바람직하게는 활성층에서 생성된 빛에 대해 75% 이상의 반사율을 가지며, 빛의 반사에 의해 LED 소자의 광추출 효율을 증가시킨다. 또한 반사 금속층(109)은 p형 반도체층(104)과 양호한 오믹 컨택을 형성한다. 이러한 반사 금속층(109)은 Al, Ag, Ni, Ph, Pd, Pt, Ru 및 이들중 2이상의 조합으로 구성된 그룹으로부터 선택된 금속 또는 합금으로 형성될 수 있다.

확산 배리어 금속층(136)은, 반사 금속층(109)과 금속 접합층(115) 간의 확산 상호작용을 억제하는 역할을 한다. 특히, Au 금속 접합층(115)이 반사 금속층(109) 또는 p형 반도체층(104)으로 확산될 경우, 반사 금속층(109)의 오믹 특성이 악화될 수 있는데, Pt/Ni, TiW 또는 Ti/TiW의 확산 배리어 금속층(136)은 이러한 오믹 컨택의 악화 방지에 기여하다. 확산 배리어 금속층(136)은 Ti, W, Mo, Co, Pd, Pt, Ni 및 이들 중 2이상의 조합으로 이루어진 그룹으로부터 선택된 금속 또는 합금으로 형성될 수 있다.

도전성 기판(101)과 금속 접합층(115) 사이에 형성된 확산 배리어 금속층(126)은, 특히 Si와 같은 반도체로 된 도전성 기판(101)과 금속 접합층(115) 간의 확산 상호작용을 억제한다. 예컨대, Si 도전성 기판(101)과 Au 금속 접합층(115) 사이에 Mo, W, Cr, TiW 또는 TiN의 확산 배리어 금속층(126)을 설치함으로써, Au와 Si 간의 확산을 방지하여 Si 기판 계면에서의 오믹 접촉 열화나 Au 금속 접합층의 융점 강하를 억제할 수 있다. 전술한 확산 배리어 금속층(126, 136)은, 선택적인 요소이며, 금속 접합층(115)과의 확산 상호작용이 문제가 되지 않는다면, 생략해도 무방하다.

도 5 내지 도 10은 전술한 실시형태들의 수직구조 LED 소자(도 3, 4 참조)를 제조하는 방법을 설명하기 위한 공정 단면도들이다.

도 5를 참조하면, 예컨대 MOCVD 또는 MBE 증착 공정을 이용하여, 성장용 기판인 사파이어 기판(121) 상에 n형 반도체층(106), 활성층(105) 및 p형 반도체층(104)을 순차적으로 성장시킨다. 이 반도체층들(104~106)은 3족 질화물 반도체로서 발광 구조물을 이룬다.

그 후, 도 6(a)에 도시된 바와 같이, 성장된 반도체층(104~106) 상에 반사 금속층(109), 확산 배리어 금속층(136) 및 제1 금속 접합층(115b)을 순차적으로 형성한다. 제1 금속 접합층(115b)은, 바람직하게는 350℃이상의 높은 융점을 가진 금속으로 형성한다. 예를 들어, Ag 반사 금속층(109), TiW 배리어 금속층(136)과 Au 제1 금속 접합층(115b)을 형성할 수 있다. 필요에 따라, 반사금속층(109) 및/또는 확산 배리어 금속층(136)은 생략될 수 있다(도 3 참조).

한편, 도 6(b)에 도시된 바와 같이, 도전성 기판(101)을 준비하여 도전성 기판(101) 상에 확산 배리어 금속층(126)과 제2 금속 접합층(115a)을 순차적으로 형성한다. 예컨대, Si 기판 또는 Si-Al 합금 기판(101) 상에 TiW 배리어 금속층(126) 과 Au 제2 금속 접합층(115a)을 형성할 수 있다. 필요에 따라, 확산 배리어 금속층(126)은 생략될 수 있다(도 3 참조). 제2 금속 접합층(115a)의 형성 공정(도 6(b))은, 제1 금속 접합층(115b)의 형성 공정(도 6(a))보다 먼저 할 수도 있고 나중에 할 수도 있으며, 동시에 할 수도 있다.

바람직하게는, 도전성 기판(101)은 100 W/mK 이상의 열전도도를 갖는다. 이와 같이 100 W/mK의 높은 열전도도를 가짐으로써, 후속의 도전성 기판 접합 공정시 접합계면에서 발생된 열을 보다 빨리 방출시킬 수 있다. 또한 높은 열전도도는 소자 동작중 축적되는 열을 신속히 외부로 방출시키고, 이에 따라 도전성 기판 접합 공정에서, 기판(101, 121) 자체의 온도는 더욱 낮게 유지시킬 수 있고, 크랙 및 결함 발생은 감소된다.

다음으로, 도 7을 참조하면, 금속 접합층(115a, 115b)를 접합계면(A)에 접촉시킨 상태에서 접합계면(A)으로 마이크로파를 인가하여 도전성 기판(101)의 본딩(접합) 공정을 실시한다. 이러한 마이크로파 본딩(microwave bonding) 공정을 사용하면, 금속 접합층(115) 부분만을 국부적으로 가열할 수 있다. 금속 접합층(115a, 115b)의 접촉면의 온도를 350℃이상으로 상승시킴에 따라 접촉부에서 금속 접합층(115a, 115b)이 용융 접합된다.

바람직하게는, 접합계면(A)에 인가되는 마이크로파로는, 1~10 GHz의 단일모 드 캐비티 마이크로파(single mode cavity microwave)를 사용한다. 예컨대, 2 내지 2.5 GHz 주파수를 갖는 단일모드 캐비티 마이크로파(10~30cm 정도의 파장)를 인가하여 실온(약 24℃)에서 마이크로파 본딩에 의한 도전성 기판의 접합 공정을 실시할 수 이다.

이러한 마이크로파 인가에 의한 본딩은 박막의 금속 접촉면에서의 고주파 에너지의 상호작용에 의한 것이라 말할 수 있다. 단일모드 캐비티에서, 마이크로파 인가에 의해 금속 접촉부에 전달되는 파워는 아래 수학식에 나타난 바와 같이, 전기 전도도 및 전기장(E ²)에 비례한다.

P = 1/2 ω _o ε _o ε'(tanδ)E ²

여기서, ω _o 는 마이크로파의 기본 주파수, ε _o 는 자유공간의 유전율(permittivity), ε'는 매질의 허수 유전 상수, tanδ는 손실 탄젠트이다.

금속 접합층(115)에 축적된 파워는 접촉부를 가열하고, 그 접촉부는 Au와 같은 고융점 금속을 녹일 수 있는 온도로 상승한다. 이와 같은 마이크로파 본딩에 의한 국부적 가열을 통해 금속 접합층(115a, 115b)이 용이하게 용융 접합하게 된다.

이러한 마이크로파 본딩에 의한 도전성 기판(101)의 접합 공정은 접합계면만을 국부적으로 가열하기 때문에, 기판 전체를 가열할 필요가 없이 실온 내지 150℃ 이하의 분위기 온도(주위 온도)에서 실행될 수 있다. 접합계면(A) 근방을 제외한 도전성 기판(101) 영역, 반도체(104~106) 영역 및 사파이어 기판(121)은 온도가 200℃ 이하의 낮은 온도를 유지하게 된다.

따라서, 기판들(101, 121) 간의 열팽창 계수 차이로 인한 스트레스, 스트레인 감소에 의해 기판의 휨이나 결함 및 크랙의 발생이 현저하게 줄어들고, 후속의 사파이어 기판(121)의 제거 공정의 수율이 크게 향상된다. 뿐만 아니라, 상술한 마이크로파 본딩에 의한 도전성 기판 접합 공정(웨이퍼 본딩 공정)은, 본딩 시간이 단 120초 이내로 짧기 때문에 공정시간이 현저하게 단축된다. 더욱이, 웨이퍼 본딩 공정의 공정 온도(분위기 온도)가 워낙 낮기 때문에, 사파이어 기판(121)과의 열팽창 계수가 큰 재료도 '실질적인 스트레인 없이' 웨이퍼 본딩되는 도전성 기판(101)으로 이용할 수 있다(도전성 기판 재료에 대한 선택의 폭이 증가됨).

인가되는 마이크로파가 금속 접합층(115)에 파워를 잘 전달하기 위해서는, 다른 재료(예컨대, 마이크로파의 경로 상에 위치하는 도전성 기판(101))에 의해 흡수되지 않아야 한다. 일반적으로 유전체와 반도체는 마이크로파에 대해 투과성이 있기 때문에, 사파이어 기판(121) 외측으로부터 인가되는 마이크로파(m1)은 사파이어 기판(121)을 투과하여 접합계면 근방에 파워를 전달할 수 있다. 또한 Si 도전성 기판(101) 외측으로부터 접합계면(A)으로 진행하는 마이크로파(m2)도 Si 도전성 기판(101)을 투과하여 금속 접합층(115a, 115b)의 접촉부 근방에 파워를 전달할 수 있다. 그러나, 도전성 기판(101)이 금속으로 된 경우에는, 도전성 기판(101)이 마이크로파를 흡수하기 때문에, 사파이어 기판(121) 외측으로부터 마이크로파를 인가하여야 한다.

도 8은, 본 실시형태에서 채용할 수 있는 마이크로 본딩 공정의 예를 나타내는 개략도이다. 도 8에 도시된 바와 같이, 적절한 지지대(350) 상에 도 7에 도시된 바와 같은 접합물(150)을 탑재한 후, 접합물(150)의 상부로부터 금속 접합층(115a, 115b)의 접합계면으로 마이크로파를 인가한다. 이 때, 마이크로파 인가와 함께, 적절한 척(chuck)(250) 등을 이용하여 압력을 가할 수도 있다. 도 7과 같이, 척(250)의 내부로부터 윈도우(C)를 통해 접합계면(A)으로 마이크로파가 인가되고 이와 동시에 척(250)에 의해 압력이 가해질 수 있다. 그러나, 외부로부터의 압력 인가없이 자중에 의한 접촉 상태에서 마이크로 본딩이 실행될 수도 있다.

다음으로, 도 9에 도시된 바와 같이, KrF 레이저를 사파이어 기판(121)과 반도체층(106)의 계면에 조사함으로써 (레이저 리프트 오프에 의해), 사파이어 기판(121)을 분리한다. 레이저 리프트 오프 대신에 CMP 공정을 이용하여 사파이어 기판(121)을 제거할 수도 있다.

그 후, 도 10에 도시된 바와 같이, 사파이어 기판(121)의 분리에 의해 노출된 n형 반도체층(106) 면과 도전성 기판(101)의 반대쪽 면에 각각 n측 전극(107) 및 p측 본딩 전극(108)을 형성한다.

n측 전극(107)의 오믹 특성을 충분히 높이기 위해, n형 반도체층(106)의 노출면 상에 n측 전극용 금속층을 형성한 후, 350 내지 900℃에서 열처리를 실시한다. 이와 같은 열처리를 실시하더라도, 금속 접합층(115)이 Au 등의 고융점 금속으로 되어 있기 때문에, 상기 열처리에 의한 금속 접합층(115)의 손상이나 이로 인한 전체 구조의 손상이 없다. 이에 따라, 향상된 오믹 특성을 갖는 고신뢰성 수직구조 LED 소자가 용이하게 제조된다.

이상 설명한 실시형태에서는 반도체층들(104~106)이 3족 질화물이지만, 본 발명이 이에 한정되는 것은 아니다. 예컨대, Al_xGa_yIn_(1-x-y)P(0≤x≤1, 0≤y≤1) 또는 Al_xGa_1-xAs(0≤x≤1) 반도체 기반의 수직구조 LED 소자 및 그 제조방법에도 본 발명이 적용될 수 있다.

본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니고, 첨부된 청구범위에 의해 한정하고자 한다. 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게 자명할 것이다.

이상 설명한 바와 같이 본 발명에 따르면, 마이크로 본딩으로 접합계면을 국부적으로 가열함으로써, 실온이나 150℃이하의 낮은 온도에서 웨이퍼 본딩 공정이 가능하며, 350℃ 이상의 고융점 금속을 접합재로 사용할 수 있다. 이에 따라 접합된 웨이퍼의 스트레인과 이에 따라 발생되는 크랙 및 결함이 현저히 낮아지고, 웨이퍼의 휨 발생이 억제된다. 또한 웨이퍼 본딩 공정 후의 성장용 기판 제거 공정의 공정수율이 크게 향상된다. 뿐만 아니라, 웨이퍼 본딩 공정시간이 크게 단축되고, 열팽창 계수가 큰 재료로 된 도전성 기판도 웨이퍼 본딩에 이용될 수 있다.

350℃ 이상의 고융점 금속 접합층을 사용함으로써, 성장용 기판 분리후 n측 전극 형성시 컨택 물질의 열처리 온도를 충분히 높일 수 있다. 이에 따라 n측 전극의 오믹 특성이 더욱 향상되고 LED 소자의 신뢰성이 증대된다.

Claims (32)

1. 성장용 기판 상에 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층, 활성층 및 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층을 순차적으로 형성하는 단계와;

   상기 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 도전성 기판을 접합하는 단계와;

   상기 Ⅲ-Ⅴ족 화합물 반도체층으로부터 상기 성장용 기판을 제거하는 단계와;

   상기 성장용 기판의 제거에 의해 노출된 면측의 상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층에 전극을 형성하는 단계를 포함하되,

   상기 도전성 기판의 접합 단계는, 금속 접합층을 접합계면에 접촉시킨 상태에서 상기 접합계면으로 마이크로파를 인가하여 상기 금속 접합층을 국부적으로 가열하는 단계를 포함하는 것을 특징으로 하는 수직구조 LED 소자 제조 방법.
2. 제1항에 있어서,

   상기 도전성 기판의 접합 단계는,

   상기 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 제1 금속 접합층을 형성하는 단계와;

   상기 도전성 기판 상에 제2 금속 접합층을 형성하는 단계와;

   상기 제1 금속 접합층과 제2 금속 접합층을 접촉시킨 상태에서 접합계면으로 마이크로파를 인가하여 상기 금속 접합층들의 접촉면의 온도를 국부적으로 상승시키는 단계를 포함하는 것을 특징으로 하는 수직구조 LED 소자 제조 방법.
3. 제1항에 있어서,

   상기 도전성 기판의 접합 단계에서, 상기 금속 접합층을 접합계면에 접촉시킨 상태에서 상기 접합계면에 마이크로파와 압력을 함께 가하는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
4. 제1항에 있어서,

   상기 마이크로파는, 1~10 GHz의 단일모드 캐비티 마이크로파인 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
5. 제1항에 있어서,

   상기 도전성 기판의 접합 단계는 실온 내지 150℃ 이하의 분위기 온도에서 실행되는 것을 특징으로 하는 수직구조 LED 제조 방법.
6. 제1항에 있어서,

   상기 도전성 기판의 접합 단계에서, 상기 마이크로파는 상기 성장용 기판 외측으로부터 인가되는 것을 특징으로 하는 수직구조 LED 제조 방법.
7. 제1항에 있어서,

   상기 도전성 기판이 상기 마이크로파에 대해 투과성을 갖는 경우에, 상기 마이크로파는 상기 도전성 기판 외측으로부터 인가되는 것을 특징으로 하는 수직구조 LED 제조 방법.
8. 제1항에 있어서,

   상기 도전성 기판은 Si 기판, Si-Al 합금 기판, SiC 기판 및 GaAs 기판 중에서 선택된 기판인 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
9. 제1항에 있어서,

   상기 도전성 기판은 W, Cu, Au, Ni 및 Ti로 이루어진 그룹으로부터 선택된 적어도 1종을 포함하는 금속 기판인 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
10. 제1항에 있어서,

    상기 도전성 기판은 100 W/mK 이상의 열전도도를 갖는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
11. 제1항에 있어서,

    상기 제1 도전형은 n형이고, 상기 제2 도전형은 p형인 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
12. 제1항에 있어서,

    상기 제1 및 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층과 활성층은, Al_xGa_yIn_(1-x-y)N(0≤x≤1, 0≤y≤1, 0≤x+y≤1) 반도체 재료로 형성된 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
13. 제1항에 있어서,

    상기 금속 접합층은 350℃ 이상의 융점을 갖는 금속으로 형성된 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
14. 제13항에 있어서,

    상기 금속 접합층은 Au, Al, Ag, Pd, Pt, Rh, Ru, Cu, Mo 및 Ni로 이루어진 그룹으로부터 선택된 금속으로 형성된 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
15. 제1항에 있어서,

    상기 전극 형성 단계는,

    상기 제1 도전형 Ⅲ-Ⅴ족 화합물 반도체층에 전극용 금속층을 형성하는 단계 와;

    상기 전극용 금속층을 350 내지 900℃에서 열처리하는 단계를 포함하는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
16. 제1항에 있어서,

    상기 도전성 기판의 접합 단계 전에, 제2 도전형 Ⅲ-Ⅴ족 화합물 반도체층 상에 반사 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
17. 제16항에 있어서,

    상기 반사 금속층은 Al, Ag, Ni, Ph, Pd, Pt, Ru, Au 및 이들의 조합으로부터 선택된 금속을 포함하도록 형성된 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
18. 제16항에 있어서,

    상기 반사 금속층을 형성하는 단계와 상기 도전성 기판의 접합 단계 사이에 실행되며, 상기 반사 금속층 상에 확산 배리어 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
19. 제18항에 있어서,

    상기 확산 배리어 금속층은 Ti, W, Mo, Co, Pd, Pt, Ni 및 이들의 조합으로 이루어진 그룹으로부터 선택된 금속을 포함하도록 형성된 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
20. 제1항에 있어서,

    상기 도전성 기판의 접합 단계 전에, 상기 도전성 기판의 접합면측 상에 확산 배리어 금속층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 수직구조 LED 소자의 제조 방법.
21. 삭제
22. 삭제
23. 삭제
24. 삭제
25. 삭제
26. 삭제
27. 삭제
28. 삭제
29. 삭제
30. 삭제
31. 삭제
32. 삭제

Images