KR20070006027A - 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법 - Google Patents

확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법 Download PDF

Info

Publication number
KR20070006027A
KR20070006027A KR1020050060989A KR20050060989A KR20070006027A KR 20070006027 A KR20070006027 A KR 20070006027A KR 1020050060989 A KR1020050060989 A KR 1020050060989A KR 20050060989 A KR20050060989 A KR 20050060989A KR 20070006027 A KR20070006027 A KR 20070006027A
Authority
KR
South Korea
Prior art keywords
light emitting
emitting diode
layer
ohmic contact
contact metal
Prior art date
Application number
KR1020050060989A
Other languages
English (en)
Inventor
강종훈
신부건
최민호
하덕식
유민아
김태수
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR1020050060989A priority Critical patent/KR20070006027A/ko
Priority to TW095124624A priority patent/TW200707811A/zh
Priority to PCT/KR2006/002653 priority patent/WO2007007980A1/en
Publication of KR20070006027A publication Critical patent/KR20070006027A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

본 발명은 (a) 기판; (b) 접합층; (c) 오믹 접촉 금속층; 및 (d) 발광다이오드부가 순차적으로 적층된 발광다이오드 소자에 있어서, 상기 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지하는 도전성 막(conductive layer)이 오믹 접촉 금속층과 접합층 사이에 형성되어 있는 것을 특징으로 하는 발광다이오드 소자 및 이의 제조방법을 제공한다.
본 발명에서는 접합층과 오믹 접촉 금속층 사이에 고온 열처리시 발생하는 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지할 수 있는 도전성 막을 형성함으로써, 발광다이오드 소자의 안정성 및 제품성을 높일 수 있다.
오믹 접촉 금속, 사파이어, 확산 방지막, 접합층, 가열 압착, 발광다이오드 소자, 레이저 리프트-오프

Description

확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법{LIGHT EMITTING DIODE DEVICE COMPRISING A DIFFUSION BARRIER LAYER AND METHOD FOR PREPARATION THEREOF}
도 1은 저출력용 질화갈륨계 발광다이오드 소자의 단면 구조도이다 .
도 2는 고출력용 플립칩 질화갈륨계 발광다이오드 소자의 단면 구조도이다.
도 3은 본 발명에 따라 접합층과 오믹 접촉층 간의 확산을 방지하는 도전성 막이 구비된 레이저 리프트-오프 질화갈륨계 발광다이오드 단위 칩의 단면도이다.
도 4는 본 발명에 따라 고출력용 레이저 리프트-오프 발광다이오드 소자의 제작 공정에 관한 개략도이다.
도 5는 본 발명에 따라 발광다이오드부와 제 2 기판(서브마운트)의 접합 방법을 나타내는 단면 구조도이다.
* 도면의 주요 부분에 대한 부호의 설명 *
5. n-질화갈륨 6. 다층 양자 우물
7. p-질화갈륨 8. 사파이어
10. 서브마운트 13. n-오믹 접촉 금속
12. p-오믹 접촉 금속 14. 도전성 막
16. p-패드 17. 접합층 (Au)
30. 가열기 40. 가압기
본 발명은 오믹 접촉 금속층(12)과 접합층(17) 사이에 고온 열처리시 발생하는 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지할 수 있는 도전성 막(14)을 구비함으로써, 안정성 및 제품의 균일성이 확보된 발광다이오드 소자 및 이의 제조방법에 관한 것이다.
발광다이오드(light emitting diode; LED) 소자는 PN 접합에 순방향으로 전류를 흐르게 함으로써 빛을 발생시키는 반도체 소자이다.
발광다이오드 제조를 위한 질화갈륨계 화합물 반도체의 성장에는 주로 사파이어(8) 기판이 이용된다. 사파이어(8) 기판은 절연체이므로 발광다이오드의 양극(2)과 음극(1)이 웨이퍼의 전면에 형성된다. 일반적인 저출력 질화갈륨계 발광다이오드는 결정 구조가 성장된 사파이어(8) 기판을 리드프레임(4)에 올린 후 두 개의 전극(1, 2)을 상부에 연결시키는 방식으로 제작된다. 이때 열방출 효율을 개선하기 위하여 사파이어(8) 기판을 약 100㎛ 이하의 두께로 얇게 하여 리드프레임(4)에 붙이게 된다. 도 1은 이를 개략적으로 나타낸 것이다. 사파이어(8) 기판의 열전도도는 약 50 W/mㅇK 으로 두께를 100㎛ 정도로 하더라도 열저항이 매우 크다. 반면 고출력 질화갈륨계 발광다이오드의 경우는 열방출 특성을 보다 개선하기 위하여 플립칩 본딩 방식이 주로 사용되는 추세이다.
플립칩 본딩 방식은 발광다이오드 구조가 만들어진 칩을 열전도도가 우수한 실리콘 웨이퍼(150 W/m·K)나 AlN 세라믹(약 180 W/m·K) 기판 등의 서브마운트(10)에 뒤집어 접합한 것으로서, 도 2는 이를 개략적으로 나타낸 것이다. 플립칩 구조는 서브마운트(10) 기판을 통하여 열이 방출되므로 사파이어(8) 기판을 통하여 열을 방출하는 경우보다는 열방출 효율이 개선되나, 제작 공정이 복잡하고 열방출 문제가 여전히 잔존하는 문제점이 있다.
전술한 문제점들을 해결하기 위하여 레이저 리프트 오프(laser lift-off; LLO) 방식에 의한 발광다이오드 제작이 주목 받고 있다. 레이저 리프트 오프에 의한 발광다이오드 제작은 발광다이오드 구조가 성장된 사파이어(8) 기판에 레이저 빔을 조사하여 발광다이오드 결정구조로부터 사파이어(8) 기판을 제거한 후 패키징하는 기술로서, 열방출 효율이 가장 우수한 구조로 알려져 있다. 또한, 발광 면적이 칩의 크기와 거의 같으므로 (플립칩의 경우는 발광면적이 칩 크기의 약 60% 정도임) 보다 우수한 광추출 특성의 발광다이오드를 제작할 수 있다.
한편, 레이저 리프트-오프 공정을 진행하기 위해서는 발광다이오드부의 p-오믹 접촉 금속층 면(面)을 기판, 예컨대 서브마운트에 접합시키는 기술이 요구되며, 일반적으로 p-오믹 접촉 금속층 상부와 서브마운트 상부에 접합을 위한 금속을 증착시킨 후 양면을 마주보도록 하여 접합한다. 또한 레이저 리프트-오프 공정시, 레이저 광을 발광다이오드부에 조사하여 발광다이오드부로부터 사파이어 기판을 분리하는 과정이 필요한데, 사파이어 기판만 제거하고 나머지 부분은 서브마운트에 잔존하게 하기 위해서는 발광다이오드부와 서브마운트를 접합시켜야 한다. 참고로, 사파이어 기판과 사파이어 기판 위에 성장된 발광다이오드부 사이의 계면이 레이저 광 에너지를 흡수하면, 사파이어 기판이 떨어지면서 반대편에 남아 있는 발광다이오드부에 힘을 가하게 된다. 이때 서브마운트와 발광다이오드부의 접합이 잘 이루어지지 못한다면 서브마운트로부터 발광다이오드부 역시 떨어지게 된다. 따라서, 레이저 조사 이후에 발광다이오드부가 서브마운트로부터 떨어지지 않기 위해서는 단단한 접합이 이루어져야 한다.
종래 접합 물질, 즉 접합제로는 버클리 대학에서 연구한 PdIn3 또는 플립칩 발광다이오드 소자에서 사용되는 Sn 계열 금속 등이 있으며, 이들 PdIn3와 Sn 계열 금속의 녹는점은 각각 664℃ 및 500℃ 미만이다. 이러한 물질들은 300℃ 정도의 저온에서 금속 화합물을 형성하여 용이한 접합을 이루게 하는 반면, 이후 고온 처리를 하게 되면 접합 상태를 유지하지 못한다. 즉, 결국 레이저 조사 이후 사파이어 기판 제거에 의해 노출된 n-질화갈륨 상부에 n-오믹 접촉 금속을 증착시킨 후, n-오믹 접촉 금속과 n-질화갈륨의 저항 감소를 위해 600℃에서 800℃ 사이에서 열처리를 수행하게 되면, 상기 접합제의 낮은 녹는점으로 인해 발광다이오드부와 서브마운트간의 접합이 약화되어 발광다이오드 소자의 안정성이 저하되는 문제점이 발생한다. 또한, 전술한 고온 처리에 의한 발광다이오드부와 서브마운트 간의 접합 저하를 방지하기 위해서, n-오믹 접촉의 고온 열처리를 수행하지 않게 되면 최종 발광다이오드 소자의 제품성이 저하되는 문제점이 역시 발생하게 된다. 따라서, 오믹 접촉 금속 열처리 이후 접합을 수행하여 저온 공정이 가능한 플립칩 방식과는 달리, 레이저 조사 이후 n-오믹 접촉 금속의 열처리를 수행하는 레이저 리프트 오프(laser lift-off) 공정에서는 고온 열처리가 가능한 접합제 개발이 요구된다.
이와 같은 문제점을 해결하기 위해, 본 발명자들은 녹는점이 1070℃이어서 600 내지 800℃의 열처리가 가능하고, 열 전도도와 내산화성이 높은 금(Au) 또는 금 함유 합금을 접합제로 사용하여 기판(서브마운트)과 발광다이오드부 면을 접합하고자 하였으나, 레이저 조사를 통해 사파이어 기판을 제거한 후 노출된 n형층 상에 n-오믹 접촉 금속 열처리를 진행할 경우, 고온 처리에 의해 접합층 성분(예, 금(Au))이 이와 인접한 p-오믹 접촉 금속층으로 확산하게 되며, 이와 같은 접합층과 p-오믹 접촉 금속층간의 섞임으로 인해 오믹 접촉 저항 증가 및 접착력 약화가 발생한다는 것을 최초로 인식하였다.
이에, 본 발명은 발광다이오드부의 오믹 접촉 금속층과 접합층 사이에 고온 열처리시 발생하는 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지할 수 있는 도전성 확산 방지막을 구비함으로써, 오믹 접촉 열처리를 통해 발광다이오드 소자의 특성을 향상시키고, 접합층의 접착력 지속으로 인해 균질도를 높일 수 있는 발광다이오드 소자 및 이의 제조방법을 제공하는 것을 목적으로 한다.
본 발명은 (a) 기판; (b) 접합층; (c) 오믹 접촉 금속층; 및 (d) 발광다이오드부가 순차적으로 적층된 발광다이오드 소자에 있어서, 상기 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지하는 도전성 막(conductive layer)이 오믹 접촉 금 속층과 접합층 사이에 형성되어 있는 것을 특징으로 하는 발광다이오드 소자 및 이를 포함하는 발광 장치를 제공한다.
또한, 본 발명은 (a) 발광다이오드부의 일면에 오믹 접촉 금속을 증착시키는 단계; 및 (b) 상기 오믹 접촉 금속층 위에 접합제 보다 밀도가 높은 도전성 물질을 사용하여 확산 방지막을 형성하는 단계; (c) 상기 도전성 확산 방지막 상에 접합제를 사용하여 접합층을 형성하는 단계; 및 (d) 발광다이오드부의 접합층 면(面)을 기판상에 접합하는 단계를 포함하는 발광다이오드 소자의 제조방법을 제공한다.
이하, 본 발명에 대하여 상세히 설명한다.
본 발명에서는 발광다이오드 소자, 바람직하게는 레이저 리프트-오프(laser lift-off: LLO) 방식 발광다이오드 소자의 접합층과 이와 인접한 오믹 접촉 금속층 간에 고온 열처리시 발생하는 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지할 수 있는 도전성 막(conductive layer)을 구비하는 것을 특징으로 한다.
p-오믹 접촉 금속층이 형성된 발광다이오드부와 기판을 접합시키기 위한 접합층이 p-오믹 접촉 금속층과 인접한 상태에서 가열 압착 공정이나 n-오믹 접촉 금속 열처리를 진행하게 되면, 접합층의 성분인 금(Au)의 특성상 p-오믹 접촉 금속층쪽으로 확산이 발생하게 되며, 특히 발광다이오드부의 반사층으로 사용되는 Ag, Al 금속과는 더욱 잘 섞이게 된다. 이로 인해 접합층과 p-오믹 접촉 금속층은 각각의 역할을 상실하게 되어 오믹 접촉 금속층은 오믹 접촉 저항이 증가하게 되며, 접합층은 접합력이 약화된다.
본 발명은 열처리시에도 안정하여 상기 두 층간의 혼화(混和)를 방지할 수 있는 도전성 막을 전술한 접합층과 p-오믹 접촉 금속층 사이에 개재(介在)시킴으로써, 가열 압착 공정 또는 n-오믹 접촉 금속 열처리시에도 접합층 성분의 확산을 근본적으로 억제할 수 있다. 따라서, 두 금속층은 원래 역할을 근본적으로 수행하게 되어 안정하고 균일한 물성의 발광다이오드 소자를 확보할 수 있게 된다. 또한, 레이저 리프트-오프 방식에서 수행되는 n-오믹 접촉 금속 열처리를 가능하게 함으로써, 발광다이오드 소자의 특성을 향상시킬 수 있다.
본 발명에 따라 오믹 접촉 금속층과 접합층 사이에 상기 도전성 막이 개재(介在)되면, 500℃ 이상, 바람직하게는 n-오믹 접촉 금속의 열처리 범위인 600 내지 800℃ 범위에서 고온 열처리를 하더라도 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지할 수 있다.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 하나인 발광다이오드부는 당 업계에 알려진 통상적인 Ⅲ-V족 화합물을 사용하여 p형층(7), 활성층(발광층), n형층(5)을 형성할 수 있으며, 이들의 비제한적인 예로는 GaAs, GaP, GaN, InP, InAs, InSb, GaAIN, InGaN, InAlGaN 또는 이들의 혼합물 등이 있다. 또한, 상기 p형층(7) 및 n형층(5)은 각각 p형 및 n형 도펀트가 도핑되어 있지 않아도 무방하나, 가능하면 도핑되어 있는 것이 바람직하다. 또한, 활성층(일명 발광층)은 단일 양자 우물 구조 또는 다중 양자 우물구조(multiple quantum well: MQW)일 수 있다. 전술한 p형층, 활성층, n형층 이외에 다른 버퍼층을 포함할 수도 있다. 상기 Ⅲ-V족 화합물의 성분을 조절함으로써 장파장에서부터 단파장까지의 발광다이오드를 자유롭게 제작할 수 있으며, 이를 통해 460nm를 갖는 청색 질화물계 발광다이오 드에 국한되지 않고 모든 발광다이오드에 적용할 수 있다.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 다른 하나는 도전성 막과 인접하는 발광다이오드부의 오믹 접촉 금속층으로서, 상기 오믹 접촉 금속층은 발광다이오드 소자의 제조방식, 예컨대 저·중 출력용, 고출력용, 레이저 리프트-오프 방식 등에 따라 n-오믹 접촉 금속층 또는 p-오믹 접촉 금속층일 수 있다. 오믹 접촉 금속으로는 당 업계에 알려진 통상적인 금속, 예컨대 Ni, Au, Pt 등을 사용할 수 있으며, 빛의 반사를 위하여 추가적으로 Ag, Al, Cr 등의 금속층이 이용될 수 있다. 상기 오믹 접촉 금속의 형태와 두께는 특별한 제한이 없다.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 또 다른 하나인 도전성 막은 도전성을 갖는 물질에 의해 구성될 수 있다. 상기 도전성 막 재료의 비제한적인 예로는 당 업계에 알려진 통상적인 전이금속 또는 세라믹 등이 있으며, 상기 전이금속의 구체적인 예로는 Ni, Ti, Ru, Ta, W, Zr, Mo 또는 이들의 혼합 형태(합금) 등이 있다.
확산(diffusion)을 방지하기 위한 첫째 조건으로는 확산 방지막이 열역학적으로 안정해야 한다. 즉, 이상적으로는 화학적 반응이 일어나지 않아야 하며, 반응이 일어나더라도 반응 속도가 느려야 한다. 둘째로 확산 방지막 내에 결함(defect)이 적어야 하며, 가능한 단위 면적당 1개 이하의 결함(< 1/cm2)을 갖는 것이 바람직하다. 내부에 결함이 존재하면 그 결함이 확산 통로가 되어 확산을 도와주기 때문에 가능하면 결함이 적어야 유리하다. 특히 막의 수직 방향으로의 선 결함이 존재 할 경우 확산이 더욱 잘 일어나기 때문에, 선 결함이 존재할 경우 수직 방향의 선 결함 사이에 확산 방해 물질을 삽입하여 확산을 방지하는 것이 바람직하다. 셋째로 원자들의 이동을 억제하기 위해서 막의 밀도(density)가 높으면 유리하다. 이는 확산 방지막의 충진도가 높을수록 다른 원자들의 확산을 더디게 하기 때문이다. 따라서, 본 발명의 확산 방지막은 확산의 유발 인자인 접합층 성분의 Au 보다 밀도가 높은 것이 바람직하다.
그 밖에도, 상기 도전성 막은 접합층 성분인 금(Au)과 재결정 온도(recrystallization temp.) 범위가 상이한 물질로 구성되는 것이 바람직하다. 일례로, 금(Au)은 용융점이 1070℃이나 이의 재결정온도는 용융점의 절반인 500℃ 정도에서 재결정이 발생하여 금 원자의 재배치가 발생하게 된다. 이에 따라, 발광다이오드부를 500℃ 이상으로 승온하면 접합층 성분인 금(Au)은 재결정되어 이와 인접하는 p-오믹 접촉 금속층으로 용이하게 확산된다. 따라서, 도전성 막은 금의 재결정 온도와 상이한, 바람직하게는 금보다 높은 재결정 온도를 갖는 물질로 구성하는 것이 바람직하다.
또한, 상기 도전성 막은 연성을 갖는 물질로 구성되는 것이 바람직하다. 도전성 막의 성분으로 연성을 갖는 금속을 사용하게 되면, 발광다이오드부가 기판, 예컨대 서브마운트 상에 평평하지 않고 기울기를 가진 상태로 배치된다 하더라도, 가열 압착을 통해 기판과 평행을 이루도록 재배치될 수 있다. 이와 같이 단위칩 상태의 발광다이오드부가 기울어지지 않고 기판과 평행을 이루게 되면, 레이저 조사시 레이저 빔과 칩 표면이 수직을 이루게 되므로 레이저 빔이 균일하게 단위칩에 조사될 수 있으며, 이로 인해 종래 다른 공정에 비해 불량률이 높은 사파이어 기판의 제거 공정에서 안정성 및 균일도를 확보할 수 있다. 뿐만 아니라, 발광다이오드부와 사파이어 기판과의 계면에서의 균일한 레이저 흡수를 통해 사파이어 기판이 제거되므로, 거칠기가 작은 균일하고 평평한 표면을 얻게 된다. 이와 같은 균일한 표면은 추후 n-오믹 접촉 금속 증착 및 이후 과정에서 제품의 균일도를 확보하는 데 있어서 중요한 요인이 된다. 또한, 레이저 조사 이후 사파이어 기판이 제거되면서 반대편에 남아있는 발광다이오드부에 충격이 전달되는데, 이때 상기 도전성 막이 연성을 갖게 되면 발광다이오드부에 전달되는 충격을 용이하게 흡수하게 되므로, 발광다이오드부가 서브마운트로부터 분리되지 않게 된다.
상기 도전성 막의 두께는 특별한 제한이 없으나, 충격 흡수를 위해 가능하면 50Å 이상인 것이 바람직하다.
본 발명의 발광다이오드 소자를 구성하는 구성 요소 중 또 다른 하나인 접합층(17)의 재료는 전술한 바와 같이 높은 용융점으로 인해 600 내지 800℃의 열처리도 가능할 뿐만 아니라, 열전도도과 내산화성이 높은 금(Au) 또는 금 함유 합금인 것이 바람직하다.
본 발명의 발광다이오드부를 탑재하는 기판으로는 당 업계에 알려진 통상적인 서브마운트(10)가 사용 가능하며, 이 기판의 재료는 CuW, Si, AlN 세라믹, Al2O3 세라믹 등으로 구성될 수 있다. 기판의 크기는 발광다이오드부 보다 크거나 발광다이오드부가 사파이어 기판상에 성장된 경우 사파이어 기판보다 크거나 같은 것이 적용 가능하다.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 상세히 설명한다. 이 발명의 목적, 작용, 효과를 포함하여 기타 다른 목적들, 특징적인 점들 및 동작상의 잇점들이 바람직한 실시예의 설명에 의해 보다 명확해질 것이다.
도 3은 본 발명의 일 실시예에 따른 발광다이오드 소자(LED)의 단면 구조를 도시한 것이다. 기판인 서브마운트(10)의 한 평면 위에 형성된 절연막(20) 상에 도전성 패드부, 예컨대 p형 도전성 패드부(16)이 위치하며, 상기 p형 도전성 패드부(16) 상에 접합층(17), 도전성 막(14) 및 발광다이오드부의 p-오믹 접촉 금속층(12)이 서로 접합된 상태로 존재한다. 상기 p-오믹 접촉 금속층(12)상에는 순차적인 스택 구조로서 발광다이오드부의 p형층(7), 활성층(발광층)(6), n형층(5)이 형성된다. 이때, n형층과 인접한 면에는 n-오믹 접촉 금속층(13)이 접합된다. 상기 p형 도전성 패드부(16)와 n-오믹 접촉 금속(13)은 와이어(9)를 통해 외부 전원인 리드프레임(4)과 전기적으로 연결된다.
전술한 바와 같이 구성되는 발광다이오드 소자는 하기와 같은 원리에 의해 작동될 수 있다. 즉, 외부 전원과 연결된 와이어(9)를 통해 특정 전압이 인가되면, 음극은 n-오믹 접촉 금속(13), n형층(5)을 통해 연결되며, 양극은 p형 도전성 패드부(16), 접합층(17), 도전성 막(14), p-오믹 접촉 금속(12), p형층(7)을 통해 연결되어 전류가 주입된다. 이로 인해 활성층에서는 전자와 정공이 서로 재결합하면서 활성층의 밴드갭 또는 에너지 레벨 차이에 해당하는 만큼의 에너지를 갖는 빛을 발광하게 된다.
본 발명의 발광다이오드 소자는 하기와 같이 제조될 수 있다.
1) 오믹 접촉 금속 형성 단계(도 4a 참조)
n형층, 활성층, p형층이 적층된 발광다이오드부의 일 표면에 진공 증착으로 오믹 접촉 금속을 형성시킨 후 열처리를 수행하여 오믹 접촉을 완성한다.
2) 도전성 확산 방지막 형성 단계(도 4a 참조)
상기 오믹 접촉 금속층 위에 결함(defect)이 적으며, 접합제 보다 밀도가 높은 도전성 물질, 예컨대 Ni, Ti, Ru, Ta, W 등의 전이금속 또는 세라믹으로 구성된 확산 방지막을 형성한다. 이때, 금속인 경우 당 업계에 알려진 증착법에 따라 형성할 수 있으며, 세라믹인 경우 코팅법에 따라 형성시킬 수 있다.
3) 접합층 형성 단계 (도 4a 참조)
상기 형성된 도전성 확산방지막 위에 접합제를 사용하여 접합층을 형성한다. 이때 용이하게 접합하기 위해, 발광다이오드부와 기판, 바람직하게는 기판상에 위치한 도전성 패드부는 접합층 성분과 동일한 재질인 금 또는 금 함유 합금으로 구성되는 것이 바람직하다. 또한, 상기 접합층은 당 업계에 알려진 통상적인 방법, 예컨대 증착법 등에 따라 이루어질 수 있다.
4) 접합 단계 (도 4b 참조)
발광다이오드부의 접합층 면(面)과 기판과의 접합은 고온 압착에 의하여 진행할 수 있다. 바람직한 온도와 압력의 비제한적인 범위는 각각 250 내지 500℃ 및 1 내지 100 Mpa 범위이다.
도 5는 본 발명에 따라 발광다이오드부와 기판, 예컨대 서브마운트의 접합 방법을 나타내는 단면 구조도이다.
발광다이오드부와 기판을 접합시키는 방법의 일례로서, 기판인 서브마운트(10)를 가열기(30) 위에 배치하고 발광다이오드부의 접합층(17)과 서브마운트의 도전성 패드부, 예컨대 p-도전성 패드부(16)를 마주보도록 위치시킨 후 발광다이오드부의 다른 일면 또는 발광다이오드부가 사파이어 기판상에 적층된 경우는 사파이어 기판면 위에 가압기(40)를 배치한다. 가열기(30)와 가압기(40)의 온도와 압력은 전술한 범위내로 조절 가능하나, 바람직하게는 각각 300℃와 10 Mpa 정도로 하여 가열 압착한다. 본딩 압력을 서브마운트와 발광다이오드부에 균일하게 전달하기 위해서는 발광다이오드부와 가압기(40) 사이에 당 업계에 알려진 테프론 필름을 사용할 수도 있으며, 테프론 필름의 두께는 특별한 제한이 없으나, 70 내지 150㎛ 정도가 바람직하다.
이후, 기판 상에 접합된 발광다이오드부는 당 업계에 알려진 통상적인 방법에 따라 발광다이오드 소자를 제조할 수 있다.
본 발명의 다이오드 소자는 접합층과 오믹 접촉 금속층 간에 도전성 막을 구비하기만 하면 제조방식, 출력방식, 발광 범위에 상관없이 적용 가능하나, 열처리, 예컨대 n-오믹 접촉 금속 열처리가 필요한 레이저 리프트-오프(laser lift-off: LLO) 방식의 발광다이오드 소자가 바람직하다.
본 발명에 따라 접합층과 오믹 접촉 금속층 간에 도전성 막을 구비하는 발광다이오드 소자는, 상기 오믹 접촉 금속층과 접합층 사이에 결함(defect)이 적으며, 접합제 보다 밀도가 높은 도전성 물질을 사용하여 확산 방지막을 형성하는 것 을 제외하고는, 당 업계에서 알려진 방법에 따라 제조될 수 있다. 이의 일 실시예로, 레이저 리프트 오프 방식을 사용한 경우에 대해 자세히 설명하고자 한다(도 4 참조). 상기 레이저 리프트 오프 방식의 발광다이오드 소자의 제조방법은 하기 단계를 포함할 수 있다.
(1) 사파이어 기판 상 발광다이오드부 성장 단계
금속유기화학기상증착법(metal organic chemical vapor deposition: MOCVD), 액상에피텍셀법(LPE), 분자빔에피텍셜법(MBE) 등의 방법을 사용하여 사파이어 기판 상에 n형층, 발광층(활성층), p형층을 차례로 성장시켜 발광다이오드부를 형성한다.
(2) p-형 오믹 접촉 형성 단계
사파이어 기판에 발광 다이오드 구조(예, 질화갈륨계)가 성장된 웨이퍼를 초기 세정한 후 웨이퍼의 상부 p-형 표면(예, p-형 GaN)에 진공 증착으로 p-형 오믹 접촉 금속을 형성시킨 후 열처리를 수행하여 p-형 오믹 접촉을 완성한다.
(3) 본 발명에 따른 도전성 확산 방지막 형성 단계
앞서 설명한 방법에 따라, 오믹 접촉 금속층 위에 도전성 막을 형성한다.
(4) 접합층 형성 단계
상기 도전성 막 상에, 높은 용융점을 갖는 금 또는 금 함유 합금을 접합제로 사용하여 접합층을 형성한다.
(5) 사파이어 기판면의 폴리싱 단계
일반적으로 발광 다이오드의 결정 구조는 430 마이크론 정도의 두께를 지니 는 사파이어 기판에 성장된다. 레이저 빛이 사파이어 기판을 용이하게 투과할 수 있게 하는 경면(鏡面)을 형성하기 위해, 필요한 경우 랩핑(lapping) /폴리싱(polishing) 공정을 통하여 사파이어 기판의 두께를 약 80-100 마이크론 정도로 얇게 만든다.
(6) 제 2 기판(서브마운트)과의 접합 단계
필요한 경우, 예컨대 고출력 발광 다이오드의 경우, 열방출 효율을 향상시키기 위해 서브마운트 기판을 사용할 수 있다. 즉, 폴리싱 처리된 사파이어 기판을 서브마운트 기판에 폴리싱 처리된 사파이어 기판이 위로 올라오도록 뒤집고, 접합층 면(面)을 서브마운트 기판, 바람직하게는 서브마운트 기판상에 위치한 도전성 패드부에 접합시킨다.
(7) 단위칩 형성 단계
필요한 경우, 서브마운트 기판과 발광 다이오드 결정 구조를 단위 발광 다이오드 칩으로 자를 수 있다(dicing).
(8) 리드 프레임 접합 단계
상기 단위칩을 리드 프레임에 붙인다. 이때, 서브마운트 기판 접합 단계 및/또는 단위칩 형성 단계를 생략하고, 발광 다이오드의 접합층 면을 리트 프레임에 접합시킬 수도 있다.
(9) 레이저 조사 단계
사파이어 기판을 제거하기 위하여 엑시머 등의 레이저를 조사한다. 이때, 레이저광의 파장은 365nm 이하인 것이 바람직하다. 예컨대, 사파이어 기판을 투과한 레이저 빛이 질화갈륨에 흡수되어 사파이어와 질화갈륨의 계면 영역의 질화갈륨이 분해되어 금속 갈륨과 질소 가스가 생성됨으로써 사파이어 기판은 발광 다이오드 결정 구조와 분리된다.
(10) n-형 오믹 접촉 금속 형성 단계
필요할 경우 사파이어 기판이 제거되면서 드러난 n-형 표면(예, n-형 GaN)에 n-형 오믹접촉 금속을 증착시킨다. n-오믹 접촉 금속의 증착 이후 n-오믹 접촉 금속과 n형층의 저항을 줄이기 위해, 600 내지 800℃ 범위로 열처리한다.
(11) 와이어 본딩 단계
n-형 표면 및/또는 p-형 표면, 바람직하게는 n-형 표면과 기판상의 도전성 패드부에 금(gold) 와이어 본딩을 수행한다.
(12) 몰딩재 처리 단계
에폭시와 같은 몰딩재 또는 형광체가 혼합된 몰딩재를 씌워서 발광 다이오드 제작을 완료한다. 이때, 단위칩으로 분리하는 단계는 제작 공정의 용이성 및 공정의 단순화를 도모하기 위해 적절히 순서를 변경하여 실시할 수 있다.
상기 제시된 발광다이오드 소자를 제조하는 방법의 실시예들은 바람직한 제조예를 든 것에 불과하며, 이에 의해 본 발명이 제한되는 것은 아니다.
본 발명의 발광다이오드 소자는 당 업계에 알려진 통상적인 발광 다이오드 소자, 예컨대 청색 질화물계 발광다이오드 소자 뿐만 아니라 다른 모든 파장의 발광다이오드 소자를 포함한다.
또한, 본 발명은 상기와 같은 구조 또는 상기와 같은 방법에 따라 제조되는 발광다이오드 소자를 구비하는 발광 장치를 제공한다. 상기 발광 장치는 발광다이오드 소자를 구비하는 모든 발광 장치를 포함하며, 일례로 조명 장치, 표시부, 살균 램프, 디스플레이부 등이 있다.
본 발명은 발광다이오드부의 오믹 접촉 금속층과 접합층 사이에 도전성 확산 방지막을 삽입함으로써 n-오믹 접촉 열처리를 통해 발광다이오드 소자의 특성을 향상시킬 수 있으며, 레이저 리프트-오프 공정의 안정성 및 제품 균일도를 높일 수 있다.

Claims (17)

  1. (a) 기판;
    (b) 접합층;
    (c) 오믹 접촉 금속층; 및
    (d) 발광다이오드부
    가 순차적으로 적층된 발광다이오드 소자에 있어서, 상기 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지하는 도전성 막(conductive layer)이 오믹 접촉 금속층과 접합층 사이에 형성되어 있는 것을 특징으로 하는 발광다이오드 소자.
  2. 제 1항에 있어서, 상기 도전성 막은 고온 열처리에 의해 발생하는 접합층 성분의 오믹 접촉 금속층으로의 확산을 방지하는 것인 발광다이오드 소자.
  3. 제 2항에 있어서, 상기 고온 열처리 온도는 600 내지 800℃ 범위인 발광다이오드 소자.
  4. 제 1항에 있어서, 상기 도전성 막은 단위 면적당 1개 이하의 결함(defect)을 갖는 것을 특징으로 하는 발광다이오드 소자.
  5. 제 1항에 있어서, 상기 도전성 막은 접합제 보다 밀도가 높은 도전성 물질로 구성된 것을 특징으로 하는 발광다이오드 소자.
  6. 제 1 항에 있어서, 상기 도전성 막은 접합층 성분과 재결정 온도(recrystallization temp.)가 상이한 물질로 구성된 것을 특징으로 하는 발광다이오드 소자.
  7. 제 1항에 있어서, 상기 도전성 막은 연성을 갖는 물질로 구성된 것을 특징으로 하는 발광다이오드 소자.
  8. 제 1항에 있어서, 상기 도전성 막은 Ni, Ti, Ru, Ta, W, Zr 및 Mo으로 구성된 군으로부터 선택된 1종 이상의 금속 또는 세라믹으로 구성된 것을 특징으로 하는 발광다이오드 소자.
  9. 제 1항에 있어서, 상기 도전성 막의 두께는 50Å 이상인 발광다이오드 소자.
  10. 제 1 항에 있어서, 상기 접합층은 금(Au) 또는 금 함유 합금으로 구성된 발광다이오드 소자.
  11. 제 1항에 있어서, 상기 발광다이오드부는 레이저 리프트-오프(laser lift-off: LLO) 방식에 의해 제조된 것인 발광다이오드 소자.
  12. 제 1항 내지 제 11항 중 어느 한 항의 발광다이오드 소자를 구비하는 발광 장치.
  13. (a) 발광다이오드부의 일면에 오믹 접촉 금속을 증착시키는 단계; 및
    (b) 상기 오믹 접촉 금속층 위에 접합제 보다 밀도가 높은 도전성 물질을 사용하여 확산 방지막을 형성하는 단계;
    (c) 상기 도전성 확산 방지막 상에 접합제를 사용하여 접합층을 형성하는 단계; 및
    (d) 발광다이오드부의 접합층 면(面)을 기판상에 접합하는 단계
    를 포함하는 발광다이오드 소자의 제조방법.
  14. 제 13항에 있어서, 상기 도전성 확산 방지막은 Ni, Ti, Ru, Ta, W, Zr 및 Mo으로 구성된 군으로부터 선택된 1종 이상의 금속 또는 세라믹으로 구성된 것을 특징으로 하는 제조방법.
  15. 제 13항에 있어서, 상기 단계 (d)에서 발광다이오드부의 접합층 면(面)은 기판상에 배치된 도전성 패드부 상에 접합하는 것이 특징인 제조방법.
  16. 제 13항에 있어서, 상기 접합은 250 내지 500℃의 온도 및 1 내지 100 Mpa의 압력 범위에서 고온 압착하는 것인 제조방법.
  17. 제 13항에 있어서, 상기 제조방법은
    (a) 제 1 기판상에 성장된 발광다이오드부의 p형층 위에 p-오믹 접촉 금속을 증착시키는 단계;
    (b) 상기 증착된 p-오믹 접촉 금속층 상에 접합제 보다 밀도가 높은 도전성 물질로 구성된 확산 방지막을 형성하는 단계;
    (c) 상기 도전성 확산 방지막 상에 접합제를 사용하여 접합층을 형성하는 단계;
    (d) 발광다이오드부의 접합층 면(面)을 제 2 기판상에 접합하는 단계;
    (e) 레이저를 조사하여 제 1 기판을 제거하는 단계; 및
    (f) 상기 제 1 기판이 제거되면서 노출된 발광다이오드부의 n형층 위에 n-오믹 접촉 금속을 증착시킨 후 열처리하는 단계;
    를 포함하는 발광다이오드 소자의 제조방법.
KR1020050060989A 2005-07-07 2005-07-07 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법 KR20070006027A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020050060989A KR20070006027A (ko) 2005-07-07 2005-07-07 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법
TW095124624A TW200707811A (en) 2005-07-07 2006-07-06 Light emitting diode device comprising a diffusion barrier layer and method for preparation thereof
PCT/KR2006/002653 WO2007007980A1 (en) 2005-07-07 2006-07-07 Light emitting diode device comprising a diffusion barrier layer and method for preparation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050060989A KR20070006027A (ko) 2005-07-07 2005-07-07 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법

Publications (1)

Publication Number Publication Date
KR20070006027A true KR20070006027A (ko) 2007-01-11

Family

ID=37637319

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050060989A KR20070006027A (ko) 2005-07-07 2005-07-07 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법

Country Status (3)

Country Link
KR (1) KR20070006027A (ko)
TW (1) TW200707811A (ko)
WO (1) WO2007007980A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022257061A1 (zh) * 2021-06-10 2022-12-15 天津三安光电有限公司 发光二极管及制作方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3462720B2 (ja) * 1997-07-16 2003-11-05 三洋電機株式会社 ｎ型窒化物半導体の電極及び前記電極を有する半導体素子並びにその製造方法
US6639354B1 (en) * 1999-07-23 2003-10-28 Sony Corporation Light emitting device, production method thereof, and light emitting apparatus and display unit using the same
TWI275220B (en) * 2001-11-05 2007-03-01 Nichia Corp Nitride semiconductor device
CA2466141C (en) * 2002-01-28 2012-12-04 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
KR100624416B1 (ko) * 2003-12-23 2006-09-18 삼성전자주식회사 플립칩형 질화물계 발광소자 및 그 제조방법
KR100663904B1 (ko) * 2003-12-30 2007-01-02 서울옵토디바이스주식회사 질화물계 반도체의 피형 전극

Also Published As

Publication number Publication date
WO2007007980A1 (en) 2007-01-18
TW200707811A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
US7535031B2 (en) Semiconductor light emitting device with lateral current injection in the light emitting region
KR101438818B1 (ko) 발광다이오드 소자
KR100483049B1 (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
US7112456B2 (en) Vertical GaN light emitting diode and method for manufacturing the same
JP2013102240A (ja) 二重ヘテロ構造の発光領域を有するｉｉｉ族窒化物発光デバイス
TWI415287B (zh) 發光裝置結構
US7696523B2 (en) Light emitting device having vertical structure and method for manufacturing the same
CN102318094A (zh) 发光二极管、发光二极管灯和发光二极管的制造方法
KR100774196B1 (ko) 수직형 발광 소자 제조방법
US8597969B2 (en) Manufacturing method for optical semiconductor device having metal body including at least one metal layer having triple structure with coarse portion sandwiched by tight portions of a same material as coarse portion
JP2007180142A (ja) 窒化物系半導体素子及びその製造方法
JP2007221051A (ja) 窒化物系半導体素子の製造方法
US20110121358A1 (en) P-type layer for a iii-nitride light emitting device
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR100743471B1 (ko) 3족 질화물 반도체 발광소자의 제조 방법
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
KR20090109598A (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP4508534B2 (ja) 窒化物半導体のための電極構造及びその作製方法
KR20070006027A (ko) 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법
KR100710394B1 (ko) 수직형 발광 소자의 제조방법
KR101499953B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR20090103343A (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
JP2005229021A (ja) 半導体発光装置及びその製造方法
KR20070006239A (ko) 발광다이오드 소자의 제조방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E601 Decision to refuse application