JP2005229021A - 半導体発光装置及びその製造方法 - Google Patents

半導体発光装置及びその製造方法 Download PDF

Info

Publication number
JP2005229021A
JP2005229021A JP2004037937A JP2004037937A JP2005229021A JP 2005229021 A JP2005229021 A JP 2005229021A JP 2004037937 A JP2004037937 A JP 2004037937A JP 2004037937 A JP2004037937 A JP 2004037937A JP 2005229021 A JP2005229021 A JP 2005229021A
Authority
JP
Japan
Prior art keywords
solder
light emitting
semiconductor light
semiconductor laser
submant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004037937A
Other languages
English (en)
Inventor
Shinya Ishida
真也 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004037937A priority Critical patent/JP2005229021A/ja
Publication of JP2005229021A publication Critical patent/JP2005229021A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Die Bonding (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)

Abstract

【課題】 本発明は、マウントを実施する際に半導体発光素子に印加される熱量を低減し、半導体発光素子の劣化を抑制し、長寿命の半導体発光装置およびその製造方法を提供することを目的とする。
【解決手段】 本発明は、基板と当該基板上に複数の窒化物半導体層が積層されてなる窒化物半導体積層部を備えた半導体発光素子と、サブマントと、支持基体を備える半導体発光装置において、半導体発光素子をサブマントに固定する第1ハンダと、サブマントを支持基体に固定する第2ハンダとを備え、第1ハンダの融点の値が、第2ハンダの融点の値より低い、もしくは同じであることをと特徴とする。このことにより、マウントする際に半導体発光素子に印加される熱量を抑えることができる。又、サブマウントに半導体発光素子をマウントする工程と、サブマウントを支持基体にマウントする工程を同時に行うことにすることで、熱履歴回数を減らすことができる。結果、クラックの発生や半導体発光素子の特性劣化を抑制し、長寿命の半導体発光装置を歩留まり良く作製することができる。
【選択図】 図1

Description

本発明は、半導体発光装置及びその製造方法にかかわり、特に、半導体発光素子のマウント方法に関わる。尚、本明細書では、半導体レーザ素子やLED素子などの半導体発光素子を搭載したものを半導体発光装置とする。
GaN,InN,AlNおよびそれらの混晶半導体に代表される窒化物半導体材料により、紫外領域から可視領域で発振する半導体レーザ素子を備えた半導体レーザ装置の作製、試作が推進されている。この半導体レーザ装置の製造を行う際、半導体レーザ素子とマウント部材(ステム、又はサブマウント)に結合させる実装工程(マウント工程)において、様々な問題が生じている。
上述した問題の一つとして、基板上に形成された半導体層の材質や、ステムと呼ばれる保持体に載置、固定(マウント)する前での電気的特性が近似する半導体レーザ素子を準備した後、これらの半導体レーザ素子をそれぞれサブマウントやステムなどにマウントして半導体レーザ装置を作製すると、半導体レーザ装置の寿命が極めて短いものが多数できてしまうことが挙げられる。この問題に対して、本出願人は、従来技術として、半導体発光素子チップの主表面が曲面を備えるように載置することで信頼性の向上を図った半導体発光装置を提案している(特許文献1参照)。
通常、半導体レーザ素子は、保持体の一部を構成する支持基体に、ハンダなどの固着材料を介してマウントされ、半導体レーザ装置として用いられる。半導体レーザ装置は、その動作時に、半導体レーザ素子で発生する熱を効率良く支持基体に放散させ、発光部の温度上昇にともなう特性劣化を抑制する必要がある。そのためには、半導体レーザ素子が、支持基体に熱伝導性の良好な状態でマウントされる必要がある。このため、半導体レーザ素子と支持基体間にサブマントを挿入し、マウントが実施される。
従来は、先にサブマントに半導体レーザ素子をマウントし、その後、当該サブマントを支持基体にマウントする。作製手順としては、例えば、サブマント上にシート状のAu−30Sn(融点290℃)ハンダを載せ、次に、サブマントをAu−30Snハンダの融点よりも若干高い温度まで加熱し、Au−30Snハンダが溶けたところで、半導体レーザ素子がn電極がサブマウントに対向するように載置し、更に、荷重を適宜加えながら半導体レーザ素子とサブマウントとをAu−30Snハンダによく馴染ませる。その後、支持基体上にシート状のSnAgCu(融点220℃)ハンダを載せ、支持基体をSnAgCuハンダの融点よりも若干高い温度まで加熱し、SnAgCuハンダが溶けたところでサブマントを載置し、サブマントと支持基体とをSnAgCuハンダによく馴染ませ、SnAgCuハンダを固化させる。このような作製方法が、従来の半導体レーザ装置に対して使用されていた。
特開2003−31895号公報
上述のように、従来技術を用いたマウント方法では、半導体レーザ素子とサブマントの間を介するハンダに、サブマントと支持基体間を介するハンダよりも高融点のものを用いる。このため、サブマウントに半導体レーザ素子をマウントする際、半導体レーザ素子に、より高温の熱が印加される。また、従来技術を用いたマウント方法では、半導体レーザ素子をサブマントにマウントする工程とサブマントをステムにマウントする工程の計2回のマウント工程を経て半導体レーザ装置が作製される。即ち、半導体発光素子が計2回の熱の印加を受けるため、マウントする際に受ける熱履歴によるクラックの発生や、マウント後に閾値などの光学特性が悪化したり、更に、素子がショートするなど、半導体レーザ素子の劣化が顕著で重大な問題となっていた。
このような問題を鑑みて、本発明は、マウントを実施する際に半導体発光素子に印加される熱量を低減し、半導体発光素子の劣化を抑制し、長寿命の半導体発光装置およびその製造方法を提供することを目的とする。
上記目的を達成するために、本発明の半導体発光装置は、基板と当該基板上に複数の窒化物半導体層が積層されてなる窒化物半導体積層部を備えた半導体発光素子と、該半導体発光素子が搭載されるサブマントと、該サブマウントが搭載される支持基体とを備える半導体発光装置において、前記半導体発光素子を前記サブマントに固定する第1ハンダと、前記サブマントを前記支持基体に固定する第2ハンダとを備え、前記第1ハンダの融点の値が、前記第2ハンダの融点の値より低い、もしくは同じであることを特徴とする。
このような半導体発光装置では、前記第1ハンダの融点を低くすることができるため、マウント工程の際に前記半導体発光素子に印加される熱量を抑えることができる。
本発明の半導体発光装置は、前記半導体発光素子が形成された前記基板が、窒化物系化合物半導体であることを特徴とする。
また、このような半導体発光装置において、前記第1ハンダの融点の値が、240℃以下とすることが好ましい。
また、このような半導体発光装置では、前記第1ハンダに融点220℃のSnAgCuハンダを、前記第2ハンダに融点290℃のAu−30Snハンダを用いても構わない。又、前記第1ハンダに融点160℃のInハンダを、前記第2ハンダに融点290℃のAu−30Snハンダを用いても構わない。又、前記第1ハンダに融点220℃のSnAgCuハンダを、前記第2ハンダに融点220℃のSnAgCuハンダを用いても構わない。
本発明の半導体発光装置の製造方法は、上述のいずれかに記載の半導体発光装置の製造方法であって、前記サブマントを前記支持基体にマウントした後に、前記サブマントに前記半導体発光素子をマウントすることを特徴とする。
このような半導体発光装置の製造方法では、前記第1ハンダの融点を低くすることができるため、マウント工程の際に前記半導体発光素子に印加される熱量を抑えることができる。
また、本発明の半導体発光装置の製造方法は、上述のいずれかに記載の半導体発光装置の製造方法であって、前記サブマントを前記支持基体にマウントする工程と、前記半導体発光素子を前記サブマントにマウントする工程を、同時に行うことを特徴とする。
このような半導体発光装置の製造方法では、マウント工程の際に、前記サブマウントに前記半導体発光素子をマウントする工程と、前記サブマウントを前記支持基体にマウントする工程を同時に行うことにすることで、前記半導体発光素子に印加される熱履歴回数を減らすことができる。
本発明によると、半導体発光素子とサブマントの間を介するハンダの融点が、サブマントと支持基体間を介するハンダの融点より低い、もしくは同じ値にすることにより、マウントする際に半導体発光素子に印加される熱量を抑えることができる。又、サブマウントに半導体発光素子をマウントする工程と、サブマウントを支持基体にマウントする工程を同時に行うことにすることで、熱履歴回数を減らすことができる。結果、クラックの発生や半導体発光素子の特性劣化を抑制し、長寿命の半導体発光装置を歩留まり良く作製することができる。
<第1の実施形態>
本発明の第1の実施形態を、図面を参照し説明する。図1は本実施形態における半導体レーザ装置の概略断面図であり、図2は本実施形態における半導体レーザ素子の概略断面図である。
図1に示すように、半導体レーザ装置は、GaN基板101と窒化物半導体材料から成る積層体102とp電極103とn電極104とを備えた半導体レーザ素子105と、金属多層膜115aと、金属多層膜115bと、SiCサブマント110と、ピン111と、ピン116と、SnAgCuハンダ112(例えばSn―3Ag―0.5Cuハンダ等)と、Au−30Snハンダ113と、ワイヤ114aと、ワイヤ114bと、支持基体120と、から構成されている。
半導体レーザ素子105は、p電極103側を上にして、SiCサブマント110上にSnAgCuハンダ112を、支持基体120上にAu−30Snハンダ113を備えることにより、支持基体120上に載置、固定されている。サブマント110の表面および裏面には、金属多層膜115aと金属多層膜115bが形成されている。
p電極103はワイヤ114aを介してピン111と電気的に接続し、n電極104はワイヤ114b及び金属多層膜115a及びSnAgCuハンダ112を介してピン116と電気的に接続されている。また、ピン111およびピン116は、支持基体120と電気的に絶縁された外部接続端子に接続されている。これにより、本実施形態の半導体レーザ装置に外部から電流が供給される。
窒化物半導体材料から成る積層体102は、例えば、図2に示すように、GaN基板101の表面に、n型GaNコンタクト層202と、n型AlGaNクラッド層203と、n型GaNガイド層204と、GaInN多重量子井戸活性層205と、p型AlGaN蒸発防止層206と、p型GaNガイド層207と、p型AlGaNクラッド層208と、p型GaNコンタクト層209とが、順に積層され構成される。
p型AlGaNクラッド層208およびp型GaNコンタクト層209には、共振器方向に延伸したストライプ状のリッジが設けられている。即ち、図2に示した半導体レーザ素子は、リッジストライプ型構造を備える。更に、p電極103とp型AlGaNクラッド層208およびp型GaNコンタクト層209との間には、リッジ部分を除いて絶縁膜210が設けられている。
尚、積層体102に用いられる材料は上述の材料に限定されるものではなく、他の窒化物系化合物半導体、例えば、p型クラッド層にp型AlGaInNを、多重量子井戸活性層にGaInNAsもしくはGaInNP等を用いても構わない。また、クラッド層に多重量子井戸構造を用いても構わない。更に、n型GaNコンタクト層202とn型AlGaNクラッド層203の間に、InGaN等をクラック防止層として挿入しても構わない。また、GaN基板101とn型GaNコンタクト層202との間にバッファ層を挿入しても構わない。
以下に、本実施形態の半導体レーザ装置の製造方法について、図1及び図2を参照して説明する。
まず、半導体レーザ素子の製造に一般的に用いられている周知の技術を適宜適用して、GaN基板101上に、図2で示したような窒化物半導体から成る積層体102を形成する。尚、本実施形態のp電極103の材料は、p型GaNコンタクト層209に近い側からPd(15nm)/Mo(15nm)/Au(200nm)とする。
次に、n型GaN基板101上に積層体102の各層を積層する際の当該n型GaN基板101の厚みは350μmであるが、n型電極104の形成前に、GaN基板101の裏面側から、研磨もしくはエッチングを行うことにより基板の一部を除去し、ウエーハの厚みを通常40〜150μm程度までに薄くする。その後、n電極104としてGaN基板101に近い側から、Ti(30nm)/Al(150nm)を形成し、さらに金属層(図示せず)として、Mo(8nm)/Pt(15nm)/Au(250nm)を形成する。
このようにしてp電極103及びn電極104が形成され、窒化物半導体から成る積層体102の各層が積層されたウエーハをへき開することにより、半導体レーザ素子105の共振器端面を形成する。このとき、半導体レーザ素子105の共振器長が500μmとなるように、ウエーハのへき開が行われる。このようにウエーハのへき開することで得られたバーを更にへき開することにより、レーザチップである半導体レーザ素子105に分割する。尚、共振器端面の形成はエッチングによって形成してもよい。また、チップへの分割はダイシング、レーザアブレーション法等を用いても構わない。このようにして得られた半導体レーザ素子105をチップの状態でパルス駆動により特性評価を行ったところ、閾値電流値をリッジ部分の面積で割った閾値電流密度の値は3.5kA/cm2であった。
このようにして得られた半導体レーザ素子105を支持基体120上にマウントする。以下に、ダイボンディング法を用いて実施されたマウント工程について説明する。
図1に示されているように、支持基体120上にシート状で融点290℃のAu−30Snハンダ113を設ける。次に、支持基体120をAu−30Snハンダ113の融点よりも若干高い温度まで加熱し、Au−30Snハンダ113が溶けたところで、金属多層膜115aと金属多層膜115bが形成されたSiCサブマント110を、金属多層膜115b側を支持基体120側に向けて載置し、SiCサブマント110と支持基体120とをAu−30Snハンダ113によく馴染ませ、Au−30Snハンダ113を凝固させ、支持基体120上にSiCサブマント110を固定する。
次に、SiCサブマント110上に形成された金属多層膜115aの表面にシート状で融点220℃のSnAgCuハンダ112を設置する。そして、サブマントSiC110をSnAgCuハンダ112の融点よりも若干高い温度まで加熱し、SnAgCuハンダ112が溶けたところで、上述の方法で得られた半導体レーザ素子105を、n電極104側をSiCサブマウント110側に対向させて、SiCサブマント110上に載置する。更に、荷重を適宜加えながら半導体レーザ素子105とSiCサブマント110とをSnAgCuハンダ112によく馴染ませる。その後、支持基体120を冷却し、SnAgCuハンダ112を凝固させ、図1に示された半導体レーザ装置を得る。
<背景技術>において例に挙げた作製手順を用いた従来の半導体レーザ装置と、本実施形態のマウント方法で作製した半導体レーザ装置とを、それぞれ20個ずつ作製し、作製された半導体レーザ装置をパルス駆動で特性測定を行い、閾値を測定し、マウント歩留りを評価した。この結果は図3のようになる。
尚、本明細書において、マウント歩留りの評価で不良と判断されるものは、チップ状態での閾値から5mA以上閾値が上昇したもの及びショート素子であり、それ以外は良品とする。又、本実施形態において、マウント歩留まりとは、作製した20個の半導体レーザ装置の中で良品の占める割合である。本実施形態のマウント方法を用いた場合、マウント歩留りは100%でショート素子は0個である。従来方法で作製された半導体レーザ装置の歩留りは45%であり、ショート素子は4個である。本実施形態のマウント方法により、半導体レーザ装置のマウント歩留りが改善されていることが分かる。又、従来の方法でマウントを実施した半導体レーザ装置と本実施形態によるマウント方法で作製された半導体レーザ装置双方において、良品となる半導体レーザ装置は、光出力30mW固定、雰囲気温度60℃、DC駆動、の条件下で、寿命が10000時間以上となった。尚、このとき、上述した条件下で、半導体レーザ装置の駆動電流値が初期の駆動電流値の1.5倍となった時点での積算時間を、半導体レーザ装置の寿命とする。
尚、本実施形態ではハンダ材料として、Au−30SnとSnAgCuを用いているが、これに限定されるものではなく、半導体レーザ素子105とSiCサブマント110との間を介するハンダの融点が、SiCサブマント110と支持基体120との間を介するハンダの融点と同じ値、もしくは、それより低ければ、ハンダ材料は他のものでも構わない。好ましくは、半導体レーザ素子105とSiCサブマント110との間を介するハンダの融点が240℃以下のハンダを用いるとよい。またハンダ材料は、In系、Sn系、Au系、Pb系、Zn系等のいずれを用いても構わない。
また、本実施形態ではサブマントの材料としてSiCを用いたが、SiC以外にダイヤモンド、Si、BN、W、Mo、AlN、Cu、Al、Cu-W、GaAs等を用いても構わない。
また、本実施形態ではp電極103を形成するのに、Pd/Mo/Auを用いたが、Pd以外に例えば、Co、Cu、Ag、Ir、Sc、Au、Cr、Mo、La、W、Al、Tl、Y、La、Ce、Pr、Nd、Sm、Eu、Tb、Ti、Zr、Hf、V、Nb、Ta、Pt、Niとその化合物を用いても構わなく、Au以外にNi、Ag、Ga、In、Sn、Pb、Sb、Zn、Si、Ge、Alとその化合物を用いても構わなく、膜厚も上述した厚さに限定されるものではない。
また、本実施形態ではn電極104を形成するのに、Ti/Alを用いたが、Ti以外にCo、Cu、Ag、Ir、Sc、Au、Cr、Mo、La、W、Al、Tl、Y、La、Ce、Pr、Nd、Sm、Eu、Tb、Zr、Hf、V、Nb、Ta、Pt、Ni、Pdとその化合物を用いても構わなく、Al以外にAu、Ni、Ag、Ga、In、Sn、Pb、Sb、Zn、Si、Geとその化合物を用いても構わなく、膜厚も上述した厚さに限定されるものではない。
また、本実施形態で半導体レーザ素子105の作製にGaN基板を用いたが、基板はGaNに限定されるものではなく、InN,AlNおよびGaN、InN,AlNの混晶半導体でも構わなく、サファイア、スピネル、SiC、Si、また窒化物以外のGaAs、GaP等のIII-V族化合物でも構わない。
また、SiCサブマウント110に形成される金属多層膜115a、115bは、通常、Mo/Pt/Auが順に積層された構造をとるが、これに限定されるものではなく、Mo以外にTi等を用いる構造でも構わない。
尚、支持基体120はCuもしくはFeを主体とする金属からなり、その表面にNi膜/Au膜もしくはNi膜/Cu膜/Au膜が順に形成されているものとする。
<第2の実施形態>
本発明の第2の実施形態を、図面を参照し説明する。図4は本実施形態における半導体レーザ装置の概略断面図であり、図5は本実施形態における半導体レーザ素子の概略断面図である。
図4に示すように、半導体レーザ装置は、サファイア基板301と窒化物半導体材料から成る積層体302とp電極303とn電極304とを備えた半導体レーザ素子305と、金属多層膜315aと、金属多層膜315bと、金属多層膜115bと、AlNサブマウント310と、ピン111と、ピン116と、Inハンダ312aと、Inハンダ312bと、Au−30Snハンダ313と、ワイヤ314aと、ワイヤ314bと、支持基体120と、から構成されている。
AlNサブマント310の表面に形成された金属多層膜315aと金属多層膜315bは電気的、物理的に分離されており、それぞれの表面に、Inハンダ312aとInハンダ312bが設けられている。このInハンダ312a及びInハンダ312b上に、それぞれ、p電極303とn電極304を対向させて半導体レーザ素子305を載置する。p電極303とInハンダ312a、n電極304とInハンダ312bとが固着することで、AlNサブマント310上に半導体レーザ素子305が固定される。また、AlNサブマント310の裏面には、金属多層膜115bが形成されており、該金属多層膜115bとAu−30Snハンダ313を介して支持基体120にAlNサブマント310が固定される。
p電極303はInハンダ312a及び金属多層膜315a及びワイヤ314aを介してピン116と電気的に接続し、n電極304はInハンダ312b及び金属多層膜315b及びワイヤ314bを介してピン111と電気的に接続されている。また、ピン111と116は、支持基体120と電気的に絶縁された外部接続端子に接続されている。これにより、本実施形態の半導体レーザ装置に外部より電流が供給される。
窒化物半導体材料から成る積層体302は、例えば、図5に示すように、サファイア基板301の表面に、GaNバッファ層402と、n型GaNコンタクト層403と、n型AlGaN多重量子井戸クラッド層404と、n型GaNガイド層405と、GaInN多重量子井戸活性層406と、p型AlGaN蒸発防止層407と、p型GaNガイド層408と、p型AlGaN多重量子井戸クラッド層409と、p型GaNコンタクト層410とが、順に積層され構成される。
p型AlGaN多重量子井戸クラッド層409およびp型GaNコンタクト層410には、共振器方向に延伸したストライプ状のリッジが設けられている。即ち、図5に示した半導体レーザ素子は、リッジストライプ型構造を備える。更に、p電極303とp型AlGaN多重量子井戸クラッド層409およびp型GaNコンタクト層410との間には、リッジ部分を除いて絶縁膜411が設けられている。また、窒化物半導体から成る積層体302の一部に、その表面よりn型GaNコンタクト層403まで到達する溝412が形成され、n電極304が溝412の底部に表れるn型GaNコンタクト層403に接触している。又、このn電極304は絶縁膜411を介して溝412の側面側となる各層403〜409の側面、及びp型AlGaN多重量子井戸クラッド層409の表面にも設けられる。
尚、積層体302に用いられる材料は上述の材料に限定されるものではなく、他の窒化物系化合物半導体、例えば、p型クラッド層にp型AlGaInNを、多重量子井戸活性層にGaInNAsもしくはGaInNP等を用いても構わない。また、n型GaNコンタクト層403とn型AlGaN多重量子井戸クラッド層404の間に、InGaN等をクラック防止層として挿入しても構わない。
更に、本実施形態では半導体レーザ素子305の作製にはサファイア基板を用いたが、基板はサファイアに限定されるものではなく、GaN、InN,AlNおよびGaN、InN,AlNの混晶半導体でも構わなく、スピネル、SiC、Siまた窒化物以外のGaAs、GaP等のIII-V族化合物でも構わない。
以下に、本実施形態の半導体レーザ装置の製造方法について、図4及び図5を参照して説明する。
まず、半導体レーザ素子の製造に一般的に用いられている周知の技術を適宜適用して、サファイア基板301上に、図5で示したような窒化物半導体から成る積層体302を形成する。尚、本実施形態のp電極303の材料は、p型GaNコンタクト層410に近い側からNi(10nm)/Mo(8nm)/Pt(15nm)/Au(200nm)とし、n電極304の材料は、n型GaNコンタクト層403に近い側から、Hf(30nm)/Al(150nm)/Mo(30nm)/Au(150nm)とする。
次に、サファイア基板301上に積層体302の各層を積層する際の当該サファイア基板301の厚みは350μmであるが、サファイア基板301の裏面側から、研磨もしくはエッチングを行うことにより基板の一部を除去し、ウエーハの厚みを通常40〜150μm程度までに薄くする。
このようにして得られた窒化物半導体から成る積層体302の各層が積層されたウエーハをへき開することにより、半導体レーザ素子305の共振器端面を形成する。このとき、半導体レーザ素子305の共振器長が500μmとなるように、ウエーハのへき開が行われる。このようにウエーハのへき開することで得られたバーを更にへき開することにより、レーザチップである半導体レーザ素子305に分割する。尚、共振器端面の形成はエッチングによって形成しても構わない。また、チップへの分割はダイシング、レーザアブレーション法等を用いても構わない。
このようにして得られた半導体レーザ素子305を支持基体上にマウントする。以下に、ダイボンディング法を用いて実施されたマウント工程について説明する。
まず、支持基体120上にシート状で融点290℃のAu−30Snハンダ313を設ける。支持基体120をAu−30Snハンダ313の融点よりも若干高い温度まで加熱し、Au−30Snハンダ313が溶けたところで、表面に金属多層膜315aと金属多層膜315bが、裏面に金属多層膜115bがそれぞれ形成されたAlNサブマント310を、金属多層膜115bが支持基体120に対向するように載置し、AlNサブマント310と支持基体120とをハンダ313によく馴染ませ、ハンダを凝固させ、AlNサブマント310と支持基体120を固定する。AlNサブマント310は半導体レーザ素子305を載置する側の金属多層膜がパターンニングされ、金属多層膜315aと金属多層膜315bが分離しており、AlNサブマント310の表面の左側と右側で絶縁性が保たれている。
次に、パターニングされAlNサブマント310上に形成された金属多層膜315aと金属多層膜315bのそれぞれに、シート状で融点160℃のInハンダ312aとInハンダ312bを設け、引き続き、AlNサブマント310をInハンダ312a、312bの融点よりも若干高い温度まで加熱し、ハンダが溶けたところで、上述の方法で得られた半導体レーザ素子305を、サファイア基板305を上にして電極側がAlNサブマント310側に対向するようにして、AlNサブマウント310を載置する。このとき、Inハンダ312a側にp電極303が、Inハンダ312b側にn電極304が、それぞれ載置される。更に、荷重を適宜加えながら半導体レーザ素子305とAlNヒートシンンク310とをInハンダ312a、312bによく馴染ませる。その後、サブマントAlN310を冷却し、Inハンダ312a、312bを凝固させ、半導体レーザ素子305をAlNサブマント310に固定する。このような方法で、図4に示された半導体レーザ装置を得る。
<背景技術>において例に挙げた作製手順を用いた半導体レーザ装置と同様に、まず、AlNサブマウント310に半導体レーザ素子305をマウントし、引き続き、AlNサブマウント310を支持基体120にマウントする方法で、従来の半導体レーザ装置を作製した。以下に、作製方法について説明する。
即ち、パターニングされAlNサブマント310上に形成された金属多層膜315aと金属多層膜315bのそれぞれに、シート状で融点290℃のAu−30Snハンダ1とAu−30Snハンダ2(図示せず)を設け、引き続き、AlNサブマント310をAu−30Snハンダ1、ハンダ2の融点よりも若干高い温度まで加熱し、ハンダが溶けたところで、上述の方法で得られた半導体レーザ素子305を、サファイア基板305を上にして電極側がAlNサブマント310側に対向するようにし、Au−30Snハンダ1側にp電極303を、Au−30Snハンダ2側にn電極304を載置する。更に、荷重を適宜加えながら半導体レーザ素子305とAlNサブマウント310とをAu−30Snハンダ1、ハンダ2によく馴染ませる。その後、AlNサブマント310を冷却し、Au−30Snハンダ1、ハンダ2を凝固させ、半導体レーザ素子305をAlNサブマント310に固定する。その後、支持基体120上にシート状で融点160℃のInハンダ3(図示せず)を設け、支持基体120をInハンダ3の融点よりも若干高い温度まで加熱し、Inハンダ3が溶けたところで、裏面に金属多層膜115bが形成されたAlNサブマウント310を金属多層膜115b側が支持基体120に対向するように載置し、AlNサブマウント310と支持基体120とをInハンダ3によく馴染ませ、ハンダを凝固、固定し、図4と同様な構成となる従来の半導体レーザ装置を得る。
このような従来のマウント方法を用いた半導体レーザ装置と本実施形態のマウント方法を用いた半導体レーザ装置とを、それぞれ20個ずつ作製し、作製された半導体レーザ装置をパルス駆動で特性評価を行い、閾値を測定し、マウント歩留りを評価した。この結果は図6のようになる。
図6の結果によると、本実施形態のマウント方法でのマウント歩留りは95%でショート素子は0個であった。従来の方法でマウントを実施した半導体レーザ装置の歩留りは15%であり、ショート素子は10個であった。本実施形態によりマウント歩留りが改善されていることが分かる。又、従来の方法でマウントを実施した半導体レーザ装置と本実施形態によるマウント方法で作製された半導体レーザ装置双方において、良品となる半導体レーザ装置は、光出力30mW固定、雰囲気温度60℃、DC駆動、の条件下で、寿命が10000時間以上となった。
尚、p電極303については、上述した電極材料、厚さに限定されるものでは無く、第1の実施形態で示されている電極材料を用いても構わない。同様に、n電極304についても、上述した電極材料、厚さに限定されるものでは無く、第1の実施形態で示されている電極材料を用いても構わない。
また、本実施形態ではハンダ材料として、Au−30SnとInハンダを用いているが、これに限定されるものではなく、ハンダの種類は、半導体レーザ素子305とAlNサブマント310との間を介するハンダの融点が、AlNサブマント310と支持基体120との間を介するハンダの融点と同じ値、もしくは、それより低ければ、ハンダ材料は他のものでも構わない。好ましくは、半導体レーザ素子305とAlNサブマント310との間を介するハンダの融点が240℃以下のハンダを用いるとよい。またハンダ材料は、In系、Sn系、Au系、Pb系、Zn系等のいずれを用いても構わない。
また、本実施形態ではサブマントの材料としてAlNを用いたが、AlN以外にダイヤモンド、Si、BN、W、Mo、SiC、Cu、Al、Cu-W、GaAs等を用いても構わない。
また、AlNサブマウント310に形成される金属多層膜315a、315b、115bは、通常、Mo/Pt/Auが順に積層された構造をとるが、これに限定されるものではなく、Mo以外にTi等を用いる構造でも構わない。
尚、支持基体120はCuもしくはFeを主体とする金属からなり、その表面にNi膜/Au膜もしくはNi膜/Cu膜/Au膜が順に形成されているものとする。
<第3の実施形態>
本発明の第3の実施形態を、図面を参照し説明する。図7は本実施形態における半導体レーザ装置の概略断面図である。尚、本実施形態における半導体レーザ素子の構成は、図2のような構成となるので、同一の符号を付し、その詳細な説明は第1の実施形態を参照するものとして、省略する。
以下に、半導体レーザ素子105のマウント方法を説明する。支持基体120上にシート状で融点220℃のSnAgCuハンダ513を設け、その上に、表面と裏面それぞれに金属多層膜115aと115bが形成されるとともに、当該金属多層膜115aの表面に融点220℃のSnAgCuハンダ512が蒸着されたダイヤモンドサブマント510を載せる。次にダイヤモンドサブマント510の上に、半導体レーザ素子105をn電極104側がダイヤモンドサブマント510に対向するように載置し、荷重を適宜加えながら、支持基体120とダイヤモンドサブマント510をSnAgCuハンダ512、513の融点よりも若干高い温度まで加熱する。引き続き、SnAgCuハンダ512、513が溶けたところで、半導体レーザ素子105とダイヤモンドサブマント510とをSnAgCuハンダ512に、ダイヤモンドサブマント510と支持基体120とをSnAgCuハンダ513に、それぞれ、よく馴染ませ、SnAgCuハンダ512、513が凝固し、半導体レーザ素子105と、ダイヤモンドサブマント510と、支持基体120とが固定され、マウント工程を終える。
半導体レーザ素子105はp電極103側を上にして、ダイヤモンドサブマント510上にはSnAgCuハンダ512が、支持基体120上にはSnAgCuハンダ513が介在されることにより、半導体レーザ素子105が支持基体120上に載置、固定されている。
p電極103はワイヤ114aを介してピン111と電気的に接続し、n電極104はSnAgCuハンダ512及び金属多層膜115a及びワイヤ114bを介してピン116と電気的に接続されている。また、ピン111及びピン116は、支持基体120と電気的に絶縁された外部接続端子に接続されている。これにより、本実施形態の半導体レーザ装置に外部より電流が供給される。
図8に示すのは、本実施形態のマウント方法を用いて作製された20個の半導体レーザ装置のマウント歩留まり評価結果である。作製された半導体レーザ装置をパルス駆動で特性評価を行い、閾値を測定した。本実施形態のマウント方法を用いた場合、マウント歩留りは95%で、ショート素子は0個となる。図3の従来の技術による半導体レーザ装置と比べて、マウント歩留まりが改善されていることが分かる。又、本実施形態によるマウント方法で作製された半導体レーザ装置は、光出力30mW固定、雰囲気温度60℃、DC駆動、の条件下で、寿命が10000時間以上となった。
尚、p電極103については、上述した電極材料、厚さに限定されるものでは無く、第1の実施形態で示されている電極材料を用いても構わない。同様に、n電極104についても、上述した電極材料、厚さに限定されるものでは無く、第1の実施形態で示されている電極材料を用いても構わない。
又、本実施形態ではハンダ材料として、SnAgCuハンダを用いているが、これに限定されるものではなく、ハンダの種類は、半導体レーザ素子105とダイヤモンドサブマント510との間を介するハンダの融点が、ダイヤモンドサブマント510と支持基体120との間を介するハンダの融点と同じ値であれば、ハンダ材料は他のものでも構わない。またハンダ材料は、In系、Sn系、Au系、Pb系、Zn系等のいずれを用いても構わない。
又、本実施形態ではハンダ材料として、第1ハンダに融点220℃のSnAgCuハンダ512を、第2ハンダに融点220℃のSnAgCuハンダ513を用いているが、これに限定されるものではなく、このような半導体発光装置では、第1ハンダに融点290℃のAu−30Snハンダを、第2ハンダに融点290℃のAu−30Snハンダを用いても構わない。
又、支持基体120とダイヤモンドサブマント510間のSnAgCuハンダ513はシート状に限定されるものではなく、ハンダ箔を支持基体120に転写したものを用いても構わないし、ダイヤモンドサブマウント510上の金属多層膜115a、115bの両側にAn―30Sn、SnAgCu等が蒸着されたサブマウントを用いても構わない。
また、本実施形態ではサブマントの材料としてダイヤモンドを用いたが、ダイヤモンド以外にSiC、Si、BN、W、Mo、AlN、Cu、Al、Cu-W、GaAs等を用いても構わない。
また、本実施形態で半導体レーザ素子105の作製にGaN基板を用いたが、基板はGaNに限定されるものではなく、InN,AlNおよびGaN、InN,AlNの混晶半導体でも構わなく、サファイア、スピネル、SiC、Si、また窒化物以外のGaAs、GaP等のIII-V族化合物でも構わない。
また、ダイヤモンドサブマウント510に形成される金属多層膜115a、115bは、通常、Mo/Pt/Auが順に積層された構造をとるが、これに限定されるものではなく、Mo以外にTi等を用いる構造でも構わない。
尚、支持基体120はCuもしくはFeを主体とする金属からなり、その表面にNi膜/Au膜もしくはNi膜/Cu膜/Au膜が順に形成されているものとする。
第1の実施形態における半導体レーザ装置の概略断面図である。 第1の実施形態における半導体レーザ素子の概略断面図である。 第1の実施形態におけるマウント歩留まり評価結果である。 第2の実施形態における半導体レーザ装置の概略断面図である。 第2の実施形態における半導体レーザ素子の概略断面図である。 第2の実施形態におけるマウント歩留まり評価結果である。 第3の実施形態における半導体レーザ装置の概略断面図である。 第3の実施形態におけるマウント歩留まり評価結果である。
符号の説明
101 GaN基板
102 積層体
103 p電極
104 n電極
105 半導体レーザ素子
110 SiCサブマウント
111 ピン
112 SnAgCuハンダ
113 Au−30Snハンダ
114a ワイヤ
114b ワイヤ
115a 金属多層膜
115b 金属多層膜
116 ピン
120 支持基体
202 n型GaNコンタクト層
203 n型AlGaNクラッド層
204 n型GaNガイド層
205 GaInN多重量子井戸活性層
206 p型AlGaN蒸発防止層
207 p型GaNガイド層
208 p型AlGaNクラッド層
209 p型GaNコンタクト層
210 絶縁膜
301 サファイア基板
302 積層体
303 p電極
304 n電極
305 半導体レーザ素子
310 AlNサブマウント
312a Inハンダ
312b Inハンダ
313 Au−30Snハンダ
314a ワイヤ
314b ワイヤ
315a 金属多層膜
315b 金属多層膜
402 GaNバッファ層
403 n型GaNコンタクト層
404 n型AlGaN多重量子井戸クラッド層
405 n型GaNガイド層
406 GaInN多重量子井戸活性層
407 p型AlGaN蒸発防止層
408 p型GaNガイド層
409 p型AlGaN多重量子井戸クラッド層
410 p型GaNコンタクト層
411 絶縁膜
412 溝
510 ダイヤモンドサブマウント
512 SnAgCuハンダ
513 SnAgCuハンダ

Claims (5)

  1. 基板と当該基板上に複数の窒化物半導体層が積層されてなる窒化物半導体積層部を備えた半導体発光素子と、該半導体発光素子が搭載されるサブマントと、該サブマウントが搭載される支持基体とを備える半導体発光装置において、
    前記半導体発光素子を前記サブマントに固定する第1ハンダと、
    前記サブマントを前記支持基体に固定する第2ハンダと、を備え
    前記第1ハンダの融点の値が、前記第2ハンダの融点の値より低い、もしくは同じであることを特徴とする半導体発光装置。
  2. 前記半導体発光素子が形成された前記基板が、窒化物系化合物半導体であることを特徴とする請求項1に記載の半導体発光装置。
  3. 前記第1ハンダの融点の値が、240℃以下であることを特徴とする請求項1又は請求項2に記載の半導体発光装置。
  4. 請求項1〜請求項3のいずれかに記載の半導体発光装置の製造方法であって、
    前記サブマントを前記支持基体にマウントした後に、前記サブマントに前記半導体発光素子をマウントすることを特徴とする半導体発光装置の製造方法。
  5. 請求項1又は請求項2に記載の半導体発光装置の製造方法であって、
    前記サブマントを前記支持基体にマウントする工程と、前記半導体発光素子を前記サブマントにマウントする工程を、同時に行うことを特徴とする半導体発光装置の製造方法。
JP2004037937A 2004-02-16 2004-02-16 半導体発光装置及びその製造方法 Pending JP2005229021A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004037937A JP2005229021A (ja) 2004-02-16 2004-02-16 半導体発光装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004037937A JP2005229021A (ja) 2004-02-16 2004-02-16 半導体発光装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2005229021A true JP2005229021A (ja) 2005-08-25

Family

ID=35003468

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004037937A Pending JP2005229021A (ja) 2004-02-16 2004-02-16 半導体発光装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2005229021A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099655A (ja) * 2007-10-15 2009-05-07 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー半田付け方法
JP2012182290A (ja) * 2011-03-01 2012-09-20 Mitsubishi Electric Corp 半導体装置の製造方法とその方法で製造された半導体装置
WO2014141691A1 (ja) * 2013-03-15 2014-09-18 パナソニック株式会社 発光モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009099655A (ja) * 2007-10-15 2009-05-07 National Institute Of Advanced Industrial & Technology ワイドギャップ半導体チップの鉛フリー半田付け方法
JP2012182290A (ja) * 2011-03-01 2012-09-20 Mitsubishi Electric Corp 半導体装置の製造方法とその方法で製造された半導体装置
WO2014141691A1 (ja) * 2013-03-15 2014-09-18 パナソニック株式会社 発光モジュール
KR20150113204A (ko) * 2013-03-15 2015-10-07 파나소닉 아이피 매니지먼트 가부시키가이샤 발광 모듈
US9425373B2 (en) 2013-03-15 2016-08-23 Panasonic Intellectual Property Management Co., Ltd. Light emitting module
KR101704628B1 (ko) 2013-03-15 2017-02-08 파나소닉 아이피 매니지먼트 가부시키가이샤 발광 모듈
JPWO2014141691A1 (ja) * 2013-03-15 2017-02-16 パナソニックIpマネジメント株式会社 発光モジュール

Similar Documents

Publication Publication Date Title
KR100483049B1 (ko) 수직구조 질화갈륨계 발광다이오드의 제조방법
KR100495215B1 (ko) 수직구조 갈륨나이트라이드 발광다이오드 및 그 제조방법
JP3889933B2 (ja) 半導体発光装置
JP4624131B2 (ja) 窒化物系半導体素子の製造方法
US9735314B2 (en) Nitride semiconductor light emitting device
JP2001168442A (ja) 半導体レーザ素子の製造方法、配設基板および支持基板
JP2003031895A (ja) 半導体発光装置およびその製造方法
JP5282605B2 (ja) 半導体レーザ装置、及びその製造方法
JP4825003B2 (ja) 窒化物半導体発光素子及び窒化物半導体発光素子製造方法
JP2003198038A (ja) 半導体発光装置、半導体発光装置用マウント部材および半導体発光装置の製造方法
JP2007173369A (ja) 半導体発光素子及び半導体発光素子の製造方法
JP4036658B2 (ja) 窒化物系化合物半導体レーザ装置およびその製造方法
US9287481B2 (en) Vertical nitride semiconductor device and method for manufacturing same
JP2004349595A (ja) 窒化物半導体レーザ装置およびその製造方法
JP2005101149A (ja) 半導体発光装置及びその製造方法
JP2001230498A (ja) Iii族窒化物系化合物半導体レーザ
JP2005229021A (ja) 半導体発光装置及びその製造方法
JP4216011B2 (ja) 窒化物半導体レーザ素子チップとそれを含むレーザ装置
KR20070039195A (ko) 열적 안정성이 개선된 반도체 소자 및 이의 제조방법
JP6678427B2 (ja) レーザ光源装置
US10193301B2 (en) Method of manufacturing light emitting device and light emitting device
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
KR20070006027A (ko) 확산 방지막이 구비된 발광다이오드 소자 및 이의 제조방법
JP2008130664A (ja) 半導体発光素子および発光装置
JP2005064136A (ja) 窒化物半導体レーザ装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060125

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20070919

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080328

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080422