JP5282605B2 - 半導体レーザ装置、及びその製造方法 - Google Patents

Description

本発明は、半導体レーザ装置に関し、特に複数の半導体レーザチップが複数配置されてなる半導体レーザアレイ装置に関するものである。

半導体レーザ装置は、高出力のレーザ光が求められていることから、複数の半導体レーザチップが配置された半導体レーザアレイ装置が検討されている。

半導体レーザアレイ装置の一例を示すと、図８に示すようにサブマウントまたはヒートシンク３１１にダイボンドされたレーザバー３１２を配置したものがある。このレーザバーは複数の発光領域３１２ａが設けられたマルチキャビティー型半導体レーザである。このようなレーザバーの内部にある発光領域の間隔は狭く、その内部で発生した熱が干渉を起こしやすい。熱干渉が発生すると、レーザバー内部の温度上昇が生じ、特に発光領域で温度上昇するために発光領域の劣化を招くことになり、その結果レーザバーの寿命特性を低下させる。

半導体レーザアレイ装置の他の例としては、サブマウントやヒートシンクといった基板上に複数の半導体レーザチップが所定の間隔を有して均等に配列されたものがある。これらの半導体レーザチップはそれぞれに電極を設けており、これらの電極に電流が注入されることにより、各半導体レーザチップは独立に動作し、各半導体レーザチップに形成される発光領域からレーザ光が出力される。

このような半導体レーザ装置の構造では各半導体レーザチップの動作時に生ずる発熱を冷却させる放熱板として作用する上記基板ではあるが、半導体レーザチップが近接して配置されているために、この基板内で熱干渉が発生するという問題があった。

図７に示すようにサブマウント上に複数の半導体レーザチップ（端から順にＬＤ１〜ＬＤ３）が均等の間隔で配列された場合、隣接する半導体レーザチップ間で熱干渉が生じることから、半導体レーザチップの温度上昇が懸念される。その結果、温度上昇が確認された半導体レーザチップは、光出力が低下するとともに電流が集中し易く、その半導体レーザチップ自体の寿命が短くなるという問題があった。

このような半導体レーザ装置の熱干渉を防ぐために、サブマウント上に配置された複数の半導体レーザチップの配置間隔を調整すること（特許文献２）や、複数の半導体レーザチップが配置されたサブマウントの表面上に、半導体レーザチップと隣接する別の半導体レーザチップとの間に溝を形成すること（特許文献４）が開示されている。また、半導体レーザ装置の放熱性を向上させるために、サブマウントに半導体レーザチップを配置する凹部を設け、この凹部間に隔壁を形成した後、凹部毎に半導体レーザチップを並列させること（特許文献１）が開示されている。その他には、サブマウントの厚さと、半導体レーザチップ同士の中心間の距離と、を調整すること（特許文献３）が開示されている。凹部間に隔壁を形成するだけではサブマウント内での熱干渉を抑制することは困難であり、これらの半導体レーザ装置の構成では各半導体レーザチップにおける熱均一性や放熱性は不十分であった。

特開２００３−３７３２３号公報 特開２００３−２０９３１３号公報 特開２００６−１３０３８号公報 特開２００６−１３０５７号公報

本発明の目的は、サブマウント等の基板上に複数配置された半導体レーザチップにおける熱干渉の影響を低減し、基板における熱均一性を確保することが可能な半導体レーザ装置及びその製造方法を提供することである。また、複数の半導体レーザチップが同時に動作することにより発生する熱を効率よく放熱させることで、各々の半導体レーザチップの動作温度を一定にすることが可能な半導体レーザ装置及びその製造方法を提供することである。

本発明は上記の課題を解決するためになされたものであり、複数の半導体レーザチップが基板上に配置された半導体レーザ装置において、前記半導体レーザチップにはフェイスダウン実装されるものとフェイスアップ実装されるものがあり、前記基板の表面には段差が形成されており、該基板の段差底部には前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部には半導体レーザチップがフェイスダウンで実装されていることを特徴とする。

本発明は、このように複数の半導体レーザチップが基板の段差底部にはフェイスアップで実装されており、基板の段差上部（底部以外の領域）にはフェイスダウンで実装されていることで、基板内に広がる熱の範囲及び熱密度を調整することができる。まず基板の段差によって基板内に広がる熱の高低差、熱の縦方向の範囲及び熱密度を調整することができる。またフェイスアップで実装される半導体レーザチップとフェイスダウンで実装される半導体レーザチップを同一基板上に配置することで基板に広がる熱の幅、熱の横方向の範囲及び熱密度を調整することができる。これにより半導体レーザチップから基板に伝達される熱が局所的に集中してしまうことを避け、熱干渉を抑制することができる。

また、基板上に配置される複数の半導体レーザチップをフェイスダウン実装されるものとフェイスアップ実装されるものとを組み合わせることで、段差を有する基板上における発光領域の高さを調整することができ、基板上における半導体レーザチップの発光領域の高さを略均一にすることができる。

本発明は上記の課題を解決するためになされたものであり、複数の半導体レーザチップが基板上に配置された半導体レーザ装置の製造方法において、表面に段差が形成された基板を準備する工程と、前記基板の段差底部に前記半導体レーザチップをフェイスアップで実装する工程と、前記基板の段差上部（底部以外の領域）に半導体レーザチップをフェイスダウンで実装する工程と、を具備していることを特徴とする。

このような製造方法により半導体レーザ装置を形成することで、基板内に広がる熱の範囲や熱密度を容易に調整することができ、熱干渉を抑制することができる。また、各半導体レーザチップの温度上昇が偏ることがなく、各半導体レーザチップの熱均一性を確保することができる。また、半導体レーザチップを電気的に並列接続した場合には、温度上昇して電流が集中する半導体レーザチップがないので、本発明ではこのような原因により半導体レーザチップの寿命が短くなるのを防ぐことができる。また、半導体レーザチップを電気的に直列接続した場合には、温度上昇により内部に配置された半導体レーザチップの出力低下がおこるが、本件発明ではこのような問題も解消することができる。

本発明に係る半導体レーザ装置によれば、半導体レーザチップ間で生じる熱干渉を抑制させることが可能であり、各半導体レーザチップの熱均一性を確保することができる。特定の半導体レーザチップが温度上昇することにより、その半導体レーザチップに電流が集中することを抑制することで、半導体レーザチップの寿命が短くなるのを防ぐことができる。また本発明に係る半導体レーザ装置によれば、基板内における熱飽和を抑制することができる。また本発明に係る半導体レーザ装置は、各半導体レーザチップの発光点の高さを均一に揃えることができ、各発光点の間隔も近距離内に調整することができるため、本発明に係る半導体レーザ装置は合波レーザ光源にも適している。

一実施形態における半導体レーザ装置の断面図である。 一実施形態における半導体レーザ装置の断面図である。 一実施形態における半導体レーザ装置の断面図である。 一実施形態における半導体レーザ装置の断面図である。 一実施形態における半導体レーザ装置の断面図である。 一実施形態における半導体レーザ装置の断面図である。 本発明の半導体レーザ装置における熱伝播ルートを示すイメージ図である。 本発明の半導体レーザ装置における半導体レーザチップの実装パターンと半導体レーザチップの温度を示すグラフである。 従来例の半導体レーザ装置の断面図である。 従来例の半導体レーザ装置の断面図である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。
図１は本実施の形態における半導体レーザ装置の構成を示す模式的断面図である。本実施形態の半導体レーザ装置３０は、基板１０上に、複数の半導体レーザチップ２０が配置されている。この半導体レーザチップ２０は、フェイスアップ実装された半導体レーザチップ２０ａとフェイスダウン実装された半導体レーザチップ２０ｂがある。基板１０の表面には段差が形成されており、該基板の段差底部１０ａには前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部（底部以外の領域）１０ｂには半導体レーザチップがフェイスダウンで実装されている。

図１では、ヒートシンクからなる基板１０の表面上に、左端から段差底部１０ａ、段差上部１０ｂ、段差底部１０ａが順に形成されている。この基板上に、３個の半導体レーザチップ２０が左端からフェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａの順に配置されている。尚、この図１は、本発明の一実施形態を例示するものであって、本発明はこのような構造に限定されるものではない。

このように、本発明の基板１０の端部に配置される半導体レーザチップは、フェイスアップで実装された半導体レーザチップ２０ａであることが好ましい。その理由はフェイスアップ実装された半導体レーザチップは、発光点１６からの熱が半導体レーザチップで一度分散し、半導体レーザチップの幅で基板１０に放熱されるため、基板の端部も放熱領域として効率よく利用することができるためである。また、上述した構成により半導体レーザチップ間の熱干渉を抑制することができる。

また、本発明の基板１０の両端部に配置される半導体レーザチップは、フェイスアップで実装された半導体レーザチップ２０ａであることがより好ましい。その理由は、フェイスアップ実装された半導体レーザチップは、発光点からの熱が半導体レーザチップで一度分散し、基板１０に放熱されるため、基板の両端部を放熱領域として効率よく利用することができるからである。また、半導体レーザチップ間の熱干渉を抑制することができる。

本発明の半導体レーザチップ２０のチップ幅は、フェイスアップ実装されたものに比べてフェイスダウン実装されたものが狭いことが好ましい。フェイスダウン実装された半導体レーザチップは、フェイスアップ実装された半導体レーザチップに比べて放熱効率がチップ幅に依存しない。そのため、フェイスダウン実装された半導体レーザチップはチップ幅を狭くしても、放熱高効率を低下させることなく、半導体レーザ装置における発光点間距離をより密にすることが可能となる。

本発明の半導体レーザチップ２０は、隣接する半導体レーザチップ同士が電気的に接続していることが好ましい。これにより、基板と半導体レーザチップをワイヤーで接続させる必要がなくなる。また、半導体レーザチップが電気的に直列接合する場合には、基板に配線パターンを設けることによって、フェイスアップ実装された半導体レーザチップからフェイスダウン実装された半導体レーザチップへのワイヤー実装が不要になり、フェイスダウン実装された半導体レーザチップからフェイスアップ実装された半導体レーザチップへのワイヤー実装のみで半導体レーザ装置を動作させることが可能となる。また、別の形態としては、フェイスダウン実装された半導体レーザチップからフェイスアップ実装された半導体レーザチップへのワイヤー実装をなくし、フェイスアップ実装された半導体レーザチップからフェイスダウン実装された半導体レーザチップへのワイヤー実装のみで半導体レーザ装置を動作させることも可能となる。そのためフェイスダウン実装された半導体レーザチップとフェイスアップ実装された半導体レーザチップが隣接して配置されている構造の半導体レーザ装置は、小型化に有効である。

本発明の半導体レーザチップ２０は、フェイスアップ実装された半導体レーザチップ２０ａとフェイスダウン実装された半導体レーザチップ２０ｂが交互に配置されていることが好ましい。この構成により、隣接する半導体レーザチップ同士が全てワイヤーだけでなく、基板上のパターン配線等で電気的に接続したものとすることが出来る。そのため、例えばフェイスアップ実装からフェイスダウン実装へのワイヤー実装が不要になり、半導体レーザ装置をより小型化することが出来る。これに対し、図７に示すような従来の半導体レーザ装置では、各半導体レーザチップを動作させるために、半導体レーザチップと基板とをワイヤー実装する必要があり、半導体レーザチップ同士間にこのようなワイヤー実装領域を設ける必要があった。

本発明の半導体レーザ装置３０は、基板上に配置された半導体レーザチップの発光点が略同一の高さにあることが好ましい。平坦な基板上に同一実装パターンで配置される半導体レーザチップであれば、その基板上での発光点の高さは略同一になるが、放熱が不十分であり熱干渉の問題があった。本発明の半導体レーザ装置３０は、このような熱干渉といった問題を解決するものであるが、段差を有する基板１０上に半導体レーザチップ２０を実装する構造であるため、基板上での発光点の高さが異なるという新たな問題もある。しかしながら、本発明の半導体レーザ装置であれば、基板表面に形成される段差の高低差と、フェイスアップ実装される半導体レーザチップとフェイスダウン実装される半導体レーザチップとの発光点の高低差と、を調整することで、基板１０上での発光点１６の高さを略同一とすることができるため、このような問題も解消する。

基板１０の段差側面１０ｃは、基板の段差底部１０ａに接合材４０を介してフェイスアップ実装された半導体レーザチップ２０ａと接触しない配置をしていることが好ましい。この構成は、基板１０の段差側面１０ｃは、この半導体レーザチップ２０ａの側面と離間して配置している、というものである。熱伝播ルートのイメージ図である図５に示すように、基板の段差上面１０ｂにフェイスダウン実装された半導体レーザチップ２０ｂから放出される熱は基板の段差上面１０ｂの表面に拡大しながら基板の下部方向に伝播する。このような矢印の方向及び範囲に熱拡散が生じるため、段差側面１０ｃ周辺にも熱が伝播することになる。この段差側面１０ｃ周辺の領域ａに半導体レーザチップ２０ａの側面からも熱伝播があれば領域ａで熱干渉が発生する畏れがある。しかしながら、本発明の半導体レーザ装置によれば、基板１０の段差側面１０ｃは、半導体レーザチップ２０ａの側面と離間して配置しているため（領域ｂ）、このような問題は解消することになる。また、半導体レーザチップ２０ａから接合材４０を介して基板側に伝播される熱は領域ｃまで拡散するが、フェイスダウン実装された半導体レーザチップ２０ｂから基板側に伝播される熱はリッジ直下における領域の熱密度は高いものであるが、この半導体レーザチップ２０ｂから領域ｃまで伝播される熱の密度は低いため、この領域ｃでは熱密度はそれほど高くならず、半導体レーザ装置の連続動作への影響は少ない。

この基板１０の形成方法は、基板の表面上に形成される段差をエッチングや研削により形成する。その他の基板の形成方法としては、平坦な基板を準備し、この基板上に、この基板と同一部材又は別部材を一定の間隔で離間させて接合させることで断面形状が凹凸形状を有する基板を形成するものがある。基板上に別部材を接合させて凹凸形状、段差を有する基板を形成する場合、基板と別部材との熱伝導率を異ならせることで熱拡散の範囲や熱密度を調整することもできる。

基板１０の厚さは、５０〜５０００μmである。また、基板側面１０ｃの高さ（ｈ）は、２０〜３００μｍである。基板の段差底部１０ａの幅は、１００〜２０００μm。また、その床面積は、０．０５〜１２mm²である。基板の段差側面の形状は、段差底部１０aと垂直であることが好ましい。基板の段差上部１０ｂの幅は、５０〜１０００μmである。基板の熱伝導は、５０〜２０００Ｗ／（ｍ・ｋ)である。
また、基板は単一部材から形成されているものに限定されるものではなく、複数の部材を貼り合わせたものであってもよい。

本発明において、基板１０とは、半導体レーザ素子で発生した熱を逃がす役割を果たすものであり、半導体レーザ素子を構成する半導体層や成長用基板よりも熱伝導率が高いものであることが好ましい。また、この基板１０は、半導体レーザ素子と熱膨張係数が近いもの、半導体レーザ素子との熱応力を緩和させることができるものであることが好ましい。また、基板１０は、その表面が有機材料ではなく、無機材料で構成されているものが好ましい。基板１０の具体的な材料としては、所定の方向に熱を逃がすことができる材料(例えば、ＡｌＮ、ダイヤモンド、Ｃｕ−ダイヤモンド)のいずれか、又は全てを備えているが好ましい。また、別の機能として自己形状保持力を有しているものであれば、半導体レーザ装置を容易に組み立てることができるため好ましい。このような機能を奏する基板としては、アルミナ（Ａｌ_２Ｏ_３）、ＳｉＣ、ＡｌＮ、Ｃｕ、Ａｇ、Ｃｕ−Ｗ、Ｃｕ−Ｍｏ、Ｃｕ−ダイヤモンド、ダイヤモンド、カーボン、Ｓｉ、ＧａＮ等が挙げられる。基板の別名称としては、サブマウントやヒートシンクがあり、ヒートシンク上にサブマウントが形成されたものであってもよい。

半導体レーザチップ２０とは、半導体層の成長用基板である半導体基板や絶縁性基板上に半導体層を積層してレーザ構造を形成しているものである。例えば、成長用基板としてＧａＮ基板を準備し、このＧａＮ基板の一主面である成長面側に活性層を含む半導体層が積層されており、半導体層の最上面にはｐ電極が形成されている。また、ＧａＮ基板の半導体層の成長面側とは反対側の主面には裏面電極としてｎ電極が形成されている。このような半導体レーザチップ２０は半田等の接合材４０を介して基板１０に実装される。また、複数の半導体レーザチップとは、２以上の半導体レーザチップを意味するが、本発明では３以上の半導体レーザチップであることが好ましい。本発明の効果は、３以上の半導体レーザチップを有する半導体レーザ装置３０においてより顕著な効果を示すからである。

半導体レーザチップ２０の一例としては、ＧａＮ基板上にＧａＮ系化合物半導体を積層したものがある。このＧａＮ系化合物半導体は、ｎ側半導体層２１、活性層２２、ｐ側半導体層２３からなる。ＧａＮ系化合物半導体は、一般式がＩｎ_ｘＡｌ_ｙＧａ_{１−ｘ−ｙ}Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）で示される半導体層を積層したものである。これに加えて、III族元素としてＢが一部に置換されたものを用いてもよいし、Ｖ族元素としてＮの一部をＰ、Ａｓで置換されたものを用いてもよい。ｎ側半導体層２１は、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｎ、Ｓ、Ｏ、Ｔｉ、Ｚｒ、ＣｄなどのＩＶ族元素又はＶＩ族元素等を１種類以上含有していてもよい。ｐ側半導体層２３は、ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｍｎ、Ｃａ、Ｓｒ等を含有している。これらの不純物は、例えば、５×１０^１６／ｃｍ^３〜１×１０^２１／ｃｍ^３程度の濃度範囲で含有されていることが好ましい。また、多層で積層される半導体層の全てが不純物を含有していなくてもよい。活性層２２は、単一量子井戸構造又は多重量子井戸構造のいずれでもよい。発光点１６は、少なくとも活性層を構成する井戸層を含んだ領域を意味する。
半導体レーザチップにはリッジが形成されており、そのリッジの両側には絶縁性の電流狭窄層が形成される。また、リッジ上面には電極が形成されている。フェイスアップ実装される半導体レーザチップ２０ａであれば、この電極上にワイヤーボンディングされる。

半導体レーザチップの幅は、５０μｍ〜１０００μｍであり、半導体レーザチップの共振器長は２００μｍ〜５０００μｍである。また、フェイスアップ実装された半導体レーザチップ２０ａとフェイスダウン実装された半導体レーザチップ２０ｂでは、半導体レーザチップの幅や共振器長に差異を持たせてもよい。フェイスアップ実装された半導体レーザチップ２０ａのチップ幅に比べて、フェイスダウン実装された半導体レーザチップ２０ｂのチップ幅を狭くすることが好ましい。これにより、発光点間距離をより密にすることが可能となる。

フェイスアップ実装とは、基板１０上に配置させる半導体レーザチップ２０の実装構造であって、半導体レーザチップ２０の成長用基板に形成された裏面電極側を接合材４０を介して基板１０上に配置させる実装構造である。
フェイスダウン実装とは、基板１０上に配置させる半導体レーザチップ２０の実装構造であって、半導体レーザチップ２０の半導体層の最上面に形成されたｐ電極側を接合材４０を介して基板１０上に配置させる実装構造である。この実装構造は、本実施形態の半導体レーザチップにおいては、半導体層に形成されたリッジ上部にｐ電極が形成されており、このｐ電極上に接合材４０を介して配置させる実装構造である。

本発明の別の実施形態としては、図２に示すように、ヒートシンクからなる基板１０の表面上に、左端から段差底部１０ａ、段差上部１０ｂ、段差底部１０ａ、段差上部１０ｂ、段差底部１０ａが順に形成されている。この基板上に、５個の半導体レーザチップ２０が左端からフェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａの順に配置されている。このように半導体レーザチップをフェイスアップ実装されたものとフェイスダウン実装されたものとを交互に配置させることで、フェイスアップ実装からフェイスダウン実装へのワイヤ−実装が不要になり小型化の効果がある。本実施形態の半導体レーザ装置は、半導体レーザチップ間で生じる熱干渉を抑制させることができ、また基板内における熱飽和を抑制することができる。なお、本実施形態を示す図２には、ワイヤーや他の電極等の部材は図示していない。

本発明の別の実施形態としては、図３に示すように、ヒートシンクからなる基板１０の表面上に、左端から段差底部１０ａ、段差上部１０ｂ、段差底部１０ａが順に形成されている。この基板上に、５個の半導体レーザチップ２０が実装されている。左端から基板の段差底部１０ａ上にはフェイスアップ実装された半導体レーザチップ２０ａが配置しており、次に段差上部１０ｂ上には３個の半導体レーザチップ２０ｂがフェイスダウン実装されている。更に、右端にはフェイスアップ実装された半導体レーザチップ２０ａが配置している。このようにフェイスアップ実装された半導体レーザチップ２０ａとフェイスアップ実装された半導体レーザチップ２０ａとの間に、フェイスダウン実装された半導体レーザチップ２０ｂを複数配置させる構造とすることで、半導体レーザ装置としてより高い光出力を得ることができる。なお、本実施形態を示す図３には、ワイヤーや他の電極等の部材は図示していない。

本発明の別の実施形態としては、図４Ａ〜図４Ｃに示すように、基板１０を２段階で形成するものである。この基板１０は、第１基板１１上に第２基板１２が形成されたものであって、断面形状が凹凸形状をしている。図４Ａに示す半導体レーザ装置は、基板上に、３個の半導体レーザチップ２０が配置しており、左端からフェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａの順に配置している。ここで、フェイスダウン実装された半導体レーザチップ２０ｂは第２基板１２を介して第１基板１１上に配置している。第１基板１１の露出面は他の実施形態での基板における段差底部になり、第２基板１２上は段差上部になる。このような構造をした半導体レーザ装置の製造方法としては、まず平坦な第１基板１１を準備する。次に、第２基板１２を準備し、この第２基板上に半導体レーザチップをフェイスダウン実装されたものを準備する。次に、平坦な第１基板１１上に半導体レーザチップをフェイスアップ実装する。最後に、フェイスアップ実装された半導体レーザチップ２０ａが配置されている領域を避けて、第１基板が露出している領域に、先ほどの半導体レーザチップをフェイスダウン実装した第２基板１２を配置する。この工程順に半導体レーザチップを実装することで、実装治具の隣接チップへの干渉を抑制することができる。また、第２基板に第１基板とは異なる別部材を利用することで、フェイスダウン実装時のチップへの応力緩和効果がある。例えば、基板と半導体レ−ザチップの熱膨張係数が異なる場合、フェイスダウン実装されたチップへの応力がより大きくなってしまう。これを回避するために、フェイスダウン実装を行う半導体レーザチップと熱膨張係数が略等しい部材を上記第２基板１２に用いる。

図４Ｂに示す半導体レーザ装置は、基板上に、５個の半導体レーザチップ２０が配置された構造をしている。左端からフェイスアップ実装された半導体レーザチップ２０ａが配置しており、次にフェイスダウン実装された半導体レーザチップ２０ｂが３個配置しており、更に、右端にはフェイスアップ実装された半導体レーザチップ２０ａが配置している。ここで、フェイスダウン実装された３個の半導体レーザチップ２０ｂは第２基板１２を介して第１基板１１上に配置している。図４Ａの構造と同様に、第１基板１１の露出面は他の実施形態での基板における段差底部になり、第２基板１２上は段差上部になる。このような構成とすることで、半導体レーザ装置としてより高い光出力を得ることができ、かつ、図４Ａに示す半導体レーザ装置と同様の効果がある。

図４Ｃに示す半導体レーザ装置は、基板上に、３個の半導体レーザチップ２０が配置された構造をしており、左端からフェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａの順に配置している。フェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂともに第２基板１２を介して第１基板１１上に配置している。このような構成とすることで、基板の電気伝導性に依存しない電気配線を実現することができる。また、各半導体レーザチップの熱膨張係数に合わせて各第２基板を選択することで、多波長レーザ光源を実現することができる。

図４Ｃに示す半導体レーザ装置は、基板上に、３個の半導体レーザチップ２０が配置しており、左端からフェイスアップ実装された半導体レーザチップ２０ａ、フェイスダウン実装された半導体レーザチップ２０ｂ、フェイスアップ実装された半導体レーザチップ２０ａの順に配置している。この基板は、第１基板と第２基板からなるものである。例えば、半導体レーザチップ２０ａが実装される第２基板のみ第１基板と同一部材とし、半導体レーザチップ２０ｂが実装される第２基板は第１基板と異なる部材からなるものとする。このような構成においても、上述した効果を奏する半導体レーザ装置を実現することができる。

接合材４０とは、半導体レーザチップと基板を接合させるものである。また、この接合材は、基板どうしを接合させるものである。この接合材の材料としては、金（Ａｕ）、銀（Ａｇ）、錫（Ｓｎ）等を含むものであり、例えばＡｕ−ＳｎやＡｇ−Ｓｎ等の合金やＡｇペースト、Ｔｉ−Ｐｔ−Ａｕ、Ｔｉ−Ｐｔ−Ａｕ−Ｐｔのような多層構造をした熱融着が挙げられる。
ここで、上記基板がサブマウントとヒートシンクからなる場合には、サブマウントは、半導体レーザチップが実装される面とは反対側の面に接合材を介してヒートシンク上に配置されている。ここでの接合材は特に限定されないが、例えばＡｕ−Ｓｎ,Ａｇ−Ｓｎ半田などの共晶材である。

ワイヤーボンディングにおいては、図１の左端のフェイスアップ実装された半導体レーザチップ２０ａから隣接するフェイスダウン実装された半導体レーザチップ２０ｂへのワイヤーボンドを基板の電気配線によって省略することができる。また、フェイスダウン実装された半導体レーザチップとフェイスアップ実装された半導体レーザチップが交互に実装していることにより、半導体レーザチップ同士を直接ワイヤーボンドすることができるため、電気的に直列配線をすることが容易となる。

本発明の半導体レーザ装置は、アレイレンズにおいて光学的に結合させる場合には、半導体レーザチップの発光点高さが均一であることにより、結合損失を小さくすることができる。
また、各半導体レーザチップの発振波長を変えることにより、熱均一性を確保した小型他波長レーザ光源とすることができる。とりわけ、各半導体レーザチップの波長を青色帯の４3０〜４8０nm、緑色帯の４９０nm〜５７０nm、赤色帯の５８０nm〜７８０nmとすることによりＲＧＢのレーザ光源を実現することができる。また各半導体レーザチップの波長を７７０〜７９０nm、６4０〜６6０nm、４００〜４１０nmとすることでＣＤ・ＤＶＤ・ブルーレイ用３波長光源を実現することができる。

半導体レーザチップの実装条件としては、フェイスアップ実装の場合には、無荷重でもよいが、好ましくは数十〜数百ｇ／ｃｍ^２の押圧力で押し付けつつ、接合材である半田材が溶融する温度まで基板をヒーターにより加熱して半田材を溶融させる。また、半導体レーザチップをフェイスダウン実装する場合の実装条件は、無荷重でもよいが、好ましくは数十〜数百ｇ／ｃｍ^２の押圧力で押し付けつつ、接合材である半田材が溶融する温度まで基板をヒーターにより加熱して半田材を溶融させる。このとき、Ｓｎ系半田材を使用する場合には、窒素などの不活性ガス雰囲気下で加熱を行うことが好ましい。
また、本実施形態の半導体レーザ装置の製造方法は、まず複数の半導体レーザチップと、表面に段差が形成された基板と、を準備する。次に、この基板の段差底部に半導体レーザチップを上述した条件でフェイスアップ実装する。次に、基板の段差上部に半導体レーザチップを上述した条件でフェイスダウン実装するものである。このような工程により形成した半導体レーザ装置は、基板内に広がる熱の範囲や熱密度を容易に調整することができ、熱干渉を抑制することができる。

本発明の実施例として、段差を有する基板上にフェイスアップ実装された半導体レーザチップ２０ａとフェイスダウン実装された半導体レーザチップ２０ｂとフェイスアップ実装された半導体レーザチップ２０ａを順に配置した半導体レーザ装置を用いる。また、その比較例として、平坦な基板上にフェイスアップ実装された半導体レーザチップを３個配置した半導体レーザ装置を用いる。この半導体レーザ装置を動作させたときの各半導体レーザチップの発光点の温度差を縦軸にとり、半導体レーザチップ間の発光点距離を横軸にとったグラフを図６に示す。ここでは、半導体レーザチップの数を３個とし、半導体レーザチップの間隔は、段差の高さを８５μｍ、段差上部１０ｂの幅を３００μｍ、段差底部１０ａの幅を１５００μｍ、段差底部１０ａから基板底部までの高さを２００μｍと設定している。また、半導体レーザチップの幅を２００μｍ、半導体レーザチップの共振器長を１２００μｍとしている。基板１０の熱伝導率は２３０Ｗ／（ｍ・ｋ）としている。図６に示すグラフは、各半導体レーザチップの発熱量を５Ｗとしたときのシミュレーション結果である。このグラフから本発明の実施例は、比較例に比べて半導体レーザ装置の動作時における各半導体レーザチップの発光点の温度差が少なく、各半導体レーザチップの熱均一性を維持していることがわかる。この効果は、半導体レーザチップの発光点同士の距離が近距離になるほど顕著に現れている。また、比較例にあるような発光点の温度差が半導体レーザチップ間に存在すると、発光点の温度が高い半導体レーザチップへの投入電流値が高くなる。それに伴い更に半導体レーザチップ間の発熱量や発光点の温度差が大きくなり、この連鎖を繰り返すことになり半導体レーザチップの寿命特性等のもばらつきが生じてしまう。フェイスアップ実装のみで半導体レーザチップを配置した場合に比べて、本発明のフェイスアップ実装とフェイスダウン実装とを組み合わせて配置した半導体レーザ装置は、同じ発光点距離の場合、半導体レーザチップの活性層温度差が減少している。つまり、本発明の半導体レーザ装置は、フェイスアップ実装のみで半導体レーザチップを配置した場合に比べて、より半導体レーザチップの発光点距離を狭くすることができる。以上の結果からも、本発明の半導体レーザ装置は信頼性がより向上しており、また半導体レーザ装置の小型化も実現できることがわかる。

尚、上記シミュレーションデータは、ＧａＮ基板上にＧａＮ系化合物半導体を積層した半導体レーザチップを用いたものであるが、本発明における半導体レーザチップには窒化ガリウム（ＧａＮ）系化合物半導体を用いたものに限定されるものではなく、ガリウムヒ素（ＧａＡｓ）系化合物半導体やインジウム燐（ＩｎＰ）系化合物半導体といった他の材質にも適用できる。

本発明に係る半導体レーザ装置は、レーザ光を光源に採用するすべての用途に利用することができる。例えば、照明、露光、ディスプレイ、印刷、分析等に用いる光源、ＣＤ・ＭＤ・ＤＶＤ・ブルーレイ等の情報記録・再生録画が可能な光ディスクシステム、医療用光源、レーザプリンタ、光通信ネットワークに用いる光源として種々の分野において利用することができる。

１０ 基板
１１ サブマウント
１２ ヒートシンク
１６ 発光点
２０ 半導体レーザチップ
２１ ｎ側半導体層
２２ 活性層
２３ ｐ側半導体層
３０ 半導体レーザ装置
４０ 接合材
４１ ワイヤー

Claims (13)

1. 複数の半導体レーザチップが基板上に配置された半導体レーザ装置において、
   前記半導体レーザチップにはフェイスダウン実装されるものとフェイスアップ実装されるものがあり、
   前記基板の表面には２０〜３００μｍの段差が形成されており、該基板の段差底部には前記半導体レーザチップがフェイスアップで実装されており、該基板の段差上部には半導体レーザチップがフェイスダウンで実装されていることを特徴とする半導体レーザ装置。
2. 前記フェイスアップで実装された半導体レーザチップは、前記フェイスダウンで実装された半導体レーザチップに比べて基板側への熱伝播の範囲が広いことを特徴とする請求項１記載の半導体レーザ装置。
3. 前記半導体レーザチップは、フェイスダウン実装されたものとフェイスアップ実装されたものが交互に配置されていることを特徴とする請求項１又は２に記載の半導体レーザ装置。
4. 前記半導体レーザチップは、隣接する半導体レーザチップ同士が電気的に接続していることを特徴とする請求項１〜３のいずれか１つに記載の半導体レーザ装置。
5. 前記基板の端部に配置される半導体レーザチップは、フェイスアップで実装されたものであることを特徴とする請求項１〜４のいずれか１つに記載の半導体レーザ装置。
6. 前記基板の両端部に配置される半導体レーザチップは、フェイスアップで実装されたものであることを特徴とする請求項１〜５のいずれか１つに記載の半導体レーザ装置。
7. 前記基板上に配置された半導体レーザチップの発光点が略同一の高さにあることを特徴とする請求項１〜６のいずれか１つに記載の半導体レーザ装置。
8. 前記半導体レーザチップのチップ幅は、フェイスアップ実装されたものに比べてフェイスダウン実装されたものが狭いことを特徴とする請求項１〜７のいずれか１つに記載の半導体レーザ装置。
9. 前記基板は、第１基板と、該第１基板上に部分的に形成された第２基板と、を有しており、該第２基板の表面は前記段差上部を形成し、前記第１基板の表面は前記段差底部を形成することを特徴とする請求項１記載の半導体レーザ装置。
10. 前記第１基板は、前記第２基板よりも熱伝導率が高いことを特徴とする請求項９記載の半導体レーザ装置。
11. 複数の半導体レーザチップが基板上に配置された半導体レーザ装置の製造方法において、
    前記半導体レーザチップを準備する工程と、
    表面に２０〜３００μｍの段差が形成された基板を準備する工程と、
    前記基板の段差底部に前記半導体レーザチップをフェイスアップで実装する工程と、
    前記基板の段差上部に半導体レーザチップをフェイスダウンで実装する工程と、を具備していることを特徴とする半導体レーザ装置の製造方法。
12. 前記フェイスアップで実装する半導体レーザチップと前記フェイスダウンで実装する半導体レーザチップとは、前記基板上に交互に配置するように実装されていることを特徴とする請求項１１記載の半導体レーザ装置の製造方法。
13. 前記半導体レーザチップの実装工程後、隣接するフェイスダウン実装された半導体レーザチップとフェイスアップ実装された半導体レーザチップとを電気的に接続するようにワイヤーボンディングする工程を具備していることを特徴とする請求項１１記載の半導体レーザ装置の製造方法。

Images