KR101186556B1 - 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자 - Google Patents

질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자 Download PDF

Info

Publication number
KR101186556B1
KR101186556B1 KR1020100063839A KR20100063839A KR101186556B1 KR 101186556 B1 KR101186556 B1 KR 101186556B1 KR 1020100063839 A KR1020100063839 A KR 1020100063839A KR 20100063839 A KR20100063839 A KR 20100063839A KR 101186556 B1 KR101186556 B1 KR 101186556B1
Authority
KR
South Korea
Prior art keywords
metal
metal substrate
gallium nitride
bonding
substrate
Prior art date
Application number
KR1020100063839A
Other languages
English (en)
Other versions
KR20120003150A (ko
Inventor
이종람
송양희
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020100063839A priority Critical patent/KR101186556B1/ko
Publication of KR20120003150A publication Critical patent/KR20120003150A/ko
Application granted granted Critical
Publication of KR101186556B1 publication Critical patent/KR101186556B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02387Group 13/15 materials
    • H01L21/02389Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02425Conductive materials, e.g. metallic silicides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02491Conductive materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)

Abstract

본 발명은 질화갈륨계 III-V족 화합물 반도체와 강철을 기반으로 하는 기판의 접합방법과 이를 통한 화합물 반도체 소자에 관한 것이다. 금속을 기반으로 하고 있는 강철 기판과 화합물반도체 기판을 접합하기 위하여 두 기판 위에 금속접합층을 각각 형성하고, 두 기판의 금속접합층을 마주 보게 한 상태에서 금속접합층의 녹는점 이상의 온도를 유지하면서 일정압력을 인가한다. 그러면, 두 금속접합층이 서로 확산되어 두 기판 사이에 접합이 이루어진다.

Description

질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자 {BONDING METHOD BETWEEN GALIUM NITRIDE SEMICONDUCTOR AND METAL SUBSTRATES AND SEMICONDUCTOR ELEMENT}
본 발명은 질화갈륨(GaN)계 반도체와 기판과의 접합방법과 이 방법에 의해 제조된 반도체 소자에 관한 것으로서, 보다 상세하게는 저비용으로 대량생산이 가능하고 열전도도가 우수한 강철(steel)을 기반으로 하는 금속기판을 질화갈륨계 반도체 소자의 기판으로 사용할 수 있게 하는 질화갈륨계 반도체와 금속기판과의 접합방법과 이에 의한 반도체 소자에 관한 것이다.
질화갈륨계 반도체는 넓은 영역의 밴드갭을 갖는 반도체이기 때문에 고출력, 고주기 소자로서 많이 사용되고 있다.
이와 같이, 고출력, 고주기 소자로서 사용될 경우 소자 자체에서 많은 열이 발생하기 때문에 가능한 한 낮은 소비전력으로 소자를 구동시키고 발생하는 열을 외부로 신속하게 제거하여야 소자의 수명을 연장시킬 수 있다.
한편, 인바(INVAR) 합금강판, 스테인리스강판, 아연도금강판, 주석도금강판과 같이 Fe와 C를 포함하는 강철(steel)로 이루어진 기판은 금속으로 이루어져 있기 때문에 기본적으로 열 전도도와 전기 전도도가 높아 질화갈륨계 반도체에서 발생하는 열의 배출에 유리하다. 더욱이, 철강을 베이스로 하는 기판은 저비용으로 대량생산이 가능하기 때문에 소자의 제조원가를 낮추는데도 큰 이점이 있다.
그런데, 강철과 같은 금속기판을 사용할 경우, 질화갈륨계 반도체와 금속기판을 접합시키는 금속 접합층과 금속기판 간의 반응 또는 금속 접합층의 금속기판으로의 확산현상이 발생할 수 있으며, 이로 인해 접합을 위한 열처리 후에 정상적인 접합이 이루어지지 않는 문제점이 발생한다.
본 발명은 질화갈륨계 반도체용 기판으로 강철과 같은 금속기판을 사용할 때 발생하는 접합의 문제점을 해결하기 위한 것으로서, 금속 접합층과 금속기판 간의 반응 또는 금속 접합층의 금속기판으로의 확산현상을 막을 수 있어 질화갈륨계 반도체와 금속기판 간에 안정적인 접합을 형성할 수 있게 하는 접합방법을 제공하는 것을 해결하려는 과제로 한다.
또한, 본 발명의 다른 과제는 저비용으로 제조할 수 있고 열의 배출이 용이하여 소자의 수명을 늘릴 수 있고 소비전력도 높지 않은 질화갈륨계 반도체 소자를 제공하는 것이다.
상기 과제를 해결하기 위한 수단으로 본 발명은, 질화갈륨계 반도체상에 제 1 전도성 확산방지층과 제 1 금속 접합층을 순차적으로 적층하는 단계와, 금속기판상에 제 2 전도성 확산방지층과 제 2 금속 접합층을 순차적으로 적층하는 단계 및 상기 제 1 금속 접합층과 제 2 금속 접합층을 접합하는 단계를 포함하는 질화갈륨계 반도체와 금속기판과의 접합방법을 제공한다.
본 발명에 의하면 금속 또는 금속산화물을 기반으로 하고 전기전도성을 가지며 금속접합층을 구성하는 성분이 금속기판 또는 질화갈륨 반도체와 반응하거나 확산되는 것을 막는 배리어층으로 작용할 수 있는 전도성 확산방지층을 계면에 증착함으로써, 전도성 확산방지층 사이에 개재된 금속 접합층이 열처리 및 압착 공정 후에도 존재하게 되어 안정적인 접합이 가능하게 된다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 제 1 금속 접합층과 제 2 금속 접합층은 상호 접촉된 상태에서 가열 및 가압하여 접합시키는 방법을 포함한 공지된 다양한 방법에 의해 접합될 수 있다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 금속기판은 열전도율이 16W/mㆍK 이상이고 전기전도도가 8×105S/m 이상이며 열팽창계수가 0.1×10-6/K ~ 11×10-6/K인 스테인레스강, 아연도금강판, 주석도금강판, INVAR 합금인 것을 특징으로 하며, 열팽창계수가 0.1×10-6/K ~ 4×10-6/K인 것이 보다 바람직하다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 금속기판은 Cr을 10중량% ~ 15중량% 함유하거나, Ti을 1중량% ~ 10중량% 함유하거나, Ni을 10중량% ~ 40중량% 함유한 Fe 및 C를 포함한 강철 소재인 것이 바람직한데, 특히 Ni을 다량 함유한 INVAR 계열의 기판이 열팽창계수가 매우 작아 질화갈륨계 반도체와의 접합 안정성을 확보하는데 보다 유리하다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 금속기판의 두께는 10㎛ ~ 1000㎛인 것이 바람직한데, 이는 금속기판의 두께가 10㎛ 미만일 경우 열팽창계수 차이로 인해 접합 후 심한 휘어짐이 발생하고 1000㎛를 초과할 경우 외부로 열을 원활히 제거할 수 없기 때문이다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 제 1 및 제 2 전도성 확산방지층의 두께는 10nm ~ 10㎛인 것이 바람직한데, 10nm 미만일 경우 확산 방지 기능이 부족하고 10㎛를 초과할 경우 확산방지층 내부에 생성되는 응력에 의해 박막이 벗겨지기 때문이다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 금속 접합층은 Au, Sn, Al, Pb, Cr, Ti, In, Pd 중 하나 이상을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 제 1 및 제 2 전도성 확산방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, W, Ti 및 Ta를 포함하는 금속과, 루테늄산화물(RuOx), 니켈산화물(NiOx), 이리듐산화물(IrOx), 로듐산화물(RhOx), 니오븀산화물(NbOx), 타이타늄산화물(TiOx), 탈룸산화물(TaOx) 및 크롬산화물(CrOx)(여기서, x는 0.1 ~ 0.9임)를 포함하는 산화물 중 하나 이상을 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 접합방법에 있어서, 상기 제 1 및 제 2 전도성 확산방지층은, 상기 금속 간의 합금층 또는 상기 금속과 산화물이 교대로 적층된 적층구조로 형성되는 것을 특징으로 한다.
또한, 본 발명은 상기 접합방법에 의해 제조된 반도체 소자를 제공한다.
본 발명은 질화갈륨계 반도체와 금속기판 간의 접합방법은 금속 접합층이 루테늄과 같은 전도성 확산방지층을 통해 금속기판으로 확산되는 것을 막고, 동시에 전도성도 확보함으로써, 질화갈륨계 반도체용 기판으로서 인바 합금과 같은 강판을 기판으로 사용될 수 있도록 한다.
이와 같이 사용된 금속기판은 저비용으로 대량생산이 가능할 뿐 아니라 전기 전도성과 열 전도성이 좋아 고출력 전자소자로서 사용하게 되는 질화갈륨계 반도체와 접합될 경우 열방출을 원활히 하여 소자의 수명을 증가시킬 수 있으며, 기존의 Si 접합과 비교하더라도 구동전압이 유사하여 소비 전력이 거의 증가하지도 않는 질화갈륨계 반도체 소자를 제조할 수 있게 한다.
도 1은 본 발명의 실시예에 따른 접합공정을 나타내는 공정도이다.
도 2는 본 발명의 실시예에 따라 제조된 GaN 반도체층 구조를 설명하기 위한 도면이다.
도 3은 본 발명의 실시예에 따라 제조된 인바합금 기판의 구조를 설명하기 위한 도면이다.
도 4는 본 발명의 실시예에 따른 접합방법을 설명하기 위한 도면이다.
도 5는 본 발명의 실시예에 따라 전도성 확산방지층 위에 금속 접합층이 구비된 인바합금 기판을 열처리한 후의 사진이다.
도 6은 전도성 확산방지층을 형성하지 않고 인바합금 기판에 금속 접합층을 형성하고 열처리한 후의 사진이다.
도 7은 본 발명의 실시예에 따라 접합된 반도체 소자와 종래의 Si 접합을 한 반도체 소자의 전류-전압 곡선의 변화를 나타낸 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
또한 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자들은 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야만 한다.
따라서 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 실시예에 불과할 뿐이고, 본 발명의 기술적 사상을 모두 대변하는 것은 아니므로, 본 출원시점에 있어서 이들을 대체할 수 있는 다양한 균등물과 변형 예들이 있을 수 있으며 본 발명의 범위가 다음에 기술하는 실시예에 한정되는 것은 아니다.
또한, 본 발명의 실시예는 당 업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위하여 제공되어지는 것이며, 또한 도면에서 막 또는 영역들의 크기 또는 두께는 명세서의 명확성을 위하여 과장된 것이다.
도 1은 본 발명의 실시예에 따른 금속기판과 질화갈륨계 반도체와의 접합공정을 나타낸 공정도이다. 도 1에 도시된 바와 같이, 본 발명에 따른 접합공정은 크게 질화갈륨계 반도체에 전도성 확산방지층과 금속 접합층을 순차적으로 형성하는 공정(S100)과, 금속기판에 전도성 확산방지층과 금속 접합층을 순차적으로 형성하는 공정(S200)과, 질화갈륨계 반도체상에 형성된 금속 접합층과 금속기판 상에 형성된 금속 접합층을 접합시키는 공정(S300)으로 이루어진다. 이하, 상기 공정들을 순서대로 설명한다.
먼저, 사파이어 기판상에 MOCVD를 이용하여 500nm 비도핑 GaN 버퍼층, 4㎛ n형 GaN, p형 AlGaN 전자방지층, p형 GaN층을 순차적으로 적층하여 GaN 반도체 박막을 증착한다. 이와 같이 사파이어 기판상에 증착된 GaN 반도체의 표면처리를 위해 염산 수용액(HCL : DI = 1 : 1)에 10분 동안 침지시킨 후 탈이온수로 세척하고 질소로 건조하는 과정을 실시한다.
그 후 전자선 증착장비(e-beam evaporator)에 삽입하여 2 × 10-7 Torr 압력하에서 Ti 전도성 확산방지층을 500~1000Å의 두께로 증착하였다. 한편, 본 발명의 실시예에서는 전도성 확산방지층으로 Ti을 사용하였으나, Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, W, Ti 및 Ta를 포함하는 금속과, 루테늄산화물(RuOx), 니켈산화물(NiOx), 이리듐산화물(IrOx), 로듐산화물(RhOx), 니오븀산화물(NbOx), 타이타늄산화물(TiOx), 탈룸산화물(TaOx) 및 크롬산화물(CrOx)(여기서, x는 0.1 ~ 0.9임)를 포함하는 산화물의 단층 또는 다층 구조로 형성할 수도 있다.
이와 같이 증착된 Ti 전도성 확산방지층 위에 다시 열증착장비(thermal evaporator)를 이용하여 5 × 10-6 Torr 압력하에서 금속 접합층인 Au-Sn을 1.2㎛로 증착하여, 도 2에 도시된 바와 같이 GaN 반도체 상에 Ti 전도성 확산방지층 박막과 그 위에 Au-Sn 접합층 박막이 형성된 단면 구조를 얻는다. 한편, 본 발명의 실시예에서 증착한 Au-Sn 외에 Sn, Al, Pb, Cr, Ti, In, Pd 중 하나 또는 이를 포함하는 합금도 금속 접합층으로 사용할 수 있다.
다음으로, 높은 열전도도와 전기전도도를 갖고 두께가 100nm인 인바 합금(Fe-36wt%Ni)판을 아세톤, IPA(Iso-propane alcohol) 그리고 탈이온수를 이용하여 세척한 후 질소로 건조하는 과정을 실시한다.
그 후 전자선 증착장비(e-beam evaporator)에 삽입하여 2 × 10-7 Torr 압력하에서 전도성 확산방지층으로 Ti층을 500~1000Å의 두께로 증착한다.
이와 같이 증착된 Ti층 위에 열증착장비(thermal evaporator)를 이용하여 5 × 10-6 Torr 압력하에서 금속 접합층인 Au-Sn 합금을 약 1.2㎛ 두께로 증착한다. 이와 같은 과정을 통해 도 3에 도시된 바와 같이 인바합금판 위에 전도성 확산방지층 박막과 그 위에 접합층 박막이 형성된 단면 구조를 얻는다.
마지막으로, 도 4에 도시된 바와 같이, 준비된 GaN 반도체 기판과 인바합금 기판의 금속 접합층이 마주보게 위치시키고 밀착시킨 후, 열처리 및 압착을 통해 접합시키는데, 열처리는 270℃ ~ 330℃까지 30분 동안 온도를 상승시키고 30분 동안 온도를 유지하는 조건으로 하였고, 압착은 열처리 시간 동안 0.1 ~ 0.3MPa의 압력이 유지되도록 하였으며, 열처리는 진공 분위기(5 × 10-4 torr)에서 실시하였다. 이 과정에서 대향된 두 기판의 크기와 모양이 같지 않더라도 금속 접합층이 접촉하는 부분에서는 접합이 이루어진다.
도 5는 본 발명의 실시예에 따라 Ti 전도성 확산방지층을 약 800Å의 두께로 인바합금기판 위에 증착한 후, 그 위에 금속접합층을 약 1.2㎛ 두께의 Au-Sn 합금을 증착한 후 5 × 10-4 torr의 진공 분위기에서 300℃에서 1시간 열처리한 뒤의 표면형상을 현미경으로 관찰한 사진이다.
도 5에서 확인되는 바와 같이, 본 발명의 실시예에 따른 전도성 확산방지층이 형성된 경우 금속 접합층인 Au-Sn 합금이 인바합금 기판으로 확산되는 것을 막아 열처리를 진행하여도 Au-Sn 층이 인바합금 기판 위에 증착된 그대로 존재하게 된다. 그러므로 반도체가 형성된 기판과 금속기판 간의 접합이 정상적으로 이루어질 수 있다.
한편, 도 6은 본 발명에서 사용한 전도성 확산방지층을 사용하지 않고 강철(steel) 기판 위에 Au-Sn 합금을 열증착 장비를 이용하여 약 1.2㎛ 두께로 증착한 후, 진공분위기(진공도 5 × 10-4 torr)에서 300℃에서 1시간 열처리한 후 표면형상을 현미경으로 관찰한 사진이다. 도 6에서 확인되는 바와 같이, 본 발명의 실시예에 따른 전도성 확산방지층을 사용하지 않을 경우, Au-Sn 합금이 강철 기판으로 확산되어 들어가 일부 영역에만 Au-Sn이 존재하고 있고, 일부 영역에서는 강철 기판이 드러난 것을 볼 수 있다. 다시 말해 전도성 확산방지층을 사용하지 않을 경우에는 일부 영역에 금속 접합층이 존재하지 않아 정상적인 접합이 이루어지지 않게 된다.
도 7은 Si 접합을 통한 화합물 반도체 소자와 본 발명의 실시예에 따른 인바합금 기판 접합을 통한 화합물 반도체 소자의 전류-전압 곡선을 비교한 것이다. 도 7에서 확인되는 바와 같이, 전도성 확산방지층을 이용하여 인바합금 기판과 접합을 진행하였을 경우, 기존의 방법과 비교하여 누설전류(leakage current)가 생성되지 않는 것을 확인할 수 있으며, 문턱전압도 거의 변하지 않은 것을 확인할 수 있다.
그러므로, 본 발명에 따른 금속기판과 반도체 소자의 접합방법은 저비용으로 대량 생산이 가능한 철강계 기판을 사용하여 제조비용을 절감할 수 있을 뿐 아니라, 소비전력을 증가시키지 않은 상태로 열을 원활히 제거할 수 있는 화합물 반도체 소자를 만들 수 있어 반도체 소자의 사용 수명의 연장에도 기여할 수 있다.

Claims (13)

  1. 질화갈륨계 반도체상에 제 1 전도성 확산방지층과 제 1 금속 접합층을 순차적으로 적층하는 단계;
    금속기판상에 제 2 전도성 확산방지층과 제 2 금속 접합층을 순차적으로 적층하는 단계; 및
    상기 제 1 금속 접합층과 제 2 금속 접합층을 접합하는 단계;를 포함하고,
    상기 제 1 금속 접합층과 제 2 금속 접합층은 상호 접촉된 상태에서 가열 및 가압되어 접합되며,
    상기 금속기판은 열팽창계수가 6.5×10-6/K ~ 11×10-6/K인 스테인레스강, 아연도금강판, 주석도금강판, 또는 INVAR 합금인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  2. 삭제
  3. 삭제
  4. 제 1 항에 있어서,
    상기 금속기판은 Cr을 10중량% ~ 15중량% 함유한 강판인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  5. 제 1 항에 있어서,
    상기 금속기판은 Ti을 1중량% ~ 10중량% 함유한 강판인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  6. 제 1 항에 있어서,
    상기 금속기판은 Ni을 10중량% ~ 40중량% 함유한 강판인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  7. 삭제
  8. 제 1 항에 있어서,
    상기 금속기판의 두께는 10㎛ ~ 1000㎛인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  9. 제 1 항에 있어서,
    상기 제 1 및 제 2 전도성 확산방지층의 두께는 10nm ~ 10㎛인 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  10. 제 1 항에 있어서,
    상기 금속 접합층은 Au, Sn, Al, Pb, Cr, Ti, In, Pd 중 하나 이상을 포함하는 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  11. 제 1 항에 있어서,
    상기 제 1 및 제 2 전도성 확산방지층은 Cr, Ru, Pt, Ni, Pd, Ir, Rh, Nb, W, Ti 및 Ta를 포함하는 금속과, RuOx, NiOx, IrOx, RhOx, NbOx, TiOx, TaOx 및 CrOx를 포함하는 산화물 중 하나 이상을 포함하는 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  12. 제 11 항에 있어서,
    상기 제 1 및 제 2 전도성 확산방지층은, 상기 금속 간의 합금층 또는 상기 금속과 산화물이 교대로 적층된 적층구조로 형성되는 것을 특징으로 하는 질화갈륨계 반도체와 금속기판과의 접합방법.
  13. 제 1 항, 제 4 항 내지 제 6 항, 제 8 항 내지 제 12 항 중 어느 한 항에 기재된 접합방법에 의해 형성된 반도체 소자.
KR1020100063839A 2010-07-02 2010-07-02 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자 KR101186556B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100063839A KR101186556B1 (ko) 2010-07-02 2010-07-02 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100063839A KR101186556B1 (ko) 2010-07-02 2010-07-02 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자

Publications (2)

Publication Number Publication Date
KR20120003150A KR20120003150A (ko) 2012-01-10
KR101186556B1 true KR101186556B1 (ko) 2012-10-08

Family

ID=45610234

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100063839A KR101186556B1 (ko) 2010-07-02 2010-07-02 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자

Country Status (1)

Country Link
KR (1) KR101186556B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401572B1 (ko) * 2013-02-20 2014-06-03 경희대학교 산학협력단 전자방출의 특성이 향상된 전계방출소자 및 그 제조방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2824719A4 (en) * 2012-07-23 2016-01-06 Sino Nitride Semiconductor Co COMPOSITE SUPPLEMENT WITH PROTECTIVE LAYER FOR PREVENTING THE DIFFUSION OF METALS

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835076B1 (ko) * 2006-12-08 2008-06-03 삼성전기주식회사 수직구조 led 소자 및 그 제조 방법
JP2009200075A (ja) * 2008-02-19 2009-09-03 Nikon Corp 加熱加圧システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100835076B1 (ko) * 2006-12-08 2008-06-03 삼성전기주식회사 수직구조 led 소자 및 그 제조 방법
JP2009200075A (ja) * 2008-02-19 2009-09-03 Nikon Corp 加熱加圧システム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101401572B1 (ko) * 2013-02-20 2014-06-03 경희대학교 산학협력단 전자방출의 특성이 향상된 전계방출소자 및 그 제조방법

Also Published As

Publication number Publication date
KR20120003150A (ko) 2012-01-10

Similar Documents

Publication Publication Date Title
US8502193B2 (en) Light-emitting device and fabricating method thereof
EP2262012B1 (en) Light-emitting diode and a method of manufacturing thereof
CN101188265B (zh) 半导体发光元件及其制造方法
JP2005117020A (ja) 窒化ガリウム系化合物半導体素子とその製造方法
JP5423390B2 (ja) Iii族窒化物系化合物半導体素子及びその製造方法
JP2010507234A (ja) ダイ分離法
US20090263922A1 (en) Reflective Positive Electrode And Gallium Nitride-Based Compound Semiconductor Light-Emitting Device Using The Same
US20060289875A1 (en) Light emitting diode and method making the same
WO2003023838A1 (fr) Electrode n pour element a semiconducteur a compose realise a base de nitrure du groupe iii
WO2012020968A2 (ko) 오믹 전극 구조체를 갖는 반도체 발광 소자 및 그것을 제조하는 방법
KR20080047838A (ko) 수직구조 질화물 반도체 발광 소자 및 제조방법
JP5792694B2 (ja) 半導体発光素子
KR101186556B1 (ko) 질화갈륨계 반도체와 금속기판과의 접합방법과 반도체 소자
JP5287837B2 (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
KR101499954B1 (ko) 수직구조 그룹 3족 질화물계 반도체 발광다이오드 소자 및제조방법
KR101534846B1 (ko) 수직구조의 그룹 3족 질화물계 반도체 발광다이오드 소자및 제조방법
JP2005203765A (ja) 窒化ガリウム系化合物半導体発光素子およびその負極
JP2006100793A (ja) 化合物半導体発光素子
JP2000012899A (ja) 窒化物半導体素子の製造方法
JP4179942B2 (ja) Iii族窒化物半導体発光素子およびその製造方法
KR101353837B1 (ko) 금속기판과 반도체기판의 접합방법 및 이를 이용해 제조된 반도체 소자
CN114284413B (zh) 半导体器件的电极制作方法及半导体器件
KR101615341B1 (ko) 화합물 반도체 소자, 및 이를 제조하기 위한 웨이퍼 본딩 방법
KR101439750B1 (ko) 우수한 내식성을 가지는 발광다이오드 소자용 기판, 그 제조방법 및 발광다이오드 소자의 제조방법
JP2005197670A (ja) 窒化ガリウム系化合物半導体発光素子およびその負極

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150609

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160708

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20180621

Year of fee payment: 6

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20181004

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190617

Year of fee payment: 8