KR101065431B1 - Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스 - Google Patents

Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스 Download PDF

Info

Publication number
KR101065431B1
KR101065431B1 KR1020050005204A KR20050005204A KR101065431B1 KR 101065431 B1 KR101065431 B1 KR 101065431B1 KR 1020050005204 A KR1020050005204 A KR 1020050005204A KR 20050005204 A KR20050005204 A KR 20050005204A KR 101065431 B1 KR101065431 B1 KR 101065431B1
Authority
KR
South Korea
Prior art keywords
group iii
iii nitride
nitride crystal
substrate
crystal
Prior art date
Application number
KR1020050005204A
Other languages
English (en)
Other versions
KR20050076817A (ko
Inventor
히로타류
나카하타세이지
우에노마사키
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20050076817A publication Critical patent/KR20050076817A/ko
Application granted granted Critical
Publication of KR101065431B1 publication Critical patent/KR101065431B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q13/00—Waveguide horns or mouths; Slot antennas; Leaky-waveguide antennas; Equivalent structures causing radiation along the transmission path of a guided wave
    • H01Q13/08—Radiating ends of two-conductor microwave transmission lines, e.g. of coaxial lines, of microstrip lines
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B9/00—Single-crystal growth from melt solutions using molten solvents
    • C30B9/04—Single-crystal growth from melt solutions using molten solvents by cooling of the solution
    • C30B9/08—Single-crystal growth from melt solutions using molten solvents by cooling of the solution using other solvents
    • C30B9/10—Metal solvents
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B19/00—Liquid-phase epitaxial-layer growth
    • C30B19/02—Liquid-phase epitaxial-layer growth using molten solvents, e.g. flux
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B7/00—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions
    • C30B7/10—Single-crystal growth from solutions using solvents which are liquid at normal temperature, e.g. aqueous solutions by application of pressure, e.g. hydrothermal processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02625—Liquid deposition using melted materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

본 발명은 전위 밀도가 낮고 또한 제조 비용이 싼 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 그 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스를 제공하는 것을 목적으로 한다.
액상법에 의해 하지 기판(1)상에 제1의 Ⅲ족 질화물 결정(2)을 성장시키는 공정과, 기상법에 의해 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)을 성장시키는 공정을 포함하는 Ⅲ족 질화물 결정의 제조 방법. 또한, 상기 제조 방법에 의해 얻어진 전위 밀도가 1 ×107개/㎠ 이하의 Ⅲ족 질화물 결정 기판.

Description

Ⅲ족 질화물 결정 기판 및 그 제조 방법과 Ⅲ족 질화물 반도체 디바이스{GROUP Ⅲ NITRIDE CRYSTAL SUBSTRATE, METHOD OF ITS MANUFACTURE, AND GROUP-Ⅲ NITRIDE SEMICONDUCTOR DEVICE}
도 1은 본 발명에 있어서 바람직한 하나의 Ⅲ족 질화물 결정 기판의 제조 방법을 설명한 단면 개략도로서, 도 1a는 액상법에 의해 제1의 Ⅲ족 질화물 결정을 성장시키는 공정을 도시하고, 도 1b∼도 1d는 기상법에 의해 제2의 Ⅲ족 질화물 결정을 성장시키는 공정을 도시한 도면.
도 2는 액상법에 의해 기판상의 일부에 성장시킨 제1의 Ⅲ족 질화물 결정을 도시한 개략도로서, 도 2a는 상면에서 본 평면 개략을 도시하고, 도 2b는 도 2a의 IIB에 있어서의 단면 개략을 도시한 도면.
도 3은 본 발명에 있어서 바람직한 다른 Ⅲ족 질화물 결정 기판의 제조 방법을 설명한 단면 개략도로서, 도 3a는 기판상에 형성된 제1의 Ⅲ족 질화물 결정 및 제2의 Ⅲ족 질화물 결정을 도시하고, 도 3b는 제2의 Ⅲ족 질화물 결정을 분할하는 공정을 도시한 도면.
도 4는 본 발명에 있어서 바람직한 또 다른 Ⅲ족 질화물 결정 기판의 제조 방법을 설명한 개략 단면도로서, 도 4a는 액상법에 의해 제1의 Ⅲ족 질화물 결정을 성장시키는 공정을 도시하고, 도 4b는 기상법에 의해 제2의 Ⅲ족 질화물 결정을 성 장시키는 공정을 도시하며, 도 4c는 제1 및 제2의 Ⅲ족 질화물 결정을 분할하는 공정을 도시한 도면.
도 5는 본 발명에 있어서 바람직한 하나의 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서의 하지 기판의 배치를 도시한 개략도로서, 도 5a는 평면도, 도 5b는 도 5a에 있어서의 Vb-Vb 방향에서의 단면도를 도시한 도면.
도 6은 본 발명에 관한 바람직한 또 다른 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서의 하지 기판의 배치를 도시한 개략도로서, 도 6a는 평면도, 도 6b는 도 6a에 있어서의 VIb-VIb 방향에서의 단면도를 도시한 도면.
도 7은 본 발명에 관한 하나의 Ⅲ족 질화물 반도체 디바이스를 도시한 단면 모식도.
본 발명은 전위 밀도가 낮고, 또한 제조 비용이 싼 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 그 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스에 관한 것이다.
최근, 반도체 레이저, LED(Light Emitting Diode) 등의 광 디바이스, 전자 디바이스 등의 반도체 디바이스의 기판으로서, 전위 밀도가 낮고 사이즈가 큰 Ⅲ족 질화물 결정 기판이 요구되고 있다.
Ⅲ족 질화물 결정 기판을 제조하는 방법으로서는, 기상법으로서, 결정의 성 장 속도를 100 ㎛/hr 이상으로 할 수 있고, 기상법 중에서 결정 성장이 빠른 하이드라이드 기상 성장법(Hydride Vapor Phase Epitaxy, 이하 HVPE법이라 함)이 유력한 방법으로서 이용되고 있다(예를 들면, 아카사끼 이사무 편저, 「Ⅲ족 질화물 반도체」, 바이후칸, 초판, 1999년 12월 8일, p 67-91을 참조).
또한, 하지 기판상에 Ⅲ족 질화물 결정의 박막을 성장시키는 방법으로서는, 기상법으로서, 결정의 성장 속도의 제어성이 좋고 표면이 평탄한 박막의 성장에 알맞은 유기 금속 기상 성장법(Metal Organic Chemical Vapor Deposition, 이하 MOCVD법이라 함)이 유력한 방법으로서 이용되고 있다(예를 들면, 아카사끼 이사무 편저, 「Ⅲ족 질화물 반도체」, 바이후칸, 초판, 1999년 12월 8일, p 67-91을 참조). 상기와 같은 하지 기판에 박막을 형성한 것은 일반적으로 템플릿이라고 불린다. 예를 들면, 하지 기판으로서의 사파이어 기판상에 MOCVD법에 의해 Ⅲ족 질화물 결정의 박막을 성장시킨 템플릿이 Ⅲ족 질화물 결정 기판의 대용품으로서 이용되고 있다.
그러나, 상기 HVPE법 또는 MOCVD법에 있어서는, 모두 Ⅲ족 질화물 결정을 성장시키기 위한 하지 기판이 필요하고, Ⅲ족 질화물 결정 기판 또는 템플릿의 Ⅲ족 질화물 결정 박막의 전위 밀도는 하지 기판의 전위 밀도에 의존하며, 또한, 하지 기판으로서 Ⅲ족 질화물 기판이 아니라, 사파이어 기판 또는 SiC 기판 등의 이종 기판을 이용하는 경우에는, 격자 부정합과 열팽창 계수차에 의해 Ⅲ족 질화물 결정의 전위 밀도는 더욱 증가하는 경향이 있었다.
상기한 바와 같이, HVPE법은 결정의 성장이 빠르고, MOCVD법은 결정의 성장 속도의 제어성이 우수하다는 이점을 각각 갖지만, 결정의 전위 밀도를 충분히 작게 할 수 없다는 점에서, Ⅲ족 질화물 결정 기판의 실용적인 제조 방법은 아니었다.
이것에 대하여, 플럭스법, 고질소압 용액법으로 대표되는 액상법에 있어서는, 반응성이 높은 가스를 이용하는 기상법에 비하여 열역학적으로 평형 상태에 가까운 준 평형 상태로 결정 성장이 진행하기 때문에, 성장중인 핵 발생이 억제되어, 일반적으로 전위 밀도가 낮고 결정성이 높은 Ⅲ족 질화물 결정을 얻을 수 있다(예를 들면, Hisanori Yamane 외 5명, "Preparation of GaN Single Crystals Using a Na Flux", Chemistry of Materials, Vol. 9,(1997), p 413-416, Fumio Kawamura 외 6명, "Growth of Large GaN Single Crystal Using the Liquid Phase Epitaxy(LPE) Technique", Japanese Journal of Applied Physics, Vol. 42, (2003), p L4-L6, Takayuki Inoue 외 5명, "Growth of Bulk GaN Single Crystals by the Pressure-Controlled Solution Growth", Japanese Journal of Applied Physics, Vol. 39, (2000), P2394-2398을 참조).
또한, 액상법에 있어서의 Ⅲ족 질화물 결정 이외의 Ⅲ-V족 결정의 예로서, GaAs의 기판상에 자기 플럭스를 이용한 액상법에 의해 GaAs 및 AlGaAs의 결정층을 성장시키면, 역시 준 평형 상태로 결정 성장이 진행하기 때문에, 하지 기판보다도 전위 밀도가 낮아지고, 평탄한 결정층이 얻어지고 있다. 이 결정층의 전위 밀도의 낮음 때문에, 칩화한 후에 전극 등을 형성하면 내구성이 높은 적색 발광 소자를 제조할 수 있기 때문에, 리모콘의 발광부 등에 종래부터 널리 이용되고 있다.
그러나, 상기한 바와 같이, Ⅲ족 질화물 결정에 있어서는, 상기 타재료와 마 찬가지로 액상법에 의해 저전위화하는 것은 확인되어 있지만(예를 들면, Fumio Kawamura 외 6명, "Growth of Large GaN Single Crystal Using the Liquid Phase Epitaxy(LPE) Technique", Japanese Journal of Applied Physics, Vol. 42, (2003), p L4-L6, Takayuki Inoue 외 5명, "Growth of Bulk GaN Single Crystals by the Pressure-Controlled Solution Growth", Japanese Journal of Applied Physics, Vol. 39, (2000), p 2394-2398을 참조), 질소의 평형 증기압이 높기 때문에, 액상에의 질소의 용해량이 일반적으로 적기 때문에, 결정의 성장 속도가 10 ㎛/hr 정도로 느리다. 또한, 결정의 성장이 느림에도 불구하고, 고온 고압으로 열역학적인 준안정 상태를 안정적으로 유지하는 것이 설비적으로도 기술적으로도 곤란하기 때문에, 성장 속도를 충분히 제어할 수 없고, 표면에 있어서는 우르차이트(wurtzite)형의 육방정계를 반영한 육각 형상의 돌기부가 보이는 등 표면의 평탄성이 나쁘다고 하는 문제가 있었다. 이 때문에, 액상법에 의해 청보라색 레이저, 청색 LED, 백색 LED 등의 광 디바이스, 혹은 전계 효과 트랜지스터 등의 전자 디바이스의 기판을 얻고자 하는 것은 결정 성장에 장시간을 요하고, 추가로 결정 표면을 연마 등에 의해 평탄화하는 공정을 거칠 필요가 있어, 제조 비용이 비싸져서 실용화에 이르지 못하고 있다.
상기 상황을 감안하여 본 발명은 전위 밀도가 낮고, 또한 제조 비용이 싼 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 그 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스를 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해서 본 발명은 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정과, 기상법에 의해 상기 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정을 포함하는 Ⅲ족 질화물 결정 기판의 제조 방법이다.
상기 제조 방법은 성장하는 결정의 전위 밀도가 낮은 이점과 결정의 성장이 느리고 결정 표면의 평탄성이 낮은 결점을 갖는 액상법과, 결정의 성장이 빠르고 또한 결정 표면의 평탄성이 높다고 하는 이점과 결정의 전위 밀도가 높은 결점을 갖는 기상법을 조합함으로써, 각각의 이점인 성장하는 결정의 전위 밀도가 낮고, 결정의 성장이 빠르며 또한 결정 표면의 평탄성이 높다고 하는 특징을 갖는 Ⅲ족 질화물 결정 기판의 제조를 가능하게 하는 것이다.
본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서, 상기 하지 기판은 Ⅲ족 질화물 기판, 또는 상기 Ⅲ족 질화물 결정을 성장시키는 면에 Ⅲ족 질화물 결정층이 형성된 기판인 것이 바람직하다.
추가로, 본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서, 액상법으로서 플럭스법 또는 고질소압 용액법을 이용하는 것이 바람직하고, 기상법으로서 하이드라이드 기상 성장법 또는 유기 금속 기상 성장법을 이용하는 것이 바람직하다.
또한, 본 발명은 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정과, 하이드라이드 기상 성장법 또는 유기 금속 기상 성장법에 의해 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정을 포함하는 Ⅲ족 질화물 결정 기판의 제조 방법으로서, 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 있어서, 제2의 Ⅲ족 질화물 결정의 표면을 표면 거칠기(RP-V)로 0.5 ㎛ 이하로 평탄화하는 것을 특징으로 하는 Ⅲ족 질화물 결정 기판의 제조 방법이다.
또한, 본 발명은 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정과, 하이드라이드 기상 성장법에 의해 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정과, 제1의 Ⅲ족 질화물 결정 및/또는 제2의 Ⅲ족 질화물 결정을 절단 또는 벽개에 의해 분할하는 공정을 포함하는 Ⅲ족 질화물 결정 기판의 제조 방법이다.
또한, 본 발명은 상기한 Ⅲ족 질화물 결정 기판의 제조 방법에 의해 제조된 Ⅲ족 질화물 결정 기판이다. 본 발명에 관한 Ⅲ족 질화물 결정 기판은 전위 밀도가 1 ×107개/㎠ 이하인 것이 바람직하다.
추가로, 본 발명은 상기 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스이다.
본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법은, 예를 들면, 도 1을 참조하여, 도 1a에 도시한 바와 같이, 액상법에 의해 하지 기판(1)상에 제1의 Ⅲ족 질화물 결정(2)을 성장시키는 공정과, 도 1b∼도 1d에 도시한 바와 같이, 기상법에 의해 상기 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)을 성장시키는 공정을 포함한다. 이러한 공정을 포함함으로써, 전위 밀도가 낮은 제1의 Ⅲ족 질화물 결정 및 제2의 Ⅲ족 질화물 결정을 얻을 수 있다.
제1의 Ⅲ족 질화물 결정 및 제2의 Ⅲ족 질화물 결정의 전위 밀도가 낮아지는 것은 이하의 이유에 의한 것이라고 생각된다. 우선, 기판(1)상에 액상법에 의해 제1의 Ⅲ족 질화물 결정의 성장을 행하면, 도 1 및 도 2를 참조하여, 제1의 Ⅲ족 질화물 결정(2)의 표면은 평탄하지 않고, 도 2a에 도시한 바와 같이 상면에서 보면 폭(W) 300 ㎛ 정도의 다각 형상이며, 도 2b 및 도 1a에 도시한 바와 같이 단면이 높이(H) 3 ㎛ 정도의 사다리꼴 형상인 1 이상(통상은 복수)의 제1의 Ⅲ족 질화물 결정의 돌기부(2a)가 기저부(2b)상에 형성된다. 액상법은 기상법에 비하여 열역학적으로 평형 상태에 보다 가까운 상태로 결정 성장을 시키는 방법이기 때문에, 초기에 하지 기판(1)상에 발생하는 결정핵이 소량이고, 이러한 소량의 결정핵으로부터 준 평형 상태로 성장한 제1의 Ⅲ족 질화물 결정(2)은 전위 밀도가 낮아진다. 여기서, 제1의 Ⅲ족 질화물 결정의 돌기부(2a)는 기저부(2b)에 비하여 보다 결정 성장이 진행하고 있기 때문에 전위 밀도는 더욱 낮아진다.
다음에, 상기 제1의 Ⅲ족 질화물 결정상에, 기상법에 의해 3 ㎛/hr 정도의 성장 속도로 제2의 Ⅲ족 질화물 결정의 에피텍셜 성장을 행하면, 도 1b에 도시한 바와 같이, 제1의 Ⅲ족 질화물 결정(2)의 돌기부(2a)의 사면(22)상에 있어서의 제2의 Ⅲ족 질화물 결정(3)의 성장 속도(VH)는 기저부(2b)의 평면(21)상 및 돌기부(2a)의 평면(21)상에 있어서의 제2의 Ⅲ족 질화물 결정(3)의 성장 속도(VV)보다 크기 때문에, 제2의 Ⅲ족 질화물 결정(3)은 기저부(2b)의 평면(21)상 및 돌기부(2a)의 평면(21)을 덮도록 성장해 나가고, 도 1b 및 도 1c에 도시한 바와 같이 제2의 Ⅲ족 질화물 결정(3)은 표면 단차부(33)가 작아지au, 도 1c 또는 도 1d에 도시한 바와 같이 평탄에 가까운 표면 또는 평탄한 표면을 갖는 제2의 Ⅲ족 질화물 결정(3)을 얻을 수 있다. 여기서, 상기한 바와 같이, 제2의 Ⅲ족 질화물 결정은 전위 밀도가 낮은 제1의 Ⅲ족 질화물 결정의 돌기부(2a)의 사면(22)으로부터 성장한 것이 많기 때문에, 그 전위 밀도도 낮은 것을 얻을 수 있다. 또한, Ⅲ족 질화물 결정의 표면의 평탄성이 향상되기 때문에, 반도체 디바이스용 기판으로 하기 위한 표면 연마 등의 가공 비용을 저감할 수 있다.
본 명세서에 있어서는, Ⅲ족 질화물 결정 기판의 제조 방법을 설명하기 위해서, 액상법으로 얻어진 Ⅲ족 질화물 결정을 제1의 Ⅲ족 질화물 결정과, 기상법으로 얻어진 Ⅲ족 질화물 결정을 제2의 Ⅲ족 질화물 결정과 구별하여 기재하고 있지만, 제2의 Ⅲ족 질화물 결정은 정합성 좋게 제1의 Ⅲ족 질화물 결정상에 성장하고 있기 때문에, 하나의 Ⅲ족 질화물 결정으로서 이용하는 것도 가능하다.
본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서, 하지 기판에 특별히 제한은 없고, Ⅲ족 질화물 기판, 사파이어 기판, SiC 기판 등을 이용할 수 있다. 그러나, Ⅲ족 질화물 결정과의 격자 부정합 및 열팽창 계수의 차가 작고, 전위 밀도가 낮은 Ⅲ족 질화물 결정의 성장이 용이해지는 관점에서, 본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서 이용되는 하지 기판(1)은 도 1을 참조하여, Ⅲ족 질화물 기판, 또는 Ⅲ족 질화물 결정을 성장시키는 면에 Ⅲ족 질화물 결정층(1a)이 형성된 기판인 것이 바람직하다. 즉, 사파이어 기판 또는 SiC 기판 등의 이종 기판을 이용하는 경우에는, 이들 기판에 lII족 질화물 결정층을 형성한 것을 하지 기판으로 하는 것이 바람직하다. 여기서, 사파이어 기판 또는 SiC 기판 등에의 Ⅲ족 질화물 결정층의 형성은 HVPE법 또는 MOCVD법을 이용하여 행하는 것이 바람직하다.
또한, 본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서, 상기 액상법으로서 플럭스법 또는 고질소압 용액법을 이용하는 것이 바람직하다. 전위 밀도가 낮은 제1의 Ⅲ족 질화물 결정을 용이하게 성장시킬 수 있다.
플럭스법이란, 600∼1400℃ 정도의 온도와 0.1 MPa∼10 MPa 정도의 압력 하에서 Ⅲ족 원소와 플럭스를 포함하는 융액에 질소를 용해시켜, Ⅲ족 질화물 결정의 성장을 행하는 것이다. 플럭스로서는, 알칼리 금속 원소 또는 천이 금속 원소가 이용된다. 예를 들면, Ⅲ족 원소가 Ga인 경우는 알칼리 금속 원소인 Na가 바람직하게 이용되고, Ⅲ족 원소가 Al인 경우에는 천이 금속 원소인 Fe, Mn 또는 Cr이 바람직하게 이용된다. 또한, 고질소압 용액법은 약 1500℃의 고온과 1 GPa∼2 GPa 정도의 고질소 압력 하에서 Ⅲ족 원소 융액(예를 들면 Ga 융액)에 질소를 용해시켜, Ⅲ족 질화물 결정(예를 들면 GaN 결정)의 성장을 행하는 것이다.
또한, 본 발명에 관한 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서, 상기 기상법으로서, HVPE법 또는 MOCVD법을 이용하는 것이 바람직하다. 저전위 밀도라고 하는 제1의 Ⅲ족 질화물 결정의 특성을 계승하여 전위 밀도가 낮은 제2의 Ⅲ족 질화물 결정을 용이하게 성장시킬 수 있다.
HVPE법은 Ⅲ족 원소의 할로겐화물과 암모니아(NH3) 등의 질소 함유물을 기상으로 반응시켜 Ⅲ족 질화물 결정을 성장시키는 방법으로서, GaN 결정을 성장시키는 경우에는, 금속 Ga와 염화수소(HCl)를 반응시켜 생성한 GaCl 가스와 NH3 가스를 반응시킨다. HVPE법은 액상법만큼 저전위로 결정 성장시킬 수는 없지만, 결정의 성장 속도를 100 ㎛/hr 정도까지 빠르게 할 수 있기 때문에 두께가 큰 Ⅲ족 질화물 결정을 용이하게 얻을 수 있다.
또한, MOCVD법은 Ⅲ족 원소를 함유하는 유기 금속 화합물(예를 들면, TMG(트리메틸갈륨), TMA(트리메틸알루미늄) 등)과 NH3 등의 질소 함유물을 기상으로 반응시켜 Ⅲ족 질화물 결정을 성장시키는 방법이다. MOCVD법은 결정의 성장 속도는 3 ㎛/hr 정도로 느리지만, 결정 성장의 제어성이 우수하여 결정 표면을 평탄하게 성장시키기 쉽다.
특히, 본 발명에 있어서 바람직한 하나의 Ⅲ족 질화물 결정 기판의 제조 방법은 도 1을 참조하여, 도 1a에 도시한 바와 같이 액상법에 의해 기판(1)상에 제1의 Ⅲ족 질화물 결정(2)을 성장시키는 공정과, 도 1b 내지 도 1d에 도시한 바와 같이 HVPE법 또는 MOCVD법에 의해 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)을 성장시키는 공정을 포함하는 Ⅲ족 질화물 결정 기판의 제조 방법으로서, 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 있어서, 제2의 Ⅲ족 질화물 결정의 표면을 표면 거칠기(RP-V)로 0.5 ㎛ 이하로 평탄화하는 것이다. 표면 거칠기(RP-V)로 0.5㎛ 이하로 평탄화함으로써, 광 디바이스, 전자 디바이스 등의 반도체 디바이스의 제조에 알맞은 Ⅲ족 질화물 결정을 얻을 수 있다. 여기서, 표면 거칠기(RP-V)란, 결정의 주 평면의 중앙부에 위치하는 한 변이 1.25 ㎜인 정방형 영역내의 표면에 있어서의 볼록부와 오목부 사이의 수직 방향의 최대 거리라고 정의한다.
상기한 Ⅲ족 질화물 결정 기판의 제조 방법에 의해 전위 밀도가 1 ×107개/㎠ 이하인 Ⅲ족 질화물 결정 기판을 얻을 수 있다.
또한, 본 발명에 있어서 바람직한 다른 Ⅲ족 질화물 결정 기판의 제조 방법은 도 1 및 도 3을 참조하여, 도 1a에 도시한 바와 같이 액상법에 의해 기판(1)상에 제1의 Ⅲ족 질화물 결정(2)을 성장시키는 공정과, 도 1b 내지 도 1d에 도시한 바와 같이 HVPE법에 의해 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)을 성장시키는 공정과, 도 3a 및 도 3b에 도시한 바와 같이 제2의 Ⅲ족 질화물 결정(3)을 절단 또는 벽개에 의해 분할하는 공정을 포함한다.
전술한 바와 같이, HVPE법에 있어서는, 결정의 성장 속도를 100 ㎛/hr 정도까지 크게 할 수 있기 때문에 두께가 큰 Ⅲ족 질화물 결정을 용이하게 얻을 수 있기 때문에, 두꺼운 Ⅲ족 질화물 결정을 분할함으로써 복수의 Ⅲ족 질화물 결정 기판을 동시에 얻을 수 있다. 여기서, 분할 방법으로서는, 절단 또는 벽개의 방법을 이용한다. 절단이란, 전착 다이아몬드 휠의 외주날을 갖는 슬라이서 등에 의해 기계적으로 결정을 분할하는 것을 말하고, 벽개란 결정 격자면을 따라 결정을 분할하는 것을 말한다.
상기한 Ⅲ족 질화물 결정 기판의 제조 방법에 의해 전위 밀도가 1 ×107개/㎠ 이하인 Ⅲ족 질화물 결정 기판을 동시에 다수 장 얻을 수 있다.
또, 본 발명에 있어서는, 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정에 있어서는, 하지 기판의 면방위는 특정될 필요는 없다. 즉, 예를 들면, 도 1을 참조하여, 액상법에 의해 하지 기판(1)의 (0001)면상에 제1의 Ⅲ족 질화물 결정을 성장시킨 후, 기상법에 의해 제1의 Ⅲ족 질화물 결정의 (0001)면에 제2의 Ⅲ족 질화물 결정을 성장시킬 수도 있다. 또한, 도 4를 참조하여, 액상법에 의해 하지 기판(1)의 (1-100)면상에 제1의 Ⅲ족 질화물 결정을 성장시킨 후, 기상법에 의해 제1의 Ⅲ족 질화물 결정의 (0001)면에 제2의 Ⅲ족 질화물 결정을 성장시킬 수도 있다.
여기서, 도 4에 도시된 본 발명에 있어서의 바람직한 또 다른 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서는, 도 4a에 도시한 바와 같이 하지 기판(1)상에 제1의 Ⅲ족 질화물 결정(2)을 성장시키는 공정과, 도 4b에 도시한 바와 같이 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)을 성장시키는 공정과, 도 4c에 도시한 바와 같이 제1의 Ⅲ족 질화물 결정(2) 및 제2 질화물 결정(3)을 절단 또는 벽개에 의해 분할하는 공정이 포함되어 있다.
상기한 바와 같이, 본 발명은 전위 밀도가 낮은 결정을 얻을 수 있지만 결정의 성장 속도가 작고 결정 표면의 평탄화가 곤란한 액상법에, HVPE법 또는 MOCVD법 등의 기상법을 조합함으로써, 전위 밀도가 낮고 또한 제조 비용이 싼 Ⅲ족 질화물 결정 및 그 제조 방법과 Ⅲ족 질화물 결정 기판 및 그 제조 방법을 제공하는 것이다.
즉, 상기 Ⅲ족 질화물 결정 기판의 제조 방법에 있어서는, 액상법 및 기상법 에 의해 Ⅲ족 질화물 결정의 성장을 2회로 나누어 행하기 때문에, 외관상은 공정이 증가하고 있지만, 액상법에 의해 전위 밀도의 저감이 도모되고, 기상법에 의해 표면이 평탄화되어 연마 등의 표면 처리가 생력화(省力化)되거나, Ⅲ족 질화물 결정의 고속 성장에 의해 동시에 다수의 Ⅲ족 질화물 결정 기판을 얻을 수 있게 되기 때문에, 결과로서, 고품질의 Ⅲ족 질화물 결정 기판을 저비용으로 얻을 수 있다.
본 발명에 관한 Ⅲ족 질화물 결정 기판은 상기 Ⅲ족 질화물 결정 기판의 제조 방법에 의해 제조된 Ⅲ족 질화물 결정 기판이다. 상기 제조 방법에 의해 전위 밀도가 낮은 Ⅲ족 질화물 결정 기판을 얻을 수 있다. 또한, 본 발명에 관한 Ⅲ족 질화물 결정 기판의 전위 밀도는 1 ×107개/㎠ 이하인 것이 바람직하다. Ⅲ족 질화물 결정 기판의 전위 밀도가 낮을수록 기판상에 전위 밀도가 낮은 에피택셜층을 형성할 수 있고, 특성이 좋은 반도체 디바이스를 얻을 수 있다.
본 발명에 관한 lII족 질화물 반도체 디바이스는 상기한 Ⅲ족 질화물 결정 기판을 포함한다. 전위 밀도가 낮은 상기 Ⅲ족 질화물 결정 기판을 포함함으로써, 특성이 좋은 반도체 디바이스가 된다. 본 Ⅲ족 질화물 반도체 디바이스의 구조에는 특별히 제한은 없지만, 예를 들면 이하의 구조를 갖는 Ⅲ족 질화물 반도체 디바이스를 들 수 있다.
즉, 본 발명에 관한 하나의 Ⅲ족 질화물 반도체 디바이스는 도 7을 참조하여, Ⅲ족 질화물 결정 기판(70)의 한쪽 주요 면상에 에피택셜층으로서 n형 GaN층(71), Al0.3Ga0.7N층(72), Al0.04Ga0.96N층(73), Al0.08 Ga0.92N층(74), Al0.3Ga0.7N층(75), p 형 GaN층(76)이 순차적으로 형성되어 있다. 추가로, p형 GaN층(76)상의 일부에는 p측 전극(77)인 Pd/Au 적층 전극(Au층이 p형 GaN층(76)과 접촉)이 형성되고, Ⅲ족 질화물 결정 기판(70)의 다른 쪽 주요 면상에는 n측 전극(78)인 Al/Au 적층 전극(Au층이 Ⅲ족 질화물 결정 기판(70)과 접촉)이 형성되어 있다. 본 Ⅲ족 질화물 반도체 디바이스(700)는 LED로서의 기능을 갖는다.
본 발명에 관한 Ⅲ족 질화물 결정 기판 및 그 제조 방법에 대해서, 실시예 1 내지 실시예 7 및 비교예 1 내지 비교예 3에 의해 더욱 구체적으로 설명한다.
(실시예 1)
도 1을 참조하여, 플럭스법에 의해 하지 기판(1)으로서 전위 밀도가 1 ×108개/㎠, 사이즈가 10 ㎜ ×10 ㎜ ×두께 300 ㎛이며, 10 ㎜ ×10 ㎜의 면이 (0001)면인 우르차이트형 GaN 기판의 (0001)면상에 제1의 Ⅲ족 질화물 결정(2)으로서의 GaN 결정을 성장시켰다. 구체적으로는, 도 5에 도시한 바와 같이, 반응 용기(4)인 알루미나 도가니의 중앙부에 상기 GaN 기판을 그 (0001)면을 위로 향해 배치하고, 이 알루미나 도가니에 2.0 g의 금속 Ga와 1.0 g의 금속 Na(Na 플럭스)를 넣어 가열함으로써, GaN 기판의 (0001)면상에 융액(7)으로서 800℃의 Ga-Na 융액(융액면의 높이는 2 ㎜)을 형성하고, 이 Ga-Na 융액 속에 N2 가스를 50 MPa가 되도록 3시간 공급함으로써, 도 2에 도시한 바와 같이, 제1의 Ⅲ족 질화물 결정(2)으로서, 상면에서 보면 육각 형상이고 단면이 사다리꼴 형상인 돌기부(2a)를 갖는 GaN 결정을 얻을 수 있었다. 이 제1의 Ⅲ족 질화물 결정의 두께는 9 ㎛∼12 ㎛ 정도였다. 또한, 이 제1의 Ⅲ족 질화물 결정의 전위 밀도를 투과형 전자 현미경에 의해 측정한 결과, 돌기부(2a)의 전위 밀도는 6 ×105개/㎠이며, 돌기부(2a) 및 기저부(2b) 전체의 평균 전위 밀도는 5 ×106개/㎠였다. 또한, 이 제1의 Ⅲ족 질화물 결정의 표면 거칠기(RP-V)를 접촉식 단차계를 이용하여 한 변이 1.25 ㎜인 정방형의 범위 내에서 측정한 결과, 3 ㎛였다.
다음에, MOCVD법에 의해 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켰다. 구체적으로는, 제1의 Ⅲ족 질화물 결정이 성장한 기판에 1100℃, 101 kPa에서 TMG 가스와 NH3 가스와 H2 가스(캐리어 가스)와 N2 가스(캐리어 가스)(몰비는 1:2000:7000:9000)를 전 가스 유량 40000 sccm(여기서, sccm이란 표준 상태(1013 hPa, 273℃)에 있어서의 가스 유량(㎤/min)을 나타냄)으로 2시간 공급함으로써, 제2의 Ⅲ족 질화물 결정으로서 두께 6 ㎛의 GaN 결정을 성장시켜, Ⅲ족 질화물 결정 기판으로서의 GaN 결정 기판을 얻었다. 여기서, 제2의 Ⅲ족 질화물 결정의 전위 밀도는 2 ×106개/㎠이며, 결정 표면은 표면 거칠기(RP-V)로 0.1 ㎛로까지 평탄화하였다. 결과를 표 1에 정리하였다.
(비교예 1)
제1의 Ⅲ족 질화물 결정을 성장시키는 공정을 행하지 않고, MOCVD법에 의해 기판(1)으로서의 GaN 기판(실시예 1의 GaN 기판과 동일한 사이즈, 이하의 실시예 및 비교예에 있어서의 기판의 사이즈는 전부 동일함)에 직접 제2의 Ⅲ족 질화물 결 정(3)으로서의 GaN 결정을 성장시켜, GaN 결정 기판을 얻었다. MOCVD법에 의한 성장 조건은 실시예 1과 동일하게 하였다. 여기서, 얻어진 GaN 결정의 두께는 6 ㎛, 전위 밀도는 6 ×107개/㎠였다. 또한, 이 GaN 결정의 표면 거칠기(RP-V)는 0.1 ㎛이며, 표면에는 육안으로 명료한 단차는 인지되지 않았다. 결과를 표 1에 정리하였다.
(실시예 2)
실시예 1과 동일하게 하여, 플럭스법에 의해 GaN 기판상에 제1의 Ⅲ족 질화물 결정으로서 GaN 결정을 성장시켰다. 이 제1의 Ⅲ족 질화물 결정의 돌기부의 전위 밀도는 7 ×105개/㎠이며, 돌기부 및 기저부 전체의 평균 전위 밀도는 8 ×106개/㎠였다.
다음에, HVPE법에 의해 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켰다. 구체적으로는, 제1의 Ⅲ족 질화물 결정이 성장한 기판에 1030℃, 101 kPa에서 GaC1 가스와 NH3 가스와 H2 가스(캐리어 가스)(몰비는 10:1000:7000)를 전 가스 유량 8010 sccm으로 1시간 공급함으로써, 제2의 Ⅲ족 질화물 결정으로서 두께 5 ㎛의 GaN 결정을 성장시켜, GaN 결정 기판을 얻었다. 여기서, 제2의 Ⅲ족 질화물 결정의 전위 밀도는 7 ×106개/㎠였다. 또한, 표면 거칠기(RP-V)는 0.5 ㎛이며, 표면에는 육안으로 육각 형상의 돌기가 관찰되었다. 결과를 표 1에 정리하였다.
(비교예 2)
제1의 Ⅲ족 질화물 결정을 성장시키는 공정을 행하지 않고, HVPE법에 의해 기판(1)으로서의 GaN 기판에 직접 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켜, GaN 결정 기판을 얻었다. HVPE법에 의한 성장 조건은 실시예 2와 동일하게 하였다. 얻어진 GaN 결정의 두께는 5 ㎛, 전위 밀도는 8 ×107개/㎠였다. 또한, 표면 거칠기(RP-V)는 0.5 ㎛였다. 결과를 표 1에 정리하였다.
(실시예 3)
도 1을 참조하여 하지 기판(1)으로서 사이즈가 10 ㎜ ×10 ㎜ ×두께 300 ㎛이고, 10 ㎜ ×10 ㎜의 면이 (OOO1)면인 사파이어 기판의 (O001)면에 Ⅲ족 질화물 결정층(1a)인 GaN 결정층(10 ㎜ ×10 ㎜의 면이 (OOO1)면)을 형성한 기판을 이용한 다른 것은 실시예 1과 동일하게 하여, 제1의 Ⅲ족 질화물 결정(전위 밀도: 돌기부에서 6 ×105개/㎠, 돌기부 및 기저부 전체의 평균으로 7 ×106개/㎠) 및 제2의 Ⅲ족 질화물 결정(전위 밀도: 6 ×106개/㎠)으로서의 GaN 결정을 성장시켜 GaN 결정 기판을 얻었다. 여기서, 사파이어 기판상에의 GaN 결정층의 형성은 MOCVD법을 이용하여 행하였다. 구체적으로는, 실시예 1과 동일한 조건으로 1시간 가스[TMG 가스, NH3 가스, H2 가스(캐리어 가스) 및 N2 가스(캐리어 가스)]를 공급함으로써, 두께가 약 3 ㎛, 표면 거칠기(RP-V)가 0.1 ㎛인 GaN 결정층을 형성하였다. 결과를 표 1에 정리하였다.
(실시예4 )
도 1을 참조하여, 실시예 3과 동일하게 하여, 제1의 Ⅲ족 질화물 결정(2)을 성장시켰다. 이 제1 질화물 결정의 전위 밀도는 돌기부에서 8 ×105개/㎠이고, 돌기부 및 기저부 전체의 평균으로 8 ×106개/㎠였다.
다음에, HVPE법에 의해 제1의 Ⅲ족 질화물 결정(2)상에 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켰다. 구체적으로는 제1의 Ⅲ족 질화물 결정이 성장한 기판에 1030℃, 101 kPa에서 GaC1 가스와 NH3 가스와 H2 가스(캐리어 가스)(몰비는 120:1000:7000)를 전 가스 유량 8120 sccm으로 15시간 공급함으로써, 두께 1.6 ㎜의 제2의 Ⅲ족 질화물 결정을 얻을 수 있었다. 이 제2의 Ⅲ족 질화물 결정의 (0001)면의 표면 거칠기(RP-V)는 12 ㎛였다.
다음에, 제1의 Ⅲ족 질화물 결정(2) 및 제2 질화물 결정층(3)을 성장시킨 기판(1)을 유리제의 원판에 고정하고, 전착 다이아몬드 휠의 두께 200 ㎛의 외주날을 갖는 슬라이서를 이용하여 520 ㎛의 피치로 슬라이스를 행하여, 두께 320 ㎛의 Ⅲ족 질화물 결정 기판(3a, 3b, 3c)을 3장 얻을 수 있었다. 슬라이스 가공후의 Ⅲ족 질화물 결정 기판의 표면 거칠기(RP-V)는 모두 1 ㎛였고, 추가로 두께 300 ㎛까지 연마 가공함으로써, Ⅲ족 질화물 결정 기판의 표면 거칠기(RP-V)를 모두 0.01 ㎛로 하였다. 또한, 상기 3가지의 Ⅲ족 질화물 기판(3a, 3b, 3c)의 전위 밀도는 각각 3 ×106개/㎠, 8 ×105개/㎠, 3 ×105개/㎠였다. 이와 같이 하여, 전위 밀도가 낮고 표면 거칠기(RP-V)가 작아, 광 디바이스, 전자 디바이스 등의 반도체 디바이스용 기판으로서 적합한 Ⅲ족 질화물 결정 기판을 효율적으로 제조할 수 있었다. 또한, 결과를 표 1에 정리하였다.
(비교예 3)
제1의 Ⅲ족 질화물 결정을 성장시키는 공정을 행하지 않고, HVPE법에 의해 기판(1)으로서의 GaN 기판에 직접 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켜, GaN 결정 기판을 얻었다. HVPE법에 의한 성장 조건은 성장 시간을 3시간으로 한 것 이외에는 실시예 4와 동일하게 하였다. 얻어진 GaN 결정의 두께는 300 ㎛, 전위 밀도는 3 ×107개/㎠였다. 또한, 표면 거칠기(RP-V)는 3 ㎛였다. 결과를 표 1에 정리하였다.
(실시예 5)
도 4를 참조하여, 플럭스법에 의해 하지 기판(1)으로서, 전위 밀도가 1 ×108개/㎠, 사이즈가 2 ㎜ ×10 ㎜ ×두께 300 ㎛이고, 2 ㎜ ×10 ㎜의 면이 (1-100)면이며, 10 ㎜ ×300 ㎛의 면이 (0001)면인 우르차이트형 GaN 기판의 (1-100)면상에 제1의 Ⅲ족 질화물 결정(2)으로서의 GaN 결정을 성장시켰다. 구체적으로는, 도 6에 도시한 바와 같이, 반응 용기(4)인 알루미나 도가니의 중앙부에 한 변이 10 ㎜이고 높이가 2 ㎜인 알루미나제의 프레임(5)과 한 변이 9.3 ㎜이고 두께가 0.3 ㎜인 알루미나제의 판(6)에 의해 하지 기판(1)인 GaN 기판의 (0001)면이 수평이 되도 록 유지하고, 이 알루미나 도가니에 2.0 g의 금속 Ga와 1.0 g의 금속 Na(Na 플럭스)를 넣어 가열함으로써, GaN 기판의 (1-100)면에 접하도록 융액(7)으로서 800℃의 Ga-Na 융액(융액면의 높이는 2 ㎜)을 형성하고, 이 Ga-Na 융액 속에 N2 가스를 50 MPa가 되도록 250시간 공급함으로써, 도 4a를 참조하여, 제1의 Ⅲ족 질화물 결정(2)으로서의 GaN 결정을 얻을 수 있었다.
이 제1의 Ⅲ족 질화물 결정(2)으로서의 GaN 결정은 하지 기판(1)의 (1-100)면에서 Ga-Na 융액의 액면에 대하여 평행한 <1-100> 축 방향으로 10 ㎜ 성장하여, 2 ㎜ ×10 ㎜ ×두께 10 ㎜의 GaN 결정이 되었다. 이 GaN 결정의 전위 밀도를 측정한 결과, 4 ×105개/㎠로 저전위였다.
다음에, 도 4a 및 도 4b를 참조하여, 하지 기판(1)을 실시예 4에서 이용한 외주날의 슬라이서에 의해 절단하고, HVPE법에 의해 제1의 Ⅲ족 질화물 결정(2)으로서의 GaN 결정의 (0001)면상에 성장 시간을 30시간으로 한 것 이외에는 실시예 4와 동일하게 하여, 제2의 Ⅲ족 질화물 결정(3)으로서의 GaN 결정을 성장시켰다. 이 제2의 Ⅲ족 질화물 결정(3)인 GaN 결정의 <0001> 축 방향의 두께는 가장 두꺼운 부분이 3.5 ㎜이고, 가장 얇은 부분이 3.2 ㎜였다.
다음에, 도 4b 및 도 4c를 참조하여, 제1 질화물 결정(2)과 제2 질화물 결정(3)이 일체화되어 있는 질화물 결정의 (0001)면을 유리제의 원판(도시하지 않음)에 밀착시켜 실시예 4의 외주날을 갖는 슬라이서를 이용하여 슬라이스 및 연마 가공을 행하여, 제1 질화물 결정(2) 및 제2 질화물 결정(3)으로부터, 두께가 300 ㎛이고 표면 거칠기(RP-V)가 0.01 ㎛인 Ⅲ족 질화물 결정 기판(2c, 2d, 2e, 2f, 3d, 3e, 3f, 3g, 3h, 3i)을 얻었다. 이들 Ⅲ족 질화물 결정 기판의 전위 밀도는 Ⅲ족 질화물 결정 기판(2c, 2d, 2e, 2f)이 4 ×105개/cm2, Ⅲ족 질화물 결정 기판(3d, 3e, 3f)이 2 ×105개/cm2, Ⅲ족 질화물 결정 기판(3g, 3h, 3i)이 1 ×105개/cm2로 낮아졌다. 결과를 표 1에 정리하였다.
이와 같이, 본 실시예에 있어서는, 하지 기판의 (0001)면 이외의 면인 (1-100)면에 액상법인 플럭스법에 의해 제1의 Ⅲ족 질화물 결정으로서의 저전위의 GaN 결정을 성장시킬 수 있고, 이 제1의 Ⅲ족 질화물 결정에 기상법인 HVPE법에 의해 추가로 저전위의 GaN 결정을 액상법에 비하여 빠르게 성장시킬 수 있다. 즉, 하지 기판의 면방위에 관계없이 전위 밀도가 낮은 Ⅲ족 질화물 결정 기판을 단시간에 다수 장 얻을 수 있다.
(실시예 6)
실시예 1과 동일하게 하여 성장시킨 제1의 Ⅲ족 질화물 결정인 GaN 결정(전위 밀도: 돌기부가 6 ×105개/㎠, 돌기부 및 기저부 전체의 평균이 3 ×106개/㎠)상에 HVPE법에 의해 제2의 Ⅲ족 질화물 결정으로서 AlN 결정을 성장시켰다. 즉, 1030℃, 101 kPa에서 AlC13 가스와 NH3 가스와 H2 가스(캐리어 가스)(몰비는 10:3000:8000)를 전 가스 유량 11010 sccm으로 14시간 공급함으로써, 제2의 Ⅲ족 질화물 결정으로서 두께 520 ㎛의 AlN 결정을 성장시켰다. 여기서, 제2의 Ⅲ족 질 화물 결정의 전위 밀도는 6 ×105개/㎠이며, 결정 표면의 표면 거칠기(RP-V)는 4 ㎛였다. 결과를 표 1에 정리하였다.
(실시예 7)
실시예 1과 동일하게 하여 성장시킨 제1의 Ⅲ족 질화물 결정인 GaN 결정(전위 밀도: 돌기부가 5 ×105개/㎠, 돌기부 및 기저부 전체의 평균이 6 ×106개/㎠)상에 HVPE법에 의해 제2의 Ⅲ족 질화물 결정으로서 Al0.3Ga0.7N 결정을 성장시켰다. 즉, 1030℃, 101 kPa에서 GaC1 가스와 AlCl3 가스와 NH3 가스와 H2 가스(캐리어 가스)(몰비는 25:10:3000:8000)를 전 가스 유량 11035 sccm으로 15시간 공급함으로써, 제2의 Ⅲ족 질화물 결정으로서 두께 480 ㎛의 Al0.3Ga0.7N 결정을 성장시켰다. 여기서, 제2의 Ⅲ족 질화물 결정의 전위 밀도는 4 ×105개/㎠이며, 결정 표면의 표면 거칠기(RP-V)는 3 ㎛였다. 결과를 표 1에 정리하였다.
Figure 112005025730163-pat00018
표 1에 밝혀진 바와 같이, 하지 기판상에 액상법에 의해 제1의 Ⅲ족 질화물 결정을 성장시키고, 계속해서 기상법에 의해 제2의 Ⅲ족 질화물 결정을 성장시킨 경우의 Ⅲ족 질화물 결정의 전위 밀도는 기판상에 직접 Ⅲ족 질화물 결정을 성장시킨 경우의 Ⅲ족 질화물 결정의 전위 밀도에 비하여 낮게 할 수 있고, 1 ×107개/㎠ 이하로 할 수 있었다. 여기서, Ⅲ족 질화물 결정으로서 화학 조성이 다른 결정을 성장시킨 경우에도, Ⅲ족 질화물 결정의 전위 밀도를 1 ×107개/㎠ 이하로 할 수 있었다.
또한, 제1의 Ⅲ족 질화물 결정상에 HVPE법으로 제2의 Ⅲ족 질화물 결정을 고속도로 성장시켜 두께가 큰 Ⅲ족 질화물 결정을 제작하여 슬라이스함으로써, 전위 밀도가 1 ×107개/㎠ 이하로 낮은 Ⅲ족 질화물 결정 기판을 복수 장 동시에 얻을 수 있었다.
다음에, 본 발명에 관한 Ⅲ족 질화물 반도체 디바이스에 대해서 비교예 4, 실시예 8∼10에 의해 더욱 구체적으로 설명한다.
(비교예 4)
비교예 3에 있어서 GaN 기판에 직접 성장시킨 제2의 Ⅲ족 질화물 결정인 GaN 결정을 GaN 기판으로부터 분리하고, 표면을 연마하여, 사이즈가 10 ㎜ ×10 ㎜ ×두께 250 ㎛이고 표면 거칠기(RP-V)가 2 ㎚ 이하인 GaN 결정 기판(전위 밀도: 3 ×107개/㎠)을 얻었다.
다음에, 도 7을 참조하여, Ⅲ족 질화물 결정 기판(70)인 상기 GaN 결정 기판의 한쪽 주요 면상에 MOCVD법에 의해 두께 1 ㎛의 n형 GaN층(71), 두께 10 ㎚의 Al0.3Ga0.7N층(72), 두께 3 ㎚의 Al0.04Ga0.96N층(73), 두께 3 ㎚의 Al0.08Ga0.92N층(74), 두께 10 ㎚의 Al0.3Ga0.7N층(75), 두께 p형 GaN층(76)을 순차적으로 에피텍셜 성장시켰다.
다음에, p형 GaN층(76)상의 일부에는 p측 전극(77)으로서 직경 80 ㎛의 Pd(두께 5 ㎚)/Au(두께 5 ㎚) 적층 전극[Au층이 p형 GaN층(76)과 접촉]을 형성하였다. 또한, Ⅲ족 질화물 결정 기판(70)의 다른 쪽 주요 면상에는 n측 전극(78)으로서 Al(두께 10 ㎚)/Au(두께 10 ㎚) 적층 전극[Au층이 Ⅲ족 질화물 결정 기판(70)과 접촉]을 형성하였다.
이렇게 해서 얻어진 반도체 디바이스(700)인 LED의 발광 피크 파장을 분광 광도계에 의해 측정한 결과, 360 ㎚이었다. 또한, 본 비교예에 있어서의 LED의 발광 피크의 상대 강도를 1로 하여, 이하의 실시예에 있어서의 LED의 발광 피크의 상대 강도를 구하였다.
(실시예 8)
도 3을 참조하여, 실시예 4에 있어서 얻어진 제2의 Ⅲ족 질화물 결정으로부터 슬라이스된 Ⅲ족 질화물 결정 기판(3c)인 두께 320 ㎛의 GaN 결정 기판의 표면을 연마하여, 사이즈가 10 ㎜ ×10 ㎜ ×두께 250 ㎛이고 표면 거칠기(RP-V)가 2 ㎚ 이하인 GaN 결정 기판(전위 밀도: 3 ×105개/㎠)을 얻었다. Ⅲ족 질화물 결정 기판 으로서 상기 GaN 결정 기판을 이용하여 비교예 4와 동일하게 하여 Ⅲ족 질화물 반도체 디바이스인 LED를 제조하였다. 얻어진 LED의 발광 피크 파장은 360 ㎚, 발광 피크의 상대 강도는 1.2였다.
(실시예 9)
실시예 6에 있어서 성장시킨 제2의 Ⅲ족 질화물 결정인 두께 520 ㎛의 AlN 결정을 제1의 Ⅲ족 질화물 결정인 GaN 결정으로부터 분리하고, 표면을 연마하여, 사이즈가 10 ㎜ ×10 ㎜ ×두께 250 ㎛이고 표면 거칠기(RP-V)가 2 ㎚ 이하인 GaN 결정 기판(전위 밀도: 6 ×105개/㎠)을 얻었다. Ⅲ족 질화물 결정 기판으로서 상기 AlN 결정 기판을 이용하여 비교예 4와 동일하게 하여 Ⅲ족 질화물 반도체 디바이스인 LED를 제조하였다. 얻어진 LED의 발광 피크는 360 ㎚, 발광 피크의 상대 강도는 1.5였다.
(실시예 10)
실시예 7에 있어서 성장시킨 제2의 Ⅲ족 질화물 결정인 두께 480 ㎛의 Al0.3Ga0.7N 결정을 제1의 Ⅲ족 질화물 결정인 GaN 결정으로부터 분리하고, 표면을 연마하여, 사이즈가 10 ㎜ ×10 ㎜ ×두께 250 ㎛이고 표면 거칠기(RP-V)가 2 ㎚ 이하인 Al0.3Ga0.7N 결정 기판(전위 밀도: 4 ×105개/㎠)을 얻었다. Ⅲ족 질화물 결정 기판으로서 상기 Al0.3Ga0.7N 결정 기판을 이용하여 비교예 4와 동일하게 하여 Ⅲ족 질화물 반도체 디바이스인 LED를 제조하였다. 얻어진 LED의 발광 피크 파장은 360 ㎚ , 발광 피크의 상대 강도는 1.5였다.
실시예 8 내지 실시예 10과 비교예 4를 대비하면 명백한 바와 같이, 하지 기판상에 액상법에 의해 성장시킨 제1의 Ⅲ족 질화물 결정상에 기상법에 의해 성장시킨 제2의 Ⅲ족 질화물 결정으로부터 얻어진 Ⅲ족 질화물 결정 기판을 포함하는 LED의 발광 피크의 강도는 하지 기판상에 직접 기상법에 의해 성장시킨 Ⅲ족 질화물 결정으로부터 얻어진 Ⅲ족 질화물 결정 기판을 포함하는 LED의 발광 피크의 강도보다도 커졌다. 이것은, 제2의 Ⅲ족 질화물 결정으로부터 얻어진 Ⅲ족 질화물 결정 기판의 전위 밀도가 하지 기판상에 직접 기상법에 의해 성장시킨 Ⅲ족 질화물 결정으로부터 얻어진 Ⅲ족 질화물 결정 기판의 전위 밀도보다도 낮아졌기 때문이라고 생각된다.
이번 개시된 실시 형태 및 실시예는 모든 점에서 예시로서 제한적인 것이 아니라고 생각되는 것이 당연하다. 본 발명의 범위는 상기한 설명이 아니라 특허 청구 범위에 의해 나타내어지고, 특허 청구 범위와 균등한 의미 및 범위 안의 모든 변경이 포함되는 것이 의도된다.
본 발명은 전위 밀도가 낮고, 또한 제조 비용이 싼 Ⅲ족 질화물 결정, Ⅲ족 질화물 결정 기판 및 이들의 제조 방법과 그 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스에 널리 이용할 수 있다.
본 발명에 의하면, 전위 밀도가 낮고, 또한 제조 비용이 싼 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 그 Ⅲ족 질화물 결정을 포함하는 Ⅲ족 질화물 반도체 디바이스를 제공할 수 있다.

Claims (9)

  1. 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정에 이어서, 기상법에 의해 상기 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 의해 Ⅲ족 질화물 결정 기판을 제조하고, 양 공정 사이에 슬라이스나 연마에 의한 평탄화 공정을 행하지 않는 Ⅲ족 질화물 결정 기판의 제조 방법.
  2. 제1항에 있어서, 상기 하지 기판은 Ⅲ족 질화물 기판, 또는 상기 Ⅲ족 질화물 결정을 성장시키는 면에 Ⅲ족 질화물 결정층이 형성된 기판인 것인 Ⅲ족 질화물 결정 기판의 제조 방법.
  3. 제1항 또는 제2항에 있어서, 상기 액상법으로서, 플럭스법 또는 고질소압 용액법을 이용하는 것인 Ⅲ족 질화물 결정 기판의 제조 방법.
  4. 제1항 또는 제2항에 있어서, 상기 기상법으로서, 하이드라이드 기상 성장법 또는 유기 금속 기상 성장법을 이용하는 것인 Ⅲ족 질화물 결정 기판의 제조 방법.
  5. 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정에 이어서, 하이드라이드 기상 성장법 또는 유기 금속 기상 성장법에 의해 상기 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 의해 Ⅲ족 질화물 결정 기판을 제조하고, 양 공정 사이에 슬라이스나 연마에 의한 평탄화 공정을 행하지 않는 Ⅲ족 질화물 결정 기판의 제조 방법으로서,
    상기 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 있어서, 상기 제2의 Ⅲ족 질화물 결정의 표면을 표면 거칠기 RP-V로 0.5 ㎛ 이하로 평탄화하는 것을 특징으로 하는 Ⅲ족 질화물 결정 기판의 제조 방법.
  6. 액상법에 의해 하지 기판상에 제1의 Ⅲ족 질화물 결정을 성장시키는 공정에 이어서, 하이드라이드 기상 성장법에 의해 상기 제1의 Ⅲ족 질화물 결정상에 제2의 Ⅲ족 질화물 결정을 성장시키는 공정에 의해 Ⅲ족 질화물 결정 기판을 제조하고, 양 공정 사이에 슬라이스나 연마에 의한 평탄화 공정을 행하지 않고, 상기 Ⅲ족 질화물 결정 기판을 제조한 후에, 상기 제1의 Ⅲ족 질화물 결정과 상기 제2의 Ⅲ족 질화물 결정 중 어느 하나 혹은 양자 모두를 절단 또는 벽개에 의해 분할하는 공정을 포함하는 Ⅲ족 질화물 결정 기판의 제조 방법.
  7. 제1항, 제5항, 또는 제6항 중 어느 한 항에 기재한 Ⅲ족 질화물 결정 기판의 제조 방법에 의해 제조된 Ⅲ족 질화물 결정 기판.
  8. 제7항에 있어서, 전위 밀도가 1 ×107개/㎠ 이하인 것인 Ⅲ족 질화물 결정 기판.
  9. 제7항에 기재한 Ⅲ족 질화물 결정 기판을 포함하는 Ⅲ족 질화물 반도체 디바이스.
KR1020050005204A 2004-01-23 2005-01-20 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스 KR101065431B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004015647 2004-01-23
JPJP-P-2004-00015647 2004-01-23
JPJP-P-2004-00304073 2004-10-19
JP2004304073A JP4622447B2 (ja) 2004-01-23 2004-10-19 Ｉｉｉ族窒化物結晶基板の製造方法

Publications (2)

Publication Number Publication Date
KR20050076817A KR20050076817A (ko) 2005-07-28
KR101065431B1 true KR101065431B1 (ko) 2011-09-19

Family

ID=34635693

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050005204A KR101065431B1 (ko) 2004-01-23 2005-01-20 Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스

Country Status (5)

Country Link
US (1) US8002892B2 (ko)
EP (1) EP1557870B1 (ko)
JP (1) JP4622447B2 (ko)
KR (1) KR101065431B1 (ko)
CN (1) CN100454488C (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112116A1 (ja) * 2003-06-16 2004-12-23 Sumitomo Electric Industries, Ltd. 窒化物半導体結晶表面の加工方法およびその方法により得られた窒化物半導体結晶
JP5015417B2 (ja) * 2004-06-09 2012-08-29 住友電気工業株式会社 ＧａＮ結晶の製造方法
JPWO2007023722A1 (ja) * 2005-08-25 2009-02-26 住友電気工業株式会社 ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶の製造方法、ＧａｘＩｎ１−ｘＮ（０≦ｘ≦１）結晶基板、ＧａＮ結晶の製造方法、ＧａＮ結晶基板および製品
US8946674B2 (en) * 2005-08-31 2015-02-03 University Of Florida Research Foundation, Inc. Group III-nitrides on Si substrates using a nanostructured interlayer
KR101204029B1 (ko) 2005-09-14 2012-11-27 삼성코닝정밀소재 주식회사 질화갈륨 단결정 후막의 제조방법
JP2007220927A (ja) * 2006-02-17 2007-08-30 Tokyo Univ Of Agriculture & Technology ＡｌＧａＮ三元混晶結晶の製造方法及び気相成長装置
TW200802544A (en) * 2006-04-25 2008-01-01 Osram Opto Semiconductors Gmbh Composite substrate and method for making the same
JP2008013390A (ja) * 2006-07-04 2008-01-24 Sumitomo Electric Ind Ltd ＡｌＮ結晶基板の製造方法、ＡｌＮ結晶の成長方法およびＡｌＮ結晶基板
US8222057B2 (en) * 2006-08-29 2012-07-17 University Of Florida Research Foundation, Inc. Crack free multilayered devices, methods of manufacture thereof and articles comprising the same
JP5129527B2 (ja) * 2006-10-02 2013-01-30 株式会社リコー 結晶製造方法及び基板製造方法
US9064706B2 (en) 2006-11-17 2015-06-23 Sumitomo Electric Industries, Ltd. Composite of III-nitride crystal on laterally stacked substrates
JP5332168B2 (ja) 2006-11-17 2013-11-06 住友電気工業株式会社 Ｉｉｉ族窒化物結晶の製造方法
US20110284948A1 (en) * 2007-07-31 2011-11-24 Rohm Co., Ltd. Semiconductor device and fabrication method for the same
US20100213576A1 (en) * 2007-10-09 2010-08-26 Panasonic Corporation Method for producing group iii nitride crystal substrate, group iii nitride crystal substrate, and semiconductor device using group iii nitride crystal substrate
DE112009000195B4 (de) * 2008-01-24 2015-12-10 Ngk Insulators, Ltd. Verfahren zum Herstellen eines III-Metall-Nitrid-Einkristalls
JP2009280482A (ja) * 2008-04-25 2009-12-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物単結晶自立基板およびそれを用いた半導体デバイスの製造方法
EP2362412B1 (en) * 2010-02-19 2020-04-08 Samsung Electronics Co., Ltd. Method of growing nitride semiconductor
JP2012006794A (ja) * 2010-06-25 2012-01-12 Sumitomo Electric Ind Ltd ＧａＮ結晶の成長方法
CN104246027B (zh) * 2012-08-06 2015-11-25 日本碍子株式会社 复合基板及功能元件
CN102851734B (zh) * 2012-09-06 2015-11-25 苏州晶湛半导体有限公司 半导体外延结构及其生长方法
JP6384851B2 (ja) * 2014-03-03 2018-09-05 国立大学法人大阪大学 Ｉｉｉ族窒化物結晶の製造方法、ｉｉｉ族窒化物結晶、半導体装置およびｉｉｉ族窒化物結晶製造装置
JP6714320B2 (ja) * 2014-03-18 2020-06-24 株式会社サイオクス １３族窒化物結晶の製造方法及び１３族窒化物結晶を有する積層体
JP6578570B2 (ja) * 2015-03-03 2019-09-25 国立大学法人大阪大学 Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP6652347B2 (ja) * 2015-08-10 2020-02-19 古河機械金属株式会社 Ｉｉｉ族窒化物半導体基板、及び、ｉｉｉ族窒化物半導体基板の製造方法
JP6841191B2 (ja) * 2016-09-06 2021-03-10 豊田合成株式会社 Ｉｉｉ族窒化物半導体の製造方法
JP6994835B2 (ja) 2017-03-03 2022-01-14 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板
JP6906205B2 (ja) * 2017-08-01 2021-07-21 株式会社サイオクス 半導体積層物の製造方法および窒化物結晶基板の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273019A (ja) * 2002-03-19 2003-09-26 National Institute Of Advanced Industrial & Technology 窒化物半導体結晶成長表面の保護方法及び窒化物半導体薄膜デバイスの作製方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6440823B1 (en) * 1994-01-27 2002-08-27 Advanced Technology Materials, Inc. Low defect density (Ga, Al, In)N and HVPE process for making same
US5679152A (en) * 1994-01-27 1997-10-21 Advanced Technology Materials, Inc. Method of making a single crystals Ga*N article
TW417315B (en) * 1998-06-18 2001-01-01 Sumitomo Electric Industries GaN single crystal substrate and its manufacture method of the same
JP3556916B2 (ja) * 2000-09-18 2004-08-25 三菱電線工業株式会社 半導体基材の製造方法
JP4055110B2 (ja) * 2000-10-24 2008-03-05 株式会社リコー Ｉｉｉ族窒化物結晶の製造方法
KR100850293B1 (ko) * 2001-06-06 2008-08-04 니치아 카가쿠 고교 가부시키가이샤 벌크 단결정 갈륨함유 질화물을 얻기 위한 방법 및 장치
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd ＧａＮ単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
TWI274735B (en) * 2002-05-17 2007-03-01 Ammono Sp Zoo Bulk single crystal production facility employing supercritical ammonia
FR2840452B1 (fr) * 2002-05-28 2005-10-14 Lumilog Procede de realisation par epitaxie d'un film de nitrure de gallium separe de son substrat
KR100989507B1 (ko) * 2002-07-31 2010-10-22 재단법인 오사카산업진흥기구 Ⅲ족 원소 질화물 단결정의 제조 방법 및 그것에 의하여얻어진 ⅲ족 원소 질화물 투명 단결정

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273019A (ja) * 2002-03-19 2003-09-26 National Institute Of Advanced Industrial & Technology 窒化物半導体結晶成長表面の保護方法及び窒化物半導体薄膜デバイスの作製方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Fumio KAWAMURA 등, "Growth of a Large GaN Single Crystal Using the Liquid Phase Epitaxy (LPE) Technique", Japanese Journal of Applied Physics, vol. 42, 2003년 1월 15일*
Sukhoveyev V.A. 등, "GaN 20-mm Diameter Ingots Grown from Melt-Solution by Seeded Technique", Materials Research Society Symposium Proceedings vol. 595, 1999*

Also Published As

Publication number Publication date
KR20050076817A (ko) 2005-07-28
EP1557870A3 (en) 2009-05-13
US20050164419A1 (en) 2005-07-28
JP4622447B2 (ja) 2011-02-02
CN100454488C (zh) 2009-01-21
EP1557870A2 (en) 2005-07-27
EP1557870B1 (en) 2014-10-22
JP2005236261A (ja) 2005-09-02
US8002892B2 (en) 2011-08-23
CN1670916A (zh) 2005-09-21

Similar Documents

Publication Publication Date Title
KR101065431B1 (ko) Ⅲ족 질화물 결정 기판 및 그 제조 방법과 ⅲ족 질화물반도체 디바이스
KR101222299B1 (ko) Ｉｉｉ족 질화물 결정 및 그 제조 방법, 그리고 ｉｉｉ족 질화물 결정 기판 및 반도체 디바이스
KR100629558B1 (ko) ＧａＮ단결정기판 및 그 제조방법
CA2747574C (en) Manufacturing of low defect density free-standing gallium nitride substrates and devices fabricated thereof
KR100623564B1 (ko) Ⅲ족 질화물계 화합물 반도체 소자
US7790489B2 (en) III-V group nitride system semiconductor self-standing substrate, method of making the same and III-V group nitride system semiconductor wafer
US20050208687A1 (en) Method of Manufacturing Single-Crystal GaN Substrate, and Single-Crystal GaN Substrate
US8310030B2 (en) III-nitride crystal substrate and III-nitride semiconductor device
US7884447B2 (en) Laser diode orientation on mis-cut substrates
US9899564B2 (en) Group III nitride semiconductor and method for producing same
US7867881B2 (en) Method of manufacturing nitride semiconductor substrate
JP5170186B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法
JP2017183697A (ja) Ｉｉｉ族窒化物半導体及びその製造方法
JP2006306722A (ja) ＧａＮ単結晶基板の製造方法及びＧａＮ単結晶基板
JP2003073196A (ja) 窒化物半導体基板およびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140825

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150819

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160818

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee