JP6994835B2 - 窒化物半導体基板の製造方法および窒化物半導体基板 - Google Patents

窒化物半導体基板の製造方法および窒化物半導体基板 Download PDF

Info

Publication number
JP6994835B2
JP6994835B2 JP2017040144A JP2017040144A JP6994835B2 JP 6994835 B2 JP6994835 B2 JP 6994835B2 JP 2017040144 A JP2017040144 A JP 2017040144A JP 2017040144 A JP2017040144 A JP 2017040144A JP 6994835 B2 JP6994835 B2 JP 6994835B2
Authority
JP
Japan
Prior art keywords
nitride semiconductor
crystal
gan
semiconductor layer
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017040144A
Other languages
English (en)
Other versions
JP2018145042A (ja
Inventor
丈洋 吉田
文正 堀切
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Sciocs Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd, Sciocs Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2017040144A priority Critical patent/JP6994835B2/ja
Priority to US16/490,704 priority patent/US11094539B2/en
Priority to PCT/JP2018/007392 priority patent/WO2018159646A1/ja
Publication of JP2018145042A publication Critical patent/JP2018145042A/ja
Application granted granted Critical
Publication of JP6994835B2 publication Critical patent/JP6994835B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/38—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Description

本発明は、窒化物半導体基板の製造方法および窒化物半導体基板に関する。
発光素子や高速トランジスタ等の半導体デバイスは、例えば窒化ガリウム（ＧａＮ）等のIII族窒化物の結晶からなる窒化物半導体基板を用いて構成されることがある（例えば、特許文献１参照）。
特開２００７－１５３６６４号公報
本発明は、半導体デバイスの構成に用いて好適な窒化物半導体基板の製造方法および窒化物半導体基板に関する技術を提供することにある。
本発明の一態様によれば、
窒化物半導体結晶からなる種結晶基板の＋Ｃ面上に窒化物半導体結晶をｃ軸方向に沿って成長させてｎ－型の第一窒化物半導体層を形成する工程と、
前記第一窒化物半導体層の＋Ｃ面上に窒化物半導体結晶をｃ軸方向に沿って成長させて第二窒化物半導体層を形成する工程と、
前記種結晶基板を除去して前記第一窒化物半導体層の－Ｃ面を露出させ、前記－Ｃ面を主面とする前記第一窒化物半導体層と前記第二窒化物半導体層との積層体を窒化物半導体基板として得る工程と、
を含む窒化物半導体基板の製造方法が提供される。
また、本発明の他の態様によれば、
窒化物半導体結晶からなる第一窒化物半導体層および第二窒化物半導体層が積層されて構成された窒化物半導体基板であって、
前記第一窒化物半導体層は、－Ｃ面を露出面として有するｎ－型のものであり、窒化物半導体結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満である
窒化物半導体基板が提供される。
本発明によれば、半導体デバイスの構成に用いて好適な窒化物半導体基板が得られる。
本発明に係る窒化物半導体基板の製造方法で用いる気相成長装置の一具体例の概略構成図である。 本発明に係る窒化物半導体基板の製造方法の手順の一具体例の説明図（その１）である。 本発明に係る窒化物半導体基板の製造方法の手順の一具体例の説明図（その２）である。 本発明に係る窒化物半導体基板を用いて構成された半導体デバイス（半導体装置）の一具体例の概略構成図である。 本発明に係る窒化物半導体基板の製造方法の他の具体例の説明図である。 本発明に係る窒化物半導体基板の製造方法のさらに他の具体例の説明図（その１）である。 本発明に係る窒化物半導体基板の製造方法のさらに他の具体例の説明図（その２）である。 本発明に係る窒化物半導体基板を用いて構成された半導体デバイス（半導体装置）の製造方法の一具体例の説明図（その１）である。 本発明に係る窒化物半導体基板を用いて構成された半導体デバイス（半導体装置）の製造方法の一具体例の説明図（その２）である。 本発明に係る窒化物半導体基板を用いて構成された半導体デバイス（半導体装置）の製造方法の一具体例の説明図（その３）である。
＜発明者の得た知見＞
発光素子や高速トランジスタ等の半導体デバイスを構成する窒化物半導体基板として、ＧａＮの単結晶からなる基板（以下、「ＧａＮ基板」ともいう。）が着目されている。ＧａＮ基板を用いて半導体デバイスを構成する場合には、例えば、ＧａＮ基板にマグネシウム（Ｍｇ）等のｐ型不純物をイオン注入によって打ち込んで、ＧａＮ基板内にｐ型領域を形成する、といった手法が用いられることがある。その場合において、ＧａＮ基板へのイオン注入は注入後に１２００℃を超える高温域でのアニール処理を必要とするためＧａＮ結晶の熱分解が問題となり得るが、ガリウム（Ｇａ）極性面よりも熱的に安定な窒素（Ｎ）極性面に対してイオン注入を行えば、ＧａＮ結晶の熱分解の問題が解消し、良好な整流性を示すｐｎ接合ダイオードを形成することが可能になると考えられる。
このようなイオン注入が行われるＧａＮ結晶は、そのＧａＮ結晶中におけるシリコン（Ｓｉ）や酸素（Ｏ）等の不純物の濃度が極めて低いことが好ましい。ＧａＮ結晶中の不純物濃度が極めて低ければ、Ｍｇの注入量を少なく抑えたとしても、ＧａＮ結晶に所望の導電性（ｐ型半導体特性）を付与することが可能となるからである。つまり、ＳｉやＯ等の不純物を多く含む場合に比べると、イオン注入が行われるＧａＮ結晶の不純物濃度を抑えることで、Ｍｇの注入による結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与できるようになる。また、キャリア散乱の要因となる不純物の濃度が極めて低ければ、キャリアの移動度低下を回避することが可能となるという点でも、不純物を多く含む場合よりも有利である。
しかしながら、ＧａＮ結晶は、Ｇａ極性面（すなわち＋Ｃ面）の方向に成長させる場合に比べると、Ｎ極性面（すなわち－Ｃ面）の方向に成長させることが非常に困難である。しかも、Ｎ極性面の方向に成長させた場合には、その成長過程でＯ等の不純物の取り込みが激しく、不純物濃度を極めて低く抑えることができない。つまり、ＧａＮ結晶をＮ極性面の方向に成長させたのでは、イオン注入が可能なＮ極性面（－Ｃ面）を露出面として有し、かつ、イオン注入が行われるＧａＮ結晶の不純物濃度が極めて低くなるように構成されたＧａＮ基板を得ることができない。
この点につき、本発明者は鋭意検討を重ね、基板製造の手順等を工夫することで、イオン注入が可能なＮ極性面（－Ｃ面）を露出面として有し、かつ、イオン注入が行われるＧａＮ結晶の不純物濃度が極めて低いＧａＮ基板を構成できる、という新たな知見を得るに至った。
本発明は、本発明者が見出した上述の新たな知見に基づくものである。
＜本発明の第一実施形態＞
以下、本発明の第一実施形態について図面を参照しながら説明する。
（１）窒化物半導体基板の製造方法
先ず、本発明に係る窒化物半導体基板の製造方法の一例を説明する。
窒化物半導体基板は、窒化物半導体結晶からなる平板状（例えば円板状）の基板（以下、「ウエハ」ともいう。）である。
窒化物半導体基板を構成する窒化物半導体結晶は、III族元素とＶ族元素を用いたIII－Ｖ族化合物半導体においてＶ族元素としてＮを用いた半導体の結晶であり、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（ただし、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される結晶である。
以下、本実施形態では、窒化物半導体結晶がＧａＮの単結晶であり、窒化物半導体基板としてＧａＮ結晶からなるＧａＮ基板を製造する場合を例に挙げて説明する。
ＧａＮ基板を構成するＧａＮ結晶は、六方晶構造（ウルツ鉱型結晶構造）を有している。このような六方晶構造のＧａＮ結晶において、極性を有する面（極性面）としては、Ｇａ極性面に相当する｛０００１｝面およびＮ極性面に相当する｛０００－１｝面が挙げられる。本明細書においては、極性面を「Ｃ面」と称し、特に｛０００１｝面を「＋Ｃ面」、｛０００－１｝面を「－Ｃ面」と称する場合がある。なお、本明細書において「Ｃ面」等の特定の指数面を称する場合には、±０．０１°以内の精度で計測される各結晶軸から１０°以内のオフ角を有する範囲内の面、好ましくはオフ角が５°以内、より好ましくは３°以内である面を含むものとする。ここで、オフ角とは、面の法線方向とＧａＮ結晶の軸方向とのなす角をいう。
（ＨＶＰＥ装置）
本実施形態では、ＧａＮ結晶からなるＧａＮ基板の製造を、ハイドライド気相成長装置（ＨＶＰＥ装置）を利用して行う。ここで、ＧａＮ基板の製造に利用するＨＶＰＥ装置の構成について、図１を参照しながら説明する。
ＨＶＰＥ装置２００は、成膜室２０１が内部に構成された気密容器２０３を備えている。成膜室２０１内には、インナーカバー２０４が設けられているとともに、そのインナーカバー２０４に囲われる位置に、種結晶基板２０が配置される基台としてのサセプタ２０８が設けられている。サセプタ２０８は、回転機構２１６が有する回転軸２１５に接続されており、その回転機構２１６の駆動に合わせて回転可能に構成されている。
気密容器２０３の一端には、ガス生成器２３３ａ内へ塩化水素（ＨＣｌ）ガスを供給するガス供給管２３２ａ、インナーカバー２０４内へアンモニア（ＮＨ３）ガスを供給するガス供給管２３２ｂ、インナーカバー２０４内へ後述するドーピングガスを供給するガス供給管２３２ｃ、インナーカバー２０４内へパージガスとして窒素（Ｎ２）ガスおよび水素（Ｈ２）ガスの混合ガス（Ｎ２／Ｈ２ガス）を供給するガス供給管２３２ｄ、および、成膜室２０１内へパージガスとしてのＮ２ガスを供給するガス供給管２３２ｅが接続されている。ガス供給管２３２ａ～２３２ｅには、上流側から順に、流量制御器２４１ａ～２４１ｅ、バルブ２４３ａ～２４３ｅがそれぞれ設けられている。ガス供給管２３２ａの下流には、原料としてのＧａ融液を収容するガス生成器２３３ａが設けられている。ガス生成器２３３ａには、ＨＣｌガスとＧａ融液との反応により生成された塩化ガリウム（ＧａＣｌ）ガスを、サセプタ２０８上に配置された種結晶基板２０等に向けて供給するノズル２４９ａが設けられている。ガス供給管２３２ｂ，２３２ｃの下流側には、これらのガス供給管から供給された各種ガスをサセプタ２０８上に配置された種結晶基板２０等に向けて供給するノズル２４９ｂ，２４９ｃがそれぞれ接続されている。ノズル２４９ａ～２４９ｃは、サセプタ２０８の表面に対して交差する方向にガスを流すよう配置されている。ノズル２４９ｃから供給されるドーピングガスは、ドーピング原料ガスとＮ２／Ｈ２ガス等のキャリアガスとの混合ガスである。ドーピングガスについては、ドーピング原料のハロゲン化物ガスの熱分解を抑える目的でＨＣｌガスを一緒に流してもよい。ドーピングガスを構成するドーピング原料ガスとしては、例えば、シリコン（Ｓｉ）ドープの場合であればＳｉＨ２Ｃｌ２ガス、ゲルマニウム（Ｇｅ）ドープの場合であればＧｅＣｌ４ガス、炭素（Ｃ）ドープの場合であればＣＨ２Ｃｌ２ガス、鉄（Ｆｅ）ドープの場合であればＦｅＣｌ２ガスを、それぞれ用いることが考えられるが、必ずしもこれらに限定されるものではない。
気密容器２０３の他端には、成膜室２０１内を排気する排気管２３０が設けられている。排気管２３０には、ポンプ（あるいはブロワ）２３１が設けられている。気密容器２０３の外周には、ガス生成器２３３ａ内やサセプタ２０８上の種結晶基板２０等を領域別に所望の温度に加熱するゾーンヒータ２０７ａ，２０７ｂが設けられている。また、気密容器２０３内には成膜室２０１内の温度を測定する温度センサ（ただし不図示）が設けられている。
上述したＨＶＰＥ装置２００の構成部材、特に各種ガスの流れを形成するための各部材については、後述するような低不純物濃度の結晶成長を行うことを可能にすべく、例えば、以下に述べるように構成されている。
具体的には、図１中においてハッチング種類により識別可能に示しているように、高温に加熱するゾーンヒータ２０７ａ，２０７ｂの輻射を受けるような領域に配置される部材は、全て炭化ケイ素（ＳｉＣ）コートグラファイトで構成されることが好ましい。その一方で、比較的低温部では、高純度石英を用いて部材を構成することが好ましい。つまり、比較的高温（例えば１０００℃以上）になるような場所でＨＣｌガスと触れ合う箇所では、高純度石英を用いず、ＳｉＣコートグラファイトを用いて各部材を構成する。詳しくは、インナーカバー２０４、サセプタ２０８、回転軸２１５、ガス生成器２３３ａ、各ノズル２４９ａ～２４９ｃ等を、ＳｉＣコートグラファイトで構成する。なお、気密容器２０３を構成する炉心管は石英とするしかないので、成膜室２０１内には、サセプタ２０８やガス生成器２３３ａ等を囲うインナーカバー２０４が設けられているのである。気密容器２０３の両端の壁部や排気管２３０等については、ステンレス等の金属材料を用いて構成すればよい。
例えば、「Ｐｏｌｙａｋｏｖ ｅｔ ａｌ. Ｊ. Ａｐｐｌ. Ｐｈｙｓ. １１５, １８３７０６ （２０１４）」によれば、９５０℃で成長することにより、低不純物濃度のＧａＮ結晶の成長が実現可能なことが開示されている。ところが、このような低温成長では、得られる結晶品質の低下を招き、熱物性、電気特性等において良好なものが得られない。この点、上述した構成のＨＶＰＥ装置２００によれば、例えば、１０５０℃以上というＧａＮ結晶の成長に適した温度域においても、Ｓｉ、Ｏ、Ｃ、Ｆｅ、Ｃｒ、Ｎｉ等の不純物の結晶成長部への供給を遮断することができ、高純度で、かつ、熱物性および電気特性においても良好な特性を示すＧａＮ結晶を成長させることが実現可能である。
なお、ＨＶＰＥ装置２００が備える各部材は、コンピュータとして構成されたコントローラ２８０に接続されており、コントローラ２８０上で実行されるプログラムによって、後述する処理手順や処理条件が制御されるように構成されている。
（ＧａＮ基板の製造手順の概要）
続いて、上述のＨＶＰＥ装置２００を用い、種結晶基板２０上にＧａＮ単結晶をエピタキシャル成長させて、ＧａＮ基板を製造する場合の手順の一例について、詳しく説明する。以下の説明において、ＨＶＰＥ装置２００を構成する各部の動作はコントローラ２８０により制御される。
ＧａＮ基板の製造にあたっては、搬入ステップの後、結晶成長ステップを実施し、さらに搬出ステップおよびスライスステップを経る。また、結晶成長ステップでは、少なくとも第一層形成ステップおよび第二層形成ステップを実施する。
（搬入ステップ）
具体的には、先ず、反応容器２０３の炉口を開放し、サセプタ２０８上に種結晶基板２０を載置する。サセプタ２０８上に載置する種結晶基板２０は、後述するＧａＮ基板１０を製造するための基（種）となるもので、窒化物半導体の一例であるＧａＮの単結晶からなる板状のものである。そして、互いに対向する二つの主面のうち、一方の主面がＧａ極性面に相当する｛０００１｝面（すなわち＋Ｃ面）となっており、他方の主面がＮ極性面に相当する｛０００－１｝面（すなわち－Ｃ面）となっている。
サセプタ２０８上への種結晶基板２０の載置にあたっては、サセプタ２０８上に載置された状態の種結晶基板２０の表面、すなわちノズル２４９ａ～２４９ｃに対向する側の主面（結晶成長面、下地面）が、ＧａＮ結晶の｛０００１｝面、すなわち＋Ｃ面（Ｇａ極性面）となるようにする。
サセプタ２０８上に載置する種結晶基板２０としては、例えば、Ｓｉに代表されるｎ型不純物のＧａＮ結晶中における濃度が１×１０１８～１×１０１９ａｔ／ｃｍ３程度のもの、すなわちｎ型不純物濃度が相対的に高いｎ＋型のものを用いることが考えられる。ただし、必ずしもｎ＋型のものに限定されることはなく、後述するように第一ＧａＮ層２１を成長させることが可能なものであれば、ｎ型不純物濃度が１×１０１５～１×１０１６ａｔ／ｃｍ３程度ドープされたものであっても構わない。
なお、種結晶基板２０の平面形状および大きさについては、特に限定されるものではなく、製造しようとするＧａＮ基板１０の形状やサイズ等に応じて適宜決定すればよい。また、種結晶基板２０の厚さについても、特に限定されるものではないが、サセプタ２０８上に載置する際の取り扱いの容易さを考慮して、自立可能な厚さである３００～４００μｍ程度とすることが考えられる。
（結晶成長ステップ）
反応室２０１内への種結晶基板２０の搬入が完了したら、続いて、結晶成長ステップを実施する。結晶成長ステップでは、少なくとも第一層形成ステップおよび第二層形成ステップを、それぞれ順に実施する。
（第一層形成ステップ）
第一層形成ステップでは、図２（ａ）に示すように、種結晶基板２０の＋Ｃ面上にＧａＮ結晶をエピタキシャル成長させて、第一ＧａＮ層２１を形成する。
具体的には、本ステップでは、反応室２０１内への種結晶基板２０の搬入が完了した後に、炉口を閉じ、反応室２０１内の加熱および排気を実施しながら、反応室２０１内へのＨ２ガス、或いは、Ｈ２ガスおよびＮ２ガスの供給を開始する。そして、反応室２０１内が所望の処理温度、処理圧力に到達し、反応室２０１内の雰囲気が所望の雰囲気となった状態で、ガス供給管２３２ａ，２３２ｂからのＨＣｌガス、ＮＨ３ガスの供給を開始し、種結晶基板２０の表面に対してＧａＣｌガスおよびＮＨ３ガスをそれぞれ供給する。これにより、種結晶基板２０の表面上には、＋Ｃ面（極性面）と垂直な軸方向（以下、「ｃ軸方向」ともいう。）に沿って、すなわちＧａ極性面（すなわち＋Ｃ面）の方向に向けて、ＧａＮ結晶がエピタキシャル成長し、第一ＧａＮ層２１が形成される。このような＋Ｃ面の方向への結晶成長は、Ｎ極性面（すなわち－Ｃ面）の方向に向けた場合に比べると、結晶を適切に成長させるという観点では好ましい。
なお、本ステップでは、種結晶基板２０を構成するＧａＮ結晶の熱分解を防止するため、種結晶基板２０の温度が５００℃に到達した時点、或いはそれ以前から、反応室２０１内へのＮＨ３ガスの供給を開始するのが好ましい。また、第一ＧａＮ層２１の面内膜厚均一性等を向上させるため、本ステップは、サセプタ２０８を回転させた状態で実施するのが好ましい。
本ステップでは、ゾーンヒータ２０７ａ，２０７ｂの温度は、ガス生成器２３３ａを含む反応室２０１内の上流側の部分を加熱するヒータ２０７ａでは例えば７００～９００℃の温度に設定し、サセプタ２０８を含む反応室２０１内の下流側の部分を加熱するヒータ２０７ｂでは例えば１０００～１２００℃の温度に設定するのが好ましい。これにより、サセプタ２０８は１０００～１２００℃の所定の温度に調整される。本ステップでは、内部ヒータ（ただし不図示）はオフの状態で使用してもよいが、サセプタ２０８の温度が上述の１０００～１２００℃の範囲である限りにおいては、内部ヒータを用いた温度制御を実施しても構わない。
本ステップのその他の処理条件としては、以下が例示される。
処理圧力：０．５～２気圧
ＧａＣｌガスの分圧：０．１～２０ｋＰａ
ＮＨ３ガスの分圧／ＧａＣｌガスの分圧：１～１００
Ｈ２ガスの分圧／ＧａＣｌガスの分圧：０～１００
また、種結晶基板２０の表面に対してＧａＣｌガスおよびＮＨ３ガスを供給する際は、ガス供給管２３２ａ～２３２ｂのそれぞれから、キャリアガスとしてのＮ２ガスを添加してもよい。Ｎ２ガスを添加してノズル２４９ａ～２４９ｂから供給されるガスの吹き出し流速を調整することで、種結晶基板２０の表面における原料ガスの供給量等の分布を適切に制御し、面内全域にわたり均一な成長速度分布を実現することができる。なお、Ｎ２ガスの代わりにＡｒガスやＨｅガス等の希ガスを添加するようにしてもよい。
以上の条件で形成される第一ＧａＮ層２１は、Ｓｉに代表されるｎ型不純物のＧａＮ結晶中における濃度が相対的に低いｎ－型のもの、具体的にはＧａＮ結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満のものとなる。なお、ｎ－型の第一ＧａＮ層２１におけるｎ型不純物の具体的な濃度値については、詳細を後述する。
このような第一ＧａＮ層２１は、例えば、１５～３０μｍ程度の厚さで形成することが考えられる。
（第二層形成ステップ）
種結晶基板２０の＋Ｃ面上に第一ＧａＮ層２１を形成したら、次いで、第二層形成ステップを実施する。本ステップでは、図２（ａ）に示すように、第一ＧａＮ層２１の＋Ｃ面上にＧａＮ結晶をエピタキシャル成長させて、第二ＧａＮ層２２を形成する。
具体的には、本ステップでは、上述した第一層形成ステップの場合とは異なり、ガス供給管２３２ｃからドーパントガスとして、例えば、ＳｉＨ４ガスやＳｉＨ２Ｃｌ２等のＳｉ含有ガスを供給する。反応容器２０３内におけるＳｉ含有ガスのIII族原料ガスに対する分圧比率（Ｓｉ含有ガスの分圧／ＧａＣｌガスの合計分圧）は、例えば１／１×１０８～１／１０００の大きさとすることができる。他の条件は、上述した第一層形成ステップの場合と同様である。これにより、第一ＧａＮ層２１の表面上には、ｃ軸方向に沿って、、すなわちＧａ極性面（すなわち＋Ｃ面）の方向に向けて、ＧａＮ結晶がエピタキシャル成長し、第二ＧａＮ層２２が形成される。このような＋Ｃ面の方向への結晶成長は、Ｎ極性面（すなわち－Ｃ面）の方向に向けた場合に比べると、結晶を適切に成長させるという観点では好ましい。
以上の条件で形成される第二ＧａＮ層２２は、Ｓｉに代表されるｎ型不純物のＧａＮ結晶中における濃度が相対的に高いｎ＋型のもの、具体的にはＧａＮ結晶中のＳｉ濃度が１×１０１８～１×１０１９ａｔ／ｃｍ３程度のものとなる。
このような第二ＧａＮ層２２は、例えば、自立可能な厚さである３００～４００μｍ程度の厚さで形成することが考えられる。
なお、第二ＧａＮ層２２を形成する本ステップは、上述した第一層形成ステップの場合とは供給するガス種が異なるだけなので、第一層形成ステップから連続的に行うことが可能である。
（搬出ステップ）
種結晶基板２０上に第一ＧａＮ層２１および第二ＧａＮ層２２を形成したら、反応室２０１内へＮＨ３ガス、Ｎ２ガスを供給しつつ、また、反応室２０１内を排気した状態で、ガス生成器２３３ａへのＨＣｌガスの供給、反応室２０１内へＨ２ガスの供給、ゾーンヒータ２０７ａ、２０７ｂによる加熱をそれぞれ停止する。そして、反応室２０１内の温度が５００℃以下に降温したらＮＨ３ガスの供給を停止し、反応室２０１内の雰囲気をＮ２ガスへ置換して大気圧に復帰させる。そして、反応室２０１内を、例えば２００℃以下の温度、すなわち、反応容器２０３内からのＧａＮの結晶インゴット（表面に第一ＧａＮ層２１および第二ＧａＮ層２２が形成された種結晶基板２０）の搬出が可能となる温度へと降温させる。その後、結晶インゴットを反応室２０１内から外部へ搬出する。
（スライスステップ）
結晶インゴットを搬出したら、その結晶インゴットについて、図２（ｂ）に示すように、種結晶基板２０と第一ＧａＮ層２１との界面近傍を成長面と平行にスライスし（図中Ａ－Ａ参照）、これにより種結晶基板２０を除去して第一ＧａＮ層２１の－Ｃ面を露出させる。このスライス加工は、例えばワイヤソーや放電加工機等を用いて行うことが可能である。ただし、これに限定されることはなく、第一ＧａＮ層２１の－Ｃ面を露出できれば、種結晶基板２０に対するエッチング加工等を利用しても構わない。
種結晶基板２０を除去したら、第一ＧａＮ層２１の露出面（－Ｃ面）に所定の研磨加工を施すことで、この面をエピレディなミラー面とする。研磨加工は、例えば化学的機械研磨（ＣＭＰ）によって行うことが可能であるが、これに限定されることはなく、エピレディなミラー面とすることができれば、他の手法を利用しても構わない。
なお、－Ｃ面と対向する第二ＧａＮ層２２の露出面（＋Ｃ面）の側については、後述する。
そして、種結晶基板２０を除去して露出面に対する研磨加工を行った後に、図２（ｃ）に示すように、上下方向（天地方向）を反転させれば、－Ｃ面を主面とする第一ＧａＮ層２１と第二ＧａＮ層２２との積層体からなるＧａＮ基板１０が得られる。
（ＧａＮ基板の＋Ｃ面側）
－Ｃ面と対向する第二ＧａＮ層２２の露出面（＋Ｃ面）の側については、ＧａＮ基板１０が後述するイオン注入ステップ等を行うことを考慮すると、図２（ｄ）に示すように、＋Ｃ面の全面を覆う保護膜２３が形成されていることが好ましい。
保護膜２３は、後述するイオン注入ステップにおけるアニール処理等の際に＋Ｃ面を保護し得るものであればよく、例えば３０～５０ｎｍの厚さで形成したものを用いる。具体的には、保護膜２３としては、例えば、ホウ酸カリウムや水酸化カリウム等を含むエッチング液で除去可能な窒化アルミニウム（ＡｌＮ）膜を用いることが好ましいが、フッ酸等を含むエッチング液で除去可能な窒化ケイ素（ＳｉＮ）膜を用いても構わない。
保護膜２３の形成は、例えば、スライスステップで種結晶基板２０を除去した後に、第二ＧａＮ層２２の＋Ｃ面を研磨した上で、その研磨面上に対して行うことが好ましい。ただし、必ずしもこれに限定されることはなく、例えば、結晶成長ステップにおいて第二層形成ステップに続けて保護膜２３の形成を行い、その後にスライスステップを行うようにしても構わない。
また、保護膜２３の形成は、例えば、スパッタリング法を利用して行えばよい。具体的には、保護膜２３としてＡｌＮ膜を用いる場合であれば、ＲＦマグネトロンスパッタリソグ装置により、Ａｒ－Ｎ２混合ガス中でＡｌをスパッタすることで、薄膜状のＡｌＮ膜を作成する。ただし、必ずしもこれに限定されることはなく、例えば、化学気相成長（ＣＶＤ)等といった他の成膜手法を用いて保護膜２３を形成しても構わない。
なお、保護膜２３の形成は必須ではなく、第二ＧａＮ層２２が露出した状態の面としても構わない。その場合に、第二ＧａＮ層２２の露出面である＋Ｃ面は、ミラー面とすることが好ましいが、ラップ面であってもよい。
（２）窒化物半導体基板の構成
次に、上述した手順の製造方法によって得られるＧａＮ基板１０、すなわち本発明に係る窒化物半導体基板の一具体例について、その構成を説明する。
ＧａＮ基板１０は、図２（ｃ）に示すように、ＧａＮ結晶からなる第一ＧａＮ層２１および第二ＧａＮ層２２が積層されて構成されている。
（第一ＧａＮ層）
ＧａＮ基板１０を構成する第一ＧａＮ層２１は、－Ｃ面を露出面として有するｎ－型のものであり、窒化物半導体結晶中のｎ型不純物濃度が少なくとも１×１０１７ａｔ／ｃｍ３未満、より好適には後述するような不純物濃度を有したものとなっている。
詳しくは、第一ＧａＮ層２１は、制御されたｎ－型のものであり、ｎ型不純物濃度が少なくとも１×１０１７ａｔ／ｃｍ３未満、より好適には１×１０１５ａｔ／ｃｍ３未満となっている。さらに具体的には、結晶に含まれるＳｉ、ボロン（Ｂ）およびＦｅの各濃度がいずれも１×１０１５ａｔ／ｃｍ３未満となっており、また、酸素（Ｏ）および炭素（Ｃ）の各濃度がいずれも５×１０１５ａｔ／ｃｍ３未満となっている。なお、これらの不純物濃度は、いずれも、現在利用可能なＳＩＭＳ等の合理的な分析手段の計測限界（検出下限値）を下回るものであり、現時点では、結晶中に含まれる各種不純物の濃度を具体的に提示することが困難なほどである。
第一ＧａＮ層２１は、ｎ型不純物（特に、Ｓｉ）を上述した濃度で含むものであるが、半絶縁性を有することは好ましくなく、電気抵抗率が例えば２０℃以上２００℃以下の温度条件下において５０Ωｃｍ以下となっていることが好ましい。
（第二ＧａＮ層）
ＧａＮ基板１０を構成する第二ＧａＮ層２２は、第一ＧａＮ層２１を支持するために自立可能な厚さで形成されたものであり、導電性を担保するｎ＋型のものである。
詳しくは、第二ＧａＮ層２２は、結晶中のＢおよびＦｅの各濃度がいずれも１×１０１５ａｔ／ｃｍ３未満であり、ＯおよびＣの各濃度がいずれも５×１０１５ａｔ／ｃｍ３未満である点は第一ＧａＮ層２１と同様であるが、Ｓｉ濃度が１×１０１８～１×１０１９ａｔ／ｃｍ３程度となっている点が第一ＧａＮ層２１と異なる。第二ＧａＮ層２２は、Ｓｉをこのような濃度で含むことにより、２０℃以上２００℃以下の温度条件下での電気抵抗率が２×１０－２Ωｃｍ以下という導電性を有し、いわゆるｎ型半導体結晶として機能する。
第二ＧａＮ層２２おいては、結晶中のＳｉ濃度とｎ型のキャリア濃度は、ほぼ等しい値であった。このことは、Ｓｉ以外のキャリアの起源となる不純物（ｎ型キャリアを補償するＦｅやＣ、あるいは、ドナーとなるＯ等）の実際の濃度が極めて低く、これらの不純物はＳｉ濃度と比較して無視できる程度にしかＧａＮ結晶中に含まれていないということを示している。すなわち、ＳＩＭＳ測定によっては、Ｂ、Ｆｅ、ＣおよびＯ濃度は１０１５ａｔ／ｃｍ３台未満、それ以外の不純物に関しても検出下限値未満の濃度であるとしか示せないものの、結晶中のＳｉ濃度とｎ型のキャリア濃度とは、ほぼ等しい値であったという結果は、これらの不純物の実際の濃度は１０１４ａｔ／ｃｍ３台かそれ未満であるということを示している。
このような第二ＧａＮ層２２を構成するＧａＮ結晶は、結晶中のＢ、Ｆｅ、ＯおよびＣの各濃度が、第一ＧａＮ層２１のＧａＮ結晶と同様に極めて低いことから、これらの不純物をより多く含む従来のＧａＮ結晶に比べ、良好な品質を有することになる。また、ＧａＮ結晶中におけるＦｅ等の不純物濃度が上述のように低いことから、Ｓｉの添加量を少なく抑えたとしても、ＧａＮ結晶に所望の導電性（ｎ型半導体特性）を付与することが可能となる。すなわち、第二ＧａＮ層２２のＧａＮ結晶は、Ｓｉの添加による結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与できる点で、ＦｅやＣ等の不純物をより多く含む従来のＧａＮ結晶に比べて有利である。また、第二ＧａＮ層２２のＧａＮ結晶は、キャリア散乱の要因となる不純物の濃度が極めて低いことから、キャリアの移動度低下を回避することが可能となるという点で、不純物をより多く含む従来のＧａＮ結晶に比べて有利である。
（全体構成）
以上のような第一ＧａＮ層２１および第二ＧａＮ層２２の積層体からなるＧａＮ基板１０は、－Ｃ面（Ｎ極性面）を露出面として有し、かつ、その露出面を有する第一ＧａＮ層２１のＧａＮ結晶の不純物濃度が極めて低くなるように構成されたものである。さらに詳しくは、ＧａＮ基板１０は、－Ｃ面を露出面として有するｎ－型の第一ＧａＮ層２１と＋Ｃ面を露出面として有するｎ＋型の第二ＧａＮ層２２とが積層された二層構造を有しており、少なくとも第一ＧａＮ層２１の露出面である－Ｃ面が鏡面研磨面（エピレディなミラー面）に仕上げられている。
また、二層構造のＧａＮ基板１０は、その二層構造を構成する第一ＧａＮ層２１および第二ＧａＮ層２２のそれぞれに角部に対して、チッピング（欠け）等を防止するためのべべリング（面取り加工）が施されたものであってもよい。さらに、二層構造のＧａＮ基板１０は、基板方位を明確化するためのオリエンテーションフラットと呼ばれる直線部またはノッチと呼ばれる切欠き部が、基板周上に設けられたものであってもよい。
また、二層構造のＧａＮ基板１０は、例えば、レーザダイオード、ＬＥＤ、高速トランジスタ等の半導体デバイスを作製する際に好適に用いられるが、直径Ｄが２５ｍｍ未満となると半導体デバイスの生産性が低下しやすくなることから、それ以上の直径とするのが好ましい。また、厚さＴが２５０μｍ未満となるとＧａＮ基板１０の機械的強度が低下し、この基板を用いたデバイス構造の結晶成長時や、その後のデバイスプロセス中に割れやすくなる等、自立状態の維持が困難となることから、それ以上の厚さとするのが好ましい。ただし、ここに示した寸法はあくまで一例であり、本実施形態はこれに限定されるものではない。
（３）ｐ型不純物のイオン注入
次に、上述した構成のＧａＮ基板１０に対して、ｐ型不純物をイオン注入によって打ち込む場合について、具体的に説明する。
例えば、ＧａＮ基板１０にＭｇ等のｐ型不純物をイオン注入によって打ち込んで、ＧａＮ基板１０内にｐ型領域を形成する場合には、イオン注入ステップおよびアニール処理ステップを実施する。
（イオン注入ステップ）
本ステップでは、先ず、図３（ａ）に示すように、ＧａＮ基板１０の主面である第一ＧａＮ層２１の－Ｃ面（Ｎ極性面）の上に、例えば、保護膜として機能する窒化シリコン（ＳｉＮｘ）膜２４を、３０～５０ｎｍの厚さで形成する。ＳｉＮｘ膜２４の形成は、その手法が特に限定されることはなく、例えば反応性スパッタリング法といった公知の手法を用いればよい。
ＳｉＮｘ膜２４を形成したら、さらに、図３（ｂ）に示すように、そのＳｉＮｘ膜２４に重ねて、所望のパターニングがされたレジストパターン２５を形成する。レジストパターン２５を構成するレジスト材料、その形成手法およびパターニング手法等についても、特に限定されることはなく、公知技術を利用したものであればよい。
そして、レジストパターン２５を形成したら、ＧａＮ基板１０の主面である第一ＧａＮ層２１の－Ｃ面（Ｎ極性面）に対して、ｐ型不純物をイオン注入する。つまり、ＧａＮ基板１０を構成する第一ＧａＮ層２１の－Ｃ面は、ｐ型不純物がイオン注入される面として用いられ、その面上にｐ型不純物の被注入部分を有する。このイオン注入は、イオン注入装置を用いた公知の手法により行うことができる。
このイオン注入によって、第一ＧａＮ層２１内には、ｐ型領域２６が形成される。その後は、図３（ｃ）に示すように、フッ酸（ＨＦ）またはバッファードフッ酸（ＢＨＦ）を含むエッチング液でＳｉＮｘ膜２４およびレジストパターン２５を除去する。さらには、ＧａＮ基板１０の－Ｃ面と対向する第二ＧａＮ層２２の露出面（＋Ｃ面）に、例えば、ＡｌＮ膜からなる保護膜２３を、スパッタリング法を利用して、３０～５０ｎｍの厚さで形成する。
（アニール処理ステップ）
本ステップでは、イオン注入ステップを経たＧａＮ結晶の結晶格子を整えるためにアニール処理を行う。アニール処理は、例えば、１２００℃以上の高温域、具体的には１２５０℃程度の温度にて、３分程度の時間で行う。
ただし、そのような高温域でアニール処理を行っても、イオン注入がされた－Ｃ面は熱的に安定なため、ＧａＮ結晶の熱分解が問題になってしまうのを回避することができる。さらには、－Ｃ面と対向する＋Ｃ面については、保護膜２３が形成されているので、高温域でのアニール処理を行った場合であっても、面が荒れてしまう等の熱による悪影響の問題を回避することができる。
アニール処理の後は、図３（ｄ）に示すように、例えば、ホウ酸カリウム溶液であるＡＺ４００Ｋ現像液を用いてエッチング処理を行うことで、保護膜２３を除去する。
以上のような本ステップを経ることで、第一ＧａＮ層２１内にｐ型領域２６が形成されたＧａＮ基板１０が得られる。ｐ型領域２６は、Ｍｇ等の不純物濃度が３×１０１８ａｔ／ｃｍ３以上となっている。このような濃度でｐ型不純物を含むことにより、ｐ型領域２６は、２０℃以上２００℃以下の温度条件下での電気抵抗率が１×１０２Ωｃｍ未満という導電性を有し、いわゆるｐ型半導体結晶として機能する。なお、Ｍｇ濃度としては、例えば３×１０１８ａｔ／ｃｍ３以上５×１０２０ａｔ／ｃｍ３以下の大きさとすることができる。この場合、２０℃以上２００℃以下の温度条件下でのｐ型のキャリア濃度は例えば２×１０１７個／ｃｍ３以上５×１０１８個／ｃｍ３以下となり、同温度条件下での電気抵抗率は例えば０．５Ωｃｍ以上１００Ωｃｍ以下となる。
本ステップでイオン注入が行われる第一ＧａＮ層２１のＧａＮ結晶は、結晶中のＳｉ、Ｂ、Ｆｅ、ＯおよびＣの各濃度が極めて低いことから、これらの不純物をより多く含む従来のＧａＮ結晶に比べ、良好な品質を有することになる。また、ＧａＮ結晶中のＳｉやＯ等の不純物の濃度が極めて低いことから、本ステップでは、Ｍｇ等のｐ型不純物の注入量を少なく抑えたとしても、ＧａＮ結晶に所望の導電性（ｐ型半導体特性）を付与することが可能となる。つまり、Ｍｇ等の不純物注入による結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与できる点で、ＳｉやＯ等の不純物をより多く含む従来のＧａＮ結晶に比べて有利である。さらには、キャリア散乱の要因となる不純物の濃度が極めて低ければ、キャリアの移動度低下を回避することが可能となるという点でも、不純物を多く含む場合よりも有利である。
（４）半導体デバイスの構成
上述のイオン注入ステップでｐ型領域２６が形成されたＧａＮ基板１０は、半導体デバイス（半導体装置）を構成するために用いて好適なものである。
具体的には、図４に示すように、ＧａＮ基板１０における第一ＧａＮ層２１の－Ｃ面へのｐ型不純物のイオン注入によって第一ＧａＮ層２１内にｐ型領域２６を形成し、そのｐ型領域２６を用いてｐｎ接合を構成した上で、さらに上部電極３１および下部電極３２を形成することで、この積層構造をｐｎ接合ダイオードとして機能させることができる。また、上述のｐ型領域およびｎ型領域のうちいずれかと金属からなる金属層との接合面（ショットキー接合面）を含む積層構造を作製することにより、この積層構造をショットキーバリアダイオード（ＪＢＳ）として機能させることもできる。また、その他にも、例えば、金属半導体電界効果トランジスタ（ＭＥＳＦＥＴ）、ゲートインジェクショントランジスタ（ＧＩＴ）、－Ｃ面高電子移動度トランジスタ（ＨＥＭＴ）等として機能させることも実現可能である。
（５）本実施形態により得られる効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）本実施形態では、種結晶基板２０の＋Ｃ面上にＧａＮ結晶を成長させてｎ－型の第一ＧａＮ層２１を形成し、さらに第一ＧａＮ層２１の＋Ｃ面上にＧａＮ結晶を成長させて第二ＧａＮ層２２を形成した後に、種結晶基板２０を除去して第一ＧａＮ層２１の－Ｃ面を露出させ、その－Ｃ面を主面とする第一ＧａＮ層２１と第二ＧａＮ層２２との積層体をＧａＮ基板１０として得る。したがって、第一ＧａＮ層２１および第二ＧａＮ層２２のいずれについても、Ｇａ極性面（すなわち＋Ｃ面）の方向に向けてＧａＮ結晶を成長させることになるので、Ｎ極性面（すなわち－Ｃ面）の方向に向けた場合に比べると、結晶を適切に成長させるという観点では好ましい。しかも、Ｎ極性面（すなわち－Ｃ面）の方向に向けた場合とは異なり、その成長過程でＯ等の不純物の取り込みが激しくなってしまうこともないので、不純物濃度を極めて低く抑えることができる。つまり、本実施形態によれば、従来の一般的な製造手法とは異なり、イオン注入が可能なＮ極性面（－Ｃ面）を露出面として有し、かつ、イオン注入が行われるＧａＮ結晶の不純物濃度が極めて低くなるように構成されたＧａＮ基板１０を、適切に得ることができる。
（ｂ）本実施形態では、－Ｃ面を露出面として有する第一ＧａＮ層２１におけるＧａＮ結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満である。このように、第一ＧａＮ層２１におけるＧａＮ結晶は、不純物濃度が低く高純度であることから、例えばイオン注入によるＭｇイオンの打込みによりこの結晶をｐ型半導体とする場合に、イオンの打込み量を少なく抑えることが可能となる。すなわち、第一ＧａＮ層２１におけるＧａＮ結晶は、イオンの打込みによる結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与することが可能となる点で、Ｆｅ等の不純物をより多く含む従来のＧａＮ結晶に比べて有利である。また、第一ＧａＮ層２１におけるＧａＮ結晶は、キャリア散乱の要因となる不純物の濃度が極めて低いことから、キャリアの移動度低下を回避することが可能となるという点でも、不純物をより多く含む従来のＧａＮ結晶に比べて有利である。
（ｃ）特に、本実施形態で得られるＧａＮ結晶中のＳｉ、ＢおよびＦｅの各濃度は、いずれも、１×１０１５ａｔ／ｃｍ３未満という極めて小さな値となり、また、ＯおよびＣの各濃度は、いずれも、５×１０１５ａｔ／ｃｍ３未満という極めて小さな値となる。これらの不純物濃度は、実際の各不純物の濃度の測定値ではなく、代表的な不純物分析技術であるＳＩＭＳ測定における、現在の検出下限値を示したものである。すなわち、各不純物の実際の濃度を、現在の技術では検出することができないほど低くすることができたということである。
このように、本実施形態で得られるＧａＮ結晶は、これらの不純物をより多く含む従来のＧａＮ結晶に比べ、欠陥密度、転位密度、内部応力が大幅に小さくなる等、極めて良好な結晶品質を有することになる。また、このようなＧａＮ結晶を有して構成されたＧａＮ基板１０を用いて半導体デバイスを作製する場合、不純物をより多く含む上述のＧａＮ結晶からなる基板を用いる場合に比べ、不純物の拡散が抑制される効果により、デバイスの特性を向上させたり、寿命を延ばしたりすることが可能となる。
（ｄ）本実施形態では、ＧａＮ基板１０を構成する第一ＧａＮ層２１および第二ＧａＮ層２２のそれぞれをＨＶＰＥ法により形成する。したがって、本実施形態によれば、ＧａＮ基板１０が第一ＧａＮ層２１と第二ＧａＮ層２２との積層体からなる場合であっても、第一ＧａＮ層２１および第二ＧａＮ層２２の形成を連続的に行うことが可能であり、ＧａＮ基板１０の製造の生産性を向上させる上で非常に好適なものとなる。さらには、ＨＶＰＥ法を用いることで、第二ＧａＮ層２２を自立可能な厚さに形成する上でも非常に好適なものとなる。
（ｅ）本実施形態では、ＧａＮ基板１０の主面である第一ＧａＮ層２１の－Ｃ面（Ｎ極性面）に対してｐ型不純物をイオン注入し、第一ＧａＮ層２１内にｐ型半導体結晶として機能するｐ型領域２６を形成する。このように、熱的に安定な第一ＧａＮ層２１の－Ｃ面（Ｎ極性面）に対してイオン注入を行えば、イオン注入後にＧａＮ結晶の結晶格子を整えるために１２００℃以上の高温域でのアニール処理を必要とする場合であっても、ＧａＮ結晶の熱分解が問題になってしまうのを回避することができる。しかも、イオン注入が行われる第一ＧａＮ層２１のＧａＮ結晶中のＳｉやＯ等の不純物の濃度が極めて低いことから、Ｍｇ等のｐ型不純物の注入量を少なく抑えたとしても、ＧａＮ結晶に所望の導電性（ｐ型半導体特性）を付与することが可能となる。つまり、Ｍｇ等の不純物注入による結晶品質の低下を極力抑制しつつ、所望の半導体特性を付与できる点で、ＳｉやＯ等の不純物をより多く含む従来のＧａＮ結晶に比べて有利である。さらには、キャリア散乱の要因となる不純物の濃度が極めて低ければ、キャリアの移動度低下を回避することが可能となるという点でも、不純物を多く含む場合よりも有利である。
＜本発明の第二実施形態＞
次に、本発明の第二実施形態について図面を参照しながら説明する。ここでは、主として上述した第一実施形態との相違点について説明し、第一実施形態と同様の内容については説明を省略する。
本実施形態では、結晶成長ステップが上述した第一実施形態の場合とは異なる。本実施形態における結晶成長ステップでは、ＨＶＰＥ装置２００のサセプタ２０８上に種結晶基板２０を載置した後、第一ＧａＮ層２１を形成する第一層形成ステップと、第二ＧａＮ層２２を形成する第二層形成ステップとを、それぞれ複数回にわたって繰り返し行う。このとき、第一層形成ステップでは、第一実施形態の場合と同様に、第一ＧａＮ層２１を例えば１５～３０μｍ程度の厚さで形成する。一方、第二層形成ステップでは、第一実施形態の場合とは異なり、後述するスライスステップでの加工代を考慮して、第二ＧａＮ層２２を例えば６００～７５０μｍ程度の厚さで形成する。
これにより、図５に示すように、種結晶基板２０上に第一ＧａＮ層２１と第二ＧａＮ層２２とが交互に積み重なる積層構造を有する結晶インゴットが得られる。
その後、結晶インゴットを反応室２０１内から搬出したら、その結晶インゴットについてスライスステップを実施して、積層構造を分割するようにスライスする（図中Ａ－Ａ参照）。このときのスライス加工位置は、第一ＧａＮ層２１の厚さ変動を回避するために、第二ＧａＮ層２２の形成部分とする。さらに詳しくは、スライス加工後に第一ＧａＮ層２１の－Ｃ面を露出させるための研磨加工を第二ＧａＮ層２２の一方の残存部分に対して施すことになるが、例えば、その残存部分が研磨加工の際の研磨代に相当する３０～５０μｍ程度の厚さとなるように、第二ＧａＮ層２２に対するスライス加工位置を設定する。このようにスライス加工位置を設定すれば、第二ＧａＮ層２２の厚さが６００～７５０μｍ程度なので、例えば、上述した第二ＧａＮ層２２の一方の残存部分を３０～５０μｍ程度、ワイヤソーや放電加工等による加工代を２００～２５０μｍ程度、第二ＧａＮ層２２の他の残存部分の露出面（＋Ｃ面）に対する研磨代を３０～５０μｍ程度と想定すると、第二ＧａＮ層２２の他の残存部分が自立可能な厚さである３００～４００μｍ程度の厚さとなる。
なお、スライス加工は、例えばマルチワイヤソーにより複数箇所について同時並行的に行うことができるが、これに限定されることはなく、それぞれの加工箇所に対して個別に行うようにしても構わない。
以上のようなスライスステップを実施することで、第一ＧａＮ層２１と第二ＧａＮ層２２との積層構造を有する結晶インゴットから複数枚のＧａＮ基板１０が得られる。このようにして得られる各ＧａＮ基板１０は、それぞれが上述した第一実施形態の場合と同様の構成を有する。
なお、各ＧａＮ基板１０の＋Ｃ面を保護する保護膜２３を形成する場合は、スライスステップを実施して得られた各ＧａＮ基板１０に対して個別に保護膜２３の形成を行うか、または第一層形成ステップと第二層形成ステップとを繰り返す度に保護膜２３の形成ステップを介在させることで対応すればよい。
本実施形態によれば、第一実施形態で説明した効果に加えて、以下に示す効果が得られる。
すなわち、本実施形態によれば、第一ＧａＮ層２１と第二ＧａＮ層２２との積層構造から複数のＧａＮ基板１０を得るので、ＧａＮ基板１０の製造を効率的に行うことができ、ＧａＮ基板１０を量産化する上で非常に好適なものとなる。
＜本発明の第三実施形態＞
次に、本発明の第三実施形態について図面を参照しながら説明する。ここでは、主として上述した第一実施形態および第二実施形態との相違点について説明する。
（結晶成長ステップ）
本実施形態では、結晶成長ステップが上述した第一実施形態および第二実施形態とは異なる。なお、本実施形態においても、結晶成長ステップがＨＶＰＥ装置２００を用いて行う第一層形成ステップと第二層形成ステップとを含む点は、第一実施形態および第二実施形態の場合と同様である。
（第一層形成ステップ）
第一層形成ステップでは、図６に示すように、ＨＶＰＥ装置２００のサセプタ２０８上に載置した種結晶基板（ＧａＮ基板）２０の＋Ｃ面上に対して、先ず、ｎ－型の第一窒化物半導体層の一例である高純度ＨＶＰＥ－ＧａＮ層（以下、単に「ＧａＮ層」という。）３１を形成する。このＧａＮ層３１は、第一実施形態または第二実施形態で説明した第一ＧａＮ層２１と同様のものであり、ＧａＮ結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満のものである。
ただし、本実施形態におけるＧａＮ層３１は、第一実施形態等における第一ＧａＮ層２１とは異なり、例えば、６００～７５０μｍ、好ましくは５００μｍ程度の厚さで形成することが考えられる。
また、本実施形態におけるＧａＮ層３１は、後述するように例えばＨＥＭＴを構成した際にバッファ層として用いられるので、第一実施形態等における第一ＧａＮ層２１とは異なり、比較的高い絶縁性、すなわち、比較的大きな電気抵抗率を有する半絶縁性層として構成されている。ＧａＮ層３１を構成するＧａＮ結晶の電気抵抗率は、例えば２０℃以上２００℃以下の温度条件下において、１×１０６Ωｃｍ以上の大きさを維持するようになっており、また、２００℃を超え４００℃以下の温度条件下において、１×１０５Ωｃｍ以上の大きさを維持するようになっている。ＧａＮ結晶の電気抵抗率の上限については特に制限はないが、１×１０９Ωｃｍ程度の大きさが例示される。本実施形態のＧａＮ結晶がこのような大きな電気抵抗率を有するのは、結晶中に含まれる各種不純物の濃度が極めて低いことによる。
このように、ＧａＮ層３１におけるＧａＮ結晶は、２０℃以上２００℃以下の温度条件下での電気抵抗率が１×１０６Ωｃｍ以上という高い絶縁性を有している。なお、ＧａＮ結晶がＳｉやＯといったドナー不純物を多く含む場合、この結晶の絶縁性を高めるには、例えば特表２００７－５３４５８０号公報に開示されているような、結晶中にＭｎ、Ｆｅ、コバルト（Ｃｏ）、Ｎｉ、銅（Ｃｕ）等のドナー補償用の不純物（以下、補償用不純物と称する）を添加する手法が知られている。ただし、この手法では、補償用不純物の添加によりＧａＮ結晶の品質が劣化しやすくなるという課題がある。例えば、ＧａＮ結晶中に補償用不純物を添加すると、この結晶をスライスすることで得られる基板に割れが発生しやすくなる。また、基板上に形成された積層構造中に補償用不純物が拡散することで、この基板を用いて作製された半導体デバイスの特性が低下しやすくなる。これに対し、本実施形態のＧａＮ結晶では、補償用不純物を添加することなく高い絶縁性を得られることから、従来手法では問題となりやすい結晶性劣化の課題を回避することが可能となる。
また、ＧａＮ層３１におけるＧａＮ結晶の絶縁性は、結晶中への補償用不純物の添加によって得られる絶縁性に比べ、温度依存性が低く、安定したものとなる。というのも、ＳｉやＯを例えば１×１０１７ａｔ／ｃｍ３以上の濃度で含むＧａＮ結晶に対し、それらの濃度を上回る濃度でＦｅを添加すれば、本実施形態のＧａＮ結晶に近い絶縁性を付与することは一見可能とも考えられる。しかしながら、補償用不純物として用いられるＦｅの準位は０．６ｅＶ程度と比較的浅いことから、Ｆｅの添加により得られた絶縁性は、本実施形態のＧａＮ結晶が有する絶縁性に比べ、温度上昇等に伴って低下しやすいという特性がある。これに対し、本実施形態によれば、補償用不純物の添加を行うことなく絶縁性を実現できることから、従来手法で問題となりやすい温度依存性増加の課題を回避することが可能となる。
（第二層形成ステップ）
ＧａＮ基板２０の＋Ｃ面上にＧａＮ層３１を形成したら、次いで、第二層形成ステップを実施する。本ステップでは、ＧａＮ層３１の＋Ｃ面上に対して、窒化アルミニウムガリウム（ＡｌＧａＮ）結晶をエピタキシャル成長させて、第二窒化物半導体層の一例であるＡｌＧａＮ層３２を形成する。
ＡｌＧａＮ層３２の形成は、ＨＶＰＥ装置２００を用いる場合であれば、以下のように行うことができる。具体的には、ＨＣｌガスとＧａ融液との反応により生成されたＧａＣｌガスを供給するＧａ原料供給系に加えて、原料としての固体のアルミニウム（Ａｌ）とＨＣｌガスとの反応により生成された塩化アルミニウム（ＡｌＣｌ３）ガスを供給するＡｌ原料供給系を、ＨＶＰＥ装置２００に用意しておく。そして、ＧａＮ層３１の＋Ｃ面上に対して、成膜ガスとしてＧａＣｌガス、ＡｌＣｌ３ガスおよびＮＨ３ガスを供給する。これらの成膜ガスは、Ｈ２ガス、Ｎ２ガスまたはこれらの混合ガスから成るキャリアガスと混合して供給してもよい。これにより、ＧａＮ層３１の＋Ｃ面上には、ＡｌＧａＮ結晶が気相成長によりエピタキシャル成長されてＡｌＧａＮ層３２が形成される。
本ステップの処理条件としては、以下が例示される。
ＡｌＣｌ３ガスの分圧：０．０１～１ｋＰａ
ＮＨ３ガスの分圧／ＡｌＣｌ３ガスの分圧：１～１００
Ｈ２ガスの分圧／ＡｌＣｌ３ガスの分圧：０～１００
他の条件は、上述した第一実施形態の場合と同様である。
本実施形態におけるＡｌＧａＮ層３２は、例えば、５０～１００ｎｍ、好ましくは２０ｎｍ程度の厚さで形成することが考えられる。
（各ステップの繰り返し）
その後は、ＧａＮ層３１を形成する第一層形成ステップと、ＡｌＧａＮ層３２を形成する第二層形成ステップとを、それぞれ複数回にわたって繰り返し行う。これにより、ＧａＮ基板２０上にＧａＮ層３１とＡｌＧａＮ層３２とが交互に積み重なる積層構造を有する結晶インゴットが得られる。なお、図中における破線の部分は、後述するように半導体デバイスを構成した際に、ＧａＮ層３１内において二次元電子ガス（２ＤＥＧ）が分布することになる領域を示している。
（スライスステップ）
その後は、ＧａＮ層３１とＡｌＧａＮ層３２との積層構造を有する結晶インゴットについてスライスステップを実施して、積層構造を分割するようにスライスする（図中Ａ－Ａ参照）。このときのスライス加工位置は、ＧａＮ層３１の形成部分で、例えば、スライス加工後に２ＤＥＧ分布領域を含む側のＧａＮ層３１の残存部分が５０～１００μｍ程度の厚さとなるように設定する。
これにより、スライス加工後は、図７（ａ）に示すように、２ＤＥＧ分布領域を含み５０μｍ程度の厚さであるＧａＮ層３１の残存部分と、ＡｌＧａＮ層３２と、ＧａＮ層３１の他方の残存部分とが、順に積層されてなる積層基板が、結晶インゴットから複数枚得られる。
そして、このようにして得られる積層基板について、図７（ｂ）に示すように、その上下方向（天地方向）を反転させれば、－Ｃ面を主面とするＧａＮ層３１とＡｌＧａＮ層３２との積層体からなる積層基板（窒化物半導体基板）であって、ＧａＮ層３１中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満となるように構成されたものが得られる。なお、ＧａＮ層３１の露出面である－Ｃ面は、後述するように、鏡面研磨面とされて用いられる。
（半導体デバイスの構成）
続いて、本実施形態で得られるＧａＮ層３１とＡｌＧａＮ層３２との積層基板を用いて構成される半導体デバイス（半導体装置）について説明する。ここでは、半導体デバイスの具体例として、ＨＥＭＴを構成する場合を例に挙げる。
ＨＥＭＴを構成するにあたっては、先ず、図８（ａ）に示すように、スライスステップ（予備的な研磨処理を含む）を経て、２ＤＥＧ分布領域を含むように５０～１００μｍ程度の厚さとされたＧａＮ層３１の残存部分と、ＡｌＧａＮ層３２と、ＧａＮ層３１の他方の残存部分とが、順に積層されてなる積層基板を用意する。
積層基板を用意したら、５０～１００μｍ程度の厚さとされたＧａＮ層３１の残存部分について、図８（ｂ）に示すように、その露出面である－Ｃ面の側から電気化学エッチング（ＥＣＶ）測定を行って膜厚測定を行う。ＥＣＶ測定を利用した膜厚測定は、例えば、自動キャリア濃度測定装置（ナノメトリクス・ジャパン株式会社製）により、Ｓ＝０．１ｃｍ２程度の面積に電界液を接触させ電気化学的接合（Ｍｏｔｔショットキー接合）を用いてＣ－Ｖ測定を行い、深さ方向のキャリア濃度分布プロファイルを得ることで、行うことができる。そして、このような測定を、図８（ｃ）に示すように、－Ｃ面の面内の任意の何点かについて行う。このとき、ＧａＮ層３１には、膜厚モニタ用のトレンチを設けてもよい。
膜厚測定後は、図８（ｄ）に示すように、ＧａＮ層３１の残存部分に対して、その膜厚を薄くする研磨処理を行う。このとき研磨処理は、膜厚測定の結果に基づいて、研磨処理後の残存膜厚が例えば５μｍ程度となるように、研磨レートや研磨時間等をコントロールしつつ行う。研磨処理は、研磨レートや研磨時間等のコントロールが容易なＣＭＰによって行うことが可能であるが、これに限定されることはなく、残存膜厚が制御できれば他の手法を利用しても構わない。
研磨処理を行って－Ｃ面の側のＧａＮ層３１の残存部分の膜厚を例えば５μｍ程度とした後は、図８（ｅ）に示すように、上下方向（天地方向）を反転させる。そして、－Ｃ面の面内全域に、例えば、テトラエトキシシラン（ＴＥＯＳ）原料を用いたプラズマＣＶＤを用いて、ＳｉＯ２膜３３を成膜する。
その後は、図９（ａ）に示すように、公知のフォトリソグラフィ技術を利用して、ＳｉＯ２膜３３上にレジストパターン３４を形成した上で、そのレジストパターン３４をマスクとして用いたＢＨＦエッチング処理を行う。そして、ＢＨＦエッチング処理の後にレジストパターン３４を除去すれば、図９（ｂ）に示すように、レジストパターン３４に対応するパターニングがされたＳｉＯ２膜３３が得られる。ここでパターニングされた除去部分は、後述するソース、ゲート、ドレインの各部分に相当する。
ＳｉＯ２膜３３をパターニングしたら、その後は、図９（ｃ）に示すように、－Ｃ面の側から電解液３５を供給して電気化学的にエッチング処理（ＥＣＶエッチング）を行う。これにより、図９（ｄ）に示すように、ＧａＮ層３１の一部分（具体的には、ＳｉＯ２膜３３で覆われていない部分）が除去される。ただし、ＡｌＧａＮ層３２については、除去されずに、エッチングストッパとして機能する。
この際、ソース、ゲート、ドレインの各部分に相当するＧａＮ層３１の部分は、例えば、２０～３０ｎｍ程度、好ましくは１０ｎｍ程度、ＥＣＶプロファイルをモニタしながら残すようにエッチングを行う(図９（ｄ）では省略)。
そして、ＳｉＯ２膜３３をＢＨＦエッチング処理によって完全に除去すれば、図１０（ａ）に示すように、－Ｃ面を露出面とし、２ＤＥＧ分布領域を含む残存部分の厚さが例えば５μｍ程度に形成され、しかも後述するソース、ゲート、ドレインの各部分に対応するパターニングがされたＧａＮ層３１が得られる。
その後は、パターニングがされたＧａＮ層３１の上に、図１０（ｂ）に示すように、例えば、チタン（Ｔｉ）／アルミニウム（Ａｌ）膜からなるソース電極４１と、同じくＴｉ／Ａｌ膜からなるドレイン電極４２を形成する。その後、オーミック接合を得るために、例えばＮ２ガス雰囲気中にて１０分間５５０℃で熱処理を行う。そして、図１０（ｃ）に示すように、例えば、ニッケル（Ｎｉ）／金（Ａｕ）膜からなるゲート電極４３を形成し、さらにＳｉＮｘ膜からなる絶縁膜４４を介して、Ｔｉ／Ａｌ膜からなるフィールドプレート４５を形成する。
これにより、耐圧に優れたフィールドプレート（ＦＰ）構造のＨＥＭＴを構成することができる。
（本実施形態における効果）
以上のような本実施形態においても、第一実施形態または第二実施形態で説明した１つまたは複数の効果が得られる。
＜本発明の他の実施形態＞
以上に、本発明の第一実施形態、第二実施形態および第三実施形態を具体的に説明した。ただし、本発明は、上述の各実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
（ａ）上述の各実施形態では、主として、窒化物半導体結晶がＧａＮ結晶である場合を例に挙げて説明した。ただし、本発明は、ＧａＮに限らず、例えば、窒化アルミニウム（ＡｌＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、窒化インジウム（ＩｎＮ）、窒化インジウムガリウム（ＩｎＧａＮ）、窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）等のIII族窒化物結晶、すなわち、ＩｎｘＡｌｙＧａ１－ｘ－ｙＮの組成式（但し、０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）で表される窒化物半導体結晶を成長させる際においても、好適に適用可能である。
（ｂ）本発明の結晶成長ステップは、上述の各実施形態で示した手法に限らず、結晶中の不純物濃度をより確実に低減させることが可能であれば、他の手法を組み合わせて用いるようにしてもよい。
＜本発明の好ましい態様＞
以下、本発明の好ましい態様について付記する。
（付記１）
本発明の一態様によれば、
窒化物半導体結晶からなる種結晶基板の＋Ｃ面上に窒化物半導体結晶をｃ軸方向に沿って成長させてｎ－型の第一窒化物半導体層を形成する工程と、
前記第一窒化物半導体層の＋Ｃ面上に窒化物半導体結晶をｃ軸方向に沿って成長させて第二窒化物半導体層を形成する工程と、
前記種結晶基板を除去して前記第一窒化物半導体層の－Ｃ面を露出させ、前記－Ｃ面を主面とする前記第一窒化物半導体層と前記第二窒化物半導体層との積層体を窒化物半導体基板として得る工程と、
を含む窒化物半導体基板の製造方法が提供される。
（付記２）
付記１に記載の方法であって、好ましくは、
前記第一窒化物半導体層は、窒化物半導体結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満である。
（付記３）
付記２に記載の方法であって、好ましくは、
前記第一窒化物半導体層は、窒化物半導体結晶中のＳｉ、ＢおよびＦｅの各濃度がいずれも１×１０１５ａｔ／ｃｍ３未満であり、ＯおよびＣの各濃度がいずれも５×１０１５ａｔ／ｃｍ３未満である。
（付記４）
付記１から３のいずれか１つに記載の方法であって、好ましくは、
少なくとも前記第一窒化物半導体層および前記第二窒化物半導体層のそれぞれをハイドライド気相成長法により形成する。
（付記５）
付記１から４のいずれか１つに記載の方法であって、好ましくは、
前記窒化物半導体基板の主面である前記－Ｃ面に対してｐ型不純物をイオン注入する工程と、
イオン注入後の前記窒化物半導体基板に対してアニール処理を行う工程と、
を含む。
（付記６）
付記５に記載の方法であって、好ましくは、
前記アニール処理を１２００℃以上の高温域で行う。
（付記７）
付記１から６のいずれか１つに記載の方法であって、好ましくは、
前記第一窒化物半導体層の形成と前記第二窒化物半導体層の形成とを繰り返し行い、前記第一窒化物半導体層と前記第二窒化物半導体層とが交互に積み重なる積層構造を得るとともに、前記積層構造から複数の前記窒化物半導体基板を得る。
（付記８）
本発明の他の態様によれば、
窒化物半導体結晶からなる第一窒化物半導体層および第二窒化物半導体層が積層されて構成された窒化物半導体基板であって、
前記第一窒化物半導体層は、－Ｃ面を露出面として有するｎ－型のものであり、窒化物半導体結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満である
窒化物半導体基板が提供される。
（付記９）
付記８に記載の基板であって、好ましくは、
前記第一窒化物半導体層は、窒化物半導体結晶中のＳｉ、ＢおよびＦｅの各濃度がいずれも１×１０１５ａｔ／ｃｍ３未満であり、ＯおよびＣの各濃度がいずれも５×１０１５ａｔ／ｃｍ３未満である。
（付記１０）
付記８または９に記載の基板であって、好ましくは、
前記第一窒化物半導体層は、２０℃以上２００℃以下の温度条件下でのｎ型のキャリア濃度が１×１０１６個／ｃｍ３未満である。
（付記１１）
付記８から１０のいずれか１つに記載の基板であって、好ましくは、
前記第一窒化物半導体層は、２０℃以上２００℃以下の温度条件下での電気抵抗率が１×１０６Ωｃｍ以上である。
より好ましくは、２００℃を超え４００℃以下の温度条件下での電気抵抗率が１×１０５Ωｃｍ以上である。
（付記１２）
付記８から１１のいずれか１つに記載の基板であって、好ましくは、
前記第一窒化物半導体層における前記－Ｃ面が鏡面研磨面である。
（付記１３）
付記８から１２のいずれか１つに記載の基板であって、好ましくは、
前記第一窒化物半導体層における前記－Ｃ面は、ｐ型不純物の被注入部分を有する。
（付記１４）
本発明の他の態様によれば、
付記８から１３のいずれか１つに記載の窒化物半導体基板を用いて構成された半導体装置であって、
前記第一窒化物半導体層の前記－Ｃ面へのｐ型不純物のイオン注入によって前記第一窒化物半導体層内にｐ型領域が形成されており、
前記ｐ型領域を用いてｐｎ接合が構成された半導体装置が提供される。
１０…ＧａＮ基板（窒化物半導体基板）、２０…種結晶基板、２１…第一ＧａＮ層（第一窒化物半導体層）、２２…第二ＧａＮ層（第二窒化物半導体層）、２６…ｐ型領域

Claims (9)

  1. 窒化物半導体結晶からなる種結晶基板の＋Ｃ面上に窒化物半導体結晶をｃ軸方向に沿って成長させて、窒化物半導体結晶中のｎ型不純物濃度が相対的に低いｎ－型の第一窒化物半導体層を形成する工程と、
    前記第一窒化物半導体層の＋Ｃ面上に前記第一窒化物半導体層を構成する窒化物半導体結晶と同組成の窒化物半導体結晶をｃ軸方向に沿って成長させて、窒化物半導体結晶中のｎ型不純物濃度が相対的に高いｎ＋型の第二窒化物半導体層を形成する工程と、
    前記種結晶基板を除去して前記第一窒化物半導体層の－Ｃ面を露出させ、前記－Ｃ面を主面とする前記第一窒化物半導体層と前記第二窒化物半導体層との積層体を窒化物半導体基板として得る工程と、
    前記窒化物半導体基板の主面である前記－Ｃ面に対してｐ型不純物をイオン注入する工程と、
    イオン注入後の前記窒化物半導体基板に対してアニール処理を行う工程と、
    を含む窒化物半導体基板の製造方法。
  2. 前記第一窒化物半導体層は、窒化物半導体結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満である
    請求項１に記載の窒化物半導体基板の製造方法。
  3. 少なくとも前記第一窒化物半導体層および前記第二窒化物半導体層のそれぞれをハイド
    ライド気相成長法により形成する
    請求項１または２に記載の窒化物半導体基板の製造方法。
  4. 前記アニール処理を１２００℃以上の高温域で行う
    請求項１から３のいずれか１項に記載の窒化物半導体基板の製造方法。
  5. 前記第一窒化物半導体層の形成と前記第二窒化物半導体層の形成とを繰り返し行い、前記第一窒化物半導体層と前記第二窒化物半導体層とが交互に積み重なる積層構造を得るとともに、前記積層構造から複数の前記窒化物半導体基板を得る
    請求項１から４のいずれか１項に記載の窒化物半導体基板の製造方法。
  6. 前記第一窒化物半導体層は、電気抵抗率が２０℃以上２００℃以下の温度条件下において５０Ωｃｍ以下であり、
    前記第二窒化物半導体層は、電気抵抗率が２０℃以上２００℃以下の温度条件下において２×１０－２Ωｃｍ以下である
    請求項１から５のいずれか１項に記載の窒化物半導体基板の製造方法。
  7. 同組成の窒化物半導体結晶からなる第一窒化物半導体層および第二窒化物半導体層が積層されて構成された窒化物半導体基板であって、
    前記第一窒化物半導体層は、－Ｃ面を露出面として有し、窒化物半導体結晶中のｎ型不純物濃度が相対的に低いｎ－型のものであり、窒化物半導体結晶中のｎ型不純物濃度が１×１０１７ａｔ／ｃｍ３未満であり、
    前記第二窒化物半導体層は、窒化物半導体結晶中のｎ型不純物濃度が相対的に高いｎ＋型のものであり、
    前記第一窒化物半導体層における前記－Ｃ面は、ｐ型不純物の被注入部分を有する
    窒化物半導体基板。
  8. 前記第一窒化物半導体層における前記－Ｃ面が鏡面研磨面である
    請求項７項に記載の窒化物半導体基板。
  9. 前記第一窒化物半導体層は、電気抵抗率が２０℃以上２００℃以下の温度条件下におい
    て５０Ωｃｍ以下であり、
    前記第二窒化物半導体層は、電気抵抗率が２０℃以上２００℃以下の温度条件下におい
    て２×１０－２Ωｃｍ以下である
    請求項７または８に記載の窒化物半導体基板。
JP2017040144A 2017-03-03 2017-03-03 窒化物半導体基板の製造方法および窒化物半導体基板 Active JP6994835B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017040144A JP6994835B2 (ja) 2017-03-03 2017-03-03 窒化物半導体基板の製造方法および窒化物半導体基板
US16/490,704 US11094539B2 (en) 2017-03-03 2018-02-28 Method for manufacturing nitride semiconductor substrate and nitride semiconductor substrate
PCT/JP2018/007392 WO2018159646A1 (ja) 2017-03-03 2018-02-28 窒化物半導体基板の製造方法および窒化物半導体基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017040144A JP6994835B2 (ja) 2017-03-03 2017-03-03 窒化物半導体基板の製造方法および窒化物半導体基板

Publications (2)

Publication Number Publication Date
JP2018145042A JP2018145042A (ja) 2018-09-20
JP6994835B2 true JP6994835B2 (ja) 2022-01-14

Family

ID=63371232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017040144A Active JP6994835B2 (ja) 2017-03-03 2017-03-03 窒化物半導体基板の製造方法および窒化物半導体基板

Country Status (3)

Country Link
US (1) US11094539B2 (ja)
JP (1) JP6994835B2 (ja)
WO (1) WO2018159646A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020171147A1 (ja) * 2019-02-22 2020-08-27 三菱ケミカル株式会社 ＧａＮ結晶および基板
JP7312402B2 (ja) * 2019-11-22 2023-07-21 株式会社アルバック 窒化物半導体基板の製造方法
JP7173094B2 (ja) * 2020-05-15 2022-11-16 株式会社豊田中央研究所 サセプタ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009126722A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2011037704A (ja) 2004-01-23 2011-02-24 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
JP2011162407A (ja) 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2013084783A (ja) 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
WO2015056714A1 (ja) 2013-10-15 2015-04-23 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
JP2016092083A (ja) 2014-10-31 2016-05-23 国立大学法人 名古屋工業大学 ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4622447B2 (ja) 2004-01-23 2011-02-02 住友電気工業株式会社 Ｉｉｉ族窒化物結晶基板の製造方法
KR20070107572A (ko) * 2005-03-04 2007-11-07 스미토모덴키고교가부시키가이샤 종형 질화갈륨 반도체 장치 및 에피택셜 기판
JP4631681B2 (ja) 2005-12-05 2011-02-16 日立電線株式会社 窒化物系半導体基板及び半導体装置
EP2009148A4 (en) * 2006-03-20 2011-05-25 Kanagawa Kagaku Gijutsu Akad GROUP III-V NITRIDE LAYER AND MANUFACTURING METHOD THEREFOR
EP2041794A4 (en) 2006-06-21 2010-07-21 Univ California OPTOELECTRONIC AND ELECTRONIC DEVICES USING N-FACIAL OR M-PLANNED GAN SUBSTRATES PREPARED BY AMMONIOTHERMIC GROWTH
JP5151400B2 (ja) * 2007-11-04 2013-02-27 日亜化学工業株式会社 半導体素子の製造方法
JP5197283B2 (ja) 2008-10-03 2013-05-15 国立大学法人東京農工大学 窒化アルミニウム単結晶基板、積層体、およびこれらの製造方法
JP2010205988A (ja) * 2009-03-04 2010-09-16 Panasonic Corp 窒化物半導体素子及びその製造方法
JP5487749B2 (ja) * 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
US8507304B2 (en) * 2009-07-17 2013-08-13 Applied Materials, Inc. Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE)
JP5653327B2 (ja) * 2011-09-15 2015-01-14 株式会社東芝 半導体発光素子、ウェーハ、半導体発光素子の製造方法及びウェーハの製造方法
CN108352327B (zh) * 2015-11-02 2021-07-30 日本碍子株式会社 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
US20200411647A1 (en) * 2019-06-28 2020-12-31 Fuji Electric Co., Ltd. Nitride semiconductor device

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011037704A (ja) 2004-01-23 2011-02-24 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物結晶基板の製造方法
JP2009126722A (ja) 2007-11-20 2009-06-11 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体結晶基板および半導体デバイス
JP2011162407A (ja) 2010-02-12 2011-08-25 Hitachi Cable Ltd 窒化物半導体結晶、窒化物半導体自立基板の製造方法および窒化物半導体デバイス
JP2013084783A (ja) 2011-10-11 2013-05-09 Nippon Telegr & Teleph Corp <Ntt> 電界効果トランジスタおよびその製造方法
WO2015056714A1 (ja) 2013-10-15 2015-04-23 株式会社トクヤマ ｎ型窒化アルミニウム単結晶基板、および縦型窒化物半導体デバイス
JP2016092083A (ja) 2014-10-31 2016-05-23 国立大学法人 名古屋工業大学 ＧａＮ基板をドリフト層とした縦型ショットキーバリアダイオード

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HIRONORI OKUMURA，Growth diagram of N-face GaN(000-1) grown at high rate by plasma-assisted molecular beam epitaxy，APPLIED PHYSICS LETTERS，2014年，104(1)，p.012111/1-012111/5

Also Published As

Publication number Publication date
WO2018159646A1 (ja) 2018-09-07
US11094539B2 (en) 2021-08-17
US20200006049A1 (en) 2020-01-02
JP2018145042A (ja) 2018-09-20

Similar Documents

Publication Publication Date Title
US7951685B2 (en) Method for manufacturing semiconductor epitaxial crystal substrate
TWI429797B (zh) 第 iii 族氮化物半導體結晶基板及半導體元件
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
US10978294B2 (en) Semi-insulating crystal, N-type semiconductor crystal and P-type semiconductor crystal
JP6994835B2 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
US11339500B2 (en) Nitride crystal substrate, semiconductor laminate, method of manufacturing semiconductor laminate and method of manufacturing semiconductor device
JP5041397B2 (ja) 電子デバイス用半導体基板の製造方法
JP2007290924A5 (ja)
JP2004533725A (ja) 半導体層成長方法
JP7101736B2 (ja) ＧａＮ単結晶基板および半導体積層物
JP7296509B2 (ja) 半導体積層物
JP6783269B2 (ja) 窒化物結晶基板、半導体積層物、窒化物結晶基板の製造方法、半導体積層物の製造方法および半導体装置の製造方法
JP7181321B2 (ja) 窒化物半導体積層物
JP7084573B2 (ja) 結晶積層体、半導体デバイスおよび半導体デバイスの製造方法
JP2020023427A (ja) 窒化物結晶
JP2015151291A (ja) 窒化物半導体自立基板及びその製造方法並びに半導体デバイス
US11008671B2 (en) Nitride crystal
US11339053B2 (en) Nitride crystal
JP6983570B2 (ja) 半導体積層物の製造方法、窒化物半導体自立基板の製造方法、半導体積層物および半導体装置
JP2022124009A (ja) 窒化物結晶、半導体積層物、窒化物結晶の製造方法および窒化物結晶製造装置
JP2021109813A (ja) 窒化物結晶基板の製造方法、窒化物結晶基板および積層構造体
CN116525409A (zh) 半导体层叠物和半导体层叠物的制造方法
JP2020019699A (ja) ＧａＮ結晶

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211214

R150 Certificate of patent or registration of utility model

Ref document number: 6994835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350