JP7173094B2 - サセプタ - Google Patents

サセプタ Download PDF

Info

Publication number
JP7173094B2
JP7173094B2 JP2020086224A JP2020086224A JP7173094B2 JP 7173094 B2 JP7173094 B2 JP 7173094B2 JP 2020086224 A JP2020086224 A JP 2020086224A JP 2020086224 A JP2020086224 A JP 2020086224A JP 7173094 B2 JP7173094 B2 JP 7173094B2
Authority
JP
Japan
Prior art keywords
layer
susceptor
semiconductor device
substrate
concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020086224A
Other languages
English (en)
Other versions
JP2021180295A (ja
Inventor
哲生 成田
一義 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2020086224A priority Critical patent/JP7173094B2/ja
Publication of JP2021180295A publication Critical patent/JP2021180295A/ja
Application granted granted Critical
Publication of JP7173094B2 publication Critical patent/JP7173094B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本明細書に開示する技術は、サセプタ、窒化物半導体装置の製造方法及び窒化物半導体装置に関する。
特許文献1に、グラファイト、炭化ケイ素等により構成される表面を有するサセプタが開示されている。
特開2018-70405号公報
サセプタに使用されるグラファイトには、例えばFe、Ni、Cr等の遷移金属が含有されている。サセプタを使用した半導体装置の成膜工程において、遷移金属がグラファイトから半導体装置内に取り込まれると、半導体装置の性能が低下する場合がある。本明細書では、サセプタのグラファイトに含まれる遷移金属が、半導体装置に取り込まれることを抑制する技術を提供する。
本明細書に開示される1つのサセプタは、窒化物半導体装置の成膜装置に用いられる。サセプタは、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素を主成分とする第1層と、前記第1層の表面を覆っており、窒化アルミニウムを主成分とする第2層と、を備えていてもよい。
上記の構成では、グラファイトを主成分とする基材は、炭化ケイ素を主成分とする第1層によって覆われている。このため、グラファイトに含有される遷移金属が半導体装置に取り込まれる事態が抑制される。一方で、炭化ケイ素の第1層は、成膜装置でアンモニア等の還元性雰囲気ガスが利用される場合、還元性雰囲気ガスに晒されると、欠損が発生し易くなる。上記の構成によれば、第1層は、窒化アルミニウムを主成分とする第2層で覆われている。これにより、第1層が還元性雰囲気に晒されることを抑制することができる。このため、第1層の欠損から基材のグラファイトが露出する事態を回避することができる。この結果、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。
前記第1層は、前記第2層よりも厚くてもよい。この構成によれば、基材の粗い表面に炭化ケイ素の第1層を比較的に厚く配置することによって、第1層の表面を基材と比較して滑らかにすることができる。これにより、炭化ケイ素と比較して成膜に時間を要する窒化アルミニウムの厚さを厚くせずとも、第2層に欠陥が生じることを抑制することができる。
前記第1層は、前記第2層の厚さのおよそ1000倍の厚さを有していてもよい。この構成によれば、第2層の成膜時間が短くすることができる。
本明細書に開示される他の1つのサセプタは、窒化物半導体装置の成膜装置に用いられる。サセプタは、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素を主成分とする被覆層と、前記被覆層に配置される空孔に被覆されており、窒化アルミニウムを主成分とする被覆部材と、を備えていてもよい。
上記の構成では、グラファイトを主成分とする基材は、炭化ケイ素を主成分とする被覆層によって覆われている。このため、グラファイトに含有される遷移金属が半導体装置に取り込まれる事態が抑制される。また、被覆層の空孔は、窒化アルミニウムの被覆部材で被覆されている。これにより、被覆層の空孔から基材のグラファイトが露出する事態を回避することができる。この結果、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。
本明細書に開示される窒化物半導体装置の製造方法は、グラファイトを主成分とする基材と、前記基材の表面を覆っており、炭化ケイ素で作製される被覆層と、を備えるサセプタ中間材の表面に窒化アルミニウムを主成分とする部材を供給して、前記サセプタ中間材が配置される成膜装置内でサセプタを作製する作製工程と、前記作製工程に続いて、前記サセプタ上に配置される基板を前記成膜装置に導入する導入工程と、前記成膜装置内の前記基板に、還元性雰囲気ガスを用いて窒化物半導体層を成膜する成膜工程と、を備えていてもよい。
上記の構成では、還元性雰囲気ガスを用いた成膜工程に先立って、サセプタ中間材に窒化アルミニウムを主成分とする部材を供給して、サセプタを作製する。なお、サセプタ中間材は、基材と被覆層とを有しており、窒化アルミニウムを主成分とする部材を有していないものであってもよいし、繰り返し成膜によってサセプタの被覆層の炭化ケイ素に空孔が発生しているものであってもよい。この構成では、成膜工程の前工程で、窒化アルミニウムが供給される。これにより、サセプタのグラファイトが、外部に露出することが抑制された状態で、成膜工程を実行することができる。これにより、グラファイトに含有される遷移金属がサセプタから半導体装置に取り込まれる事態を抑制することができる。
本明細書に開示される窒化物半導体装置は、p型導電層と、前記p型導電層と界面を介して接触しており、平均Fe濃度が2.0×1014cm-3以下であるn型導電層を備えていてもよい。
上記したサセプタを用いて作製された窒化物半導体装置では、n型導電層のFe濃度を低く抑えることができる。これにより、Feによる半導体装置の性能低下を抑制することができる。
第1実施例の成膜装置の概略断面図である。 第1実施例のサセプタの表面近傍の拡大断面図である。 第1実施例の半導体装置の概略断面図である。 第1実施例の半導体装置の製造工程を示すフローチャートである。 第1実施例の半導体装置のn型GaN層のFe濃度の測定結果のグラフである。 比較例の半導体装置のn型GaN層のFe濃度の測定結果のグラフである。 第1実施例の半導体装置の不純物濃度の測定結果のグラフである。 第2実施例のサセプタの表面近傍の拡大断面図である。
(第1実施例)
(成膜装置の構成)
図1に、本実施例に係る成膜装置2の断面概略図を示す。成膜装置2は、例えば、GaN等の窒化物半導体装置を生成するために用いられる。成膜装置2は、有機金属気相成長(以下「MOVPE」と呼ぶ)法を用いて、基板101上に、n型導電層及びp型導電層を生成する。成膜装置2は、容器4と、反応ガス供給部6と、ヒータ8と、サセプタ10と、を備える。
容器4は、ヒータ8とサセプタ10とを収容する。容器4には、外部から延びる反応ガス供給部6が貫通している。反応ガス供給部6は、反応ガスを容器4外から容器4内に導入する配管を有する。ヒータ8は、サセプタ10上に載置される基板101の温度を調整する。
(サセプタの構成)
次いで、図2を参照して、サセプタ10の構成を説明する。サセプタ10は、円板形状を有する。サセプタ10は、円板形状の中心軸を中心に、容器4に回転可能に配置されている。サセプタ10は、基材12と、被覆層14と、保護層16と、を備える。基材12は、グラファイトを主成分とする材料で作製されている。基材12の材料は、グラファイトの他に、グラファイトと比較して微量のFe、Ni、Cr等の遷移金属を含有する。基材12は、被覆層14で覆われている。被覆層14は、基材12の表面全体を覆っている。被覆層14は、炭化ケイ素を主成分とする材料で作製されている。被覆層14は、純度が高い炭化ケイ素で作製されており、炭化ケイ素に含まれる不純物の割合は、グラファイトと比較して微量である。
被覆層14は、100μmの厚さを有する。なお、被覆層14の厚さは、製造誤差分だけ、100μmからずれる場合がある。被覆層14は、保護層16によって覆われている。保護層16は、被覆層14の全面を覆っている。保護層16は、窒化アルミニウムを主成分とする材料で作製されている。保護層16は、純度が高い窒化アルミニウムで作製されている。保護層16は、0.1μmの厚さを有する。なお、保護層16の厚さは、製造誤差分だけ、0.1μmからずれる場合がある。被覆層14の厚さは、保護層16の厚さのおよそ1000倍である。「およそ」1000倍とは、被覆層14と保護層16とが設計値通りに作製された場合には1000倍であるが、製造誤差によって、1000倍からずれる場合を含むことを意味している。
サセプタ10では、保護層16が容器4内に露出しており、基材12と被覆層14とは、保護層16で被覆されて容器4内に露出していない。
(半導体装置の構成)
次いで、図3を参照して、半導体装置100の構成を説明する。半導体装置100は、PN接合のダイオードである。半導体装置100は、基板101と、n型のGaN層102と、p型のGaN層104と、p型のGaN層106と、電極110、112とを備える。基板101は、n型のGaN層を有する。半導体装置100は、基板101の表面に、n型のGaN層102、p型のGaN層104と、p型のGaN層106が順に積層された構造を有する。半導体装置100の表面には電極112が配置され、半導体装置100の表面には電極110が配置される。
(半導体装置の製造方法)
次いで、図4を参照して、半導体装置100の製造方法を説明する。半導体装置100を製造する際、基板101を成膜装置2に収容するが、その前に、サセプタ10を完成させるために、まずS12の処理を実行する。S12では、成膜装置2内にサセプタ10の中間材を配置する。中間材は、図2に示されるように、基材12と被覆層14とを備える。以下では、サセプタ10の中間材を、中間材(12、14)と呼ぶ。
S12では、中間材(12、14)の表面に、保護層16である窒化アルミニウム層を生成する。具体的には、成膜装置2において、MOVPE法を用いて、保護層16を生成する。なお、S12の処理は、保護層16の経時劣化を回避するために、既に保護層16を有するサセプタ10にも用いられてもよい。なお、この場合、中間材は、基材12と被覆層14と保護層16とを備えていてもよい。また、S12の処理は、毎回実行されなくてもよく、例えば、所定の期間、または所定の回数の利用毎に実行されてもよい。次いで、S14において、基板101をS12で作製されたサセプタ10上に載置する。次いで、S16において、基板101の表面に、n型のGaN層102を生成する。具体的には、Gaの原料としてトリメチルガリウム、窒素の原料としてアンモニアガス、n型不純物シリコンの原料としてモノメチルシランガス、キャリアガスとして水素を用いて、MOVPE法でn型のGaN層102を生成する。成膜温度は、950℃で維持される。S16では、例えば、Si濃度が2.8×1016cm-3、炭素濃度が2×1015cm-3、膜厚が3.2μmのn型のGaN層102が生成される。
次いで、S18において、n型のGaN層102の表面に、p型のGaN層104を生成する。具体的には、p型不純物マグネシウムの原料としてビス(シクロペンタジエニル)マグネシウムを用いて、その他はn型のGaN層102と同様のガスと温度で、p型のGaN層104を生成する。S18では、例えば、Mg濃度が1.4×1019cm-3、膜厚が0.5μmのp型のGaN層104が生成される。
次いで、S20において、p型のGaN層104の表面に、p型のGaN層106を生成する。S20の処理では、S18の処理と同様に、p型不純物マグネシウムの原料としてビス(シクロペンタジエニル)マグネシウムを用いて、その他はn型のGaN層102と同様のガスと温度で、p型のGaN層106を生成する。なお、S20の処理では、S18の処理と比較して、p型不純物の濃度が高くなるように、ビス(シクロペンタジエニル)マグネシウムが調整されている。S20では、例えば、Mg濃度が9×1019cm-3、膜厚が0.1μmのp型のGaN層106が生成される。
次いで、S22において、S20で生成された積層体に対して、熱処理を実行する。熱処理では、S20で生成された積層体が、窒素雰囲気において、850℃で5分間加熱される。これにより、S20で生成された積層体に含有される水素が離脱される。次いで、S24において、S22で熱処理後の積層体に、ドライエッチングによるエッチングを実行して、p型のGaN層104、106を貫通するメサ構造を形成する。次いで、S26において、電極110、112を生成する。具体的には、GaN層106の表面にNi/Auオーミック電極である電極112を生成し、基板101の裏面にTi/Alオーミック電極である電極110を生成して、半導体装置100が生成される。S26では、酸素雰囲気において、525℃で5分間維持される。
なお、必要に応じて、ダイシングによって半導体装置100を分割してもよいし、メサ構造の終端部近傍での電界集中を回避するためにイオン注入処理を追加してもよい。また、表面からのリーク電流を抑制するために、エッチング後の表面に、ポリイミド又は絶縁膜を形成する形成処理を追加してもよい。
(半導体装置の分析結果)
次いで、図5から図7を参照して上記の製造方法で作製された半導体装置100の二次イオン質量分析(SIMS)法による測定結果を説明する。図5は、半導体装置100の基板101とn型のGaN層102におけるFe濃度の分析結果を示す。図6は、比較例として、成膜装置2のサセプタ10を、基材12と被覆層14とを備える一方、保護層16が配置されていないサセプタを用いて、上記の製造方法で作製された比較例の半導体装置を用いた、基板とn型のGaN層におけるFe濃度の分析結果を示す。図5及び図6の横軸は、n型のGaN層102の表面からの距離を示し、縦軸はFe濃度を示す。
図5では、3か所のSIMS分析点において、分析された結果が重ねて示されている。図6では、1か所の分析点において、分析された結果が示されている。なお、本分析では、Fe濃度が検出の下限値が1.0×1014cm-3である。このため、図5及び図6では、Fe濃度が1.0×1014cm-3以下の場合、Fe濃度が1.0×1014cm-3として示されている。サセプタ10を用いて作製された本実施例の半導体装置100では、Fe不純物の偏析は見られず、平均的にFe濃度が2.0×1014cm-3以下であった。なお、個別のデータポイントでは最大5.0×1014cm-3の値を示しているが、前後の深さ位置の測定値は低く、SIMS分析法の測定ノイズが原因である。また、GaN基板よりも深い位置で検出されるFeは、MOVPEの成膜に由来するものではなく、入手したGaN基板に元々含まれる不純物によるものである。図5と図6とを比較すると明らかなように、比較例の半導体装置では、n型のGaN層の表面から基板とn型のGaN層との界面に近づくのに従って、Fe濃度が高くなり、基板とn型のGaN層との界面では、Fe不純物が偏析されている。さらに、容量電圧測定(即ちCV測定)によって、n型のGaN層102の電子の濃度を分析した結果、n型のGaN層102の電子の濃度は、n型のGaN層102のSiドナー濃度と炭素アクセプタ濃度との差とほぼ一致していた。これにより、Feがn型のGaN層102に混入することによる電子濃度の低下は確認されなかった。
図7は、半導体装置100のn型のGaN層102とp型のGaN層104、106における不純物濃度のSIMS分析結果を示す。図7の横軸は、p型のGaN層106の表面からの距離を示し、縦軸は不純物濃度を示す。本分析では、不純物として、Mg、Si、炭素、及び酸素の濃度を分析した。図7では、結果R1がMgの濃度、結果R2がSiの濃度、結果R3が酸素の濃度、結果R4が炭素の濃度を、それぞれ示している。図7に示すように、電子濃度と正孔濃度を決めるSi濃度とMg濃度は、それぞれn型のGaN層102とp型のGaN層104との界面とその他の領域で均一である。半導体装置100では、平均的にFe濃度が2.0×1014cm-3以下であり、Si及びMg濃度の1/100以下の値であった。従って、Fe濃度がn型層及びp型層に混入することによる電子、及び、正孔濃度の低下は確認されなかった。なお、不純物濃度が「均一である」状態は、不純物濃度が一致している状態以外に、不純物濃度は一致していないが、n型のGaN層102とp型のGaN層104との界面の不純物濃度が、その他の領域の不純物濃度よりも低い場合もあれば、高い場合もあり、他の領域の不純物濃度と比較して高い値を有していない状態を含む。
(効果)
サセプタ10では、基材12が炭化ケイ素を主成分とする被覆層14によって覆われている。このため、基材12のグラファイトに含有される遷移金属が半導体装置100に取り込まれる事態が抑制される。また、サセプタ10では、被覆層14が、窒化アルミニウムを主成分とする保護層16で覆われている。これにより、被覆層14が還元性雰囲気に晒されることを抑制することができる。この結果、被覆層14が還元性雰囲気ガスに晒されることによって、被覆層14に欠損が発生することを抑制することができる。この構成によれば、内部のFe濃度が低く、Feの偏析が抑制された半導体装置100を作製することができる。
サセプタでは、基材として、グラファイトに換えてSiCを用いることによって、半導体装置へのFeの混入が抑制され得る。しかしながら、SiCの基材は、工業用のグラファイトと比較して非常に高価である。本実施例のサセプタ10では、比較的に安価なグラファイトの基材12に被覆層14及び保護層16を配置することによって、比較的に高価なSiCの基材を用いることなく、内部のFe濃度が低く、Feの偏析が抑制された半導体装置100を作製することを実現することができる。これにより、半導体装置100の製造コストを低減することができる。
サセプタ10では、基材12と保護層16との間に、被覆層14が配置されている。基材12はグラファイトで作製されているため、基材12の表面には、凹凸が多い。このため、基材12の表面に直接的に保護層16を配置しようとすると、保護層16を、基材12の表面の凹凸を覆うだけの厚さで作製しなければならない。しかしながら、窒化アルミニウムの成膜速度には、炭化ケイ素の成膜速度と比較して遅い。このため、基材12の表面に直接的に保護層16を配置しようとすると、保護層16の成膜に長時間を要する。一方、基材12の凹凸を覆うために、比較的に厚い被覆層14を配置することによって、保護層16を薄くすることができる。これにより、保護層16の生成期間を短縮することができる。
上記の製造方法では、半導体装置100の成膜に先立って、サセプタ10の中間材(12、14)に、保護層16を生成して、サセプタ10を作製する処理が実行される。これにより、被覆層14及び保護層16の劣化によって、基材12が露出することを抑制し、グラファイトに含有される遷移金属がサセプタ10から半導体装置100に取り込まれる事態を抑制することができる。
(第2実施例)
図8を参照して、第2実施例のサセプタ200について、第1実施例のサセプタ10と異なる点を説明する。サセプタ200は、基材12と被覆層14とを備える一方、保護層16を備えていない。サセプタ200は、被覆層14の空孔14aに被覆される被覆部材116を備える。空孔14aは、被覆層14が還元性雰囲気に晒されることによって形成される欠陥である。被覆部材116は、被覆層14の表面も覆っている。被覆部材116は、保護層16と同様の材料、即ち、窒化アルミニウムを主成分とする材料で作製されている。
この構成によれば、被覆層14の欠陥である空孔14aが、被覆部材116で被覆されている。これにより、基材12が容器4内に露出されることを抑制することができる。
なお、変形例では、サセプタ200は、サセプタ10と同様の保護層16を備えていてもよい。
以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
(変形例)
サセプタ10の被覆層14及び保護層16の厚さは、実施例の厚さに限られない。また、サセプタ10は、被覆層14及び保護層16以外の層を有していてもよい。
半導体装置100は、ダイオード以外に、MOSFET等の異なる種類の半導体装置であってもよい。
半導体装置100を構成するIII族窒化物半導体はGaNに限定されるものではなく、例えばAlN(窒化アルミニウム)、InN(窒化インジウム)、または、その混晶等であってもよい。
また、成膜装置2は、例えば、上方から押圧ガスを供給し、側方から反応ガスを供給する成膜装置等、他の構成を有していてもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
2:成膜装置、10:サセプタ、12:基材、14:被覆層、16:保護層、100:半導体装置、101:基板、102:n型GaN層、104、106:p型GaN層、110、112:電極、116:被覆部材

Claims (1)

  1. 窒化物半導体装置の成膜装置に用いられるサセプタであって、
    グラファイトを主成分とする基材と、
    前記基材の表面を覆っており、炭化ケイ素を主成分とする被覆層と、
    前記被覆層に配置される空孔に被覆されており、窒化アルミニウムを主成分とする被覆部材、を備えるサセプタ。
JP2020086224A 2020-05-15 2020-05-15 サセプタ Active JP7173094B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020086224A JP7173094B2 (ja) 2020-05-15 2020-05-15 サセプタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020086224A JP7173094B2 (ja) 2020-05-15 2020-05-15 サセプタ

Publications (2)

Publication Number Publication Date
JP2021180295A JP2021180295A (ja) 2021-11-18
JP7173094B2 true JP7173094B2 (ja) 2022-11-16

Family

ID=78510510

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020086224A Active JP7173094B2 (ja) 2020-05-15 2020-05-15 サセプタ

Country Status (1)

Country Link
JP (1) JP7173094B2 (ja)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345268A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体製造装置及び半導体の製造方法
JP2006237499A (ja) 2005-02-28 2006-09-07 Toyo Tanso Kk サセプタ
JP2007153664A (ja) 2005-12-05 2007-06-21 Hitachi Cable Ltd 窒化物系半導体基板及び半導体装置
JP2008243948A (ja) 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd エピタキシャル基板の製造方法
JP2009007205A (ja) 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP2016040830A (ja) 2011-08-17 2016-03-24 住友化学株式会社 窒化物半導体テンプレート
JP2018145042A (ja) 2017-03-03 2018-09-20 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10284425A (ja) * 1997-04-10 1998-10-23 Rohm Co Ltd 半導体装置の製法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001345268A (ja) 2000-05-31 2001-12-14 Matsushita Electric Ind Co Ltd 半導体製造装置及び半導体の製造方法
JP2006237499A (ja) 2005-02-28 2006-09-07 Toyo Tanso Kk サセプタ
JP2007153664A (ja) 2005-12-05 2007-06-21 Hitachi Cable Ltd 窒化物系半導体基板及び半導体装置
JP2008243948A (ja) 2007-03-26 2008-10-09 Sumitomo Electric Ind Ltd エピタキシャル基板の製造方法
JP2009007205A (ja) 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法
JP2016040830A (ja) 2011-08-17 2016-03-24 住友化学株式会社 窒化物半導体テンプレート
JP2018145042A (ja) 2017-03-03 2018-09-20 株式会社サイオクス 窒化物半導体基板の製造方法および窒化物半導体基板

Also Published As

Publication number Publication date
JP2021180295A (ja) 2021-11-18

Similar Documents

Publication Publication Date Title
JP5099008B2 (ja) SiC基板を用いた化合物半導体装置とその製造方法
CN110731002B (zh) 氮化物半导体层叠物、半导体装置、氮化物半导体层叠物的制造方法、氮化物半导体自支撑基板的制造方法以及半导体装置的制造方法
KR20100094460A (ko) 반도체 기판, 반도체 기판의 제조 방법 및 전자 디바이스
JPWO2007116517A1 (ja) 化合物半導体構造とその製造方法
US20110073874A1 (en) Method of reducing memory effects in semiconductor epitaxy
US20150259828A1 (en) Epitaxial wafer and method for fabricating the same
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
WO2014010405A1 (ja) トランジスタおよびトランジスタの製造方法
JPWO2014156914A1 (ja) Iii族窒化物基板の処理方法およびエピタキシャル基板の製造方法
JP6330407B2 (ja) Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
WO2015045628A1 (ja) 炭化珪素半導体装置の製造方法
JP2014138167A (ja) Mes構造トランジスタを作製する方法、mes構造トランジスタ
JP7173094B2 (ja) サセプタ
JP2021507523A (ja) シリコン基板上に炭化ケイ素を形成するための方法
JP2017199810A (ja) 炭化珪素エピタキシャルウエハの製造方法、炭化珪素半導体装置の製造方法及び炭化珪素エピタキシャルウエハの製造装置
JP2020100528A (ja) 積層体、積層体の製造方法および炭化珪素多結晶基板の製造方法
KR102098297B1 (ko) 에피택셜 웨이퍼
JP2019075452A (ja) 半導体装置の製造方法
JP2004533725A (ja) 半導体層成長方法
JP2018095506A (ja) Si半導体製造装置用サセプタおよびSi半導体製造装置用サセプタの製造方法
JP4868002B2 (ja) 窒化ガリウム系半導体膜を成長する方法、及びiii族窒化物半導体電子デバイスを作製する方法
JP7181321B2 (ja) 窒化物半導体積層物
JP2020023427A (ja) 窒化物結晶
JP2020035980A (ja) エピタキシャル基板
CN113488374B (zh) 一种氮化镓的制备方法及氮化镓基器件

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200529

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220726

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220912

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7173094

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150