JP2007290924A5 - - Google Patents

Download PDF

Info

Publication number
JP2007290924A5
JP2007290924A5 JP2006122400A JP2006122400A JP2007290924A5 JP 2007290924 A5 JP2007290924 A5 JP 2007290924A5 JP 2006122400 A JP2006122400 A JP 2006122400A JP 2006122400 A JP2006122400 A JP 2006122400A JP 2007290924 A5 JP2007290924 A5 JP 2007290924A5
Authority
JP
Japan
Prior art keywords
crystal
semiconductor
crystal growth
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006122400A
Other languages
English (en)
Other versions
JP2007290924A (ja
JP5041397B2 (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from JP2006122400A external-priority patent/JP5041397B2/ja
Priority to JP2006122400A priority Critical patent/JP5041397B2/ja
Priority to TW096107865A priority patent/TW200741044A/zh
Priority to CN2007800087910A priority patent/CN101410557B/zh
Priority to US12/087,048 priority patent/US8084281B2/en
Priority to PCT/JP2007/055942 priority patent/WO2007105832A1/en
Publication of JP2007290924A publication Critical patent/JP2007290924A/ja
Publication of JP2007290924A5 publication Critical patent/JP2007290924A5/ja
Publication of JP5041397B2 publication Critical patent/JP5041397B2/ja
Application granted granted Critical
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

電子デバイス用半導体基板、その製造方法、電子デバイス、及び電界効果トランジスタ
本発明は、III族窒化物系化合物半導体からなる半導体結晶を、フラックスを用いて結晶成長させるフラックス法と、それを用いて製造される電子デバイス用半導体基板、電子デバイス、及びトランジスタに関する。
ただし、ここで言う電子デバイスには、半導体結晶層を用いた半導体素子、例えばトランジスタやダイオード等によって構成される増幅器やスイッチング素子や整流素子などを含んでおり、更に、それらの半導体結晶層に対して、抵抗、容量、インダクタの内の少なくとも1つを組み込んだ半導体集積回路などをも含んでいる。
また、上記のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。また、本発明に基づいて製造することができる電界効果トランジスタには、例えばMISFET,MOSFET,HFET,MODFET,JFET,HJFET,HEMT等の半導体素子が含まれ、更に、パワーMOSFETやIGBT等の電力制御用のパワートランジスタなども含まれる。
なお、上記のIII族窒化物系化合物半導体には、任意の組成比で構成された2元、3元、又は4元のInAlGaNからなる半導体結晶が含まれ、更に、p形またはn形の不純物などが添加された半導体もまた、これらの「III族窒化物系化合物半導体」の範疇である。
ナトリウム(Na)フラックス中で窒化ガリウムを結晶成長させる従来のNaフラックス法によれば、約5MPa程度の圧力下において600℃〜800℃の比較的低い温度で、GaN単結晶を結晶成長させることができる。
また、下記の特許文献1〜特許文献5に開示されている従来技術などからも分かる様に、III族窒化物系化合物半導体結晶をフラックス法によって結晶成長させる従来の製造方法では、通常、下地基板(種結晶)として、サファイア基板上にバッファ層などの半導体層を積層したテンプレートや、GaN単結晶自立基板などが専ら用いられている。
特開平11−060394号公報 特開2001−058900号公報 特開2001−064097号公報 特開2004−292286号公報 特開2004−300024号公報
特に、電界効果トランジスタを製造する場合などには、半導体結晶層の界面付近に形成される2次元電子ガスの生成制御や消滅制御を容易にしたり、そのシート抵抗を低減させたり、素子の駆動電圧やリーク電流などを低減させたり、或いは、素子の静電耐圧性能や寿命や歩留りなどを改善したりする際に、それらの半導体素子基板の結晶品質は非常に重要になる。
しかしながら、従来のNaフラックス法では、転位密度が低く結晶成長面が略平面の高品質な半導体結晶を得ることは困難であった。また、従来のNaフラックス法では、結晶成長速度や収率にも問題があり、このため、電子デバイス用半導体基板などへの実用化は困難であった。これらの問題は、InxAlyGa1-x-yN(0≦x≦1,0≦y≦1,0≦x+y≦1)から成るその他のIII族窒化物系化合物半導体の結晶成長についても同様である。
また、前述の様なテンプレートを用いた場合、III族窒化物系化合物半導体からなる所望の半導体結晶とサファイア基板との間には大きな熱膨張係数差があるため、所望の半導体結晶を厚く積層すると、反応室から半導体結晶を取り出す際にその結晶中にクラックが多数発生してしまう。このため、下地基板として上記の様なテンプレートを用いた場合、例えば膜厚300μm以上の高品質な半導体結晶を得ることは困難となる。
本発明は、上記の課題を解決するために成されたものであり、その目的は、フラックス法において、高品質な電子デバイス用半導体基板を低コストで生産することである。
また、本発明の更なる目的は、半導体を用いて構成される前述の任意の電子デバイスの動作特性の改善を容易にすることである。
上記の課題を解決するためには、以下の手段が有効である
発明の第1の手段は、アルカリ金属またはアルカリ土類金属の中から選択された複数種類の金属元素を有する混合フラックスの中で、ガリウム(Ga)、アルミニウム(Al)又はインジウム(In)のIII族元素と窒素(N)とを反応させることによって、III族窒化物系化合物半導体結晶を結晶成長させる電子デバイス用半導体基板の製造方法において、III族窒化物系化合物半導体結晶を結晶成長させる下地基板の少なくとも一部に、混合フラックスに溶解する可溶材料を用い、可溶材料をIII族窒化物系化合物半導体結晶の結晶成長工程中に、またはIII族窒化物系化合物半導体結晶の結晶成長工程後にその成長温度付近で、その混合フラックス中に溶解させることである。
ただし、上記の可溶材料としては、シリコン(Si)などを用いることができるが、必ずしもこれに限定する必要はない。
また、上記の可溶材料の露出面上に保護膜を形成し、その保護膜の厚さ又は成膜パターンによって、上記の可溶材料がフラックスに溶解する時期または溶解速度を任意に制御することも可能である。この様な保護膜の材料としては、例えば窒化アルミニウム(AlN)やタンタル(Ta)などを用いることができ、これらの保護膜は、結晶成長や真空蒸着やスパッタリングなどの周知の方法によって成膜させることができる。
また、本発明の第2の手段は、上記の第1の手段において、上記の可溶材料の少なくとも一部に、III族窒化物系化合物半導体結晶の中に添加すべき不純物を含有させることである。
ただし、必要とされる不純物だけでこの可溶材料の全体を構成しても良い。
また、本発明の第3の手段は、上記の第1又は第2の手段において、上記の混合フラックスとIII族元素とを攪拌混合しながらIII族窒化物系化合物半導体結晶を結晶成長させることである。
ただし、本願発明における攪拌混合処理は、揺動、回動、回転などによって反応容器を物理的に運動させることによって実施しても良いし、攪拌棒や攪拌羽根などを用いてフラックスを攪拌することによって実施しても良いし、或いは、加熱手段などを用いてフラックス中に熱勾配を生じさせ、これによってフラックスを熱対流させることで実施しても良い。即ち、本願発明における攪拌混合の処理方式は任意で良い。また、これらの方式は、適当に任意に組み合わせて実施しても良い。
また、本発明の第4の手段は、上記の第1乃至第3の何れか1つの手段において、リチウム(Li)又はカルシウム(Ca)、並びにナトリウム(Na)を用いて上記の混合フラックスを構成することである。
即ち、用いる混合フラックスのNaに次ぐ第2の主要成分をリチウム(Li)またはカルシウム(Ca)の少なくとも何れか一方とすることである。
また、本発明の第5の手段は、上記の第1乃至第4の何れか1つの手段において、III族窒化物系化合物半導体結晶を結晶成長させる前に、水素(H2)ガス、窒素(N2)ガス、アンモニア(NH3)ガス、希ガス(He、Ne、Ar、Kr、Xe、またはRn)またはこれらのガスのうちから2種類以上のガスを任意の混合比で混合した混合ガスをクリーニングガスとして、900℃以上1100℃以下の温度で、1分以上の時間を掛けて、種結晶または下地基板の結晶成長面をクリーニング処理することである。
ただし、これらのクリーニング処理に掛ける時間は、2分以上10分以下がより望ましい。
また、本発明の第6の手段は、上記の第1乃至第5の何れか1つの手段において、所望のIII族窒化物系化合物半導体結晶の中に添加すべき不純物として、ボロン(B)、タリウム(Tl)、カルシウム(Ca)、カルシウム(Ca)を含む化合物、珪素(Si)、硫黄(S)、セレン(Se)、テルル(Te)、炭素(C)、酸素(O)、アルミニウム(Al)、インジウム(In)、アルミナ(Al23)、窒化インジウム(InN)、窒化珪素(Si34)、酸化珪素(SiO2)、酸化インジウム(In23)、亜鉛(Zn)、鉄(Fe)、マグネシウム(Mg)、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)、またはゲルマニウム(Ge)を上記の混合フラックス中に含有させることである。
これらの不純物は、1種類だけを含有させても良いし、同時に複数種類を含有させても良い。これらの選択や組み合わせは任意で良い。
また、本発明の第7の手段は、請求項1乃至請求項6の何れか1項に記載の電子デバイス用半導体基板の製造方法により製造された電子デバイス用半導体基板において、その表面の転位密度を1×105cm-2以下とし、その最大径を1cm以上とすることである。
ただし、上記の転位密度は、低いほど望ましく、また上記の最大径は大きいほど望ましい。特に、工業的な実用性を考慮すると、所望の半導体基板は、直径約50mm〜150mm程度の円形のものなどが更に望ましい。
また、本発明の第8の手段は、上記の第7の手段において、上記の電子デバイス用半導体基板の厚さを300μm以上にすることである。
ただし、上記の半導体基板の厚さは、400μm以上がより望ましく、更に望ましくは400μm〜600μm程度が良い。
また、本発明の第9の手段は、結晶成長基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層することによって構成される電子デバイスにおいて、その結晶成長基板を請求項7または請求項8に記載の電子デバイス用半導体基板から構成することである。
ただし、ここで言う電子デバイスには、半導体結晶層を用いた半導体素子、例えばトランジスタやダイオード等によって構成される増幅器やスイッチング素子や整流素子などを含んでおり、更に、それらの半導体結晶層に対して、抵抗、容量、インダクタの内の少なくとも1つを組み込んだ半導体集積回路などをも含んでいる。また、上記のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。
また、本発明の第10の手段は、III族窒化物系化合物半導体より成る半導体結晶層を結晶成長させることにより形成される電界効果トランジスタにおいて、請求項7または請求項8に記載の電子デバイス用半導体基板と、この電子デバイス用半導体基板の上に直接または間接的に結晶成長したチャネル層Aと、このチャネル層Aの上に直接結晶成長したキャリヤ供給層Bとを備え、少なくとも上記のチャネル層Aとキャリヤ供給層Bとの界面の近傍において、キャリヤ供給層BのバンドギャップエネルギーEBをチャネル層AのバンドギャップエネルギーEAよりも大きくすることである。
ただし、上記の電界効果トランジスタには、例えばMISFET,MOSFET,HFET,MODFET,JFET,HJFET,HEMT等の高周波で使用する半導体素子が含まれ、更に、パワーMOSFETやIGBT等の電力制御用のパワートランジスタなども含まれる。
また、本発明の第11の手段は、上記の第10の手段において、上記のチャネル層Aまたはキャリヤ供給層Bの少なくとも何れか一方を無添加の半導体結晶から形成することである。
また、本発明の第12の手段は、上記の第10または第11の手段において、上記のチャネル層Aを2元または3元のAlxGa1-xN(0≦x<1)から形成し、上記のキャリヤ供給層Bを3元のAlyGa1-yN(x<y≦1)から形成することである。
また、本発明の第13の手段は、上記の第10乃至第12の何れか1つの手段において、上記の界面の近傍を形成しているチャネル層Aの原子の昇華作用を抑制することにより、上記の界面を略平坦に形成することである。
ただし、この場合、上記のチャネル層AはGaN結晶から形成することがより望ましく、また、上記のキャリヤ供給層BはAlyGa1-yN(0.15≦y≦0.30)から形成することがより望ましい。
また、本発明の第14の手段は、上記の第10乃至第13の何れか1つの手段において、上記のキャリヤ供給層BをAlyGa1-yN(0.45>y>0.04)から形成し、そのキャリヤ供給層Bのアルミニウム組成比yを上記の界面からの距離に対して略単調に減少させることである。
ただし、この場合、上記の界面におけるキャリヤ供給層Bのアルミニウム組成比yは、0.15以上0.40以下がより望ましく、このキャリヤ供給層Bのもう一方の界面におけるアルミニウム組成比yは、0.05以上0.20以下がより望ましい。
以上の本発明の手段により、前記の課題を効果的、或いは合理的に解決することができる。
以上の本発明の手段によって得られる効果は以下の通りである。
即ち、本発明の第1乃至第6の何れか1つの手段によれば、フラックス法において、高品質な半導体結晶を効率的に低コストで生産するこができ、これによって、請求項7又は請求項8の特徴を有する電子デバイス用半導体基板を、現実的な生産レベルで高品質かつ効率的に製造することができる。
発明の第1の手段によれば、半導体結晶の結晶成長工程中に、又は半導体結晶の結晶成長工程後に半導体結晶の成長温度付近で、上記の可溶材料がフラックス中に溶解するので、所望の半導体結晶を反応室から取り出す際の降温作用などに伴って、下地基板と半導体結晶(電子デバイス用半導体基板)との間に応力が働くことがない。したがって、本発明の第1の手段によれば、所望の電子デバイス用半導体基板のクラックの発生密度を従来よりも大幅に低減させることができる。
また、上記の可溶材料としては、例えばシリコン(Si)などの様な比較的安価な材料を用いることができるため、GaN単結晶自立基板を下地基板として用いる従来の場合よりも、生産コストを安く抑えることができる。
また、本発明の第2の手段によって、上記の可溶材料がフラックスに溶け出す現象を不純物の添加処理として利用すれば、所望の電子デバイス用半導体基板に不純物の添加が必要な場合に、その不純物の添加処理を他の方法によって実施する必要がなくなる。また、同時に、必要となる不純物材料を節約することもできる。
また、本発明の第3の手段によれば、上記の第1又は第2の手段においても、攪拌混合処理に基づいて、混合フラックス中への窒素の溶解速度が効果的に増大すると共に、当該フラックス中において、結晶材料が均一に分布する。また、この様な理想的なフラックスを常時結晶成長面にムラなく供給することができる。したがって、本発明の第3の手段によれば、転位密度が低く結晶成長面が略平面の高品質な電子デバイス用半導体基板を得ることができる。また、これらの高品質な電子デバイス用半導体基板は、上記の作用による高い結晶成長速度や収率に基づいて、所望のバルク状に大きく結晶成長させることも容易である。
また、本発明の第4の手段によれば、リチウム(Li)またはカルシウム(Ca)のフラックス中における混合比に基づいて、半導体結晶の収率や成長速度を好適または最適に調整することができ、これによって、所望の電子デバイス用半導体基板の生産性を好適または最適に調整することができる。
また、本発明の第5の手段によれば、半導体結晶を結晶成長させるべき結晶成長面上の異物または不純物が当該結晶成長面から良好に排除されるので、所望の電子デバイス用半導体基板をより良質に結晶成長させることができる。
また、本発明の第6の手段によれば、所望の電気伝導特性やバンドギャップを有する電子デバイス用半導体基板を任意に結晶成長させることができる。
また、本発明の第7の手段によれば、電子デバイスを構成する基材として有用な電子デバイス用半導体基板を実用レベルで良質かつ低コストで製造することができる。
また、本発明の電子デバイス用半導体基板は、結晶品質が従来のものに比べて非常に優れているため、結晶成長処理に基づいてその上に形成される半導体結晶層の結晶品質も高くなる。このため、前述の所望の電子デバイスの特性(例:シート抵抗など)を従来のものよりも良好に改善することができる。また、基板の結晶品質の向上に伴って、基板の熱伝導率も高くなるため、従来よりも高い放熱効果を得ることもできる。
また、本発明の第8の手段によれば、それらの電子デバイス用半導体基板が電子デバイスの製造中に割れたり傷ついたりすることによって、電子デバイスの歩留りが下がることを未然に防止することができる。
また、本発明の第9の手段によれば、良質な電子デバイス用半導体基板がその電子デバイスの結晶成長基板として用いられるため、電子デバイスを構成する各半導体結晶層が良質に形成される。
したがって、本発明の第9の手段によれば、例えばシート抵抗やリーク電流などの動作特性に優れた電子デバイスを製造することができる。また、その電子デバイス用半導体基板の厚さを300μm以上とすることによって、所望の電子デバイスの歩留りを高く確保することができる。
また、本発明の第10の手段によれば、チャネル層Aとキャリヤ供給層Bとの界面に2次元電子ガスを良好に形成することが可能となるため、それをキャリヤとするチャネルを電界効果トランジスタ中に良好に形成することができる。したがって、本発明の第10の手段によれば、動作特性に優れた電界効果トランジスタを製造することができる。
また、本発明の第11の手段によれば、チャネル層Aまたはキャリヤ供給層Bを良質の半導体結晶層にすることができるため、上記の界面におけるキャリヤの移動度を大きくすることができる。したがって、本発明の第11の手段によれば、シート抵抗の小さなチャネル層を形成することができる。
また、本発明の第12の手段によれば、各半導体結晶層の結晶品質を高くしつつ、チャネル層Aとキャリヤ供給層Bとのバンドギャップの差を適切に確保することができる。したがって、チャネル層AはアンドープのGaN結晶層から形成することがより望ましい。また、ゲート電極へのリーク電流を少なく抑えるために、キャリヤ供給層BもアンドープのAlGaN結晶層から形成することがより望ましい。
また、本発明の第13の手段によれば、チャネル層Aとキャリヤ供給層Bとの界面を従来よりも平坦に形成することができるため、当該界面におけるキャリヤの散乱が生じにくくなる。したがって、本発明の第13の手段によれば、シート抵抗の小さなチャネル層を形成することができる。
また、本発明の第14の手段によれば、キャリヤ供給層Bの結晶品質を高くしつつ、チャネル層Aとキャリヤ供給層Bとの界面における双方のバンドギャップの差を適切に確保することができる。したがって、本発明の第14の手段によれば、リーク電流が少ないキャリヤ供給層とシート抵抗の小さなチャネル層を同時に形成することができる。
以上の本発明の手段によって、前記の課題を容易或いは合理的に解決することが可能となる。
なお、請求項1に記載の可溶材料の露出面に形成することができる上記の成膜パターンは、フォトリソグラフィーやエッチングなどの周知の技法で形成可能である。また、上記の溶解時期は、これらの保護膜の厚さを薄くする程早めることができ、また、上記の溶解速度は、フラックスに対する上記の可溶材料の露出面積を広くするほど高く設定することができる。即ち、これらの設定によれば、上記の可溶材料の露出面が高温のフラックスに接触した時点から上記の可溶材料の溶解が開始され、かつ、その溶解速度はその露出面の面積に略比例するので、これらの設定条件を適当に調整することによって、上記の可溶材料の溶解開始時刻や溶解所要時間や溶解速度などを任意に調整することができる。また、上記の可溶材料の溶解所要時間は、その可溶材料の種類や厚さやフラックスの温度などによっても任意に調整することができる。
また、上記のフラックス法による結晶成長に用いる種結晶や下地基板の製造方法は任意で良く、フラックス法、HVPE法、MOVPE法、MBE法などが有効である。また、その大きさや厚さも任意で良いが、工業的な実用性を考慮すると、直径約50mm〜150mm程度の円形のものなどがより望ましい。また、種結晶や下地基板の結晶成長面の曲率半径は大きいほど望ましい。
また、それらの種結晶や下地基板の転位密度は低いほど望ましいが、請求項1乃至請求項3の何れかの方法を用いる場合には必ずしもその限りではない。即ち、この場合、逆に転位密度が低過ぎると上記の可溶材料(下地基板)がフラックス中に溶解し難くなることがあるため注意を要する。
また、用いる結晶成長装置としては、フラックス法が実施可能なものであれば任意でよく、例えば、特許文献1〜5に記載されているもの等を適用又は応用することができる。ただし、フラックス法に従って結晶成長を実施する際の結晶成長装置の反応室の温度は、1000℃程度にまで任意に昇降温制御できることが望ましい。また、反応室の気圧は、約100気圧(約1.0×107Pa)程度にまで任意に昇降圧制御できることが望ましい。また、これらの結晶成長装置の電気炉、ステンレス容器(反応容器)、原料ガスタンク、及び配管などは、例えば、ステンレス系(SUS系)材料やアルミナ系材料や銅等によって形成することが望ましい。
また、特に、請求項13に記載の電界効果トランジスタを製造する場合に、例えば、チャネル層Aの表面近傍を形成している原子の昇華作用を抑制する結晶成長条件を左右する重要なパラメータとしては、例えば結晶成長温度、各種材料ガスの分圧、キャリアガスの種類、キャリアガスの分圧、或いはV/III比や結晶成長速度などが考えられる。したがって、例えばGaN結晶のGa原子が特に昇華し易い場合などには、ほんの一例として、例えばトリメチルガリウム(TMG)の分圧を相対的若しくは絶対的に高く設定するなどの処置を考えることができる。
また、その時の上記のキャリヤ供給層Bの結晶成長温度TBを上記のチャネル層Aの結晶成長温度TAよりも低くすると良い。
また、上記のキャリヤ供給層Bの結晶成長気圧PBをチャネル層Aの結晶成長気圧PAと略一致させることも界面荒れを防止する上で効果的である。
また、特に、アルミニウム組成比xを略0とし、アルミニウム組成比yを0.15以上、0.30以下とし、各結晶成長気圧PA,PBを何れも略常圧とし、更に、各結晶成長温度TA,TBを何れも条件式「950℃≦TB<TA」が成立する様に設定することが望ましい。
また、上記のチャネル層Aの結晶成長温度TAを1200℃以下にするとより望ましい。また、チャネル層Aの結晶成長温度TAをキャリヤ供給層Bの結晶成長温度TBよりも50℃以上高くすることも重要である。この温度差のより望ましいと思われる適正範囲は、50℃以上150℃以内である。
また、より望ましくは、そのキャリヤ供給層Bの結晶成長温度TBを「950℃≦TB<1050℃」となる様に設定することである。また、チャネル層Aの結晶成長温度TAを「1050℃<TA≦1150℃」となる様に設定すると良い。
また、上記のチャネル層Aのアルミニウム組成比を略0とし、上記のキャリア供給層Bのアルミニウム組成比を0.15以上、0.30以下にすると良い。また、上記のキャリヤ供給層Bの厚さを1nm以上にすることも重要である。キャリヤ供給層Bの更に望ましい厚さは、5nm以上である。
以上の最適化によって、請求項13に記載の電界効果トランジスタにおけるチャネル層Aとキャリヤ供給層Bとの界面を効果的に平坦化することができる。
また、特に、請求項14に記載の電界効果トランジスタを製造する場合には、キャリヤ供給層Bの上記の界面におけるアルミニウム組成比x1を0.15以上0.40以下にすると良い。ただし、より望ましくは、上記のアルミニウム組成比x1は、0.19以上0.25以下が良い。
また、その時のキャリヤ供給層Bの上記の界面とは反対側のもう一方の界面におけるアルミニウム組成比x2は0.05以上0.20以下にすると良い。ただし、より望ましくは、上記のアルミニウム組成比x2は、0.13以上0.17以下が良い。
また、請求項14に記載の電界効果トランジスタの特に望ましい実施形態としては、キャリヤ供給層Bのアルミニウム組成比xを0.20から0.15に、上記の距離に対して略単調に減少させると良い。
また、本発明の電子デバイス用半導体基板や電子デバイスを形成する各半導体結晶層を構成する上記のIII族元素(Al,Ga,In)の内の少なくとも一部をボロン(B)やタリウム(Tl)等で置換したり、或いは、窒素(N)の少なくとも一部をリン(P)、砒素(As)、アンチモン(Sb)、ビスマス(Bi)等で置換したりしても良い。
また、上記のp形の不純物(アクセプター)としては、例えば、マグネシウム(Mg)や、或いはカルシウム(Ca)等の公知のp形不純物を添加することができる。
また、上記のn形の不純物(ドナー)としては、例えば、シリコン(Si)や、硫黄(S)、セレン(Se)、テルル(Te)、或いはゲルマニウム(Ge)等の公知のn形不純物を添加することができる。
また、これらの不純物(アクセプター又はドナー)は、同時に2元素以上を添加しても良いし、同時に両形(p形とn形)を添加しても良い。
また、亜鉛(Zn)、鉄(Fe)、炭素(C)、マグネシウム(Mg)などを添加することによって、高抵抗の半導体結晶層や、或いは高抵抗の電子デバイス用半導体基板を製造してもよい。
なお、上記の電子デバイス用半導体基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層する方法としては、分子線気相成長法(MBE)、有機金属気相成長法(MOVPE)、ハイドライド気相成長法(HVPE)、液相成長法等の結晶成長法が有効である。
以下、本発明を具体的な実施例に基づいて説明する。
ただし、本発明の実施形態は、以下に示す個々の実施例に限定されるものではない。
本実施例1で用いる結晶成長装置の断面図を図1に示す。
1.結晶成長装置
この結晶成長装置は、フラックス法によって、基板8の結晶成長面上に所望の半導体結晶を成長させるためのものであり、耐熱耐圧容器1の内部に配設された加熱容器2には、窒素含有ガス7を導入するためのガス導入パイプ4が連結されている。また、加熱容器2の反対側には、揺動装置5から伸びるシャフト6がガス導入パイプ4と同軸になる様に連結されている。この揺動装置5は、モータ及びモータ制御装置などから構成されている。窒化ホウ素からなる反応容器3には、混合フラックスと上記の基板8を入れる。
2.フラックス法による結晶成長
図1の結晶成長装置を用いて、窒化ガリウム単結晶を結晶成長させる結晶成長について以下説明する。
(1)まず、MOVPE法によってサファイア基板の結晶成長面上に膜厚3μmのGaN膜を形成し、これによって、図1の基板8を完成させた。
(2)次に、反応容器3の底部にこの基板8を配置し、更にこの反応容器3にナトリウム(Na)とリチウム(Li)を入れた。この時のナトリウム(Na)の量は、約8.8gであり、リチウム(Li)の量は、約0.027gであった。モル比に換算すれば、99:1である。
(3)次に、この反応容器3を加熱容器2の中にセットし、反応容器3を一定の方向に傾けた。この設定によって、基板8はナトリウム(Na)とリチウム(Li)との混合フラックスに触れない様に設定された。
(4)次に、約1000℃に加熱した窒素ガス(N2)を約30分間反応室に通して、この基板8の結晶成長面のクリーニングを行った。この時、加熱容器2内のガス圧を0〜10気圧(1〜10×105Pa)程度の間で周期的に変動させて、加熱容器2内への窒素(N2)ガスの流し込み(圧縮)及び排気を繰り返すことによって、クリーニングガスの流入/排気処理を行った。
(5)その後、新たに窒素ガスを導入して、加熱容器2内のガス圧を10気圧(約10×105Pa)まで昇圧して、その温度を890℃に設定した。
(6)その後、揺動装置5を用いて反応容器3を揺動させることによって、図2−A,−B,−Cに例示する様に、原料液9(混合フラックス)を左右に行き来させて、GaN膜の結晶成長面が常時薄い混合フラックス9で覆われる様にした。また、この揺動を継続しながら、上記の温度と圧力も4時間一定に維持した。この時の揺動周期は、毎分1往復〜数往復程度で良い。
(7)その後、基板8にフラックスが触れない様に反応容器3を傾けたまま、略常温常圧にまで降温及び降圧して、基板8を加熱容器2内から取り出し、この基板8の周りに付着したフラックス(Na,Li)をエタノールを用いて除去した。これにより、基板8上に結晶成長した厚さが均一なバルク状のGaN単結晶を得た。
なお、サファイア基板はその後、研磨またはレーザーリフトオフ等により取り除く。
以上の方法で得られたこのGaN単結晶の厚さは約10μmであり最大径は5cm以上であった。
また、このGaN単結晶について、フォトルミネッセンスを常温下で測定したところ、波長325nmの励起光に対して、10mW以上の強度を示した。
また、(100)面で反射されるX線のXRDピーク半値幅を測定したところ、100arc.sec.以下であった。
以上のことから、例えば厚さ400μmの転位密度が低い所望の高品質な電子デバイス用半導体基板は、上記の結晶成長処理を約160時間行えば得られることが分かる。
なお、上記の結晶成長では、混合フラックスの第2の主要成分をリチウム(Li)としたが、混合フラックスの第2の主要成分としてリチウム(Li)の代わりにカルシウム(Ca)を用いても良い。また、リチウム(Li)に加えて更にカルシウム(Ca)を用いる様にしても良い。
また、ボロン(B)、タリウム(Tl)、カルシウム(Ca)、カルシウム(Ca)を含む化合物、珪素(Si)、硫黄(S)、セレン(Se)、テルル(Te)、炭素(C)、酸素(O)、アルミニウム(Al)、インジウム(In)、アルミナ(Al23)、窒化インジウム(InN)、窒化珪素(Si34)、酸化珪素(SiO2)、酸化インジウム(In23)、亜鉛(Zn)、鉄(Fe)、マグネシウム(Mg)、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)、またはゲルマニウム(Ge)等の不純物を上記の混合フラックスに入れることによって、これらの不純物を所望のGaN単結晶に添加することが可能であり、この様な方法に従えば、所望の電子デバイス用の半導体基板の伝導特性を導電性に制御したり半絶縁性に制御したりすることができる。
本実施例2におけるフラックス法での結晶成長工程に用いる下地基板(テンプレート10)の作成手順について、以下図3を用いて説明する。
1.下地基板の作成
(1)まず、シリコン基板11(本願の可溶材料)の裏面に保護膜15を成膜する。この保護膜15は、例えばMOVPE法などに従ってAlN層を積層することによって成膜しても良いし、或いはタンタル(Ta)などの適当な金属をスパッタリング装置又は真空蒸着装置を用いて成膜する様にしても良い。
(2)次に、MOVPE法に従う結晶成長によって、厚さ約400μmのシリコン基板11の上にAlGaNから成るバッファ層12を約4μm積層し、更にその上にGaN層13を積層する。このGaN層13は、所望の半導体結晶のフラックス法による成長が開始されるまでの間に、幾らかはフラックスに溶け出す場合があるので、その際に消失されない厚さに積層しておく。
以上の工程(1)、(2)により、テンプレート10(下地基板)を作製することができる。
2.結晶成長装置の構成
図4−A,−Bに本実施例の結晶成長装置の構成図を示す。この結晶成長装置は、窒素ガスを供給するための原料ガスタンク21と、育成雰囲気の圧力を調整するための圧力調整器22と、リーク用バルブ23と、結晶育成を行うための電気炉25を備えており、原料ガスタンク21と電気炉25とをつなぐ配管等は、ステンレス系(SUS系)またはアルミナ系の材料、或いは銅等により形成されている。
そして、上記の電気炉25の内部には、ステンレス容器24(反応室)が配置されており、このステンレス容器24には、坩堝26(反応容器)がセットされている。この坩堝26は、例えば、ボロンナイトライド(BN)やアルミナ(Al23)などから形成することができる。
また、電気炉25内の温度は、1000℃以下の範囲内で任意に昇降温制御することができる。また、ステンレス容器24の中の結晶雰囲気圧力は、圧力調整器22,29やリーク用バルブ23などによって、1.0×107Pa以下の範囲内で配管28を介して任意に昇降圧制御することができる。
図4−Bにステンレス容器24の断面図を示す。反応室の側壁27は円筒形に形成されており、その外側下方の足部には、加熱用のヒータHがリング状に配設されている。このヒータHは、該反応室の底部を介して坩堝26(反応容器)を加熱することによって、坩堝26内の混合フラックス9に熱対流を発生させるためのものである。
3.結晶成長工程
以下、図4−A,−Bの結晶成長装置を用いた本実施例の結晶成長工程について、図5−A〜Cを用いて説明する。
(1)まず、反応容器(坩堝26)の中に、ナトリウム(Na)とリチウム(Li)及びIII元素であるGaを入れ、その反応容器(坩堝26)を結晶成長装置の反応室(ステンレス容器24)の中に配置してから、反応室の中のガスを排気する。ただし、ナトリウム(Na)とリチウム(Li)のモル比は、99:1とした。また、この坩堝中には必要に応じて、例えばアルカリ土類金属等の前述の任意の添加物を予め投入しておいても良い。また、これらの作業を空気中で行うとNaがすぐに酸化してしまうため、基板や原材料を反応容器にセットする作業は、Arガスなどの不活性ガスで満たされたグローブボックス内で実施する。
(2)次に、反応室のガス圧を0〜10気圧(1〜10×105Pa)程度の間で周期的に変動させて、反応室内への窒素(N2)ガスの流し込み(圧縮)及び排気を繰り返すことによって、基板の結晶成長面のクリーニング処理を行う。この時の処理温度は900℃とし、該クリーニング処理時間は約30分とする。
(3)次に、この坩堝の温度を850℃以上880℃以下に調整しつつ、この温度調整工程と並行して、結晶成長装置の反応室には、新たに窒素ガス(N2)を送り込み、この反応室のガス圧を3〜5気圧(3〜5×105Pa)程度に維持する。この時、上記のテンプレート10の保護膜15は、上記の昇温の結果生成される融液(混合フラックス)に浸し、テンプレート10の結晶成長面、即ち、GaN層13の露出面は、その融液と窒素ガスとの界面付近に配置する。
(4)その後、図4−BのヒータHを加熱して、混合フラックス9の熱対流を発生させて、これによって、フラックスを攪拌混合させつつ、上記(3)の結晶成長条件を継続的に維持した。
以上の様な条件設定により、GaとNaとの融液と窒素ガスとの界面付近が、継続的にIII族窒化物系化合物半導体の材料原子の過飽和状態となるので、所望の半導体結晶(n型GaN単結晶20)をテンプレート10(図3)の結晶成長面から順調に成長させることができる(図5−A)。ここで、n型の導電性半導体結晶(n型GaN単結晶20)が得られるのは、フラックス中に融解したシリコン基板11がn型の添加物(Si)として、成長中の結晶中に添加されるためである(図5−B)。
ただし、保護膜15を厚く積層しておくことによって、結晶成長工程の実施中には、シリコン基板11がフラックス中に融解しない様にしても良い。この場合には、シリコン(Si)がドープされていない半絶縁性の電子デバイス用半導体基板を結晶成長させることもできる。
4.結晶成長基板の溶解
以上の結晶成長工程によって、n型GaN単結晶20が例えば約500μm以上の十分な膜厚にまで成長したら、引き続き坩堝の温度を850℃以上880℃以下に維持して、保護膜15及びシリコン基板11がフラックス中に全て溶解するのを待ち(図5−B〜C)、その後も、窒素ガス(N2)のガス圧を3〜5気圧(3〜5×105Pa)程度に維持したまま、反応室の温度を100℃以下にまで降温する。
ただし、シリコン基板11をフラックス中に溶解させる工程と上記の降温工程とは、幾らか並行に重ねて実施する様にしても良い。また、保護膜15やシリコン基板11は、例えば上記のようにして、GaN単結晶20の成長工程中に少なくともその一部がフラックス中に溶解する様にしても良い。これらの各工程の並列同時進行の様態は、例えば保護膜15の成膜形態などにより適当に調整することができる。
5.フラックスの除去
次に、結晶成長装置の反応室から上記のn型GaN単結晶20(所望の半導体結晶)を取り出して、これを30℃以下にまで降温してからその周辺も30℃以下に維持して、n型GaN単結晶20の周りに付着したフラックス(Na)をエタノールを用いて除去する。
以上の各工程を順次実行することによって、従来よりも大幅にクラックが少ない高品質の厚さが400μm以上の導電性の電子デバイス用半導体基板(n型GaN単結晶20)をフラックス法によって低コストで製造することができる。また、Feなどの不純物をフラックス中に入れれば、その添加量に基づいて当該半導体基板の伝導特性を制御することもできるため、これによって、例えば半絶縁性等の電子デバイス用基板を製造することも可能となる。
図6は、本実施例3の電界効果トランジスタ100の積層構造を示す模式的な断面図である。この電界効果トランジスタ100は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板101は、先の実施例1または実施例2の製造方法に従って製造された、不純物が添加されていない結晶性に優れたバルク状の厚さ約400μmの半絶縁性GaN結晶から成る。
そして、この結晶成長基板101の上には厚さ約2μmのアンドープのGaNから成る半導体層103が形成されている。そして、この半導体層103が請求項10に記載のチャネル層Aに相当する。また、この半導体層103(チャネル層A)の上には請求項10に記載のキャリヤ供給層Bに相当する厚さ約35nmのアンドープのAl0.25Ga0.75Nから成る半導体層104が積層されている。この半導体層104(キャリヤ供給層B)の膜厚は、ゲートON時に両半導体層A,Bの界面近傍に生成される2次元電子ガス層と、下記の個々のオーミック電極(105,107)との間におけるキャリア(電子)のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
また、符号105,106,107はそれぞれ、ソース電極(オーミック電極)、ゲート電極(ショットキー電極)、ドレイン電極(オーミック電極)を示している。各オーミック電極(ソース電極105とドレイン電極107)は、何れもチタン(Ti)から成る膜厚約100Åの薄い金属層を蒸着によって積層し、その上にアルミニウム(Al)から成る膜厚約3000Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、1秒未満のフラッシュアニール処理による約700℃〜900℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極106は、約100Åのニッケル(Ni)から成る金属層を蒸着によって積層し、その上に、金(Au)から成る金属層を更に約3000Å蒸着して形成したショットキー電極である。
以下、上記の電界効果トランジスタ100の製造方法を、請求項10に記載の各半導体結晶層A,B(上記の半導体層103,104)を中心に説明する。
上記の電界効果トランジスタ100の各半導体層(半導体層103,104)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2又はN2)と、アンモニアガス(NH3)と、トリメチルガリウム(Ga(CH3)3)と、トリメチルアルミニウム(Al(CH3)3)などである。
図7に、本実施例3の電界効果トランジスタ100の各半導体層A,Bの結晶成長条件を示す。本図7から判る通り、電界効果トランジスタ100を構成する厚さ約2μmのアンドープのGaN結晶から成る上記の半導体層103(即ち、本発明のチャネル層A)の結晶成長は、次の結晶成長条件にしたがって実施した。
(半導体層Aの結晶成長条件)
(1)結晶成長温度TA : 1100〔℃〕
(2)結晶成長気圧PA : 1013〔hPa〕
次に、厚さ約35nmのアンドープのAl0.25Ga0.75N結晶から成る上記の半導体層104(即ち、請求項11に記載のキャリヤ供給層B)の結晶成長は、次の結晶成長条件にしたがって実施した。
(半導体層Bの結晶成長条件)
(1)結晶成長温度TB : 1000〔℃〕
(2)結晶成長気圧PB : 1013〔hPa〕
この構成においては、第1及び第2の各半導体層A,B(半導体層103,104)の各結晶成長温度TA,TBと、各結晶成長気圧PA,PBが、それぞれ何れも下記の式(2)を満たしている点に特徴がある。なお、次式(1)は、本実施例3と対照、比較するために、従来のトランジスタ900(図11)の製造工程における結晶成長条件の代表的な設定例について記したものである。
(従来の結晶成長条件)
B>TA
B<PA …(1)
(本実施例3の結晶成長条件)
1000℃=TB<TA=1100℃,
B=PA=(常圧) …(2)
この式(2)の結晶成長条件下では、半導体層103(チャネル層A)を2μm積層した後には、結晶成長炉内の結晶成長温度は降温され、結晶成長気圧はそのまま略常圧に維持される。
図11の従来例においては、式(1)の結晶成長条件にしたがって、半導体層103,104を形成していたため、その両者の界面では、望ましくない凹凸が形成されてしまう所謂界面荒れが生じて、2次元電子ガスの移動度を高く確保することができなかった。即ち、この様な界面においては、キャリヤの散乱が非常に生じ易かった。
しかしながら、本実施例3の様な結晶成長の実施条件(上記の式(2))に従えば、半導体層103(チャネル層A)の上面を形成する原子の昇華を効果的に抑制することができるため、半導体層103,104の界面の荒れを効果的に防止することができる。
その結果、本実施例3の電界効果トランジスタ100では、図7の特性の欄にも記載した様に、オン電流Iは0.7〔A/mm〕から1.1〔A/mm〕にまで向上し、シート抵抗ρは650〔Ω/□〕から400〔Ω/□〕にまで低減でき、かつ、チャネルの移動度μは1000〔cm2/Vsec〕程度だったものが、1600〔cm2/Vsec〕程度にまで大幅に改善された。
そして、これらの電気的特性は、チャネル層(二次元電子ガス)のシートキャリア濃度に換算して、およそ1×1013〔cm-2〕程度にも匹敵する程の極めて高性能なものである。即ち、上記の本実施例の電界効果トランジスタ100の構成及び製法に従えば、上記の様に従来に比べて素子の電気的特性を大幅に改善することができる。
また、上記の界面荒れの抑制作用は、先の実施例1の製造方法に従って製造された、不純物が無添加の結晶性に優れたバルク状の厚さ約400μmの半絶縁性GaN結晶から結晶成長基板101を構成したことにも、基づいている。即ち、結晶成長処理によって基板上に積層される半導体結晶層間の界面をより平坦に形成する上で、結晶品質が極めて高い結晶成長基板を用いることは非常に有効かつ重要であり、この意味においても、本発明の電子デバイス用半導体基板を用いることは、特に有効である。
図8は、本実施例4の電界効果トランジスタ200の積層構造を示す模式的な断面図である。この電界効果トランジスタ200は、結晶成長によってIII族窒化物系化合物半導体を順次積層することにより形成した半導体素子であり、その結晶成長基板201は、先の実施例1または実施例2の製造方法に従って製造された、不純物として鉄(Fe)を添加した結晶性に優れたバルク状の厚さ約400μmの半絶縁性GaN結晶から成る。
そして、この結晶成長基板201の上には厚さ約2μmのアンドープのGaNから成る半導体結晶層203が形成されている。そして、この半導体結晶層203が、請求項10に記載のチャネル層Aに相当する。また、この半導体結晶層203(チャネル層A)の上には、請求項10に記載したキャリヤ供給層Bに相当する厚さ約400ÅのアンドープのAlxGa1-xN(0.15≦x≦0.20)から成る半導体結晶層204が積層されている。
このアルミニウム組成比xは、半導体結晶層203との界面からの距離の増大に対して、0.20から0.15まで単調に減少させた。
この半導体結晶層204(キャリヤ供給層B)の膜厚(約400Å)は、ゲートON時に両半導体結晶層A,Bの界面近傍に生成される2次元電子ガス層と、下記の個々のオーミック電極(205,207)との間におけるキャリア(電子)のトンネル効果が、それぞれ確実かつ良好に発現する様に設定されている。
また、符号205,206,207はそれぞれ、ソース電極(オーミック電極)、ゲート電極(ショットキー電極)、ドレイン電極(オーミック電極)を示している。各オーミック電極(ソース電極205とドレイン電極207)は、何れもチタン(Ti)から成る膜厚約100Åの薄い金属層を蒸着によって積層し、その上にアルミニウム(Al)から成る膜厚約3000Åの金属層を更に蒸着にて積層したものである。これらのオーミック電極は、1秒未満のフラッシュアニール処理による約700℃〜900℃の熱処理によって、良好に密着及び合金化されている。他方、ゲート電極206は、約100Åのニッケル(Ni)から成る金属層を蒸着によって積層し、その上に、金(Au)から成る金属層を更に約3000Å蒸着して形成したショットキー電極である。
以下、上記の電界効果トランジスタ200の製造方法を、半導体結晶層204(キャリヤ供給層B)を中心に説明する。
上記の電界効果トランジスタ200の各半導体結晶層(半導体結晶層203,204)は何れも、有機金属化合物気相成長法(MOVPE)による気相成長により結晶成長されたものである。ここで用いられたガスは、キャリアガス(H2又はN2)と、アンモニアガス(NH3)と、トリメチルガリウム(Ga(CH3)3)と、トリメチルアルミニウム(Al(CH3)3)などである。
より詳細には、各半導体結晶層は以下の結晶成長条件に基づいて結晶成長させた。
1.チャネル層A(半導体結晶層203)
(1)結晶成長温度TA : 1140〔℃〕
(2)積層構成 : 単層(膜厚約2μmの真性GaN結晶)
2.キャリヤ供給層B(半導体結晶層204)
(1)結晶成長温度TB : 1000〔℃〕
(2)積層構成 : 複層(6層)
第1層 : 膜厚約70Å,アルミニウム組成比x=0.20
第2層 : 膜厚約70Å,アルミニウム組成比x=0.19
第3層 : 膜厚約60Å,アルミニウム組成比x=0.18
第4層 : 膜厚約60Å,アルミニウム組成比x=0.17
第5層 : 膜厚約70Å,アルミニウム組成比x=0.16
第6層 : 膜厚約70Å,アルミニウム組成比x=0.15
図9にこの電界効果トランジスタ200のゲートリーク電流の特性を示す。この図9では、一番下のグラフi)が、上記の電界効果トランジスタ200のゲートリーク電流の特性を示しており、その上のグラフii)は、キャリヤ供給層Bを単層の膜厚約400ÅのAl0.15Ga0.85Nから成る半導体結晶層から形成した別のサンプルS2の特性を示している。また、グラフiii)は、キャリヤ供給層Bを単層の膜厚約400ÅのAl0.20Ga0.80Nから成る半導体結晶層から形成した他のサンプルS3の特性を示している。勿論、その他の構成要件については、S2,S3の何れのサンプルにおいても、上記の電界効果トランジスタ200と同等にした。
このリーク電流の測定結果より、上記の電界効果トランジスタ200では、キャリヤ供給層Bを膜厚約400ÅのAl0.15Ga0.85Nから成る単層の半導体結晶層から形成したサンプルS2の場合と比較して、同等以上にリーク電流の抑制効果が得られていることが分かる。また、上記の電界効果トランジスタ200では、キャリヤ供給層Bを膜厚約400ÅのAl0.20Ga0.80Nから成る単層の半導体結晶層から形成した上記のサンプルS3の場合と比較して、リーク電流が1/100以下と極めて効果的に抑制されていることが分かる。
また、上記の電界効果トランジスタ200とサンプルS2,S3について、チャネル層Aとキャリヤ供給層Bの界面におけるシート抵抗を測定したところ、以下の測定結果を得た。
(シート抵抗)
電界効果トランジスタ200 : 約600〔Ω/□〕
サンプルS2 : 約700〔Ω/□〕
サンプルS3 : 約500〔Ω/□〕
以上の実験結果より、電界効果トランジスタ200においては、良好に抑制されたリーク電流値に基づく高い耐圧性と、良好に抑制されたシート抵抗(on抵抗)に基づく高い電気伝導性とが、従来にない非常に良い兼ね合いで、とても合理的に両立されていることが分かる。言い換えれば、図9のグラフi)の様にリーク電流が低く抑制された電界効果トランジスタにおいて、約600〔Ω/□〕程度のシート抵抗を達成することは、従来は必ずしも容易ではなかった。
また、上記のキャリヤ供給層Bにおける複層構造は、上記の6層(第1層〜第6層)の結晶成長時におけるアルミニウム供給ガス(トリメチルアルミニウム(Al(CH3)3))の供給量を僅かに調整するだけで実現することができるものであるから、例えばこの様にして電界効果トランジスタ200を製造する場合には、従来と同等以上の生産性を確保することも容易である。
また、上記のリーク電流の抑制作用は、不純物として鉄(Fe)を添加して先の実施例1の製造方法に従って製造された結晶性に優れたバルク状の厚さ約400μmの半絶縁性GaN結晶から上記の結晶成長基板201を構成したことにも基づいている。即ち、キャリヤ供給層B(半導体結晶層204)を低転位で良質に形成する上で、結晶品質が極めて高い結晶成長基板を用いることは非常に有効かつ重要であり、この意味においても、本発明の電子デバイス用半導体基板を用いることは、特に有効である。
図10−Aに本実施例5の増幅回路300の模式的な斜視図を示し、図10−Bにはこの増幅回路300の回路図を示す。この増幅回路300は、先の実施例3の場合と同様にして結晶成長基板101の上にIII族窒化物系化合物半導体を順次積層することによって、電界効果トランジスタ100を2つ並べて形成したものであるが、図10−Aに示すように、結晶成長基板101の上には更に、抵抗Rと容量Cinが形成されており、かつ、これらの各素子は、図10−Bに示す様に電気的に接続されて1つの増幅器を構成している。
そして、この様な構成に従えば、先の実施例でも言及した様に結晶成長基板101の結晶品質が非常に高いので、各素子の品質も向上する。したがって、例えばこの様な集積回路を製造することによっても、本発明の作用・効果に基づいて動作特性の優れた増幅器(半導体集積回路)を得ることができる。
〔その他の変形例〕
本発明の実施形態は、上記の形態に限定されるものではなく、その他にも以下に例示される様な変形を行っても良い。この様な変形や応用によっても、本発明の作用に基づいて本発明の効果を得ることができる。
(変形例1)
例えば、上記の実施例3(図6)では、本発明の電子デバイス用半導体基板(101)の上に、チャネル層A(103)を結晶成長にて積層しているが、本発明の電子デバイス用半導体基板を用いた場合、基板の結晶品質が特に優れているため、その結晶成長基板(101)自身でチャネル層Aを兼ねることも可能である。その場合には、結晶成長面のクリーニング処理を十分に行った上で、本発明の電子デバイス用半導体基板(101)の上に直接キャリヤ供給層B(104)を積層すれば良い。
また、この場合には、所望の電子デバイスの製造工程を非常に簡潔にすることができるため、生産性の上でも有利である。
(変形例2)
また、上記の実施例3や実施例4では、本発明の半絶縁性の電子デバイス用半導体基板の上に横方向(水平方向)に電流を流すタイプのFETの構成例を示したが、本発明は、導電性の結晶成長基板(導電性の電子デバイス用半導体基板)の裏面の少なくとも一部に電極を設けてその結晶成長基板やその上に積層された半導体結晶層に縦方向(垂直方向)に電流を流すタイプのFETなどにも応用することができる。その様な縦方向導通型の電子デバイスとしては、例えば、「特開2004−260140」や「特開2000−349284」や「特開平10−294461」等に記載の電界効果トランジスタなどがある。
そして、これらの従来構造の電界効果トランジスタの基板に、本発明の導電性の電子デバイス用半導体基板を採用した場合にも、上記の実施例と同様に、リーク電流やシート抵抗を低減させるなど作用効果によって当該電子デバイスの諸特性を効果的に改善することができる。また、これらの電子デバイスでは、上記の各実施例に見られる様な作用を得ることもできるが、特に、上記の従来構造の電界効果トランジスタなどにおいては、更に、結晶成長基板(電子デバイス用半導体基板)自身に電極を形成したり、当該基板自身に電流を流したりするため、本発明の電子デバイス用半導体基板の採用に基づく導電性基板の結晶品質の改善効果はさらに拡張される。
例えば、本発明の導電性の電子デバイス用半導体基板を用いれば、これらの基板は従来の基板よりも電気伝導率が高いため、従来構造の公知のパワーFETなどにおいて、1mΩcm2以下のオン抵抗を実現することも十分に可能または容易になる。また、これらの基板は従来の基板よりも熱伝導率も高いため、オン抵抗の低減と共に、放熱効果を得るためにも有効である。
なお、所望の電子デバイスを形成する際に、結晶成長基板(電子デバイス用半導体基板)の上に積層する半導体結晶層に不純物を添加する方法は、必ずしも結晶成長処理に依らなくても良い。例えば、イオン注入や熱拡散などの方法によっても、それらの半導体結晶層中に不純物を添加することができる。
本発明は、III族窒化物系化合物半導体からなる半導体結晶を用いた半導体デバイスの製造に有用である。これらの半導体デバイスとしては、先に言及した電子デバイスなどの他にも、例えばLEDやLDなどの発光素子や受光素子や、それらを集積した光集積回路(OEIC)等を挙げることができる。
また、本発明のトランジスタは電界効果を利用したものであっても、バイポーラ型のものであっても良い。また、本発明に基づいて製造することができる電界効果トランジスタには、例えばMISFET,MOSFET,HFET,MODFET,JFET,HJFET,HEMT等の半導体素子が含まれ、更に、例えば、パワーMOSFETやIGBT等の電力制御用のパワートランジスタなども含まれる。
実施例1で用いる結晶成長装置の断面図 実施例1で用いる結晶成長装置の動作を例示する断面図 実施例1で用いる結晶成長装置の動作を例示する断面図 実施例1で用いる結晶成長装置の動作を例示する断面図 実施例2のテンプレート10の作成工程における断面図 実施例2で用いる結晶成長装置の構成図 実施例2で用いる結晶成長装置の部分的な断面図 実施例2の半導体結晶の結晶成長工程における断面図 実施例2の半導体結晶の結晶成長工程における断面図 実施例2の半導体結晶の結晶成長工程における断面図 実施例3の電界効果トランジスタ100の積層構造を示す断面図 電界効果トランジスタ100の構成条件と諸特性を示す表 実施例4の電界効果トランジスタ200の断面図 電界効果トランジスタ200のリーク電流の特性を示すグラフ 実施例5の増幅回路300の模式的な斜視図 実施例5の増幅回路300の回路図 従来の電界効果トランジスタ900の積層構造を例示する断面図
2 : 反応室
3 : 反応容器
8 : 種結晶
9 : 混合フラックス
H : ヒータ
10 : テンプレート
20 : 半導体基板
100,200 : 電界効果トランジスタ
103,203 : チャネル層
104,204 : キャリヤ供給層

Claims (14)

  1. アルカリ金属またはアルカリ土類金属の中から選択された複数種類の金属元素を有する混合フラックスの中で、ガリウム(Ga)、アルミニウム(Al)又はインジウム(In)のIII族元素と窒素(N)とを反応させることによって、III族窒化物系化合物半導体結晶を結晶成長させる電子デバイス用半導体基板の製造方法において、
    前記III族窒化物系化合物半導体結晶を結晶成長させる下地基板の少なくとも一部に、前記混合フラックスに溶解する可溶材料を用い、
    前記可溶材料を、前記III族窒化物系化合物半導体結晶の結晶成長工程中に、または、前記III族窒化物系化合物半導体結晶の結晶成長工程後にその成長温度付近で、前記混合フラックス中に溶解させることを特徴とする電子デバイス用半導体基板の製造方法。
  2. 前記可溶材料は、少なくともその一部に、前記III族窒化物系化合物半導体結晶の中に添加すべき不純物を有することを特徴とする請求項1に記載の電子デバイス用半導体基板の製造方法。
  3. 前記混合フラックスと前記III族元素とを攪拌混合しながら前記III族窒化物系化合物半導体結晶を結晶成長させることを特徴とする請求項1または請求項2に記載の電子デバイス用半導体基板の製造方法。
  4. 前記混合フラックスは、リチウム(Li)又はカルシウム(Ca)、並びにナトリウム(Na)を有することを特徴とする請求項1乃至請求項3の何れか1項に記載の電子デバイス用半導体基板の製造方法。
  5. 種結晶または前記下地基板の結晶成長面を、前記III族窒化物系化合物半導体結晶を結晶成長させる前に、
    水素(H2)ガス、窒素(N2)ガス、アンモニア(NH3)ガス、希ガス(He、Ne、Ar、Kr、Xe、またはRn)またはこれらのガスのうちから2種類以上のガスを任意の混合比で混合した混合ガスをクリーニングガスとして、900℃以上1100℃以下の温度で、1分以上の時間を掛けて、クリーニング処理することを特徴とする請求項1乃至請求項4の何れか1項に記載の電子デバイス用半導体基板の製造方法。
  6. 前記混合フラックスは、前記III族窒化物系化合物半導体結晶の中に添加すべき不純物として、
    ボロン(B)、タリウム(Tl)、カルシウム(Ca)、カルシウム(Ca)を含む化合物、珪素(Si)、硫黄(S)、セレン(Se)、テルル(Te)、炭素(C)、酸素(O)、アルミニウム(Al)、インジウム(In)、アルミナ(Al23)、窒化インジウム(InN)、窒化珪素(Si34)、酸化珪素(SiO2)、酸化インジウム(In23)、亜鉛(Zn)、鉄(Fe)、マグネシウム(Mg)、酸化亜鉛(ZnO)、酸化マグネシウム(MgO)、またはゲルマニウム(Ge)を有することを特徴とする請求項1乃至請求項5の何れか1項に記載の電子デバイス用半導体基板の製造方法。
  7. 請求項1乃至請求項6の何れか1項に記載の電子デバイス用半導体基板の製造方法により製造された電子デバイス用半導体基板であって、
    表面の転位密度が1×105cm-2以下であり、最大径が1cm以上であることを特徴とする電子デバイス用半導体基板。
  8. 厚さが300μm以上であることを特徴とする請求項7に記載の電子デバイス用半導体基板。
  9. 結晶成長基板の上にIII族窒化物系化合物半導体からなる半導体結晶層を積層することによって構成される電子デバイスにおいて、
    前記結晶成長基板は、請求項7または請求項8に記載の電子デバイス用半導体基板から構成されていることを特徴とする電子デバイス。
  10. III族窒化物系化合物半導体より成る半導体結晶層を結晶成長させることにより形成される電界効果トランジスタにおいて、
    請求項7または請求項8に記載の電子デバイス用半導体基板と、
    前記電子デバイス用半導体基板の上に直接または間接的に結晶成長したチャネル層Aと、
    前記チャネル層Aの上に直接結晶成長したキャリヤ供給層Bとを有し、
    少なくとも前記チャネル層Aと前記キャリヤ供給層Bとの界面の近傍において、
    前記キャリヤ供給層BのバンドギャップエネルギーEBは、前記チャネル層AのバンドギャップエネルギーEAよりも大きいことを特徴とする電界効果トランジスタ。
  11. 前記チャネル層Aまたは前記キャリヤ供給層Bの少なくとも何れか一方は、無添加の半導体結晶から形成されていることを特徴とする請求項10に記載の電界効果トランジスタ。
  12. 前記チャネル層Aは、2元または3元のAlxGa1-xN(0≦x<1)から成り、前記キャリヤ供給層Bは、3元のAlyGa1-yN(x<y≦1)から成ることを特徴とする請求項10または請求項11に記載の電界効果トランジスタ。
  13. 前記界面は、前記界面の近傍を形成している前記チャネル層Aの原子の昇華作用を抑制することにより略平坦に形成されていることを特徴とする請求項10乃至請求項12の何れか1項に記載の電界効果トランジスタ。
  14. 前記キャリヤ供給層Bは、AlyGa1-yN(0.45>y>0.04)からなり、
    前記キャリヤ供給層Bのアルミニウム組成比yは、前記界面からの距離に対して略単調に減少していることを特徴とする請求項10乃至請求項13の何れか1項に記載の電界効果トランジスタ。
JP2006122400A 2006-03-16 2006-04-26 電子デバイス用半導体基板の製造方法 Active JP5041397B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2006122400A JP5041397B2 (ja) 2006-04-26 2006-04-26 電子デバイス用半導体基板の製造方法
TW096107865A TW200741044A (en) 2006-03-16 2007-03-07 Semiconductor substrate, electronic device, optical device, and production methods therefor
PCT/JP2007/055942 WO2007105832A1 (en) 2006-03-16 2007-03-15 Semiconductor substrate, electronic device, optical device, and production methods therefor
US12/087,048 US8084281B2 (en) 2006-03-16 2007-03-15 Semiconductor substrate, electronic device, optical device, and production methods therefor
CN2007800087910A CN101410557B (zh) 2006-03-16 2007-03-15 半导体衬底、电子器件、光学器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006122400A JP5041397B2 (ja) 2006-04-26 2006-04-26 電子デバイス用半導体基板の製造方法

Publications (3)

Publication Number Publication Date
JP2007290924A JP2007290924A (ja) 2007-11-08
JP2007290924A5 true JP2007290924A5 (ja) 2009-02-26
JP5041397B2 JP5041397B2 (ja) 2012-10-03

Family

ID=38761931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006122400A Active JP5041397B2 (ja) 2006-03-16 2006-04-26 電子デバイス用半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP5041397B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5045589B2 (ja) * 2008-07-18 2012-10-10 住友電気工業株式会社 Iii族窒化物結晶の成長方法
JP5608969B2 (ja) * 2008-10-20 2014-10-22 富士通株式会社 化合物半導体装置及びその製造方法
KR20110113655A (ko) * 2009-03-03 2011-10-17 우베 고산 가부시키가이샤 발광 소자 형성용 복합 기판, 발광 다이오드 소자, 백색 발광 다이오드 소자, 및 그 제조 방법
JP5147092B2 (ja) * 2009-03-30 2013-02-20 豊田合成株式会社 Iii族窒化物半導体の製造方法
CN105393336B (zh) * 2013-07-22 2017-10-31 日本碍子株式会社 复合基板、其制造方法、功能元件以及晶种基板
JP2014031315A (ja) * 2013-11-01 2014-02-20 Ngk Insulators Ltd 高抵抗材料及びその製法
JP6006852B2 (ja) * 2015-09-16 2016-10-12 日本碍子株式会社 高抵抗材料の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7959729B2 (en) * 2003-03-17 2011-06-14 Osaka University Method for producing group-III-element nitride single crystals and apparatus used therein
JP2004363346A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP4958207B2 (ja) * 2006-03-16 2012-06-20 豊田合成株式会社 光素子基板の製造方法

Similar Documents

Publication Publication Date Title
JP4189386B2 (ja) 窒化物半導体結晶層の成長方法および窒化物半導体発光素子の製法
CN108352306B (zh) 半导体元件用外延基板、半导体元件和半导体元件用外延基板的制造方法
JP5041397B2 (ja) 電子デバイス用半導体基板の製造方法
US20090155580A1 (en) Production Methods of Semiconductor Crystal and Semiconductor Substrate
JP5668339B2 (ja) 半導体装置の製造方法
TW200834670A (en) Process for producing III group nitride compound semiconductor, III group nitride compound semiconductor light emitting element, and lamp
TW200901513A (en) Method for producing group III nitride semiconductor light emitting device, group III nitride semiconductor light emitting device, and lamp
JP2007290924A5 (ja)
JP2008177525A (ja) Iii族窒化物半導体発光素子の製造方法、及びiii族窒化物半導体発光素子、並びにランプ
JP6432004B2 (ja) 窒化物半導体及びその製造方法
WO2017077989A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
TW200834990A (en) Process for producing III group nitride compound semiconductor light emitting device, III group nitride compound semiconductor light emitting device and lamp
JP2016145144A (ja) ダイヤモンド積層構造、ダイヤモンド半導体形成用基板、ダイヤモンド半導体装置およびダイヤモンド積層構造の製造方法
US20100006874A1 (en) Process for production of gallium nitride-based compound semiconductor light emitting device
JP2011051849A (ja) 窒化物半導体自立基板とその製造方法
WO2018159646A1 (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JPWO2017077805A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および、半導体素子用エピタキシャル基板の製造方法
JP2012111677A (ja) Iii族窒化物結晶の製造方法、iii族窒化物テンプレートの製造方法、iii族窒化物結晶及びiii族窒化物テンプレート
JP2007142003A (ja) Iii族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
KR20060116961A (ko) 열전도도가 우수한 질화갈륨 단결정 기판
JP2003332234A (ja) 窒化層を有するサファイア基板およびその製造方法
JPH10290051A (ja) 半導体装置とその製造方法
JP2005035869A (ja) 高比抵抗GaN層を含む窒化物膜の製造方法、およびそれによって得られたエピタキシャル基板
JP2005001928A (ja) 自立基板およびその製造方法
JP2007103955A (ja) 窒化物半導体素子および窒化物半導体結晶層の成長方法