KR20100075877A - 적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정 - Google Patents

적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정 Download PDF

Info

Publication number
KR20100075877A
KR20100075877A KR1020107006972A KR20107006972A KR20100075877A KR 20100075877 A KR20100075877 A KR 20100075877A KR 1020107006972 A KR1020107006972 A KR 1020107006972A KR 20107006972 A KR20107006972 A KR 20107006972A KR 20100075877 A KR20100075877 A KR 20100075877A
Authority
KR
South Korea
Prior art keywords
substrate
active layer
nitride
source substrate
plane
Prior art date
Application number
KR1020107006972A
Other languages
English (en)
Inventor
아노드 가르니에
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20100075877A publication Critical patent/KR20100075877A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Abstract

본 발명은 전자 공학 분야의 애플리케이션을 위해 의도된 Ⅲ/N 유형의 질화 물질의 적어도 하나의 활성층을 포함하는 하이브리드 기판을 얻는 공정에 관한 것으로서, 육각형 단결정 결정학적 구조를 갖는, Ⅲ/N 유형의 질화 물질로 만들어진 소스 기판(1)을 선택하는 단계; 상기 활성층(14)을 한정하는 취약 영역(13)을 형성하는 다수의 나노캐비티를 그 안에 형성하기 위해 1 x 1016 He+/cm2 및 1 x 1017 He+/cm2 이상의 주입량으로 상기 질화 물질의 'c' 결정학적 축과 평행하거나 대략 평행한 면에 존재하는 '주입 면'이라 불리는, 면들 중 하나를 통해서, 이 소스 기판(1)으로 He+ 헬륨 이온의 주입을 행하는 단계; 및 활성층(14)으로 하여금 소스 기판(1)으로부터 분리되도록 할 수 있는 전체의 에너지 버짓을 인가함으로써 상기 활성층(14)을 전사하고, 열적 버짓이 상기 나노캐비티로 하여금 캐비티(12')로 성장되도록 할 수 있는 열적 버짓의 인가를 적어도 포함하는 단계를 포함하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.

Description

적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정{PROCESS FOR OBTAINING A HYBRID SUBSTRATE COMPRISING AT LEAST ONE LAYER OF A NITRIDED MATERIAL}
본 발명은 Ⅲ/N 유형의 적어도 한 층의 질화 물질을 포함하여 몇 층으로 이루어지는 하이브리드 기판을 얻는 공정에 관한 것이다.
이러한 기판은 전자 공학, 광학, 광발전 공학, 광전자 분야의 응용 분야에서 사용되도록 의도된다.
Ⅲ/N 유형의 질화 물질은 질소가 주기율표의 Ⅲ열의 원소와 결합된 물질로서, 특히, 갈륨 질화물(GaN), 및 인듐(In), 붕소(B), 알루미늄(Al) 기반의 각종 질화물 또는 질화물 합금이다.
이들은 고전력 고주파수 전자 장치 또는 가시광 또는 자외광에서 발광하는 발광 다이오드(LED), 또는 청색/자색 레이저 다이오드 등의 고온이 되는 소자에서 사용하기에 유망한 물질이다.
참조를 위해, GaN의 결정 구조는 첨부된 도 1에 개략적으로 도시되어 있는 것같이 육각형 대칭을 가짐을 아래에 다시 설명한다.
도면에서 갈륨 질화물은 프리즘이고, 그 베이스가 동일한 길이 a(3.1896 Å 또는 0.31896 nm)의 에지를 갖고, 서로 120°배향되는 결정 단위 셀에 의해 한정된 육각형 결정 구조를 가지는 것을 알 수 있다. 프리즘의 높이는 c(5.1855 Å 또는 0.51855 nm)로 표시된다. 육각형 결정에서, 결정면을 명하기 위해 벡터 a1, a2, a3 및 c와 연관된 4개의 인덱스(h, k, i, l)에 기초한 표기법을 사용하는 것이 일반적인 관습이다.
가장 일반적인 갈륨 질화물(GaN) 기판은 그 표면에 수직인 결정학상의 c-축을 가진다. 그 성장은 c-축을 따르고, 그 성장면은 c-면인 것으로 한다. 이후의 설명에서 이들 기판을 "표준 GaN"기판이라고 칭하며, 극성으로 명한다.
표준 GaN으로 만들어진 기판은 Applied Physics Letters, Vol. 83, No. 8, 2003년 8월 25일, B.A. Haskell 등에 의한, pp 1554 ~ 1556, 기사 "하이브리드 기상 에피택시에 의해 성장된 평면의(1120) a-면 갈륨 질화물 구조적 및 형태학상의 특성"에 설명된 것같이, 원하지 않는 자발적인 압전 분극 효과의 단점을 가진다.
그러므로, 이들은 상기 서술된 기술적인 애플리케이션용 전자 소자의 제조에 항상 완전히 적합한 것은 아니다.
또한, Ⅲ/N 유형의 질화 물질층을 기판에 쉽게 전사하기 위한 산업적인 공정이 존재하지 않는다.
Electronics Letters, 2005년 5월 26일, Vol. 41, No. 11, A.Tauzin 등에 의한, 기사 "Smart-Cut™ 기술에 의한 2인치 GaN 막의 전사"는 Smart-Cut™ 기술에 의해 표준 GaN막을 지지 기판에 전사하는 가능성을 서술한다. 이 기사는 GaN 물질에서 블리스터링하는 조건을 연구했다. 적어도 2 x 10 17 H+/cm2의 수소량으로 GaN이 주입될 때에만 블리스터링이 발생한다.
Applied Physics Letters 89,031912(2006)I.Radu 등에서 기사 "높은 도스 수소 주입된 GaN에서 나노보이드의 형성", Phys Stat. Sol. (c) 3, No. 6, 1754 ~ 1757, (2006) R.Singh 등에서 "GaN에서 수소 주입이 도입된 블리스터링의 탐구" 및 Journal of Applied Physics, Vol. 91, No. 6, 2002년 3월 15일, pp 3928 ~ 3930, S.O.Kucheyev 등에서 "수소 주입된 GaN의 블리스터링"은 2.6 x 10 17 H+/cm2 이상의 도스로 수소가 주입되는 표준 GaN의 어닐링 다음에 블리스터 결함이 나타남을 또한 언급한다.
Applied Physics, Vol. 85, No. 5, 1999년 3월 1일, pp 2568 ~ 2573, C.H. Seager 등에서 기사 "GaN에서 이온주입된 H의 자외 및 전송 전자 현미경 연구"는 대략 890℃에서 1시간의 열적 버짓 뒤에 2 x 10 16 H+/cm2 및 1 x 10 17 H+/cm2 사이의 도스로 H+ 이온이 주입된 표준 GaN에서 피라미드 캐비티의 등장을 나타낸다.
상기 언급된 모든 값은 GaN을 균열하는 주입량이 적어도 실리콘을 균열하는데 필요한 양보다 적어도 5배 높으므로 산업적인 공정에 적용하기 보다 어려운 것을 나타낸다. 이것은 사용된 주입량 밀도에 기초하여, 이들보다 높은 도스의 애플리케이션이 몇시간까지 지속할 수 있는 주입 동작을 필요로 하기 때문이다.
결국, Applied Physics Letters 86, 211911(2005) Alquier 등에서 기사 "GaN 에피택셜 층에서 변위와 He-주입-도입된 보이드 사이의 상호관계"는 표준 GaN에 He+헬륨 이온이 주입된 실험의 결과를 설명한다.
이들 기사에, 대략 1000 ~ 1100℃에서 2분 동안의 열처리 뒤에 1 x 10 16 He+/cm2의 도스로 He+ 이온이 GaN에 주입된 것은 캐비티의 형성을 가져오고, 일부는 원통 형상이고, 다른 일부는 피라미드 형상인 것이 기재되어 있다.
그러나, 이들 문헌은 산업적인 층 전사 공정의 주입을 기재하고 있지 않다.
본 발명의 목적은 육각형 단결정 구조의, Ⅲ/N 유형의 질화 물질 층, 특히 쉽게 산업화되는 갈륨 질화물(GaN)을, 즉, 문헌에 기재되어 있는 주입량(예를 들면, Electronics Letters, 2005년 5월 26일, Vol.41 No. 11, A.Tauzin 등에 의한 기사 "Smart-Cut™ 기술에 의한 2인치 GaN 막의 전사" 기재되어 있는 2 x 1017 He+/cm2 ~ 5 x 1017 He+/cm2 범위의 주입량)보다 적은 주입량을 사용하여 전사하는 공정을 제공하는 것이다.
본 발명의 다른 목적은 이온 주입 및 층 전사 단계를 행한 뒤를 포함하여, 육각형 결정 구조이고 Ⅲ/N 유형이며 양질의 결정 품질인 질화 물질 층을 제공하는 것이다.
이 목적을 위해, 본 발명은 전자 공학, 광학, 광발전 공학, 광전자 공학 분야의 애플리케이션을 위해 의도된 Ⅲ/N 유형의 질화 물질의 적어도 하나의 "활성"층을 포함하는 하이브리드 기판을 얻는 공정에 관한 것이다.
본 발명에 따르면, 이 공정은
- 육각형 단결정 결정학적 구조를 갖는, Ⅲ/N 유형의 질화 물질로 만들어진 "소스" 기판을 선택하는 단계;
- 상기 기판 내부에 제어된 평균 주입 깊이로 취약 영역(상기 활성층을 한정하는)을 형성하는 다수의 나노캐비티를 형성하기 위해 1 x 1016 He+/cm2 이상의 주입량으로 상기 질화 물질의 "c" 결정학적 축과 평행하거나 대략 평행한 면에 존재하는 "주입 면"이라 불리는, 면들 중 하나를 통해서, 이 소스 기판으로 He+ 헬륨 이온의 주입을 행하는 단계; 및
- 상기 나노캐비티로 하여금 더 큰 캐비티로 변환되도록 할 수 있는 "캐비티 성장 열적 버짓"이라고 불리는 열적 버짓과, 활성층으로 하여금 소스 기판의 나머지로부터 분리되도록 할 수 있는 "분리 에너지 버짓"이라고 불리는 상보 에너지 버짓을 포함하는 전체의 에너지 버짓을 인가함으로써 상기 활성층을 전사하는 단계를 포함한다.
본 발명의 이들 특징으로 인해, 주입 시간, 그러므로 공정의 전체 기간을 감소시키고, 얻어지는 제품의 비용을 감소시키고, 주입 동안 이온이 통과하는 물질에 입히는 손상을 감소시킬 수 있다.
본 발명의 다른 장점 및 비제한 특징에 따라서, 다음 사항이 개별적으로 또는 조합하여 선택된다.
- 소스 기판(1)으로의 주입은 He+ 헬륨 이온으로만 독점적으로 행해진다;
- He+ 헬륨 이온의 주입량은 1 x 1016 He+/cm2 및 1 x 1017 He+/cm2 사이에 있디.
- 질화 물질의 상기 활성층(14)을 전사하는 것은 보강재가 상기 소스 기판의 주입면에 접합되는 분자 접착 접합 단계를 포함한다.
- 캐비티 성장 열적 버짓은 상기 보강재가 접합되기 전에 적용된다.
- 캐비티 성장 열적 버짓은 상기 보강재가 접합된 후에 적용된다.
- 질화 물질의 상기 활성층의 전사는 상기 소스 기판의 주입면 위에 물질 층을 퇴적하는 단계를 포함한다.
- 퇴적은 호모에피택시 또는 헤테로에피택시이다.
- 에피택시 단계는 전부 또는 일부의 캐비티 성장 열적 버짓을 제공한다.
- 에피택시 단계는 전부 또는 일부의 분리 에너지 버짓을 제공한다.
- 에피택시 단계는 상기 활성층을 전사하기 위해 전체 에너지 버짓을 제공한다.
- 캐비티 성장 열적 버짓은 적어도 800℃의 온도의 애플리케이션을 포함한다.
- 상보 분리 에너지는 기계적인 오리진의 것이다.
- He+ 헬륨 이온의 주입 에너지는 30 및 250 keV 사이이다.
- 상기 소스 기판은 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 인듐 질화물(InN), 붕소 질화물(BN), 및 알루미늄, 갈륨, 붕소 및 인듐으로부터 취해진 적어도 2개의 물질의 질화 합금으로부터 선택된 물질로 만들어진다.
- 상기 소스 기판은 육각형 단결정 결정학적 구조를 갖고, 그 성장면이 c-면이고, 면 들 중 하나가 상기 벌크 물질의 결정학적 c-축에 평행하거나 또는 대략 평행한 면에 존재하는 방식으로 소스 기판을 형성하도록 절단되는 Ⅲ/N 유형의 벌크 질화 물질로 만들어진다.
- 상기 소스 기판은 육각형 단결정 결정학적 구조를 갖고, 그 성장면이 a-면 또는 m-면인, Ⅲ/N 유형의 벌크 질화 물질로 만들어진다.
- 상기 소스 기판, 성장면이 a-면 또는 m-면인 단결정 갈륨 질화물(GaN) 층으로 그 자유면이 그 결정학적 c-축에 평행하거나 또는 대략 평행하도록 덮여지는 시드 지지 물질을 포함하는 합성 기판이다.
본 발명은 또한 전자 공학, 광학, 광전자 공학 분야의 애플리케이션을 위해 의도된 하이브리드 기판에 관한 것이다. 본 발명에 따라서, 그 결정학적 c-축이 하이브리드 기판의 "정면"으로 불리는, 면들 중 하나에 평행하거나 대략 평행한 방향으로 존재하는 육각형 단결정 결정학적 구조를 갖는, Ⅲ/N 유형의 질화 물질의 활성층을 포함하고, 그 활성층은 분자 접합에 의해 보강재에 접합되고, 이 하이브리드 기판은 상기 서술된 공정에 의해 얻어진다.
본 발명의 다른 특징 및 장점은 도시를 통해 그러나 제한없이 주입의 몇몇 가능한 방법을 도시하는 첨부된 도면을 참조하여 다음에 오는 설명으로부터 분명해진다.
도 1은 육각형 대칭의 갈륨 질화물(GaN)의 결정 구조를 나타내는 도면이다.
도 2a ~ 2e 및 3a ~ 3e는 본 발명에 따르는 공정을 실행하는 2개의 상이한 방법의 연속적인 단계를 도시하는 도면이다.
도 2a는 육각형 단결정 결정학적 구조를 가지며, 그 결정학적 c-축이 그 면들(10) 중 하나에 평행하거나 또는 대략 평행한 방향으로 존재하는 Ⅲ/N 유형의 질화 물질로 만들어진 "소스" 기판(1)을 나타낸다.
상기 서술한 물질 중에는 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 붕소 질화물(BN), 인듐 질화물(InN), 및 알루미늄, 갈륨, 붕소 및 인듐으로부터 취해진 적어도 2개의 물질의 질화 합금으로서, 예를 들면, 인듐 갈륨 질화물(InGaN), 알루미늄 갈륨 질화물(AlGaN), 붕소 갈륨 질화물(BGaN)의 3원 합금과, 예를 들면, 알루미늄 인듐 갈륨 질화물(AlInGaN)의 4원 합금이 있다.
바람직하게, 이 소스 기판(1)은 성장면이 c-면, 즉 (0001)면, 또는 a-면, 예를 들면 (1120)면, 또는 m-면, 예를 들면 (1010)면인 육각형 단결정 결정학적 구조를 갖는 벌크 질화 물질로 제조된다. 몇 개의 a-면과 m-면이 있지만, 오직 단일의 c-면이 있는 것에 주의한다.
벌크 물질의 성장면이 c-면인 제1 경우에, 물질은 획득된 상기 소스 기판(1)의 면(10)이 상기 벌크 물질의 결정학적 c-축에 평행하거나 또는 대략 평행한 면에 존재하는 방식으로 웨이퍼에서 이 c-면에 수직하거나 대략 수직인 면을 따라서 절단된다.
벌크 물질의 성장면이 a-면 또는 m-면인 제2 경우에, 상기 소스 기판(1)의 면(10)이 상기 벌크 물질의 결정학적 c-축에 평행하거나 또는 대략 평행한 면에 본질적으로 존재하기 때문에, 절단에 의해 준비하는 것이 반드시 필요하지 않다.
"대략 평행" 이라는 표현은 이 축과의 ±5°의 각도 차이에 상응한다.
m-면 또는 a-면의 소스 기판(1)은 시드 기판 위에 에피택시로부터 나올 수 있고, 그 물질의 표면은 본 기술에서 숙련된 자에게 알려진 적절한 결정학적 면을 갖는다(결정 성장 저널 300(2007) 308-313, T.S.Ko 등, 기사 "금속-유기 화학 기상 증착에 의해 r-면 사파이어 위에 성장된 a-면 GaN의 최적의 성장에 관한 연구"를 참조한다).
예를 들면, a-면 GaN이 사파이어 기판 위에 에피택시에 의해 구해질 수 있고, 그 표면은 m-면 SiC 또는 (100)LiAlO2 기판으로부터 r-면과 m-면 GaN을 갖는다.
도 2b에 도시된 것같이, 소스 기판(1)은 헬륨 이온(He+)이 주입되고, 이 주입은 그 면(10) 위에서 바람직하게 행해지며, 그 면(10)은 이후의 상세한 설명의 나머지 부분과 청구범위에서 "주입면"이라 칭한다.
선택적으로, 상기 주입은 그 대향면(11)을 통해서 실행될 수 있다.
즉, 이 주입은 소스 기판(1)의 "c" 결정학적 축에 직교하거나 대략 직교하여 행해진다.
주입량은 적어도 1 x 1016 He+/cm2이다. 바람직하게, 4 x 1017 He+/cm2 미만이다. 보다 바람직하게는, 1 x 1016 He+/cm2과 1 x 1017 He+/cm2 사이에 있다.
균열에 적합한 취약 영역 프로파일과, 전사되는 층의 원하는 두께에 대한 주입 깊이를 구하기 위해 주입 에너지는 수십 keV와 수백 keV 사이에 있고, 바람직하게는 30과 250 keV 사이에 있다.
바람직하게, 헬륨 이온(He+)만으로 주입이 실행된다. 그럼에도 불구하고, 필요하면, 하나의 다른 또는 몇몇 다른 이온 종류가 소스 기판(1)에 주입될 수 있다. 헬륨 이온과 함께 하는 이들 공동 주입 단계는 동시에 또는 연속적으로 행해질 수 있다.
이 주입은 제어된 평균 주입 깊이에서 소스 기판(1)내에 다수의 나노캐비티, 즉, 나노크기 치수의 캐비티를 형성하는 효과를 가진다. 이들 캐비티는 대략 1 ~ 2 nm의 지름을 갖는 구형 또는 대략 구형이다. 또한, 이들은 취약 영역(13)을 형성한다.
이 취약 영역(13)은 한편으로는 주입 면(10)까지 연장되는 활성층(14)과, 다른 한편으로는 면(11) 까지 연장되는 나머지(15) 사이의 경계이다.
취약 영역(13)이 형성되도록 의도되는 깊이에 따라서, 보다 상세하게는, 획득되는 최종 기판에 활성층(14)을 형성하고자 하는 두께에 따라서 주입 에너지가 조절된다.
예를 들면, 갈륨 질화물(GaN) 기판에서 사용되는 90 keV의 He+이온의 주입 에너지가 그 주입면(10)으로부터 대략 400 나노미터의 깊이에 존재하는 취약 영역(13)을 거기에 형성하는 것을 가능하게 한다.
상기 서술된 헬륨 주입량은 갈륨 질화물 층을 전사하기 위해 종래 기술에서 일반적으로 사용되는 주입된 He+이온의 양(3 ~ 5 x 1017 H+/cm2)과 비교하면 낮다.
본 발명에 따르는 공정은, 사용된 도스의 감소와 비례하여, 주입 시간이 현저하게 감소되는 것을 가능하게 한다.
다음에, 활성층(14)이 전사되고, 소스 기판(1)의 나머지(15)로부터 분리되는 것이 요구된다.
이 층(14)은 이 분리를 달성하기 위해 충분한 에너지 버짓(이후 "전체 에너지 버짓"으로 불림)을 제공함으로써 전사된다.
이것은 상기 나노캐비티(12)가 더 큰 캐비티(12)로 변형되는 것을 가능하게 하는 "캐비티 성장 열적 버짓"으로 불리는 열적 버짓과, 활성층(14)이 소스 기판(1)의 나머지(15)로부터 분리되는 것을 가능하게 하는 "분리 에너지 버짓"으로 불리는 상보의 에너지 버짓으로 구성된다.
도 2c 및 2d에 도시된 본 발명을 실행하는 제1 방법에 따르면, 이 전사는 소스 기판(1)의 주입면(10)으로 보강재(2)의 분자 접착 접합에 의해 실행되고, 이어서 나노캐비티(12)가 성장되게 하는 적어도 하나의 충분한 열적 성질의 버짓을 제공하여, 즉, 그 치수를 증가시킨다.
참조하면, "열적 버짓"이란 표현은 (열처리 기간/처리가 실행되는 온도)의 쌍이다.
이 열적 버짓의 동작을 통해, 원통형 형상의 대부분에 대해, 소스 기판(1)의 c-축에 평행하거나 대략 평행하게 존재하는 캐비티(12')를 형성하도록 나노 캐비티(12)가 성장된다. 이들 캐비티는 예를 들면, 1 x 1017 He+/cm2 의 도스와 100keV의 에너지로 주입을 위해 1000 ~ 1100℃에서 몇 분동안 어닐링된 후 길이가 수십 나노미터에 달한다. 이 단계가 도 2d에 도시되어 있다.
보강재(2)는 접합 후 균열 열처리 동안 과도하게 높은 응력을 회피하기 위해 활성층(14)에 대해 충분히 낮은 열 팽창(CTE)의 계수의 차이를 갖는 물질로부터 바람직하게 선택된다.
또한, 보강재의 재료는 얻어진 최종 구조물(3)의 사용에 의존하여 선택될 수 있다. 구조물(3)이 에피택시에 대해 사용되면, 보강재의 재료는 에피택셜하게 성장되는 물질에 가까운 CTE를 가지도록 바람직하게 선택된다.
보강재(2)와 활성층(14)의 물질 사이의 CTE 차이가 매우 크면, GaN과 사파이어의 예에서와 같이, 2개의 물질을 접합하여 형성된 구조물이 매우 높은 열처리를 견딜수 없다. GaN과 사파이어의 예에서, 합성 구조는 디스어셈블리가 생기지 않고 300℃ 이하의 열처리를 받을 수 있다. 그러므로, 보강재를 접합하기 전에 캐비티(12')를 형성하기에 필요한 "성장" 열적 버짓을 인가하는 것이 필요하다.
다음에, 접합을 안정화시키기 위한 어닐링은 GaN을 균열시키기 위해 에너지 버짓이 제공되게 한다. 이것은 기계적인 스트레스가 보충될 수 있다.
나노캐비티(12)를 성장시키기 위해 적어도 800℃에서 수분 동안 열적 버짓이 인가된다.
본 기술에서 숙련된 자는 질화 물질의 본성 및 주입 조건(특히 헬륨 주입량)에 따라서 이 버짓을 조절한다.
예를 들면, 갈륨 질화물(GaN)에서 실행되는 실험은 660℃에서 3시간 30분 동안의 열처리 후에 캐비티(12')가 전개되지 않지만, 1100℃에서 2분의 열처리 후에 나타나기 시작하는 것을 나타낸다. 본 기술에서 숙련된 자는 더 낮은 온도에서 열처리를 인가하는 것은 더 긴 기간 동안 열처리가 인가되는 것을 필요로 하는 것을 안다.
예를 들면, 갈륨 질화물은 800℃에서 1시간의 열 처리 후에 캐비티(12')의 형성을 나타낸다.
캐비티 성장 열적 버짓을 제공한 후, 상보 에너지 버짓이 분리(예를 들면, 블레이드 또는 초음파를 사용하는 기계적 개구)에 영향을 주기 위해 인가된다.
핫 인산(H3PO4) 또는 수산화칼륨(KOH) 용액을 사용하는 화학적 에칭 처리가 활성층(14)을 분리하기 위해 인가될 수 있다.
그러나, 이것은 처리될 필요가 없는 기판의 면이 보호되는 것으로 가정한다.
결국, 상보 에너지 버짓은 또한 열 본성일 수 있다.
나머지(15)로부터 분리한 후에 얻어진 하이브리드 기판이 도 2e에 도시된다. 이것은 부호 3을 포함하고, 질화 물질의 활성층(14)과 보강재(2)를 포함한다.
보강재(2)가 얇으면, 즉 약 5㎛이면, 활성층(14)의 "층간박리" 전사라고 불리는 것을 단지 실행한다. 그러나, 보강재(2)가 두꺼우면, 예를 들면 100㎛이면, 구해진 하이브리드 기판(3)은 예를 들면 에피택셜 재성장을 실행하도록 사용되고 자기 지지하기에 충분한 두께이다.
제2 실행 방법이 도 3a ~ 3e를 참조하여 도시되어 있다. 제1 실행 방법과 동일한 요소는 동일한 참조 부호를 붙였다.
이 방법은 활성층(14)이 전사되는 방식이 제1 방법과 다르다.
이 경우, 상기 소스 기판(1)의 주입면(10) 상에 물질층(4)을 퇴적함으로써 전사가 발생한다. 물질층(4)을 형성하는 것이 도 3c에 도시되어 있다. 특정 두께에 도달할 때까지 도 3d에 도시된 것같이, 예를 들면, 자기-지지 구조물이 최종적으로 얻어지는 것을 허용하기 위해 계속된다.
이 퇴적이 에피택시에 의해 실행될 수 있다.
이 에피택시는 MOCVD(metal organic chemical vapour dposition), HVPE(hybrid vapour phase epitaxy), MBE(molecular beam epitaxy) 및 ELOG(epitaxial lateral over growth) 등의 본 기술에서 숙련된 자에게 알려진 기술을 사용하여 에피택시 머신 상에서 바람직하게 실행될 수 있다.
이 에피택시는 물질층(4) 및 소스 기판(1)의 성질에 기초하여 호모에피택시 또는 헤테로에피택시일 수 있다.
헤테로에피택시의 경우에, 물질층(4)은 예를 들면 활성층(14)에 정합되는 격자 파라미터를 가지도록 선택되어 낮은 결함 밀도를 갖는 결정 구조를 성장시키도록 한다. 이 물질은 그 자신과 활성층(14)의 열 팽창 계수(CTE) 사이의 차이에 따라서 선택되어, 냉각시에 2층 중 하나에 크랙을 형성하는 것을 방지하도록 한다.
제1 실행 방법에 따르면, 에피택시 단계가 적합한 온도에서 적합한 시간 동안 실행되어 나노캐비티를 더 큰 캐비티로 변환하기에 충분한 열적 버짓을 제공한다.
열적 버짓은, 이 구조에 캐비티(12')를 전개하기 위해 필요한 버짓이 제공되기 전에 원하는 에피층의 두께가 도달하면 추가의 열 처리를 포함할 수 있다.
상보 분리 에너지 버짓이 인가된다. 이것은 제1 실행 방법(예를 들면, 블레이드, 초음파, 또는 화학적 에칭, 또는 열의 사용)에 기술된 것과 동일한 성질이다.
제2 실행 방법에 따르면, 에피택시 단계 전에 캐비티 성장 열적 버짓이 인가된다.
그러면, 에피택시 단계가 활성층(14)의 분리에 기여하는 에너지 버짓을 제공한다. 필요하다면 이 에너지 버짓이 보충될 수 있다. 즉, 이 경우, 에피택시는 전부 또는 일부의 분리 에너지 버짓을 제공한다.
결국, 제3 실행 방법에서, 에피택시는 활성층(14)을 전사하기에 필요한 전체의 에너지 버짓을 제공하기에 그 자신이 충분하다.
도 3e에 도시된 것같이, 분리 후에 에피층(4)으로 전사되는 활성층(14)을 포함하는 하이브리드 기판(3')이 얻어진다.
본 발명의 2개 예를 보다 상세하게 서술한다.
실시예 1
육각형 결정 구조의 갈륨 질화물(GaN) 기판은 그 결정학적 c-축과 평행한 주입면 상에서 90keV의 에너지와 6 x 1016 He+/cm2 의 도스로 헬륨 이온이 주입된다.
이 주입은 주입면으로부터 400 나노미터의 깊이에 취약 영역을 형성하는 캐비티를 한정하도록 사용된다.
이 기판은 수백 마이크론 두께의 GaN이 획득될 때까지 상기 서술된 HVPE를 사용하여 GaN 에피택시된다.
소스 기판이 취약 영역의 면에서 균열된 후, 성장 처리가 대략 1000℃의 온도에서 3시간 동안 계속된다. 그래서 하이브리드 기판이 획득된다. 이 경우, 에피택시는 캐비티 성장 버짓과 분리 버짓이 제공된다.
실시예 2
육각형 결정 구조의 갈륨 질화물(GaN) 기판은 그 결정학적 c-축과 평행한 주입면 상에서 90keV의 에너지와 6 x 1016 He+/cm2 의 도스로 헬륨 이온이 주입된다.
다음에, 1000℃ 와 1100℃ 사이의 온도에서 열적 버짓이, 나노캐비티(12)가 캐비티(12')로 성장되는 것을 가능하게 하는 적절한 시간동안, 기판(1)의 표면 위에 블리스터를 형성하지 않고, 활성층(14)의 어떠한 층간박리없이 인가된다.
다음에, 그 블리스터되지 않은, 주입된 평면이 GaN 기판과 매우 다른 CTE를 갖는 보강재(2), 이 경우 사파이어와 밀접하게 접촉하게 된다.
어셈블리는 접합 인터페이스를 강화하도록 어닐링 동작이 행해지고, 이 어닐링은 2개의 기판이 분리되는 온도 아래의 온도에서 행해진다.
블레이드를 사용하는 기계적인 스트레스는 물질로 하여금 GaN의 취약 영역에 균열을 가져온다.
GaN 층으로 덮여진 사파이어 지지물을 포함하는 하이브리드 구조물이 획득된다.

Claims (20)

  1. 전자 공학, 광학, 광발전 공학, 또는 광전자 공학 분야의 애플리케이션용으로 의도된 Ⅲ/N 유형의 질화 물질의 적어도 하나의 "활성"층(14)을 포함하는 하이브리드 기판(3, 3')을 얻는 공정으로서,
    - 육각형 단결정 결정학적 구조를 갖는, Ⅲ/N 유형의 질화 물질로 만들어진 "소스" 기판(1)을 선택하는 단계;
    - 상기 기판 내부에, 제어된 평균 주입 깊이로 취약 영역(13)(상기 활성층(14)을 한정하는)을 형성하는 다수의 나노캐비티(12)를 형성할 목적으로 1 x 1016 He+/cm2 이상의 주입량으로, 상기 질화 물질의 "c" 결정학적 축과 평행하거나 대략 평행한 면에 존재하는 "주입 면"(10)이라 불리는, 면들 중 하나를 통해서, 이 소스 기판(1)으로 He+ 헬륨 이온의 주입을 행하는 단계; 및
    - 상기 나노캐비티(12)가 더 큰 캐비티(12')로 변환되도록 할 수 있는 "캐비티 성장 열적 버짓"이라고 불리는 열적 버짓과, 활성층(14)이 소스 기판(1)의 나머지(15)로부터 분리되도록 할 수 있는 "분리 에너지 버짓"이라고 불리는 상보 에너지 버짓을 포함하는 전체의 에너지 버짓을 인가함으로써 상기 활성층(14)을 전사하는 단계를 포함하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  2. 청구항 1에 있어서,
    상기 소스 기판(1)으로의 주입은 He+ 헬륨 이온으로 독점적으로 행해지는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  3. 청구항 1 또는 2에 있어서,
    상기 He+ 헬륨 이온의 주입량은 1 x 1016 He+/cm2 및 1 x 1017 He+/cm2 사이인 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  4. 청구항 1 내지 3 중 어느 한 항에 있어서,
    상기 질화 물질의 활성층(14)을 전사하는 것은, 보강재(2)가 상기 소스 기판(1)의 주입면(10)에 접합되는 분자 접착 접합 단계를 포함하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  5. 청구항 4에 있어서,
    상기 캐비티 성장 열적 버짓은, 상기 보강재(12)가 접합되기 전에 인가되는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  6. 청구항 4에 있어서,
    상기 캐비티 성장 열적 버짓은, 상기 보강재(12)가 접합된 후에 인가되는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  7. 청구항 1에 있어서,
    상기 질화 물질의 활성층(14)의 전사는 상기 소스 기판(1)의 주입면(10) 상에 물질층(4)을 퇴적하는 단계를 포함하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  8. 청구항 7에 있어서,
    상기 퇴적은 호모에피택시인 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  9. 청구항 7에 있어서,
    상기 퇴적은 헤테로에피택시인 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  10. 청구항 8 또는 9에 있어서,
    상기 에피택시 단계는 전부 또는 일부의 캐비티 성장 열적 버짓을 제공하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  11. 청구항 8 내지 10 중 어느 한 항에 있어서,
    상기 에피택시 단계는 전부 또는 일부의 분리 에너지 버짓을 제공하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  12. 청구항 8 또는 9에 있어서,
    상기 에피택시 단계는 상기 활성층(14)을 전사하기 위해 전체 에너지 버짓을 제공하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  13. 청구항 1 내지 12 중 어느 한 항에 있어서,
    상기 캐비티 성장 열적 버짓은 적어도 800℃의 온도의 인가를 포함하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  14. 청구항 1 내지 13 중 어느 한 항에 있어서,
    상기 상보 분리 에너지 버짓은 기계적인 것에 기초하는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  15. 청구항 1 내지 14 중 어느 한 항에 있어서,
    상기 He+ 헬륨 이온의 주입 에너지는 30 및 250 keV 사이인 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  16. 청구항 1 내지 15 중 어느 한 항에 있어서,
    상기 소스 기판(1)은 갈륨 질화물(GaN), 알루미늄 질화물(AlN), 인듐 질화물(InN), 붕소 질화물(BN), 및 알루미늄, 갈륨, 붕소 및 인듐으로부터 취해진 적어도 2개의 물질의 질화 합금으로부터 선택된 물질로 만들어지는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  17. 청구항 1 내지 16 중 어느 한 항에 있어서,
    상기 소스 기판(1)은 육각형 단결정 결정학적 구조를 갖고, 그 성장면이 c-면인 Ⅲ/N 유형의 벌크 질화 물질로 만들어지고, 상기 벌크 물질은 면 들 중 하나(10)가 상기 벌크 물질의 결정학적 c-축에 평행하거나 또는 대략 평행한 면에 존재하는 방식으로 소스 기판(1)을 형성하도록 절단되는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  18. 청구항 1 내지 16 중 어느 한 항에 있어서,
    상기 소스 기판(1)은 육각형 단결정 결정학적 구조를 갖고, 그 성장면이 a-면 또는 m-면인, Ⅲ/N 유형의 벌크 질화 물질로 만들어지는 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  19. 청구항 1 내지 16 중 어느 한 항에 있어서,
    상기 소스 기판(1)은, 성장면이 a-면 또는 m-면인 단결정 갈륨 질화물(GaN) 층으로 그 자유면(10)이 그 결정학적 c-축에 평행하거나 또는 대략 평행하도록 덮여지는 시드 지지 물질을 포함하는 합성 기판인 것을 특징으로 하는, 하이브리드 기판을 얻는 공정.
  20. 전자 공학, 광학, 광발전 공학, 광전자 공학 분야의 애플리케이션용으로 의도된 하이브리드 기판(3, 3')으로서,
    결정학적 c-축이 상기 하이브리드 기판의 "정면"으로 불리는, 면들 중 하나(30, 30')에 평행하거나 대략 평행한 방향으로 존재하는 육각형 단결정 결정학적 구조를 갖는 Ⅲ/N 유형의 질화 물질의 활성층(14)을 포함하고, 상기 활성층(14)은 분자 접합에 의해 보강재(2)에 접합되고, 상기 하이브리드 기판(3, 3')은 청구항 1 ~ 19 중 어느 한 항에 따르는 공정에 의해 얻어지는 것을 특징으로 하는, 하이브리드 기판.
KR1020107006972A 2007-09-04 2008-09-01 적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정 KR20100075877A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR07/06180 2007-09-04
FR0706180A FR2920589B1 (fr) 2007-09-04 2007-09-04 "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"

Publications (1)

Publication Number Publication Date
KR20100075877A true KR20100075877A (ko) 2010-07-05

Family

ID=39345309

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107006972A KR20100075877A (ko) 2007-09-04 2008-09-01 적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정

Country Status (7)

Country Link
US (1) US8093686B2 (ko)
EP (1) EP2186127A2 (ko)
JP (1) JP2010537936A (ko)
KR (1) KR20100075877A (ko)
CN (1) CN101796627B (ko)
FR (1) FR2920589B1 (ko)
WO (1) WO2009030662A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116881A (ko) * 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
JP5581619B2 (ja) * 2009-07-07 2014-09-03 株式会社村田製作所 圧電デバイスの製造方法および圧電デバイス
CN102640307B (zh) * 2009-08-26 2015-04-01 首尔伟傲世有限公司 制造半导体基底的方法和制造发光装置的方法
JP5544875B2 (ja) * 2009-12-25 2014-07-09 住友電気工業株式会社 複合基板
EP2562789A4 (en) 2010-04-20 2015-03-04 Sumitomo Electric Industries PROCESS FOR PRODUCING COMPOSITE SUBSTRATE
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
EP2614518A4 (en) * 2010-09-10 2016-02-10 VerLASE TECHNOLOGIES LLC METHODS OF MANUFACTURING OPTOELECTRONIC DEVICES USING SEMICONDUCTOR DONOR DETACHED LAYERS AND DEVICES MANUFACTURED THEREBY
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
EP3246937B1 (en) * 2015-01-16 2023-05-10 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor diamond substrate and semiconductor diamond substrate
WO2017179868A1 (ko) * 2016-04-12 2017-10-19 주식회사 루미스탈 반절연 질화물 반도체층을 포함하는 질화물 반도체 기판 제조 방법 및 이에 의해 제조된 질화물 반도체 기판
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) * 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
EP1429381B1 (en) * 2002-12-10 2011-07-06 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
ATE405947T1 (de) * 2003-09-26 2008-09-15 Soitec Silicon On Insulator Verfahren zur herstellung vonn substraten für epitakitisches wachstum
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
DE102005003884A1 (de) * 2005-01-24 2006-08-03 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von c-plane orientierten GaN-oder AlxGa1-xN-Substraten
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
TW200707799A (en) * 2005-04-21 2007-02-16 Aonex Technologies Inc Bonded intermediate substrate and method of making same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20170116881A (ko) * 2016-04-12 2017-10-20 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법

Also Published As

Publication number Publication date
US20110095400A1 (en) 2011-04-28
CN101796627A (zh) 2010-08-04
FR2920589A1 (fr) 2009-03-06
WO2009030662A3 (en) 2009-06-25
US8093686B2 (en) 2012-01-10
WO2009030662A2 (en) 2009-03-12
FR2920589B1 (fr) 2010-12-03
CN101796627B (zh) 2013-03-27
EP2186127A2 (en) 2010-05-19
JP2010537936A (ja) 2010-12-09

Similar Documents

Publication Publication Date Title
KR20100075877A (ko) 적어도 한 층의 질화 물질을 포함하는 하이브리드 기판을 얻는 공정
KR100798976B1 (ko) 에피택셜 성장층의 제조방법
JP5031365B2 (ja) エピタキシャル成長層の形成方法
US8030176B2 (en) Method for preparing substrate having monocrystalline film
EP2727133B1 (en) Method for manufacturing a thick epitaxial layer of gallium nitride on a silicon or similar substrate and layer obtained using said method
US10002763B2 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
CN105895576B (zh) 一种离子注入剥离制备半导体材料厚膜的方法
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
US8481407B2 (en) Processes for fabricating heterostructures
US20100032805A1 (en) Methods and structures for relaxation of strained layers
CN102246291B (zh) 应变改造复合半导体基片和其形成方法
KR20080040795A (ko) 반도체 웨이퍼를 측면으로 절단하는 방법 및 광전 소자
US8481408B2 (en) Relaxation of strained layers
TW201029049A (en) Process for modifying a substrate
TW201413783A (zh) 碳化矽紋層
US20130323906A1 (en) Method Of Manufacturing Thin-Film Bonded Substrate Used For Semiconductor Device
JP2000150388A (ja) Ｉｉｉ族窒化物半導体薄膜およびその製造方法
WO2012059843A1 (en) Iii-nitride layer grown on a substrate
KR101055763B1 (ko) 이온주입층을 사용하여 기판에서 질화물 반도체층을분리하는 방법
US10283364B2 (en) Method for assembling substrates by bonding indium phosphate surfaces
KR20140060688A (ko) 박막 접합 기판 제조방법
JP2010192698A (ja) イオン注入ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体層接合基板およびｉｉｉ族窒化物半導体デバイスの製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid