CN101796627B - 用于获得包括至少一层氮化物材料的混合衬底的工艺 - Google Patents

用于获得包括至少一层氮化物材料的混合衬底的工艺 Download PDF

Info

Publication number
CN101796627B
CN101796627B CN2008801053329A CN200880105332A CN101796627B CN 101796627 B CN101796627 B CN 101796627B CN 2008801053329 A CN2008801053329 A CN 2008801053329A CN 200880105332 A CN200880105332 A CN 200880105332A CN 101796627 B CN101796627 B CN 101796627B
Authority
CN
China
Prior art keywords
technique
source substrate
plane
active layer
budget
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008801053329A
Other languages
English (en)
Other versions
CN101796627A (zh
Inventor
A·加尼尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN101796627A publication Critical patent/CN101796627A/zh
Application granted granted Critical
Publication of CN101796627B publication Critical patent/CN101796627B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0093Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明涉及一种获得混合衬底的工艺,所述混合衬底包括至少一个III/N型氮化物材料的有源层,其用于电子学领域的应用,其特征在于所述工艺包括以下步骤:选择III/N型氮化物材料制成的源衬底(1),所述氮化物材料具有六方晶系单晶晶体学结构;为了在所述衬底的内部形成一定量的限定弱化区域(13)的纳米凹陷,以等于或者大于1×1016He+/cm2至1×1017He+/cm2的注入剂量,通过源衬底(1)的一个被称为“注入面″(10)的面,执行He+氦离子至源衬底(1)中的注入,所述注入面位于平行或基本平行于所述氮化物材料的晶体学“c”轴的平面中,其中所述弱化区域限定所述有源层(14);以及通过施加总能量预算转移所述有源层(14),所述总能量预算能够导致所述有源层(14)从源衬底(1)被分离,所述预算至少包括能够导致所述纳米凹陷生长成凹陷(12’)的热预算的应用。

Description

用于获得包括至少一层氮化物材料的混合衬底的工艺
本发明涉及一种获得混合衬底的工艺,即由几层构成的包括至少一层III/N型的氮化物材料的衬底。
这样的衬底应用于电子学、光学、光伏学或者光电子学领域。
III/N型的氮化物材料是氮和元素周期表中的III族元素结合的材料,特别是氮化镓(GaN)和基于铟(In)、硼(B)和铝(Al)的各种氮化物或氮化物合金。
该材料在高功率高频电子器件或者承受高温的器件的应用中具有广阔的前景,例如发射可见光或紫外光的发光二极管(LED),或蓝光/紫光激光二极管。
为了参考,下文中描述了GaN的晶体结构具有六方晶系对称性,这在附图1中示例性的显示。
在图中可以看出,氮化镓具有六方晶系晶体结构,该结构通过棱柱体的晶体晶胞(unit cell)所确定,所述棱柱体的底具有相同的长度a的边(3.1896
Figure GPA00001038757200011
或者0.31896nm)以及彼此之间以120°定向。棱柱体的高被定义为c(5.1855
Figure GPA00001038757200012
或者0.51855nm)。在六方晶系晶体中,通常习惯性的使用基于涉及向量a1、a2、a3和c的4个指数(h,k,i,l)的表示方式来命名晶体学平面。
最通常的氮化镓(GaN)衬底具有垂直于其表面的晶体学的c-轴。其生长被称为沿c-轴或者其生长平面是c-平面。在说明书的其余部分中,这类衬底被称为“标准GaN”衬底,并且被称为极(polar)。
标准GaN制成的衬底具有这样的缺点,其具有不期望的自发的和压电的极化效应,如作者为B.A.Haskell等人的文章″Structural andmorphological characteristics of planar(11-20)a-plane gallium nitridegrown by hydride vapor phase expitaxy″Applied Physics Letters,Volume83,Number 8,25August 2003,pp 1554-1556中所述。
这样,它们不能永远的完全适合于在上述技术领域的应用中制造电子组件。
此外,在业界也没有简单的将一层III/N型氮化物材料转移到衬底上的工艺。
下面的文章描述了通过Smart-CutTM技术将标准GaN薄膜转移到支撑衬底上的可能性,“Tranfer of two-inch GaN film by the Smart-CutTMtechnology”Electronics Letters 26th May 2005,Vol.41,No.11,作者A.Tauzin等人。该文章研究了GaN材料中产生气孔的条件。仅当GaN被注入至少2×1017H+/cm2剂量的氢时才会产生气孔。
在下列文章中也提到了在对注入等于或者大于2.6×1017H+/cm2剂量的氢的标准GaN退火之后会产生气孔缺陷:“Formation of nanovoidsin high-dose hydrogen implanted GaN”,Applied Physics Letters89,031912(2006),作者I.Radu等人,“Investigation of hydrogenimplantation induced blistering in GaN”,Phys Stat.Sol.(c)3,No.6,1754-1757,(2006),作者R.Singh等人,以及“Blistering of H-implanted GaN”Journal of Applied Physics,Volume 91,Number 6,15March 2002,pp3928-3930,作者S.O.Kucheyev等人。
在C.H.Seager等人的文章“Infrared and transmission electronmicroscopy studies of ion-implanted H in GaN”,Journal of AppliedPhysics,Volume 85,Number 5,1March 1999,pp 2568-2573中也记载了在标准GaN中注入剂量在2×1016H+/cm2至1×1017H+/cm2之间的H+离子,然后在大约890℃进行一个小时的热预算(thermal budget),标准GaN中会产生金字塔状的凹陷。
所有提到的值都显示了使GaN断裂的注入剂量比使硅断裂所需的注入剂量至少高5倍,从而更难于在工业工艺中应用。这是由于根据使用的注入流的密度,应用如此高的剂量需要持续长达几十个小时的注入操作。
最后,D.Alquier等人的文章″Interaction between dislocations andHe-implantation-induced voids in GaN epitaxial layers″,Applied PhysicsLetters 86,211911(2005)描述了He+氦离子注入标准GaN中的实验结果。
在该文章中指出,在GaN中注入剂量大于1×1016He+/cm2的He+离子,然后在大约1000-1100℃下热处理2分钟,会形成凹陷,其中一些凹陷是圆柱状的,而另一些是金字塔状的。
但是,该文章完全没有描述实现工业化的层转移工艺。
本发明的一个目的是提供一种容易在工业上实现的、转移六方晶系晶体结构和III/N型的氮化物材料(特别是氮化镓(GaN))的层的工艺,换言之,本发明使用的注入剂量低于文献中描述的注入剂量,例如A.Tauzin等人的文章″Transfer of two-inch GaN film by theSmart-CutTM technology″,Electronics Letters 26th May 2005Vol.41No.11中描述的2×1017H+/cm2到5×1017H+/cm2的剂量范围。
本发明的另一个目的是提供III/N型的具有良好的晶体质量的六方晶系晶体结构的氮化物材料层,包括在其经历离子注入和层转移的步骤之后。
为此,本发明涉及一种获得混合衬底的工艺,所述混合衬底包括至少一个III/N型氮化物材料的“有源(active)”层,其用于电子学、光学或者光电学领域的应用。
根据本发明,该工艺包括如下步骤:
-选择III/N型氮化物材料制成的“源”衬底,其具有六方晶系单晶晶体学结构;
-为了在受控的平均注入深度处在衬底的内部形成一定量的限定弱化区域的纳米凹陷,以等于或者大于1×1016He+/cm2的注入剂量,通过源衬底的一个被称为“注入面”的面,执行He+氦离子至源衬底的注入,所述注入面位于平行或基本平行于所述氮化物材料的晶体学“c”轴的平面中,其中所述弱化区域限定所述有源层;以及
-通过施加包括热预算(thermal budget)和补充能量预算(complementary energy budget)的总能量预算转移所述有源层,其中所述热预算被称为“凹陷生长热预算”,能够引起所述纳米凹陷被转化成更大的凹陷,以及所述补充能量预算被称为“分离能量预算”,能够引起有源层从源衬底的剩余部分分离。
由于本发明的特征,能够减少注入时间,以及由此减少工艺的总的持续时间,并同时减少所获得的产品的成本和注入过程中离子穿过材料对材料造成的损害。
根据本发明的其他有利的和非限制性的特征,独立或者组合的包括:
-仅将He+氦离子注入进入源衬底(1)。
-He+氦离子的注入剂量在1×1016He+/cm2到1×1017He+/cm2之间;
-转移氮化物材料的所述有源层包括分子粘附键合(molecularadhesion bonding)步骤,其中硬化剂(stiffener)被键合到所述源衬底的注入面;
-在键合所述硬化剂之前应用凹陷生长热预算;
-在键合所述硬化剂之后应用凹陷生长热预算;
-转移氮化物材料的所述有源层包括在所述源衬底的注入面上沉积材料的层的步骤;
-所述沉积是同向外延或异向外延;
-外延步骤提供所有或部分的凹陷生长热预算;
-外延步骤提供所有或部分的分离能量预算;
-外延步骤提供用于转移所述有源层的总能量预算;
-所述凹陷生长热预算包括应用至少800℃的温度;
-补充分离能量预算是机械方式的;
-He+氦离子的注入能量在30到250keV之间;
-所述源衬底由选自以下材料的材料制成:氮化镓(GaN),氮化铝(AlN),氮化铟(InN),氮化硼(BN),以及从铝、镓、硼和铟中选取的至少两种材料的氮化物合金;
-所述源衬底由III/N型的体氮化物材料制成,其具有六方晶系单晶晶体学结构,其生长平面是c-平面,以及体材料被切割从而以如下方式形成源衬底:源衬底的一个面位于平行或基本平行所述体材料的晶体学c-轴的平面中;
-所述源衬底由III/N型的体氮化物材料制成,其具有六方晶系单晶晶体学结构,其生长平面是a-平面或者m-平面;
-所述源衬底是复合衬底,其包括覆盖有单晶氮化镓(GaN)层的晶种支撑材料,其生长平面是a-平面或m-平面,这样其自由平面平行或者基本平行于其晶体学c-轴。
本发明还涉及一种应用于电子学、光学、光伏学或光电学领域中的混合衬底。根据本发明,其包括III/N型氮化物材料的“有源”层,所述III/N型氮化物材料具有六方晶系单晶晶体学结构,其晶体学c-轴的方向平行于或基本平行于该混合衬底的被称为“前”面的一个面,该有源层通过分子键合而键合到硬化剂上,以及通过前述工艺得到该混合衬底。
参考附图,能够通过下面的说明更好的理解本发明的其他特点和优点,其中附图以示例性而不是限制性的方式显示了几种可能的实施方法。
在附图中:
-图1显示了具有六方晶系对称性的氮化镓(GaN)的晶体结构;以及
-图2A到2E以及图3A到3E说明了实施根据本发明的工艺的两种可互相替代的方法的连续步骤。
图2A显示了由III/N型氮化物材料制成的“源”衬底,其中该III/N型氮化物材料具有六方晶系单晶晶体学结构,其晶体学c-轴位于平行或者基本平行于其一个面10的方向上。
上述材料包括氮化镓(GaN),氮化铝(AlN),氮化硼(BN),氮化铟(InN),以及从铝、镓、硼和铟中选取的至少两种材料的氮化物合金,诸如三元合金,例如氮化铟镓(InGaN),氮化铝镓(AlGaN)和氮化硼镓(BGaN),以及诸如四元合金,例如氮化铝铟镓(AlInGaN)。
优选的,源衬底1由具有六方晶系单晶晶体学结构的体氮化物材料制成,其生长面是c-平面,即(0001)平面,或者是例如(1120)平面的a-平面,或者是例如(1010)平面的m-平面。应当指出a-平面和m-平面有几个,而c-平面只有一个。
在第一种情况中,体材料的生长平面是c-平面,材料沿垂直或基本垂直于c-平面表面的平面被切割成晶片,在这种情况下所获得的所述源衬底1的面10位于平行或者基本平行于所述体材料的晶体学c-轴的平面中。
在第二种情况中,体材料的生长平面是a-平面或者m-平面,由于所述源衬底1的面10内本来即位于平行或者基本平行于所述体材料的晶体学c-轴的平面中,不需要将体材料切割以进行制备。
表述中的“基本平行”指与轴的角度之差在±5°。
在m-平面或者是a-平面的源衬底1还可以来自晶种衬底的外延,其材料的表面具有本领域技术人员已知的合适的晶体学平面(读者可以参考T.S.Ko等人的文章″Study on optimal growth of a-plane GaN grownon r-plane sapphire by metal-organic chemical vapor deposition″,Journalof Crystal Growth 300(2007)308-313)。
可以通过例如蓝宝石衬底上的外延而获得a-平面的GaN,蓝宝石衬底的表面是r-平面,还可以从m-平面的SiC或(100)LiAlO2衬底得到m-平面的GaN。
如图2B中所示,然后源衬底1经受氦离子(He+)注入,优选在其面10上执行该注入,在说明书的其余部分和权利要求书中其面10被称为“注入面”。
可选的,可以通过其相对的面11执行上述注入。
换言之,在垂直或者基本垂直于源衬底1的晶体学“c”轴的方向上执行该注入。
注入剂量至少是1×1016He+/cm2。优选的,注入剂量还小于4×1017He+/cm2。更优选的,注入剂量在1×1016He+/cm2和1×1017He+/cm2之间。
注入能量在几十keV到几百keV之间,优选的在30到250keV之间,从而得到适于断裂的弱化区域轮廓以及相对于待转移层的理想厚度的注入深度。
优选的,仅以氦离子(He+)执行注入。然而,如果需要可以向源衬底1中注入一种或多种其他的离子种类。这些与氦离子的共同注入步骤可以是同时的或者是连续的。
注入的效果是在源衬底1中的受控平均注入深度处形成一定量的纳米凹陷,换言之,凹陷是纳米量级的尺寸。这些凹陷是球形的或者近似球形的,其直径为大约1到2nm。这些凹陷一起限定弱化区域13。
弱化区域13是有源层14和剩余部分15之间的边界,一方面,有源层14延伸到注入面10,另一方面,剩余部分15延伸到面11。
根据欲定义的弱化区域13的深度,或者更确切的说,根据在获得的最终衬底中需要给予有源层14的厚度,调节注入能量。
例如,在氮化镓(GaN)衬底中使用注入能量是90keV的He+离子可以使衬底中的弱化区域13位于注入面10以下大约400纳米的深度。
应当注意,上述氦的注入剂量比现有技术中一般采用的用于转移氮化镓层的H+离子的注入剂量要低,现有技术中一般采用的用于转移氮化镓层的H+离子的注入剂量是3到5×1017H+/cm2
由此,根据本发明的工艺能够显著的减少注入时间,时间的减少与使用剂量的减少成比例。
接下来,有源层14被转移,这需要从源衬底1的剩余部分15上分离有源层14。
通过提供在下文中被称为“总能量预算”的足够的能量预算,层14被转移,从而完成分离。
总能量预算由热预算和补充能量预算组成,所述热预算被称为“凹陷生长热预算”,能够引起所述纳米凹陷12被转化成更大的凹陷12’,而补充能量预算被称为“分离能量预算”,能够引起有源层14从源衬底1的剩余部分15上分离。
根据图2C和2D中所示的本发明的实施方式中的第一方法,将硬化剂2分子粘附键合到源衬底1的注入面10上,然后提供足以引起纳米凹陷12生长(即增加其尺寸)的至少一种热特性的预算,从而执行转移。
为了参考,表述“热预算”表示一对参数(热处理的持续时间/执行热处理的温度)。
通过热预算的行为,纳米凹陷12生长,从而形成凹陷12’,对大部分的圆柱体形状而言,凹陷12’平行于或者基本平行于源衬底1的c-轴。在对注入剂量例如为1×1017H+/cm2以及注入能量为100keV的注入在1000-1100℃下退火几分钟之后,这些凹陷达到几十纳米的长度。该步骤如图2D中所示。
硬化剂2优选的选自热膨胀系数(CTE)不同的材料,所述硬化剂2的热膨胀系数相对于有源层14的热膨胀系数足够低,以避免在键合后的断裂热处理过程中的特别高的应力。
此外,可以根据所获得的最终结构3的使用而选择硬化剂的材料。如果结构3用于外延,硬化剂的材料有利地选择为具有接近被外延的材料的CTE。
当硬化剂2的材料和有源层14的材料之间的CTE的差异很大的情况下,如示例中的GaN和蓝宝石,两种材料的键合所形成的结构不能经受温度太高温度的热处理。在GaN和蓝宝石的示例中,复合结构可以经受不超过300℃的热处理而不会引起分解。因此,在键合硬化剂之前应用需要形成凹陷12’的“生长”热预算是明智的。
接下来,用于稳定键合的退火对待提供的热预算作出贡献,以造成GaN断裂。也许还需要机械应力的应用作为补充。
用于生长纳米凹陷12’的热预算在至少800℃持续至少几分钟。
本领域技术人员将根据氮化物材料的性质和注入条件(特别是氦注入剂量)选取该预算。
例如,用氮化镓(GaN)执行的实验说明,在660℃进行3小时30分钟的热处理之后,不能得到凹陷12’,但是在1100℃进行2分钟的热处理之后,开始出现凹陷12’。本领域技术人员可以理解在更低的温度下进行热处理需要应用更长的持续时间。
作为示例,氮化镓显示了在800℃进行1小时的热处理之后形成凹陷12’。
在提供凹陷生长热预算之后,应用补充能量预算以影响分离,例如使用刀锋或者超声波的机械打开。
使用热磷酸(H3PO4)或氢氧化钾(KOH)溶液的化学蚀刻处理可以用于分离有源层14。
但是,这需要保护衬底不能被处理的面。
最后,补充能量预算也可以是热特性的能量预算。
从剩余部分15分离后获得的混合衬底显示在图2E中。其具有标记3,以及包括硬化剂2和氮化物材料的有源层14。
如果硬化剂2是薄的,换言之5微米左右,那么其仅仅执行有源层14的所谓的“分层”转移。但是,如果硬化剂2是厚的,例如100微米左右,那么所获得的混合衬底3的厚度足以自支撑,以及用于例如执行外延再生长。
附图3A到3E所示的内容描述了实施方式的第二方法。与实施方式的第一方法中相同的元件使用相同的附图标记。
该方法与第一方法之间的区别在于有源层14被转移的方式。
在这种情况下,通过在所述源衬底1的注入面10上沉积材料4的层产生转移。在图3C中显示了材料4的层的形成。其继续直到达到特定的厚度,如图3D所示,例如可以最终获得自支撑结构。
可以通过外延执行所述沉积。
优选在外延装置(epitaxy machine)上执行外延,使用本领域技术人员已知的技术,例如MOCVD(金属有机化学气相沉积),HVPE(混合气相外延),MBE(分子束外延)以及ELOG(侧向外延过生长)。
根据材料4的层的性质和源衬底1的性质,外延可以是同向外延或者是异向外延。
在异向外延的情况下,层4的材料例如可以选自晶格参数与有源层14的晶格参数相匹配的材料,从而生长具有低的缺陷密度的晶体结构。该材料也可以根据其热膨胀系数(CTE)和有源层14的热膨胀系数的差来选取,从而避免在冷却时在两层的其中之一中形成裂隙(crack)。
根据实施方式的第一方法,在适当的温度下以适当的时间执行外延步骤,从而提供足以将纳米凹陷转化成更大凹陷的热预算。
如果在已经向结构提供生长凹陷12’所需的预算之前就达到了外延层所需的厚度,热预算还可以包括额外的热处理。
然后应用补充分离能量预算。这与实施方式的第一方法描述的性质相同(例如,使用刀锋、或者超声波、或者化学蚀刻、或者加热)。
根据实施方式的第二方法,在外延步骤之前应用凹陷生长热预算。
然后外延步骤提供为有源层14的分离作出贡献的能量预算。该能量预算可以视需要而补充。换言之,在这种情况下,外延提供所有或部分的分离能量预算。
最后,在实施方式的第三方法中,外延本身足以提供转移有源层14所需的全部的总能量预算。
如图3E所示,在分离之后获得的是混合衬底3’,其包括被转移到外延层4上的有源层14。
在这里更详细的描述本发明的两个说明性的示例。
示例1:
以6×1016He+/cm2的剂量,以90keV的能量在六方晶系晶体结构的氮化镓(GaN)衬底的平行于晶体学c-轴的注入面上注入氦离子。
注入用于生成凹陷,所述凹陷在距离注入面400纳米的深度处形成弱化区域。
然后使用上述的HVPE技术对该衬底进行GaN外延,直到获得几百微米厚的GaN。
生长工艺在温度大约为1000℃下持续3小时,在此之后源衬底在弱化区域的平面断裂。从而获得混合衬底。在这种情况下,外延既提供凹陷生长预算,也提供分离预算。
示例2:
以6×1016He+/cm2的剂量,以90keV的能量在六方晶系晶体结构的氮化镓(GaN)衬底的平行于晶体学c-轴的注入面注入氦离子。
接下来,在1000℃到1100℃之间的温度,应用热预算适当的时间,从而使纳米凹陷12生长成凹陷12’,而不在衬底1的表面上产生气孔,以及不需要有源层14的任何分层。
接下来,使没有气孔的注入平面表面与硬化剂2紧密接触,所述硬化剂2具有和GaN衬底区别很大的CTE,在本示例中是蓝宝石。
然后组件经历退火操作,从而强化键合界面,在低于两个衬底分离的温度执行退火。
使用刀锋的机械应力引起材料在GaN的弱化区域中断裂。
从而得到包括被GaN层覆盖的蓝宝石支撑的混合结构。

Claims (20)

1.一种获得混合衬底(3,3’)的工艺,所述混合衬底包括至少一个III/N型氮化物材料的“有源”层(14),其用于电子学、光学、光伏学或者光电学的领域的应用,所述工艺包括以下步骤:
为了在受控的平均注入深度处在所述衬底的内部形成弱化区域(13),通过由III/N型氮化物材料制成的源衬底(1)的一个被称为“注入面”(10)的面,执行He+氦离子至所述源衬底(1)中的注入,其中所述弱化区域限定所述有源层(14);以及
通过施加包括热预算和补充能量预算的总能量预算转移所述有源层(14),所述补充能量预算被称为“分离能量预算”,能够引起有源层(14)从源衬底(1)的剩余部分(15)被分离,
其特征在于,所述工艺包括以下步骤:
选择所述源衬底(1),使得所述源衬底(1)具有六方晶系单晶晶体学结构并且具有晶体学“c”轴;
以如下方式执行所述注入:所述注入面(10)位于平行于所述晶体学“c”轴或者与该晶体学“c”轴的角度之差在±5°的平面中,以等于或者大于1×1016He+/cm2的注入剂量执行所述注入,以在所述源衬底(1)的内部形成一定量的限定所述弱化区域(13)的纳米凹陷(12),以及
以能够引起所述纳米凹陷(12)被转化成更大的凹陷(12’)的方式施加所述热预算,所述热预算被称为“凹陷生长热预算”。
2.如权利要求1所述的工艺,其特征在于仅将He+氦离子注入进源衬底(1)中。
3.如权利要求1或2所述的工艺,其特征在于He+氦离子的注入剂量在1×1016He+/cm2到1×1017He+/cm2之间。
4.如上述权利要求中任一项所述的工艺,其特征在于转移氮化物材料的所述有源层(14)包括分子粘附键合步骤,其中硬化剂(2)被键合到所述源衬底(1)的注入面(10)。
5.如权利要求4所述的工艺,其特征在于在键合所述硬化剂(12)之前应用凹陷生长热预算。
6.如权利要求4所述的工艺,其特征在于在键合所述硬化剂(12)之后应用凹陷生长热预算。
7.如权利要求1所述的工艺,其特征在于转移氮化物材料的所述有源层(14)包括在所述源衬底(1)的注入面(10)上沉积材料(4)的层的步骤。
8.如权利要求7所述的工艺,其特征在于所述沉积是同向外延。
9.如权利要求7所述的工艺,其特征在于所述沉积是异向外延。
10.如权利要求8或9所述的工艺,其特征在于外延步骤提供所有或部分的凹陷生长热预算。
11.如权利要求8到10中的任一项所述的工艺,其特征在于外延步骤提供所有或部分的分离能量预算。
12.如权利要求8或9所述的工艺,其特征在于外延步骤提供用于转移所述有源层(14)的总能量预算。
13.如上述权利要求中任一项所述的工艺,其特征在于所述凹陷生长热预算包括在至少800℃的温度下的应用。
14.如上述权利要求中任一项所述的工艺,其特征在于补充分离能量预算是机械方式的。
15.如上述权利要求中任一项所述的工艺,其特征在于He+氦离子的注入能量在30到250keV之间。
16.如上述权利要求中任一项所述的工艺,其特征在于所述源衬底(1)由选自如下材料的材料制成:氮化镓(GaN),氮化铝(AlN),氮化铟(InN),氮化硼(BN),以及从铝、镓、硼和铟中选取的至少两种材料的氮化物合金。
17.如上述权利要求中任一项所述的工艺,其特征在于所述源衬底(1)由III/N型的体氮化物材料制成,所述体氮化物材料具有六方晶系单晶晶体学结构,其生长平面是c-平面,以及体材料被切割从而以如下方式形成源衬底(1):源衬底(1)的一个面(10)位于平行或基本平行于所述体材料的晶体学c-轴的平面中。
18.如权利要求1到16的任一项所述的工艺,其特征在于所述源衬底(1)由III/N型的体氮化物材料制成,其具有六方晶系单晶晶体学结构,其生长平面是a-平面或者m-平面。
19.如权利要求1到16的任一项所述的工艺,其特征在于所述源衬底(1)是复合衬底,其包括覆盖有单晶氮化镓(GaN)层的晶种支撑材料,其生长平面是a-平面或m-平面,这样其自由平面(10)平行或者基本平行于其晶体学c-轴。
20.一种应用于电子学、光学、光伏学或光电学领域中的混合衬底(3,3’),其包括III/N型氮化物材料的有源层(14),该有源层(14)通过分子键合而键合到硬化剂(2)上,其特征在于所述有源层(14)具有六方晶系单晶晶体学结构,其晶体学c-轴的方向平行于该混合衬底的被称为“前”面的一个面(30,30’)或者与该前面(30,30’)的角度之差在±5°,以及通过如上述权利要求中任一项所述的工艺得到该混合衬底(3,3’)。
CN2008801053329A 2007-09-04 2008-09-01 用于获得包括至少一层氮化物材料的混合衬底的工艺 Active CN101796627B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR07/06180 2007-09-04
FR0706180A FR2920589B1 (fr) 2007-09-04 2007-09-04 "procede d'obtention d'un substrat hybride comprenant au moins une couche d'un materiau nitrure"
PCT/EP2008/061488 WO2009030662A2 (en) 2007-09-04 2008-09-01 Process for obtaining a hybrid substrate comprising at least one layer of a nitrided material

Publications (2)

Publication Number Publication Date
CN101796627A CN101796627A (zh) 2010-08-04
CN101796627B true CN101796627B (zh) 2013-03-27

Family

ID=39345309

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008801053329A Active CN101796627B (zh) 2007-09-04 2008-09-01 用于获得包括至少一层氮化物材料的混合衬底的工艺

Country Status (7)

Country Link
US (1) US8093686B2 (zh)
EP (1) EP2186127A2 (zh)
JP (1) JP2010537936A (zh)
KR (1) KR20100075877A (zh)
CN (1) CN101796627B (zh)
FR (1) FR2920589B1 (zh)
WO (1) WO2009030662A2 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538010B2 (en) * 2003-07-24 2009-05-26 S.O.I.Tec Silicon On Insulator Technologies Method of fabricating an epitaxially grown layer
JP5581619B2 (ja) * 2009-07-07 2014-09-03 株式会社村田製作所 圧電デバイスの製造方法および圧電デバイス
WO2011025149A2 (ko) * 2009-08-26 2011-03-03 서울옵토디바이스주식회사 반도체 기판 제조 방법 및 발광 소자 제조 방법
JP5544875B2 (ja) * 2009-12-25 2014-07-09 住友電気工業株式会社 複合基板
WO2011132654A1 (ja) 2010-04-20 2011-10-27 住友電気工業株式会社 複合基板の製造方法
FR2961948B1 (fr) * 2010-06-23 2012-08-03 Soitec Silicon On Insulator Procede de traitement d'une piece en materiau compose
FR2961719B1 (fr) * 2010-06-24 2013-09-27 Soitec Silicon On Insulator Procede de traitement d'une piece en un materiau compose
WO2012033551A1 (en) 2010-09-10 2012-03-15 Versatilis Llc Methods of fabricating optoelectronic devices using layers detached from semiconductor donors and devices made thereby
RU2469433C1 (ru) * 2011-07-13 2012-12-10 Юрий Георгиевич Шретер Способ лазерного отделения эпитаксиальной пленки или слоя эпитаксиальной пленки от ростовой подложки эпитаксиальной полупроводниковой структуры (варианты)
US10304739B2 (en) * 2015-01-16 2019-05-28 Sumitomo Electric Industries, Ltd. Method for manufacturing semiconductor substrate, semiconductor substrate, method for manufacturing combined semiconductor substrate, combined semiconductor substrate, and semiconductor-joined substrate
WO2017179868A1 (ko) * 2016-04-12 2017-10-19 주식회사 루미스탈 반절연 질화물 반도체층을 포함하는 질화물 반도체 기판 제조 방법 및 이에 의해 제조된 질화물 반도체 기판
KR101951902B1 (ko) * 2016-04-12 2019-02-26 주식회사 루미스탈 복수의 공극을 포함한 질화물 반도체 기판 및 그 제조 방법
KR102001791B1 (ko) * 2018-12-26 2019-07-18 한양대학교 산학협력단 이온 주입을 이용한 질화갈륨 기판 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1429381A2 (en) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2809867B1 (fr) 2000-05-30 2003-10-24 Commissariat Energie Atomique Substrat fragilise et procede de fabrication d'un tel substrat
FR2816445B1 (fr) * 2000-11-06 2003-07-25 Commissariat Energie Atomique Procede de fabrication d'une structure empilee comprenant une couche mince adherant a un substrat cible
US20040262686A1 (en) * 2003-06-26 2004-12-30 Mohamad Shaheen Layer transfer technique
EP1519409B1 (en) * 2003-09-26 2008-08-20 S.O.I. Tec Silicon on Insulator Technologies S.A. A method of fabrication of a substrate for an epitaxial growth
WO2006015185A2 (en) * 2004-07-30 2006-02-09 Aonex Technologies, Inc. GaInP/GaAs/Si TRIPLE JUNCTION SOLAR CELL ENABLED BY WAFER BONDING AND LAYER TRANSFER
DE102005003884A1 (de) * 2005-01-24 2006-08-03 Forschungsverbund Berlin E.V. Verfahren zur Herstellung von c-plane orientierten GaN-oder AlxGa1-xN-Substraten
US10374120B2 (en) * 2005-02-18 2019-08-06 Koninklijke Philips N.V. High efficiency solar cells utilizing wafer bonding and layer transfer to integrate non-lattice matched materials
WO2006116030A2 (en) * 2005-04-21 2006-11-02 Aonex Technologies, Inc. Bonded intermediate substrate and method of making same
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device
FR2896619B1 (fr) * 2006-01-23 2008-05-23 Soitec Silicon On Insulator Procede de fabrication d'un substrat composite a proprietes electriques ameliorees

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1429381A2 (en) * 2002-12-10 2004-06-16 S.O.I.Tec Silicon on Insulator Technologies A method for manufacturing a material compound

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
D.Alquier et al..Interaction between dislocations and He-implantation-induced voids in GaN epitaxial layers.《APPLIED PHYSICS LETTERS》.2005,第86卷(第21期), *

Also Published As

Publication number Publication date
JP2010537936A (ja) 2010-12-09
US8093686B2 (en) 2012-01-10
EP2186127A2 (en) 2010-05-19
WO2009030662A2 (en) 2009-03-12
WO2009030662A3 (en) 2009-06-25
CN101796627A (zh) 2010-08-04
FR2920589A1 (fr) 2009-03-06
KR20100075877A (ko) 2010-07-05
US20110095400A1 (en) 2011-04-28
FR2920589B1 (fr) 2010-12-03

Similar Documents

Publication Publication Date Title
CN101796627B (zh) 用于获得包括至少一层氮化物材料的混合衬底的工艺
EP1977028B1 (en) Process for growth of low dislocation density gan
US8829532B2 (en) Semiconductor layer structure comprising a cavity layer and method for fabricating the semiconductor layer structure
CN101449369B (zh) 通过熔化析出物拆分薄膜的方法
US7153761B1 (en) Method of transferring a thin crystalline semiconductor layer
KR20190082885A (ko) 층 이송에 의한 마이크로 발광 다이오드의 제조
TWI527099B (zh) 用於回收基材之方法
CN101521155B (zh) 制备具有单晶薄膜的基板的方法
EP2232546B1 (en) A method of fabricating epitaxially grown layers on a composite structure
US20030232487A1 (en) Fabrication of substrates with a useful layer of monocrystalline semiconductor material
US8481407B2 (en) Processes for fabricating heterostructures
FR3030877B1 (fr) Fabrication de couches de nitrure de groupe iiia sur structures de semi-conducteur sur isolant
JP2005527978A (ja) 基板から分離された窒化ガリウムの膜をエピタキシーにより製造する方法
JP2008537341A (ja) 自立(Al,In,Ga)Nウェーハ製作のためのウェーハ分離技術
TW201029049A (en) Process for modifying a substrate
US20060234474A1 (en) Method of transferring a thin crystalline semiconductor layer
CN102246291A (zh) 应变改造复合半导体基片和其形成方法
US6648966B2 (en) Wafer produced thereby, and associated methods and devices using the wafer
TW201413783A (zh) 碳化矽紋層
JP2013247362A (ja) 半導体素子用薄膜貼り合わせ基板の製造方法
JP2004307253A (ja) 半導体基板の製造方法
JP4690734B2 (ja) 単結晶SiC基板の製造方法
Kim Interface engineering for exfoliation and integration of heteroepitaxial III-V films
WO2008079134A1 (en) Method of transferring a thin crystalline semiconductor layer
US10283364B2 (en) Method for assembling substrates by bonding indium phosphate surfaces

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant