CN102246291A - 应变改造复合半导体基片和其形成方法 - Google Patents

应变改造复合半导体基片和其形成方法 Download PDF

Info

Publication number
CN102246291A
CN102246291A CN2008801323493A CN200880132349A CN102246291A CN 102246291 A CN102246291 A CN 102246291A CN 2008801323493 A CN2008801323493 A CN 2008801323493A CN 200880132349 A CN200880132349 A CN 200880132349A CN 102246291 A CN102246291 A CN 102246291A
Authority
CN
China
Prior art keywords
strain
substrate
nitride material
iii group
group nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2008801323493A
Other languages
English (en)
Other versions
CN102246291B (zh
Inventor
法布里斯·勒泰特
J-M·贝斯奥谢
艾丽丝·布萨戈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soitec SA
Original Assignee
Soitec SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soitec SA filed Critical Soitec SA
Publication of CN102246291A publication Critical patent/CN102246291A/zh
Application granted granted Critical
Publication of CN102246291B publication Critical patent/CN102246291B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明生产包括在支持基片上的应变III族氮化物材料晶种层的复合基片。所述复合基片的生产方法包括发展在所述III族氮化物材料中的所需晶格应变，以产生与将在所述复合基片上形成的装置结构体的晶格参数基本上匹配的晶格参数。可以形成具有Ga极性或N极性的所述III族氮化物材料。可以通过在所述III族氮化物材料和生长基片之间形成缓冲层、在所述III族氮化物材料中注入掺杂物或引入杂质以修改其晶格参数，或在具有不同热膨胀系数(CTE)的生长基片上形成具有热膨胀系数(CTE)的III族氮化物材料，而发展所需晶格应变。

Description

应变改造复合半导体基片和其形成方法
技术领域
本发明大体上涉及用于半导体结构体或装置的制造中的改造基片(engineeredsubstrate)的制造、半导体结构体或装置的制造中形成的中间结构体以及使用改造基片的半导体结构体或装置。
背景技术
使用包括一层或多层半导体材料的基片来形成各种半导体结构体和装置，包括例如，集成电路(IC)装置(如逻辑处理器和存储装置)、辐射发射装置(如发光二极管(LED)、共振腔发光二极管(RCLED)和垂直腔表面发射激光器(VCSEL))和辐射传感装置(如光学传感器)。常规上以逐层方式(即光刻印刷)在半导体基片的表面上和/或在半导体基片的表面中形成所述半导体装置。
历史上，大多数用于半导体装置制造工业的所述半导体基片包含硅材料的薄盘片(discs)或“晶片”。所述硅材料的晶片通过以下过程制造：首先形成较大的通常为圆柱形的硅单晶锭，随后垂直于单晶锭的纵轴方向切割单晶锭以形成多个硅晶片。所述硅晶片具有可达约30厘米(30cm)以上(约12英寸(12in)以上)的直径。虽然硅晶片通常具有的厚度为数百微米(例如约700微米)，实际上仅使用了位于硅晶片的主要表面上的非常薄的半导体材料的层(例如，小于约300纳米(300nm))，以在硅晶片上形成有源装置。
已经发现，通过使位于半导体基片上的实际上用于形成半导体装置的半导体材料的部分与所述基片的其余大部分半导体(bulk semiconductor)材料电绝缘，可以改善半导体装置的速度和功率效率。结果，已经开发出所谓的“改造基片”，该改造基片包括设置在介电材料(例如二氧化硅(SiO2)、氮化硅(Si3N4)或氧化铝(Al2O3))层上的相对较薄的半导体材料层(例如，该层具有的厚度小于约300纳米(300nm))。可选的是，介电材料层可以相对较薄(例如，薄至不能由常规半导体装置制造设备操作)，并且所述半导体材料和介电材料层可以设置在相对较大的主体或基础基片上，以便于通过制造设备操作整个改造基片。结果，本领域经常将基础基片称为“操作(handle或handling)”基片。基础基片还可以包含除了硅之外的半导体材料。
本领域已知各种改造基片，并且其可以包含诸如硅(Si)、锗(Ge)、III-V型半导体材料和II-VI型半导体材料等半导体材料。
例如，改造基片可以包括在诸如氧化铝(Al2O3)(也可称之为“蓝宝石”)等基础基片的表面上形成的III-V型半导体材料的外延层。使用所述改造基片，在III-V型半导体材料的外延层之上可以形成另外的材料层并对其加工(例如图案化)，从而在改造基片上形成一个或多个装置。
出于多种理由，在半导体层中(例如在III族氮化物材料中)的应变是不期望的。应变层通常引起缺陷/位错的密度增加，并且甚至可以引起膜中的裂纹形成。例如，应变效应对于高铟含量InGaN发光装置是主要的损害原因，因为所述装置所需的增加的铟百分比引入了升高的应变水平。这些层能够仅以极其小的厚度和低的铟含量生长，以防止相分离材料的发生以及所引起的铟在整个所述层中的不均匀分布，这对于达到材料目标而言是一种不切实际的方法。
引入应变的一种方式是通过加工期间半导体层可能经历的温度变化。当在较高的温度下在非均匀基片或复合结构体上形成(例如外延生长)半导体材料的层时，随着所获得的结构体冷却至室温，由于各相邻材料展示的热膨胀系数(CTE)的任何差异，在半导体材料层的晶体晶格中引发晶格应变。如果下层的材料展示的热膨胀系数高于半导体材料展示的热膨胀系数，当使所获得的结构体冷却时半导体材料可处于压缩应变的状态。相反，如果下层的材料展示的热膨胀系数低于半导体材料展示的热膨胀系数，当使所获得的结构体冷却时半导体材料可处于拉伸应变的状态。存在许多其中所述晶格应变对可以制造的装置造成限制的半导体装置和方法。
将松弛(即未应变)的GaN作为InGaN/AlGaN膜生长晶种的应用受限于极其小的厚度和低的铟/铝含量，而所述极其小的厚度和低的铟/铝含量在InGaN的情况下防止相分离材料的发生以及所引起的铟在整个所述层中的不均匀分布，或在AlGaN的情况下防止可能的膜的裂纹。举例而言，铟含量大于7％的膜难以长厚(即＞500nm)，因为膜可能发生相分离，并因此被晶格失配引发的应变效应而劣化。
综上所述，需要可提供适当的晶格参数从而减少或取消与基片上生长或设置的外延膜的晶格失配的基片技术。
发明内容
本发明的实施方式涉及生产一种复合基片，所述复合基片包含在支持基片上的应变III族氮化物材料晶种层(晶种层例如GaN层等)，例如蓝宝石上GaN(GANOS)或绝缘体上GaN(GANOI)等，其晶格参数与要在复合基片上形成的装置结构体(例如InGaN类发光体)基本上匹配。
在一些实施方式中，半导体基片的制造方法包括：通过在具有所需晶格应变的第一基片上形成III族氮化物材料和在所述III族氮化物材料的第一表面上形成Ga-面以及在所述III族氮化物材料的第二表面上形成N-面，从而形成应变供体结构体。选择附着表面，其中所述附着表面是用于形成N-极复合基片的第一表面或用于形成Ga-极复合基片的第二表面。在应变供体结构体中于预定深度处形成弱化区，以在所述附着表面和所述弱化区之间限定应变晶种层和在所述弱化区和与附着表面相对的表面之间限定残余应变供体结构体。所述方法还包括将支持基片结合至III族氮化物材料的附着表面，和在弱化区处将残余应变供体结构体与应变晶种层分离，以形成包含支持基片和应变晶种层的应变复合基片。
在其它实施方式中，半导体基片的制造方法包括：通过在具有所需晶格应变的生长基片上形成III族氮化物材料和在所述III族氮化物材料的第一表面上形成Ga-面，从而形成应变供体结构体。在应变供体结构体中于预定深度处形成弱化区，以在所述第一表面和所述弱化区之间限定应变晶种层和在所述弱化区和所述生长基片之间限定残余应变供体结构体。所述方法还包括将支持基片结合至III族氮化物材料的第一表面，和在弱化区处将应变供体结构体与应变晶种层分离，以形成包含支持基片和应变晶种层的应变复合基片。
在另外的实施方式中，半导体基片的制造方法包括形成应变供体结构体。所述供体结构体通过以下过程形成：在具有所需晶格应变的生长基片上形成III族氮化物材料和在所述III族氮化物材料的第一表面上形成Ga-面，将载体基片(carrier substrate)结合至所述第一表面，并且除去所述生长基片以暴露具有N-面的III族氮化物材料的第二表面。所述方法还包括在所述应变供体结构体中于预定深度处形成弱化区，以在所述第二表面和所述弱化区之间限定应变晶种层和在所述弱化区和所述第一表面之间限定残余应变供体结构体。所述方法还包括将支持基片结合至III族氮化物材料的第二表面，和在弱化区处将应变供体结构体与应变晶种层分离，以形成包含支持基片和应变晶种层的应变复合基片。
在另外的实施方式中，应变复合基片包括支持基片和设置在支持基片上的包含III族氮化物材料的应变晶种层。将应变晶种层从形成于第二支持基片上的具有所需晶格应变的包含III族氮化物材料的应变供体结构体分离。
在另外的实施方式中，半导体装置包括应变复合基片和设置在应变复合基片上的半导体装置层，从而在半导体装置上形成至少一种电子元件、至少一种光子元件或其组合。应变复合基片包括支持基片和设置在支持基片上的包含III族氮化物材料的应变晶种层。将应变晶种层从形成于第二支持基片上的具有所需晶格应变的包含III族氮化物材料的应变供体结构体分离。
附图说明
虽然申请文件将特别指出并且清楚地请求保护本发明涉及的内容的权利要求为总结，但是当结合附图一起阅读时可以从本发明的描述中更容易地确定本发明的优点。
图1A-1D是发展(develop)应变复合基片和应变供体结构体的各动作中可以形成的结构体的简化截面图；
图2A-2E是发展N-极应变复合基片和GA-极应变供体结构体的各动作中可以形成的结构体的简化截面图；和
图3A-3G是发展Ga-极复合基片和N-极应变供体结构体的各动作中可以形成的结构体的简化截面图。
具体实施方式
此处提出的阐释不意味着是任何特定材料、设备、系统或方法的实际情况，而只是用于描述本发明的理想化的代表。另外，图之间的相同元件可以保留相同的数字标记。
如本文所用，术语“III-V型半导体材料”表示并且包括主要由来自元素周期表的IIIA族(B、Al、Ga、In和Ti)中的一种或多种元素和来自元素周期表的VA族(N、P、As、Sb和Bi)中的一种或多种元素组成的任何材料。
如本文所用，当对于材料或结构体使用时，术语“热膨胀系数”表示温度区间(例如：冷却或加热过程阶段)内材料或结构体的平均线性热膨胀系数。
如本文所用，术语“改造基片”，其最广义的意义表示并且包括包含两个或多个材料层的任何基片，改造基片用作用于在其上制造一个或多个半导体装置的基片。作为非限制性实例，改造基片包括绝缘体上的半导体型基片。
如本文所用，术语“材料的外延层”表示至少基本上是该材料的单晶并且形成为使得该单晶展示已知的晶体学取向的材料的层。
如本文所用，术语“晶格参数”表示并且包括在表面的平面中测定的晶胞的原子之间的距离。
如本文所用，当对于半导体材料的外延层使用时，术语“生长晶格参数”表示当半导体材料的层在较高的温度下外延生长时半导体材料的层展示的平均晶格参数。
如本文所用，当对于材料层使用时，术语“晶格应变”表示在与材料层的平面至少基本平行的方向上的晶体晶格应变。类似地，当对于材料层使用时，术语“平均晶格参数”表示在与材料层的平面至少基本平行的维度上的平均晶格参数。晶格应变可以是压缩应变或拉伸应变。
类似地，术语“应变”用于表示晶体晶格已经从所述材料的正常间距变形(例如伸展或压缩)，因此其晶格间距不同于在均匀松弛晶体中对于所述材料正常遇到的晶格间距。
如本文所用，术语“松弛(relax)”或“经松弛(relaxed)”表示并且包括具有无应变晶体学结构体的半导体材料的任何层，所述无应变晶体学结构体包含以能量有利方式取向的不对称单元(例如原子或分子)。术语“松弛(relaxing)”表示并且包括改变原子在材料层中的相对于整体位置(bulk position)的位置，从而使得所述材料内的晶格应变得到至少部分减少，并且使所述材料接近或达到其平衡晶格常数。
此处包括标题以有助于定位具体实施方式的特定章节。这些标题不应该被视为对任何具体的标题下所描述概念的范围的限制。另外，任何具体的标题中所述的概念通常适用于整个说明书的其它章节。
本发明的实施方式涉及生产一种复合基片，所述复合基片包含在支持体上的应变III族氮化物晶种层(晶种层例如GaN层等)，例如蓝宝石上GaN(GANOS)或绝缘体上GaN(GANOI)等，其晶格参数与要在其上形成的装置结构体(例如InGaN类发光体)基本上匹配。
可以将晶格匹配配置成在所述装置结构体的生长温度下更紧密地匹配。可以以不同方式改造生长温度下的晶格参数。一种方法是改变初始应力，进而改变处于T0时晶种层中的晶格参数(L)，即对所述材料L(T0)预加应力。另一方法是对所述基片/晶种进行改造以获得优选程度的应变，进而获得优选的处于生长温度时的晶格参数L(ΔT，ΔCTE)，即，晶格参数是生长温度和CTE的函数。换言之，可以将总应力和由此所获得的晶格参数表示为温度的函数：L(T)＝L(T0)+L(ΔT，ΔCTE)。当前应用主要涉及改造晶种层中的预应力水平，即L(T0)。
因此，本发明的实施方式包括用于形成应变改造III族氮化物复合基片的方法和结构体，所述复合基片包括由应变供体结构体供给的应变晶种层。可以对本发明的实施方式进行优化以产生具有所选的晶体性质(包括组成和极性)的大面积应变供体。本发明的实施方式通过改造平面内晶格参数来操控III族氮化物供体结构体中的应变程度(压缩或拉伸)。
另外，对复合基片的晶种层中的晶格参数和应变进行改造，从而改善晶种层和将在其上沉积的装置结构体之间的晶格失配。在某些实施方式中，选择复合基片的支持结构体的热膨胀系数以改善在装置结构体的生长温度下晶种层和装置结构体之间的晶格失配。
可以使多个晶种层从供体结构体的应变III族氮化物材料上层离(delaminated)，并将其转移到许多支持结构体，从而从单个应变供体结构体产生多个改造复合基片。
在某些实施方式中，应变供体结构体的应变III族氮化物材料的极性可以是Ga-极或N-极。
可以使用许多方法或这些方法的组合产生供体结构体的应变III族氮化物材料中的应变。作为第一实例，可以通过III族氮化物材料和在其上生长III族氮化物材料的初始生长基片之间的热膨胀系数失配而产生应变III族氮化物材料中的应变。
作为第二实例，可以通过III族氮化物材料和在初始生长基片上形成的缓冲层之间的晶格失配而产生应变III族氮化物材料中的应变。
作为第三实例，可以对生长基片，或在其上生长III族氮化物材料的缓冲层进行杂质或掺杂物引入以改变晶格常数，引起III族氮化物材料中的后续应变。
首先，讨论应变供体结构体、复合基片和装置结构体的形成方法。接下来，将在下文中讨论在供体结构体中引发应变的这三种方法中每一种方法的另外细节。
本文使用的元件编号可以是指通常具有数字(例如110)的元件，特殊情况下是指数字后带有字母缀(例如，110A，110B等)的元件的特定实施方式。
应变改造供体结构体
图1A-1D是发展应变复合基片和应变供体结构体的各动作中可以形成的结构体的简化截面图。图1A中在基片110上形成包含III族氮化物材料的应变供体结构体130。
作为非限制性实例，本文所述的分离方法可以使用SMART-CUTTM技术。所述方法详细地描述于例如Bruel的美国专利第RE39,484号、Aspar等的美国专利第6,303,468号、Aspar等的美国专利第6,335,258号、Moriceau等的美国专利第6,756,286号、Aspar等的美国专利第6,809,044号和Aspar等的美国专利第6,946,365号、以及Dupont的美国专利申请公开第2006/0099776号，本文通过该参考整体上并入每一篇的公开内容。但是，应该理解还可以使用包括利用预定弱化区的适于制造复合材料晶片的其它方法。
为了进行该分离过程，可以在应变供体结构体130中形成预定的弱化区160。图1A显示了SMART-CUTTM技术的使用，该技术中以能够在应变供体结构体130中产生弱化区160的剂量和能量将诸如氢离子或其它离子等原子物种(atomic species)170穿过附着表面135注入。弱化区160基本上与主附着表面135平行，并且基于原子物种注入过程的参数处于预定深度。
如图1B中所示，由此在附着表面135和弱化区160之间形成应变晶种层190。另外，在弱化区160和与附着表面135相对的表面之间形成残余应变供体结构体290。将支持基片210结合至附着表面135。可以对附着表面135和支持基片210相对的表面在结合之前进行调制以确保充分的结合。可以将应变供体基片130和支持基片210的整体结构体放置到炉(未示出)中并进行加热，以使弱化区160进一步弱化。在弱化和分离步骤期间，除了提供热能，可以使用其它形式的另外能量，例如机械能；化学能；或热能、机械能和化学能的组合。
分离后由此形成的结构体是如图1D中所示的能够进一步供给应变III族氮化物材料的薄层的残余应变供体结构体290和如图1C中所示的应变复合结构体230。应变复合结构体230包括应变晶种层190和支持基片210。
如图1C中所示，可以将所述复合结构体翻转以用于进行另外的加工。在进行任何进一步加工步骤之前，可以使应变复合基片230接受表面处理，例如抛光、清洁或其组合。作为非限制性实例，另外的加工可以包括在所述复合结构体上增加装置结构体240。该装置结构体240可以包括多层本领域已知的经掺杂半导体材料、未经掺杂半导体材料或有源区，以产生电子元件、光子元件和其组合。
残余应变供体结构体290可以再利用以用于通过重复图1A-1D中所示的过程形成另外的应变复合结构体。当然，在进行任何进一步加工步骤之前，可以使残余应变供体结构体290接受表面处理，例如抛光、清洁或其组合。另外，可以在残余应变供体结构体290上沉积另外的应变III族氮化物材料，以补充供给用材料的来源。
在某些实施方式中，应变供体结构体130的应变III族氮化物材料的极性可以是Ga-极或N-极。由于将应变复合基片翻转，应变复合基片230中的晶种层190的应变III族氮化物材料的极性与应变供体结构体160的III族氮化物材料的极性是颠倒的。因此，Ga-极供体材料得到N-极应变晶种层190，N-极供体材料得到Ga-极应变晶种层190。在某些装置应用中，可以优选具有Ga-极应变晶种。
Ga-极应变供体结构体
图2A-2E是从Ga-极应变供体结构体发展N-极应变复合基片的各动作中可以形成的结构体的简化截面图。图2A中，提供作为均匀或不均匀基片的初始生长基片110。生长基片110包括经选择以在随后向生长基片110添加的III族氮化物材料130A中赋予所需应变水平的CTE。
在某些实施方式中，可以在生长基片110上沉积缓冲层120。以下更全面地描述缓冲层120。其它实施方式可以不使用缓冲层120。沉积III族氮化物材料130A的层，可选地包括沉积另外的应变改造缓冲层120。III族氮化物材料130A沉积为Ga-极极性(Ga-极通常比N-极具有更高的品质，并且通常优选用于装置制造)。所获得的结构体是Ga-极III族氮化物材料130A，由此产生具有在生长基片110上的应变Ga-极III族氮化物材料130A以及可能的缓冲层120的应变供体结构体180A。生长基片上的材料是Ga-极，但是Ga-极材料的N-面131与生长基片110或可能的缓冲层120接触。此外，附着表面135是Ga-面。
图2B-2E中所示的剩余动作和结构体分别与以上关于图1A-1D讨论的动作和结构体相同。因此，除了它们指出各结构体的极性之外，没有必要讨论图2B-2E的细节。
图2B和2C图示将III族氮化物材料130A配置成Ga-极。类似地，图2E图示将残余应变供体结构体290A配置成Ga-极。图2D中，将应变晶种层190A相对于图2C中所示的应变晶种层190A翻转。因此，将应变复合基片230A配置成N-极，并且在N-极材料的N-面上形成装置结构体240。
N-极应变改造供体结构体
图3A-3H是从N-极应变供体结构体发展Ga-极复合基片的各动作中可以形成的结构体的简化截面图。图3A中，提供作为均匀或不均匀基片的初始生长基片110。生长基片110包括经选择以在随后向生长基片110添加的III族氮化物材料130B中赋予所需应变水平的CTE。
在某些实施方式中，可以在生长基片110上沉积缓冲层120。其它实施方式可以不使用缓冲层120。
沉积III族氮化物材料130B的层，可选地包括沉积另外的应变改造缓冲层120。III族氮化物材料130B沉积为Ga-极极性(Ga-极通常比N-极具有更高的品质，并且通常优选用于装置制造)。生长基片上的材料是Ga-极，但是Ga-极材料的N-面131与生长基片110或可能的缓冲层120接触。此外，顶面是Ga-面132。
图3B中，将载体基片150结合至III族氮化物材料130B的暴露Ga-面132。载体基片150的CTE可以与生长基片110的CTE基本上相等从而使得III族氮化物材料130B中的应变水平没有显著改变，或作为选择，载体基片150可以具有与初始生长基片110不同的CTE以进一步改造III族氮化物材料中的应变。以下更全面地讨论对III族氮化物材料130B赋予应变的各种方法。
图3C中，除去生长基片110，以及可选的缓冲层120。可以通过研磨、蚀刻、离子注入、激光剥离或其它合适的方法除去所述层。将所获得的结构体翻转，得到极性颠倒的III族氮化物材料130B。结果，产生了具有载体基片150上的应变N-极III族氮化物材料130B的应变供体结构体180B，其具有附着至载体基片150的Ga-面132和暴露的N-面131。
图3D-3G中所示的剩余动作和结构体分别与以上关于图1A-1D所讨论的动作和结构体相同。因此，除了它们指出各结构体的极性之外，没有必要讨论图3D-3G的细节。
图3D和3E图示将III族氮化物材料130B配置成N-极(即，N-面131是支持基片210的附着表面135)。类似地，图3G图示将残余应变供体结构体290B配置成N-极。图3F中，将应变晶种层190B相对于图3E中所示的应变晶种层190B翻转。因此，将应变复合基片230B配置成Ga-极，并且在Ga-极材料的Ga-面上形成装置结构体240。
在III族氮化物供体结构体中引发应变
在上述任何实施方式中，可以以多种方法在应变供体结构体中引发应变。本文详细讨论的三种具体方法是通过CTE失配引发应变、通过缓冲层方法引发应变和通过杂质或掺杂物引入法(例如扩散、离子注入或二者的组合)引发应变。另外，一些实施方式可以包括两种以上不同的用于引发应变的方法的组合。首先，详细地讨论每一种引发应变的方法。其次，讨论每一种引发应变的方法的非限制性实例。
在形成和除去本文所述的各层时可以使用许多公知的方法。这些方法中的一些方法是：有机金属气相外延法(MOVPE)、氢化物气相外延法(HVPE)、分子束外延法和反应性离子蚀刻法(RIE)。
具有由CTE失配法引发的应变的III族氮化物供体结构体
无论生长基片110是否是均匀材料或是由多个不相同的层组成的复合基片，均可以通过选择初始生长基片110来改造应变供体结构体180的应变III族氮化物材料130中的应变的水平和性质(拉伸或压缩)。
例如，考虑GaN在蓝宝石生长基片上的生长。GaN层的热膨胀系数显著小于蓝宝石(即，GaN为5.6×10-6℃-1，而相比之下蓝宝石为8.6×10-6℃-1)。因此，当完成GaN生长周期时，(例如在≈1100℃)，当冷却至室温时CTE的差异会使GaN层处于压缩应变，使蓝宝石层处于拉伸应变。
在其它实施方式中，可以将III族氮化物材料130设计成处于拉伸应变，由此使III族氮化物材料130的平面内晶格参数“伸展(stretching)”。拉伸应变优选用于GaN晶格参数的伸展，从而减少与InGaN类装置结构体240的晶格失配。为了实现将拉伸应变转移至应变供体结构体180的III族氮化物材料130，优选的是在平均热膨胀系数小于III族氮化物材料130的初始生长基片110上生长III族氮化物材料。作为非限制性实例，一些可能的生长基片110的CTE是：SiC(4.5×10-6℃-1)、Si(3.5×10-6℃-1)、GaAs(5.4×10-6℃-1)和AlAs(3.5×10-6℃-1)。CTE值是对于标准加工温度范围[25℃～1000℃]给出的。如之前所述，还应该意识到使用CTE值大于III-V氮化物的基片可以用于备选实施方式中，以用于将压缩应变引入III族氮化物供体材料中，这些结构体对于获得具有较小应变水平的AlGaN膜是期望的。
具有通过缓冲层法引发的应变的III族氮化物供体结构体
应变III族氮化物材料中的应变可以通过使用应变引发缓冲层120，由与一个或多个下层的晶格失配引起。如果缓冲层120的平均晶格参数大于III族氮化物材料130的平衡晶格参数，则在后来的供体材料中产生拉伸应变。反之，如果缓冲层120的平均晶格参数小于III族氮化物材料130的平衡晶格参数，则在后来的供体材料中产生压缩应变。
拉伸应变可优选用于使III族氮化物材料130伸展，以减少与InGaN类装置结构体层240的失配，而压缩应变可优选用于使III族氮化物材料130压缩，以减少与AlGaN类装置结构体层240的失配。
缓冲层120的材料在III族氮化物的生长条件下应该是基本上稳定的，由此能够进行合适的应变引发层120的原位沉积，然后进行优选的III族氮化物材料130的沉积。如果缓冲层的沉积不能通过标准III族氮化物CVD技术进行，则可以例如通过MBE、溅射沉积或PVD使应变引发层120非原位(ex-situ)沉积。
对于经由缺陷形成开始应变松弛，可以使随后在应变引发缓冲层120上生长的III族氮化物材料130的厚度保持在临界厚度以下，因此在保持合理的低缺陷密度的同时维持在III族氮化物材料130中引入的应变程度。作为非限制性实例，增加III族氮化物材料130的晶格参数的缓冲层120所用的一些合适的材料包括但不限于，铝镓铟氮化物(AlGaInN)的合适的合金组分、氧化锌(ZnO)和过渡金属的合适的氮化物或氧化物，例如氮化铪、氮化钪(ScN)。
具有通过杂质或掺杂物引入而引发的应变的III族氮化物供体结构体
通过用合适的物种掺杂III族氮化物材料，可以使晶格参数增加或减少以与后续生长层更合适的匹配。常规而言，已知硅，一种常规的用于GaN的n-型掺杂物可以扰动III族氮化物晶格，这是由于较小的Si离子在第III列的晶格位置的取代。例如，参见Chine等(Physica Status Solidi A203 1954)，其中对于9×1018cm-3的Si掺杂浓度，发现GaN的平面内晶格参数从的非应变值增加至
Figure BDA0000068433300000112
另外，参见Kawaharazuka等(Journal of Crystal Growth，3014142007)，其中将Be和Mg掺杂物引入到GaN晶格中引起压缩应变。
作为非限制性实例，可以通过扩散法、离子注入或其组合将离子物种引入晶格。在某些实施方式中，可以在生长基片110的表面上沉积薄的氮化物材料的缓冲层。然后使缓冲层进行预定深度和密度的掺杂物物种轰击。为了控制引入到所述材料中的应变的量，理想的是对引入的掺杂物物种的密度进行精确控制。作为非限制性实例，掺杂物物种包括Si、Ge、Sn、Mg、Be、Zn和Cd。虽然适于该实施方式的离子物种的列表不应该限于之前所列出的那些，而是还包括在引发平面内晶格常数发生改变的同时能够引入III-V氮化物材料的晶格中的离子物种。
示例性CTE失配实施方式
作为第一实例，形成III族氮化物应变供体结构体并利用其来形成应变复合基片230。该应变供体结构体包括结合到蓝宝石载体基片150上的厚度为(0.1μm～1000μm)的应变N-极GaN供体材料。该实例基本上遵循图3A-3G中所示的动作和结构体。
在该实例中，使用硅生长基片110。在硅生长基片110上设置诸如AlN、AlGaN或其它合适的材料等的缓冲层120，然后是Ga-极GaN材料130的后续沉积。取决于生长条件和膜厚度，该GaN材料130中所获得的应力为-100MPa～200MPa。预期的穿透位错密度(threading dislocation density，TDD)是1×106/cm2～5×109/cm2(图3A)。
使用Si3N4/SiO2的组合作为结合层将蓝宝石载体基片150结合至与硅生长基片110相对的Ga-极GaN材料130的暴露Ga-面。可以借助于热退火和/或使用等离子体活化(plasma activation)作为预结合表面处理，从而强化结合结构体(图3B)。
可以借助于机械研磨、精磨(lapping)、抛光和利用选择性蚀刻剂进行蚀刻，消除硅生长基片110，从而使缓冲层120的背表面暴露，所述选择性蚀刻剂包括但不限于HF/HNO3的混合物、KOH、TMAH。可以借助于RIE、选择性蚀刻、抛光或其组合除去缓冲层120以使GaN材料130的下侧暴露(图3C)。如果需要，可以通过与除去缓冲层120类似的方法调整GaN材料130的厚度。
可以将所获得的应变供体结构体180转移到蓝宝石支持基片210上，以形成应变复合基片230。可以利用晶片结合、晶片机械移除、SMART-CUTTM技术或激光分离的组合实现该转移。所获得的结构体是经由使用结合层(SiO2/Si3N4)得到的位于蓝宝石支持基片210上的薄膜应变Ga-极GaN晶种层190。对GaN膜施加应力以增加平面内晶格参数从而与其上将沉积的InGaN有源装置层240(例如In0.15Ga0.85N)更好地匹配。注意，该实例的备选方案是应变供体结构体180包含结合到硅载体基片150而不是结合到蓝宝石载体基片上的GaN材料130。
在第二实例中，形成III族氮化物应变供体结构体180，并利用其来形成应变复合基片230。该应变供体结构体包括结合到蓝宝石载体基片150上的厚度为(0.1μm～1000μm)的应变N-极GaN供体材料。该实例基本上遵循图3A-3G中所示的动作和结构体。
在该实例中，使用碳化硅生长基片110。在碳化硅生长基片110上设置诸如AlN、AlGaN或其它合适的材料等的缓冲层120，然后是Ga-极GaN材料130的后续沉积。取决于生长条件和膜厚度，该GaN材料130中所获得的应力为-100MPa～200MPa。预期的TDD为1×106/cm2～5×109/cm2。
使用SiO2作为结合层将蓝宝石载体基片150结合至与碳化硅生长基片110相对的Ga-极GaN材料130的暴露Ga-面。可以借助于热退火和/或使用等离子体活化作为预结合表面处理，从而强化结合结构体。
可以借助于机械研磨、精磨、抛光和选择性蚀刻消除碳化硅生长基片110，从而使缓冲层120的背表面暴露。
在GaN的厚度小于＜1μm的情况下，可以使用SMART-CUTTM技术通过穿过GaN膜直接在SiC基片中注入离子而除去SiC。在GaN膜比1μm厚的情况下，可以通过注入顶部GaN基片并且在缓冲层之上引起分离而实现SiC的消除。在该情况下，没有必要除去缓冲层。
否则，可以借助于RIE、选择性蚀刻、抛光或其组合除去缓冲层120以使GaN材料130的下侧暴露。如果需要，可以通过与除去缓冲层120相似的方法调整GaN材料130的厚度。
可以将所获得的应变供体结构体180转移到蓝宝石支持基片210上，以形成应变复合基片230。可以利用晶片结合、晶片机械移除、SMART-CUTTM技术或激光分离的组合实现该转移。所获得的结构体是薄膜应变晶种层190，其是经由使用结合层(SiO2/Si3N4)得到的位于蓝宝石支持基片210上的Ga-极。对GaN膜施加应力以增加平面内晶格参数从而与其上将沉积的InGaN有源装置层240(例如In0.15Ga0.85N)更好地匹配。注意，该实例的备选方案是应变供体结构体180包含结合到硅载体基片而不是结合到蓝宝石载体基片上的GaN。
示例性缓冲层实施方式
作为第一实例，形成InGaN(或GaN)供体结构体。该实例基本上遵循图3A～3G中所示的动作和结构体。在该实例中，使用蓝宝石生长基片110。借助于例如MOVPE、HVPE或MBE在蓝宝石生长基片110上沉积作为缓冲层120的ZnO。
经由例如HVPE、MBE或MOCVD在ZnO缓冲层120的表面上生长晶格匹配的In0.18Ga0.82N或应变GaN。氮化物材料的厚度可以保持在临界厚度以下，以防止在应变III族氮化物材料生长的情况下发生缺陷形成。
使用SiO2作为结合层将蓝宝石载体基片150结合至与蓝宝石生长基片110相对的应变III族氮化物材料130的表面。可以借助于热退火和/或使用等离子体活化作为预结合表面处理，从而强化结合结构体。
可以借助于湿式化学分离通过在稀HCl中蚀刻ZnO应变-引发层120，消除蓝宝石生长基片110，从而使缓冲层120的背表面暴露。如果需要，可以借助于RIE、选择性蚀刻、抛光或其组合调整GaN材料130的厚度。
ZnO的晶格参数为
Figure BDA0000068433300000141
因此与铟含量为约18％的InGaN晶格匹配，铟含量约18％是制造发光装置(此处也称为光子元件)中常用值。此外，ZnO是用于在蓝宝石上沉积的理想材料，原因在于两种材料之间热膨胀系数的优良匹配(即，都具有8.6×10-6℃-1的CTE，参见以下表2)。另外，可以对ZnO相对容易地(straight forwardly)蚀刻来分离所述结构体，这已经由Rogers等Applied Physics Letters 91 071120 2007所揭示。
可以将所获得的应变供体结构体180转移到蓝宝石支持基片210上，或其它合适的基片上，以形成应变复合基片230。可以利用晶片结合、晶片机械移除、SMART-CUTTM技术或激光分离的组合实现该转移。所获得的结构体是薄膜应变晶种层190，其是经由使用结合层(SiO2/Si3N4)在蓝宝石支持基片210上封止(terminated)的Ga-面。
作为第二实例，形成InGaN(或GaN)供体结构体。该实例基本上遵循图3A～3G中所示的动作和结构体。在该实例中，使用SiC生长基片110。借助于例如MOVPE、HVPE或MBE在SiC生长基片110上沉积铟含量＞18％的铝铟氮化物(AlxIn1-xN)作为缓冲层120。
经由例如HVPE或MOVPE使InGaN(或GaN)在AlInN缓冲层120的表面上生长。氮化物材料的厚度可以保持在临界厚度以下，以防止在应变III-V氮化物材料生长的情况下发生缺陷形成。
使用SiO2作为结合层将蓝宝石载体基片150结合至与蓝宝石生长基片110相对的应变III族氮化物材料130的表面。可以借助于热退火和/或使用等离子体活化作为预结合表面处理，从而强化结合结构体。
可以借助于机械研磨、精磨、抛光和选择性蚀刻，消除SiC生长基片110，从而暴露缓冲层120的背表面。借助于反应性离子蚀刻、抛光或其组合除去引发应变的AlInN缓冲层120以暴露InGaN(或GaN)膜的底部。如果需要，可以借助于RIE、选择性蚀刻、抛光或其组合调整GaN材料130的厚度。
作为用于氮化物生长的合金，AlInN拥有极大的潜能，因为当铟成分为约18％，即Al0.82In0.18N时，其晶格与GaN匹配。因此可以通过在18％水平附近进行调整而使位于AlInN层上的GaN的层生长中的应变的强度和方向发生变化。换言之，铟含量增加至高于18％会引起压缩应变的增加，而减少至低于18％会引起拉伸应变的增加。另外，如以上实例中所述，AlInN层中的铟含量可以增加到超过18％水平，从而为InGaN生长提供晶格匹配基础。
此外，由于SiC的CTE具有的值比GaN较小(即，4.5×10-6℃-1与5.6×10-6℃-1相比)，应用碳化硅基片会在III族氮化物供体材料的晶格中引入另外程度的拉伸应变。因此，当在III族氮化物生长后晶片冷却时，GaN层希望比SiC层收缩更大，但是由于SiC层的CTE较小而不能实现，引起GaN膜中的拉伸应变。
如其它实例一样，可以将支持基片210结合至应变供体结构体180，并且可以将应变复合基片230与残余应变供体结构体290分离。
作为第三实例，形成InGaN(或GaN)供体结构体。该实例基本上遵循图3A～3G中所示的动作和结构体。在该实例中，使用SiC生长基片110。借助于例如MOVPE、HVPE或MBE将HfN(或ScN)的薄应变层作为缓冲层120沉积到SiC生长基片110上。
经由例如HVPE或MOVPE使InGaN(或GaN)在HfN(或ScN)缓冲层120的表面上生长。III族氮化物材料的厚度可以保持在临界厚度以下，以防止在应变III族氮化物材料生长的情况下发生缺陷形成。
使用SiO2作为结合层将蓝宝石载体基片150结合至与蓝宝石生长基片110相对的应变III族氮化物材料130的表面。可以借助于热退火和/或使用等离子体活化作为预结合表面处理，强化结合结构体。
可以借助于机械研磨、精磨、抛光和选择性蚀刻，消除SiC生长基片110，从而使缓冲层120的背表面暴露。借助于反应性离子蚀刻、抛光或其组合除去引发应变的HfN(或ScN)缓冲层120，从而暴露InGaN(或GaN)膜的底部。如果需要，可以借助于RIE、选择性蚀刻、抛光或其组合调整GaN材料130的厚度。
许多过渡金属化合物与III族氮化物是严密晶格匹配的，并且在III族氮化物生长条件下是相对稳定的。特别令人感兴趣的材料是HfN，其对于GaN(0001)/HfN(111)具有+0.35％的晶格失配，因此会在后续的III族氮化物层中引发一定程度的拉伸应变。同样，HfN证明对于III族氮化物材料的生长是合适的，例如参见Armitage等AppliedPhysics Letter 81，1450，2002。另外，已经显示ScN在引发拉伸应变的同时同样与III族氮化物生长相容，例如参见Moram等Journal of Crystal Growth 298 268 2007。如之前所述，SiC基片也会在InGaN(GaN)层中引发额外程度的拉伸应变。
如其它实例一样，可以将支持基片210结合至应变供体结构体180，并且可以将应变复合基片230与残余应变供体结构体290分离。
示例性离子注入实施方式
作为第一实例，经由引入应变引发离子物种而形成InGaN(或GaN)供体结构体。该实例基本上遵循图3A～3G中所示的动作和结构体。在该实例中，使用蓝宝石生长基片110。借助于例如MOVPE、HVPE或MBE在蓝宝石生长基片110上沉积GaN薄层130。
用硅或其它合适的掺杂物物种以适合的掺杂密度对该GaN薄层进行掺杂，该掺杂密度适于获得约1×1019cm-3的在GaN中的所需应变。可以经由半导体结构体的退火而使掺杂物活化，以退火消除(anneal out)辐射损伤并且驱动杂质进入取代(或间隙)位置。
经由HVPE或MOCVD在掺杂(即应变)层的表面上生长InGaN(或GaN)的后续层。对于在应变III-V氮化物材料生长的情况下缺陷形成的发生，将氮化物材料的厚度保持在临界厚度以下。
使用SiO2作为结合层将蓝宝石载体基片150结合至与蓝宝石生长基片110相对的应变III族氮化物材料130的表面。可以借助于热退火和/或使用等离子体活化作为预结合表面处理，从而强化结合结构体。
可以借助于机械研磨、精磨、抛光和激光分离，消除蓝宝石生长基片110，从而使III族氮化物材料的背表面暴露。如果需要，可以借助于RIE、选择性蚀刻、抛光或其组合调整GaN材料130的厚度。
如其它实例一样，可以将支持基片210结合至应变供体结构体180，并且可以将应变复合基片230与残余应变供体结构体290分离。
本文所述各种材料的晶格常数和CTE分别如表1和表2所示。
表1.相关材料的晶格常数。
  材料   CTE(×10-6℃-1)
  III族氮化物   5.6
  Al2O3   8.6
  SiC   4.5
  ZnO   8.6
  Si   3.5
  AlAs   3.5
  AlSb   4.5
  GaAs   5.4
表2.相关材料的热膨胀系数。
虽然本文已经参考某些优选实施方式对本发明进行了描述，本领域普通技术人员会承认并认可本发明不限于此。相反，在不背离本文要求保护的本发明的范围的情况下，可以对优选实施方式进行多种添加、删除和改进。另外，一个实施方式的特征可以与另一实施方式的特征组合，并且仍包括在发明人设计的本发明的范围内。

Claims (18)

1.一种半导体基片的制造方法，所述方法包括：
通过在具有所需晶格应变的第一基片上形成III族氮化物材料和在所述III族氮化物材料的第一表面上形成Ga-面以及在所述III族氮化物材料的第二表面上形成N-面，从而形成应变供体结构体；
选择附着表面，其中所述附着表面是用于形成N-极复合基片的第一表面或用于形成Ga-极复合基片的第二表面；
在所述应变供体结构体中于预定深度处形成弱化区，以在所述附着表面和所述弱化区之间限定应变晶种层，并在所述弱化区和与所述附着表面相对的表面之间限定残余应变供体结构体；
将支持基片结合至所述III族氮化物材料的附着表面；和
在弱化区处将所述残余应变供体结构体与所述应变晶种层分离，以形成包含所述支持基片和所述应变晶种层的应变复合基片。
2.如权利要求1所述的方法，其中形成所述应变供体结构体还包括在生长基片上形成所述III族氮化物材料，并使所述Ga-面位于所述III族氮化物材料的第一表面上。
3.如权利要求1所述的方法，其中形成所述应变供体结构体的步骤还包括：
在生长基片上形成所述III族氮化物材料，并使所述Ga-面位于所述III族氮化物材料的第一表面上；
将载体基片结合至所述第一表面；和
除去所述生长基片以暴露具有所述N-面的所述III族氮化物材料的所述第二表面。
4.如权利要求1所述的方法，其中在具有所需晶格应变的第一基片上形成所述III族氮化物材料的步骤包括选择CTE不同于所述III族氮化物材料的CTE的第一基片，其中在生长周期和冷却后，室温的所述III族氮化物材料相对于室温下松弛的III族氮化物材料而言处于应变中。
5.如权利要求4所述的方法，其中选择所述第一基片的步骤包括选择来自由Si、SiC、GaAs和AlAs组成的组的材料。
6.如权利要求1所述的方法，其中在具有所需晶格应变的所述第一基片上形成所述III族氮化物材料的步骤还包括在所述第一基片和所述III族氮化物材料之间形成至少一个缓冲层，其中所述至少一个缓冲层的平均晶格参数不同于所述III族氮化物材料的平衡晶格参数。
7.如权利要求6所述的方法，其中所述至少一个缓冲层选自由AlGaInN、ZnO、HfN和ScN组成的组。
8.如权利要求1所述的方法，其中在具有所需晶格应变的所述第一基片上形成所述III族氮化物材料的步骤还包括用配置成改变所述III族氮化物材料的晶格参数的掺杂物或杂质对所述III族氮化物材料进行掺杂。
9.如权利要求8所述的方法，其中所述掺杂物或杂质选自由Si、Ge、Sn、Mg、Be、Zn和Cd组成的组。
10.如权利要求1所述的方法，所述方法还包括通过重复形成所述弱化区、结合所述支持基片和分离位于所述残余应变供体结构体上的所述应变供体结构体的动作，从而再利用所述残余应变供体结构体以形成另外的应变复合基片。
11.如权利要求1所述的方法，其中选择所述所需晶格应变以发展所述应变晶种层中的晶格参数，所述应变晶种层中的晶格参数与将在所述应变晶种层上形成的装置结构体的晶格参数基本匹配。
12.如权利要求1所述的方法，其中所述所需晶格应变是拉伸应变。
13.如权利要求1所述的方法，其中所述所需晶格应变是压缩应变。
14.一种应变复合基片，所述应变复合基片包含：
支持基片；和
设置在所述支持基片上的应变晶种层，所述应变晶种层包含III族氮化物材料，其中将所述应变晶种层与在具有所需晶格应变的第二支持基片上形成的包含III族氮化物材料的应变供体结构体分离。
15.如权利要求14所述的应变复合基片，其中所述应变晶种层包含位于配置用于接纳半导体装置层的所述应变晶种层的表面上的Ga-面极性。
16.如权利要求14所述的应变复合基片，其中所述应变晶种层包含位于配置用于接纳半导体装置层的所述应变晶种层的表面上的N-面极性。
17.如权利要求14所述的应变复合基片，其中所述所需晶格应变发展所述应变晶种层中的晶格参数，所述应变晶种层中的晶格参数与将在所述应变晶种层上形成的半导体装置层的晶格参数基本上匹配。
18.如权利要求14所述的应变复合基片，所述应变复合基片还包括设置在所述应变复合基片上的半导体装置层，以形成至少一种电子元件、至少一种光子元件或其组合。
CN200880132349.3A 2008-12-19 2008-12-19 应变改造复合半导体基片和其形成方法 Active CN102246291B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2008/003597 WO2010070377A1 (en) 2008-12-19 2008-12-19 Strain engineered composite semiconductor substrates and methods of forming same

Publications (2)

Publication Number Publication Date
CN102246291A true CN102246291A (zh) 2011-11-16
CN102246291B CN102246291B (zh) 2015-12-16

Family

ID=40949292

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200880132349.3A Active CN102246291B (zh) 2008-12-19 2008-12-19 应变改造复合半导体基片和其形成方法

Country Status (6)

Country Link
EP (1) EP2377153A1 (zh)
JP (1) JP2012513113A (zh)
KR (1) KR101226073B1 (zh)
CN (1) CN102246291B (zh)
SG (1) SG171714A1 (zh)
WO (1) WO2010070377A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106449368A (zh) * 2016-11-24 2017-02-22 清华大学 半导体结构以及制备方法
CN108780734A (zh) * 2016-01-20 2018-11-09 麻省理工学院 载体基板上器件的制造
CN109004027A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
CN112585305A (zh) * 2018-08-09 2021-03-30 信越化学工业株式会社 GaN层叠基板的制造方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101659738B1 (ko) * 2010-07-08 2016-09-26 엘지이노텍 주식회사 발광 소자 제조방법
FR2978605B1 (fr) * 2011-07-28 2015-10-16 Soitec Silicon On Insulator Procede de fabrication d'une structure semi-conductrice comprenant une couche fonctionnalisee sur un substrat support
KR102002898B1 (ko) 2012-09-04 2019-07-23 삼성전자 주식회사 반도체 버퍼 구조체 및 이를 포함하는 반도체 소자
JP7028547B2 (ja) * 2016-06-20 2022-03-02 株式会社アドバンテスト 化合物半導体装置の製造方法
JP7253994B2 (ja) * 2019-07-23 2023-04-07 株式会社ディスコ 光デバイスの移設方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
US20070173037A1 (en) * 2005-10-03 2007-07-26 Nastasi Michael A Method of transferring strained semiconductor structures
US20080001165A1 (en) * 2006-06-21 2008-01-03 Tadao Hashimoto OPTO-ELECTRONIC AND ELECTRONIC DEVICES USING N-FACE OR M-PLANE GaN SUBSTRATE PREPARED WITH AMMONOTHERMAL GROWTH

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8334155B2 (en) * 2005-09-27 2012-12-18 Philips Lumileds Lighting Company Llc Substrate for growing a III-V light emitting device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050269671A1 (en) * 2004-06-03 2005-12-08 Bruce Faure Support for hybrid epitaxy and method of fabrication
US20070173037A1 (en) * 2005-10-03 2007-07-26 Nastasi Michael A Method of transferring strained semiconductor structures
US20080001165A1 (en) * 2006-06-21 2008-01-03 Tadao Hashimoto OPTO-ELECTRONIC AND ELECTRONIC DEVICES USING N-FACE OR M-PLANE GaN SUBSTRATE PREPARED WITH AMMONOTHERMAL GROWTH

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108780734A (zh) * 2016-01-20 2018-11-09 麻省理工学院 载体基板上器件的制造
CN106449368A (zh) * 2016-11-24 2017-02-22 清华大学 半导体结构以及制备方法
CN109004027A (zh) * 2017-06-06 2018-12-14 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
CN109004027B (zh) * 2017-06-06 2022-05-10 黄知澍 氮极性iii族/氮化物磊晶结构及其主动元件与其积体化的极性反转制作方法
CN112585305A (zh) * 2018-08-09 2021-03-30 信越化学工业株式会社 GaN层叠基板的制造方法
CN112585305B (zh) * 2018-08-09 2023-03-28 信越化学工业株式会社 GaN层叠基板的制造方法
CN112735944A (zh) * 2021-01-05 2021-04-30 西安电子科技大学 氮极性面GaN材料及其制作方法

Also Published As

Publication number Publication date
KR101226073B1 (ko) 2013-01-25
EP2377153A1 (en) 2011-10-19
JP2012513113A (ja) 2012-06-07
CN102246291B (zh) 2015-12-16
WO2010070377A1 (en) 2010-06-24
SG171714A1 (en) 2011-07-28
KR20110081331A (ko) 2011-07-13

Similar Documents

Publication Publication Date Title
CN102246291B (zh) 应变改造复合半导体基片和其形成方法
US9054017B2 (en) Thick nitride semiconductor structures with interlayer structures and methods of fabricating thick nitride semiconductor structures
US6441393B2 (en) Semiconductor devices with selectively doped III-V nitride layers
JP4677065B2 (ja) 発光ダイオードおよびその製造方法
US6156581A (en) GaN-based devices using (Ga, AL, In)N base layers
US7687888B2 (en) Method of controlling stress in gallium nitride films deposited on substrates
US6533874B1 (en) GaN-based devices using thick (Ga, Al, In)N base layers
US8679942B2 (en) Strain engineered composite semiconductor substrates and methods of forming same
US7825432B2 (en) Nitride semiconductor structures with interlayer structures
EP1595280B1 (en) Buffer structure for heteroepitaxy on a silicon substrate
US7713847B2 (en) Method for forming AlGaN crystal layer
US20070243703A1 (en) Processes and structures for epitaxial growth on laminate substrates
US20090087937A1 (en) Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same
KR101892610B1 (ko) Ｉｉｉ－ｖ 반도체 구조물들 및 그것을 형성하기 위한 방법들
US12009205B2 (en) Engineered substrate structures for power and RF applications
US20140001438A1 (en) Semiconductor devices and methods of manufacturing the same
CN102683508B (zh) 形成iii/v族半导体材料的方法及用该方法形成的半导体结构
US8541771B2 (en) Semiconductor device and method of manufacturing the same
US20080251802A1 (en) METHOD FOR DEPOSITION OF (Al,In,Ga,B)N

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant