CN108780734A - 载体基板上器件的制造 - Google Patents

载体基板上器件的制造 Download PDF

Info

Publication number
CN108780734A
CN108780734A CN201780007588.5A CN201780007588A CN108780734A CN 108780734 A CN108780734 A CN 108780734A CN 201780007588 A CN201780007588 A CN 201780007588A CN 108780734 A CN108780734 A CN 108780734A
Authority
CN
China
Prior art keywords
layer
substrate
device layer
polarity
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201780007588.5A
Other languages
English (en)
Inventor
李光雄
张利
蔡树仁
李永坚
A·菲兹拉德 尤金
陈全胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Singapore
Nanyang Technological University
Massachusetts Institute of Technology
Original Assignee
National University of Singapore
Nanyang Technological University
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Singapore, Nanyang Technological University, Massachusetts Institute of Technology filed Critical National University of Singapore
Publication of CN108780734A publication Critical patent/CN108780734A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/0251—Graded layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Medicines Containing Antibodies Or Antigens For Use As Internal Diagnostic Agents (AREA)
  • Display Devices Of Pinball Game Machines (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

一种在载体基板上制造器件的方法，以及载体基板上的器件。该方法包括提供第一基板；在第一基板上形成一个或多个器件层；在与第一基板相对的一侧将第二基板结合到器件层；并去除第一基板。

Description

载体基板上器件的制造
技术领域
本发明广泛地涉及载体基板上制造器件的方法，以及载体基板上的器件。
背景技术
对于50、100、150、200毫米或者甚至更大的硅基板上的III族氮化物(III-N)材料(即氮化镓、氮化铝和氮化铟)的生长，人们经常发现，虽然由于热失配导致的拉伸应变被应变工程缓冲小心补偿，但在进一步的工艺处理过程中晶片是很脆弱的。脆性表现在例如硅基氮化镓(GaN-on-Si)晶片在涉及热处理(例如退火、高温薄膜沉积/蚀刻等)和机械处理(例如化学机械抛光、晶片粘合等)的步骤中以相当高的频率破碎成大块。
例如，注意到直径为200mm、厚度为725μm的硅基氮化镓(GaN-on-Si)晶片的脆性主要是由于例如在进行低温氮化铝(LT-AlN)沉积之前，在基板退火步骤期间在硅基板中形成滑移线(slip-lines)而引起的。这被认为是由于200mm硅基板上存在垂向和径向温度变化。如果在LT-AlN生长之前局部应力超过退火温度(1050℃)下的屈服强度，则发生硅晶体的滑移。在金属有机化学气相沉积(MOCVD)生长中，硅基板上存在两种可能的主要应力源。它们是晶片与其接触基座的点之间的接触应力，以及由于晶片上的垂向和径向方向上的温度不均匀性引起的热应力。滑移线源自晶片的边缘并朝向晶片的中心传播。通过优化加热器区域设置以使200mm硅晶片在生长过程中的径向温差最小化是减少滑移形成和晶片脆性的一个关键方法，但由于热量仅被供应至晶片的背面，因此不可能完全消除通过晶片的垂向温差。因此，在几乎所有情况下，由于硅外延上的III族氮化物所涉及的高生长温度，晶片脆性仍然是一个问题。
本发明的实施例试图解决至少一个上述问题。
发明内容
根据本发明的第一方面，提供了一种在载体基板上制造器件的方法，所述方法包括提供第一基板；在所述第一基板上形成一个或多个器件层；在所述器件层的与所述第一基板相对的一侧将第二基板结合到所述器件层上；并去除所述第一基板。
根据本发明的第二方面，提供了一种包括载体基板的器件；以及所述载体基板上的一个或多个器件层；其中所述器件层在与所述载体基板不同的基板上生长。
附图说明
通过以下仅作为示例的书面描述并结合附图，对本领域普通技术人员来说，本发明的实施例将更好理解且显而易见，其中：
图1示出了根据示例性实施例的用于硅基氮化镓(GaN/Si)的硅(111)基板替换的步骤。
图2示出了在图1的第一次结合和硅(111)去除之后，在硅(100)基板上的GaN及其缓冲层的截面扫描电子显微镜(SEM)图像。
图3示出了根据示例性实施例的在去除AlN、铝镓氮(AlGaN)缓冲和部分GaN之后的绝缘体氮化镓(GaN-OI)的截面SEM图像。
图4示出了在缓冲层/GaN去除的不同步骤中，对5级AlGaN层应变工程示例性实施例的GaN的晶格常数的分析的实验结果。
图5示出了在缓冲层/GaN去除的不同步骤中，对5级AlGaN层应变工程示例性实施例的晶片弯曲的分析的实验结果。
图6示出了根据示例性实施例的阐明在载体基板上制造器件的方法的流程图。
具体实施方式
在渐变铝镓氮(AlGaN)层的示例性实施例中，例如铝(Al)含量为80％、50％和20％的3级AlGaN层(例如从硅(Si)(111)基板开始)在温度为1050℃下在氮化铝/硅(AlN/Si)结构的顶部生长。示例性实施例在硅基氮化镓(GaN-on-Si)异质外延中使用应变补偿方法。基本思想是通过采用AlGaN材料系统中的面内晶格失配来在外延生长期间引入压缩应变，以补偿由于从生长温度冷却到室温期间产生的热失配导致的大的拉伸应变。基于基本应变工程原理，详细讨论了阶梯级AlGaN的应力演变。虽然通过采用将热传导的变化与晶片曲率变化分离的成形基座可以减小厚度为725μm直径为200mm的硅晶片上的应变工程的难度，但是本发明的示例性实施例应用Al0.2Ga0.8N层厚度调整并优选氮化硅(SiNx)原位掩模以调整GaN-on-Si晶片的最终弯曲。通常，Al0.2Ga0.8N层厚度的增加产生更凸出的晶片，且螺旋位错密度(TDD)通常也得到改善。然而，螺型和刃型的螺旋位错(TD)的组分随Al0.2Ga0.8N层厚度而变化。通常，可以在1000℃下在80nm的GaN之后插入SiNx原位掩模层来沉积1.2μm的GaN。在SiNx原位掩模的情况下，它从Al0.2Ga0.8N层中分离出GaN的压缩应变，因此GaN层的压缩性较小。随着SiNx的覆盖，TDD单调改善。在优选实施例中，Al0.2Ga0.8N层厚度和SiNx原位掩模持续时间相结合以有利地在厚度为725μm、直径为200mm的硅晶片上产生具有最小TDD的无弯曲晶片。
应注意，在各种实施例中，另一个例如50％和80％Al含量的AlGaN缓冲层也可有利地有助于应变工程。然而，预期在根据示例性实施例的阶梯级的缓冲系统中，例如，具有最低Al含量(即20％Al和0％Al＝＝GaN)的层，给系统增加了最大的压缩应变，并因此对弯曲控制具有最大的影响。
本发明的示例性实施例提供了一种替换初始基板(如硅(111))的方法，其包含具有新的无滑移基板(如硅(100)基板)的滑片。通过这种方法，即使当缓冲层用于应变工程，也可以去除可能已经用于应变工程的厚缓冲层，并且可以实现硅上的薄器件层结构。另外，例如，可以通过调整最终的GaN厚度来操作GaN的应力。额外地或替代地，硅(100)基板还可以具有容易被商业互补金属氧化物半导体(CMOS)铸造厂接受和加工的优点。
图1a)和图1b)示出了根据示例性实施例的用于基板替换的一系列步骤。在该实施例中，已经使用了上面讨论的用于应变管理的渐变层方法，然而，在不同的实施例中，不同的应变工程方法可以应用于在包括例如一个或多个GaN器件层的硅(111)基板上形成起始GaN。
如图1a)所示，在实际外延生长之前，首先对硅(111)基板104进行原位退火以去除原生氧化物。然后，在980℃下生长20nm的低温(LT)AlN成核层106a。升高温度以生长高温(HT)-AlN层106b，在温度升高期间保持AlN前驱体流(在温度升高期间发生10nm的AlN沉积)。在210nm的AlN(106a/b)生长之后，生长阶梯级AlxGa1-xN层(250nm的80％Al层107，310nm的40％Al层108和440nm的20％Al层109)以引入压缩应变，从而当晶片在生长之后冷却时，补偿在随后生长的GaN层中形成的拉伸应变。通常，在器件层112生长之前，执行具有SiNx掩模层111的0.5至几μm的u-GaN层110的生长。
应注意，在该示例性实施例中，外延是Ga极性/金属极性，这是本领域技术人员理解的更典型的情况。然而，在不同的实施例中，N极性外延是可能的。术语“N极性”和“Ga极性/金属极性”是指晶片顶部(可接近)表面的原子排列，并且通常在各种材料层中保持极性/排列。参考图1a)，在该实施例中，GaN器件层112的顶部(可接近)表面的极性是Ga极性，因此认为晶片具有Ga极性表面，并且相应地GaN器件层112的底部将具有N极性。由于在每层之间都保持极性，应当注意的是，相邻GaN层110的顶部将再次具有Ga极性表面，而GaN层110的底部将具有N极性。对于不同实施例中的具有N极性表面的起始/生长晶片的所有极性，反之亦然。
参考图1b的步骤1，在该示例性实施例中，接着将二氧化硅(SiO2)102沉积在晶片103上(即硅(111)基板104，AlN层106a/b，分别具有80％、50％和20％的Al含量的3级AlGaN缓冲层107-109，具有SiNx掩模的GaN层110(未示出)，其在示例性实施例中可以被认为是缓冲层，接着是GaN器件层112)，然后在氮气(N2)环境下在高温下(例如～600℃，几小时)致密化。在不同的实施例中，SiO2层102可以由Si3N4、Al2O3、AlN(氮化铝)、BN(氮化硼)和其他电介质(以及不同电介质的组合，例如SiO2+Si3N4)代替，以提高导热率，以及结合强度。为了实现成功的熔融结合，晶片表面的RMS粗糙度优选<1nm。因此，在电介质沉积之后，使用化学机械抛光(CMP)抛光晶片103，随后在示例性实施例中进行RCA清洁。使用另一个硅(100)基板/晶片114作为施主晶片。
在示例性实施例中，在结合之前，将两个晶片(即，在电介质沉积之后的晶片103和硅(100)基板114)经受等离子体暴露(例如，O2、N2、H2、Ar等)几秒钟，用去离子水冲洗，然后旋转干燥。等离子体暴露可以增加电介质(例如SiO2层102)的表面亲水性。冲洗步骤以足够高密度的羟基(OH)基团终止晶片表面以引发晶片结合。在该示例性实施例中基于氢原子之间的范德华力的结合之后，晶片对103/114在300℃下在大气N2环境中退火3小时以进一步增强结合强度。应注意的是，可以用任何合理的硅(111)晶片103的起始弯曲值来完成结合，例如，绝对弯曲<150μm，最终晶片弯曲如下面更详细描述的那样被有利地优化，并且通常希望最终晶片弯曲<50μm以提高后续制造工艺的产量。
参考图1b)的步骤2，进行硅(111)104的研磨(在该示例性实施例中至50μm)。之后，将来自布鲁尔科技公司的保护层116(其能够在酸性环境中存活)沉积(例如旋涂)在硅(100)112施主晶片的背面上，以在将硅从硅(111)104基板上去除工艺期间起保护层作用。在该示例性实施例中，通过将晶片结合对浸没到HNA溶液(例如体积比为氢氟酸(HF)：硝酸：乙酸＝1：1.5：3.75，注意该比率可以根据需要改变以实现不同的腐蚀速率)中来去除剩余的硅(111)。在该示例性实施例中，AlN106用作腐蚀停止层，因为在所使用的HNA溶液中AlN相对于硅的腐蚀选择性高。腐蚀在室温下进行，直到硅被完全除去，这可以通过观察腐蚀剂中的泡腾何时停止来确定。通过丙酮除去保护层，得到如图1的步骤3所示的结构。
可选地，AlN106、3层AlGaN缓冲层107-109和GaN层可以接着被去除，例如通过电感耦合等离子体反应离子腐蚀(ICP-RIE)或CMP工艺。应注意的是，通常在整个工艺结束时，需要保留的最小层组是器件层112。然而，由于弯曲/应变要求等，可能需要一些缓冲层或不需要缓冲层。因此，如图1b的步骤4中所示，可以获得具有N极性表面的GaN器件层112。这是因为在介于中间的步骤2中晶片已被垂直反转，因此在步骤1中曾经是GaN器件层112的Ga极性顶部(可接近)表面，现在是(在步骤4中)底层(结合到SiO2层102)，因此新的顶部(可接近的)表面是原来的与GaN层110相邻的GaN器件层112的N极性表面(步骤1中)。为了获得良好的工艺良率，在这样的实施例中可能优选具有适当的腐蚀停止层(未示出)，使得步骤4中的ICP-RIE或CMP工艺在适当的深度处结束以产生所需的N极性表面。
为了在该示例性实施例的工艺的持续过程中由步骤4实现具有Ga极性表面的GaN层112，在图1b中步骤4的晶片上沉积SiO2层(或其他电介质或电介质的组合)117，然后致密化。进行CMP工艺以使SiO2膜117平滑以实现成功的结合。如图1的步骤5所示，在CMP工艺之后，晶片被RCA清洗并结合到另一个硅(100)处理基板118上。结合工艺类似于上文根据图1b的步骤1描述的工艺。在结合之后，使用与上文根据步骤2去除硅(111)基板104相同的研磨以及四甲基氢氧化铵(TMAH)腐蚀来去除硅(100)基板114，得到图1b)的步骤6中所示具有带有Ga极性表面的GaN层112的晶片。
再次注意的是，根据一个不同的实施例，如果在没有上述的第二结合步骤的情况下，在步骤4中的腐蚀结束时需要Ga极性表面，那么实现它的方法是生长具有GaN器件层112的N极性顶部(可接近的)表面的反向器件外延结构(对比图1a))，而不是GaN器件层112的Ga极性顶部(可接近的)表面。这有效地在那个时候将暴露(步骤4中的层112)的GaN表面翻转为Ga极性，从而不需要步骤5(第二结合步骤)和步骤6，以获得在这样的实施例中的Ga极器件层。为了获得良好的工艺良率，在这样的实施例中再次优选具有合适的腐蚀停止层，使得步骤4中的ICP-RIE或CMP工艺在适当的深度处结束，以产生所需的Ga极性表面。
图2示出了图1中步骤3的结构的横截面扫描电子显微镜(SEM)图像，即在第一次结合和硅(111)基板104去除之后。
图3示出了图1中步骤4的结构的横截面SEM图像，即在通过ICP-RIE去除AlN106、AlGaN缓冲层107-109、GaN层110和部分GaN层112之后。
图4示出了在缓冲层/GaN去除的不同步骤(即，具有暴露于晶片周围的环境的不同“顶部”层)的5级AlGaN层应变工程示例性实施例的GaN的晶格常数的分析的实验结果。
从图4所示的结果可以看出，通过控制最终的GaN厚度(分别比较样品B和C的tB和tC)，GaN的应力可以从0.14GPa调节到0.3GPa，甚至可以用更薄的GaN实现更高的拉伸应力。高拉伸应变GaN层有望增加电子迁移率并因此改善高电子迁移率晶体管(HEMT)的性能等。有利地，由于在示例性实施例中脆性硅(111)基板被硅(100)施主基板代替，所以GaN层的高拉伸应变不会导致晶片破裂。
图5示出了在缓冲层/GaN去除的不同步骤下，5级AlGaN层应变工程示例实施例的晶片弯曲的分析的实验结果。从图5中可以看出，去除AlN、AlGaN缓冲层、u-GaN和部分n-GaN层后的最终晶片弯曲(-20μm，比较数字500)与具有所有存在的包括缓冲层的层的晶片弯曲相比变小(-30μm，比较数字502)。应注意的是，如图5中所示的n-GaN层包括器件层，并且甚至可以去除器件层的一部分，例如器件层中不希望有的部分。从图5中可以看出，初始GaN/缓冲层/硅的弯曲(比较图4中的样品A)为-30μm，在去除AlN缓冲层后弯曲增加到-110μm，并且在去除AlN+AlGaN1+AlGaN2+AlGaN3的缓冲后被减少至-85μm。最后，在去除所有缓冲层之后，将GaN/SiO2/Si的弯曲(比较图4中的样品C)减小到-20μm。
图6示出了根据示例性实施例阐明在载体基板上制造器件的方法的流程图600。在步骤602中，提供第一基板。在步骤604中，在所述第一基板上形成一个或多个器件层。在步骤606中，将第二基板在与所述第一基板相对的一侧上结合到所述器件层。在步骤608中，去除所述第一基板。
由于与所述第二基板的结合和所述第一基板的去除，所述器件层的极性可以反转。
形成所述器件层可以包括在多个缓冲层上形成器件层之前形成具有不同组分的多个缓冲层。形成缓冲层可以包括SiNx掩模。可以通过外延生长来生长多个缓冲层和/或器件层。所述方法还可以包括去除缓冲层的至少一部分。所述方法还可以包括去除器件层的一部分。所述方法还可以包括提供腐蚀停止层并使用腐蚀停止层以高产率实现器件层的所需极性。
所述方法还可以包括在与所述第二基板相对的一侧上将第三基板结合到所述器件层的至少一部分，并去除所述第二基板。由于与所述第三基板的结合和所述第二基板的去除，所述器件层的极性可以反转。所述方法还可以包括提供另一个腐蚀停止层并使用所述另一个腐蚀停止层以高产率实现器件层的所需极性。
在一个实施例中，器件包括载体基板；所述载体基板上的一个或多个器件层；其中所述器件层生长在与载体基板不同的基板上。
与不同基板上的器件层的极性相比，所述载体基板上的所述器件层的极性可以反转。
所述载体基板上的所述器件层的极性可以与所述不同的基板上的所述器件层的极性相同。
所述器件还可以包括在所述器件层的与所述载体基板相对的一侧上生长的期间使用的缓冲层的至少一部分。所述器件可以包括一个或多个具有不同组分的缓冲层，其在所述器件层的与所述载体基板相对的一侧上生长的期间使用。所述缓冲层可以包括SiNx掩模。所述器件层、或所述缓冲层的一部分、或一个或多个缓冲层中的一个可以暴露于环境中。所述器件层和/或所述缓冲层的一部分和/或所述一个或多个缓冲层可以通过外延生长来生长。
本发明的实施例可具有以下特征/优点中的一个或多个：
(1)梯度层，例如生长Al含量为80％、50％和20％的3阶梯级AlGaN层，以在外延生长期间引入压缩应变。尽管在上面的描述中作为示例阐明了3阶梯度和5阶梯级AlGaN层，但是其他数量的梯度层也是可能的，通常约为1-10个梯度层。由于在生长过程结束时从生长温度到室温的冷却期间将引入拉伸应变，因此这样是有好处的。因此，压缩应变和拉伸应变都将优选地彼此补偿并且导致晶片弯曲的最小变化。对于后续工艺，例如晶片结合、光刻等，可以优选地执行调整梯度分级分布(即梯度数量、每个梯度的厚度、每个梯度的合金组成)，要注意的是取决于最终器件的异质结构和厚度，缓冲层内所需的最佳应力分布可以显著变化。
(2)SiNx原位掩模用于使压缩应变分离，并在SiNx原位掩模之后使GaN层的压缩应变相对较少。
(3)用硅(100)晶片代替脆性硅(111)基板。
(4)还可以通过控制最终的GaN厚度来控制GaN和最终器件层的应力。高度拉伸应变GaN层可以增加电子迁移率等从而提高HEMT的性能。
(5)通过去除厚缓冲层可以实现薄器件(HEMT或LED)层以获得更好的器件性能(更好的散热，例如在HEMT或发光二极管(LED)器件中)。
(6)可以获得N极性GaN或Ga极性GaN。
(7)与硅(111)基板相比，硅(100)晶片更容易被铸造厂接受和加工。
本领域技术人员将理解，在不脱离广泛描述的本发明的精神或范围的情况下，可以对具体实施例中所示的本发明进行多种变化和/或修改。因此，本发明的实施例在所有方面都应被认为是说明性的而非限制性的。而且，本发明包括特征的任何组合，特别是权利要求中的特征的任何组合，即使在本专利权利要求或本实施例中没有明确地指定的特征或特征的组合。
例如，在不同的实施例中，本发明可以应用于其他器件层，包括其他半导体材料系统。例如，在具有锗(Ge)和砷化镓(GaAs)缓冲的硅上的异质外延铟镓磷(InGaP)(例如，用于发光器件(LED))中的拉伸热失配导致晶片具有大的凹陷弯曲。在这样的实施例中，还可以应用替换原始硅基板并去除Ge和GaAs缓冲的方法来改善晶片稳定性。
而且，尽管在本文的示例性实施例中已经描述了用于应变工程/控制的梯度结构的使用，本发明也可以在不同实施例中应用于具有不同类型的应变工程(例如，超晶格缓冲等)的晶片。

Claims (19)

1.一种在载体基板上制造器件的方法，所述方法包括：
提供第一基板；
在所述第一基板上形成一个或多个器件层；
在与所述第一基板相对的一侧将第二基板结合到所述器件层；以及
去除所述第一基板。
2.根据权利要求1所述的方法，其中，由于与所述第二基板的结合和所述第一基板的去除，所述器件层的极性被反转。
3.根据权利要求1或2所述的方法，其中，形成所述器件层包括在多个缓冲层上形成所述器件层之前形成具有不同组分的所述多个缓冲层。
4.根据权利要求3所述的方法，其中，形成所述缓冲层包括SiNx掩模。
5.如权利要求3或4所述的方法，其中，所述多个缓冲层和/或所述器件层通过外延生长来生长。
6.根据权利要求3至5中任一项所述的方法，还包括去除所述缓冲层的至少一部分。
7.根据权利要求6任一项所述的方法，还包括去除所述器件层的一部分。
8.根据权利要求6或7所述的方法，还包括提供一腐蚀停止层并使用所述腐蚀停止层以高产率来实现所述器件层的所需极性。
9.根据权利要求1至8中任一项所述的方法，还包括在与所述第二基板相对的一侧将第三基板结合到所述器件层的至少一部分，并去除所述第二基板。
10.根据权利要求9所述的方法，其中，由于与所述第三基板的结合和所述第二基板的去除，所述器件层的极性被反转。
11.根据权利要求9或10所述的方法，还包括提供另一腐蚀停止层并使用所述另一腐蚀停止层以高产率来实现所述器件层的所需极性。
12.一种器件，包括：
载体基板；以及
所述载体基板上的一个或多个器件层；
其中所述器件层在与所述载体基板不同的基板上生长。
13.根据权利要求12所述的器件，其中，与所述的不同的基板上的所述器件层的极性相比，所述载体基板上的所述器件层的极性反转。
14.根据权利要求12所述的器件，其中，所述载体基板上的所述器件层的极性与所述的不同的基板上的所述器件层的极性相同。
15.根据权利要求12至14中任一项所述的器件，还包括在所述器件层在其与所述载体基板相对的一侧上生长的期间使用的缓冲层的至少一部分。
16.根据权利要求15所述的器件，包括在所述器件层在其与所述载体基板相对的一侧上生长的期间使用的具有不同组分的多个缓冲层。
17.如权利要求15或16所述的器件，其中，所述缓冲层包括SiNx掩模。
18.根据权利要求15至17中任一项所述的器件，其中，所述器件层或所述缓冲层的一部分或所述一个或多个缓冲层中的一个暴露于环境中。
19.根据权利要求15至18中任一项所述的器件，其中所述器件层和/或所述缓冲层的一部分和/或所述一个或多个缓冲层通过外延生长而生长。
CN201780007588.5A 2016-01-20 2017-01-20 载体基板上器件的制造 Pending CN108780734A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662280861P 2016-01-20 2016-01-20
US62/280,861 2016-01-20
PCT/SG2017/050032 WO2017127026A1 (en) 2016-01-20 2017-01-20 Fabrication of a device on a carrier substrate

Publications (1)

Publication Number Publication Date
CN108780734A true CN108780734A (zh) 2018-11-09

Family

ID=59362815

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780007588.5A Pending CN108780734A (zh) 2016-01-20 2017-01-20 载体基板上器件的制造

Country Status (8)

Country Link
US (1) US10672608B2 (zh)
EP (1) EP3405970A4 (zh)
JP (1) JP7201141B2 (zh)
KR (1) KR20180114904A (zh)
CN (1) CN108780734A (zh)
SG (2) SG10201914065UA (zh)
TW (1) TWI705480B (zh)
WO (1) WO2017127026A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7165858B2 (ja) * 2020-06-30 2022-11-07 日亜化学工業株式会社 発光素子の製造方法
DE102020121750B3 (de) 2020-08-19 2022-01-27 Otto-von-Guericke-Universität Magdeburg, Körperschaft des öffentlichen Rechts Verfahren zum Wachsen einer Halbleiteranordnung und Halbleiteranordnung

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN102246291A (zh) * 2008-12-19 2011-11-16 硅绝缘体技术有限公司 应变改造复合半导体基片和其形成方法
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237888B2 (ja) * 1992-01-31 2001-12-10 キヤノン株式会社 半導体基体及びその作製方法
WO2002082514A1 (en) 2001-04-04 2002-10-17 Massachusetts Institute Of Technology A method for semiconductor device fabrication
FR2842350B1 (fr) 2002-07-09 2005-05-13 Procede de transfert d'une couche de materiau semiconducteur contraint
US8362503B2 (en) * 2007-03-09 2013-01-29 Cree, Inc. Thick nitride semiconductor structures with interlayer structures
US8343824B2 (en) 2008-04-29 2013-01-01 International Rectifier Corporation Gallium nitride material processing and related device structures
US8679942B2 (en) * 2008-11-26 2014-03-25 Soitec Strain engineered composite semiconductor substrates and methods of forming same
JP5454283B2 (ja) 2010-03-26 2014-03-26 沖電気工業株式会社 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
GB2485418B (en) * 2010-11-15 2014-10-01 Dandan Zhu Semiconductor materials
US9048091B2 (en) * 2013-03-25 2015-06-02 Infineon Technologies Austria Ag Method and substrate for thick III-N epitaxy
WO2016007088A1 (en) * 2014-07-08 2016-01-14 Massachusetts Institute Of Technology Method of manufacturing a substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
CN102246291A (zh) * 2008-12-19 2011-11-16 硅绝缘体技术有限公司 应变改造复合半导体基片和其形成方法
CN102420278A (zh) * 2010-09-28 2012-04-18 三星电子株式会社 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20190051516A1 (en) 2019-02-14
TW201737305A (zh) 2017-10-16
WO2017127026A1 (en) 2017-07-27
EP3405970A1 (en) 2018-11-28
SG10201914065UA (en) 2020-03-30
TWI705480B (zh) 2020-09-21
EP3405970A4 (en) 2019-09-11
JP7201141B2 (ja) 2023-01-10
US10672608B2 (en) 2020-06-02
JP2019507496A (ja) 2019-03-14
KR20180114904A (ko) 2018-10-19
SG11201806030SA (en) 2018-08-30

Similar Documents

Publication Publication Date Title
TWI781132B (zh) 用於功率裝置之氮化鎵磊晶結構
US10796905B2 (en) Manufacture of group IIIA-nitride layers on semiconductor on insulator structures
KR102286927B1 (ko) Ⅲ족-질화물 및 다이아몬드층을 갖는 웨이퍼
JP6141627B2 (ja) シリコン基板上にＧａＮ層を形成する方法およびＧａＮ基板
JP2012513113A (ja) 歪み処理複合半導体基板及びそれを形成する方法
US20150236102A1 (en) Semiconductor wafer structure having si material and iii-n material on the (111) surface of the si material
WO2014045090A1 (en) Methods of forming iii-v semiconductor structures using multiple substrates, and semiconductor devices fabricated using such methods
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
WO2019194042A1 (ja) トランジスタの製造方法
CN108780734A (zh) 载体基板上器件的制造
WO2013187078A1 (ja) 半導体基板、半導体基板の製造方法および複合基板の製造方法
KR102597905B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR102607671B1 (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법 및 이에 의해 제조된 그룹3족 질화물 반도체 템플릿
KR101046144B1 (ko) 질화갈륨막 제조방법 및 질화계 이종접합 전계효과 트랜지스터 제조방법
WO2023127249A1 (ja) 高特性エピタキシャル成長用基板とその製造方法
KR100969159B1 (ko) 질화물 반도체 기판의 제조 방법
KR20240067808A (ko) 그룹3족 질화물 반도체 템플릿의 제조 방법
JP2019192856A (ja) 窒化物半導体基板の製造方法、窒化物半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination