JP5454283B2 - 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ - Google Patents

窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ Download PDF

Info

Publication number
JP5454283B2
JP5454283B2 JP2010072209A JP2010072209A JP5454283B2 JP 5454283 B2 JP5454283 B2 JP 5454283B2 JP 2010072209 A JP2010072209 A JP 2010072209A JP 2010072209 A JP2010072209 A JP 2010072209A JP 5454283 B2 JP5454283 B2 JP 5454283B2
Authority
JP
Japan
Prior art keywords
insulating film
gan
buffer layer
substrate
forming step
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010072209A
Other languages
English (en)
Other versions
JP2011204980A (ja
Inventor
英之 大来
典彦 戸田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2010072209A priority Critical patent/JP5454283B2/ja
Publication of JP2011204980A publication Critical patent/JP2011204980A/ja
Application granted granted Critical
Publication of JP5454283B2 publication Critical patent/JP5454283B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)

Description

この発明は、窒化ガリウム系エピタキシャル成長基板及びその製造方法、並びにこの基板を利用して製造される電界効果型トランジスタ(FET: Field effect transistor)に関する。
ワイドバンドギャップ半導体である窒化ガリウム（GaN）等を構成素材とするGaN系電界効果型トランジスタ（以下、GaN系FETということもある。）は、既存の砒化ガリウム（GaAs）を構成素材とするFETと比較して、構成素材である半導体材料のバンドギャップが大きいことから高温動作に適し、また、電子密度が高いことから大電流動作が可能であり、破壊電界が高いことから高電圧動作に優れる等の特長を有している。
GaN系FETを製造するにあたって利用される基板としては、一般に、SiC基板、サファイア基板、Si基板等がある。SiC基板は非常に高価であることが低廉なGaN系FETを供給する上での課題であり、サファイア基板は熱伝導率が小さいのでGaN系FETの動作中の発熱を効率よく放熱することが課題である。これらの基板に比べ、Si基板は低価格である上、熱伝導率がサファイア基板より大きいため、GaN系FETを製造するために利用する基板として注目されている。
Si基板を利用してGaN系FETを製造するには、Si基板に有機金属気相成長（MOCVD: Metal
Organic Chemical Vapor Deposition）法等によってGaN半導体層をエピタキシャル成長させて形成したGaN系エピタキシャル成長基板を用意する必要がある。しかしながら、このGaN系エピタキシャル成長基板には、以下の解決すべき課題がある。
例えば、GaNあるいはAlGaN等のGaを含むIII族窒化物半導体層を直接Si基板にエピタキシャル成長する際、Gaの存在に起因するメルトバック現象が起こるために、高品質なGaNあるいはAlGaN等の半導体層を形成することが難しい。そのため、Si基板にIII族窒化物半導体層をエピタキシャル成長する場合には、AlNバッファ層をまず形成する手法がとられる（例えば、非特許文献1参照）。
また、Si基板にGaN系FETを形成する工程は、一般的に、Si基板に、AlNバッファ層、AlGaNバッファ層、GaN/AlNマルチレイヤー層、GaNチャンネル層を順次形成してGaN系エピタキシャル成長基板を用意することから始められる。Si基板に最初にエピタキシャル成長されるAlNバッファ層を形成するにあたっては、Si基板をエピタキシャル成長温度まで昇温し、Si基板表面のドライクリーニングが行われる。
このAlNバッファ層のエピタキシャル成長を開始する前段の工程において、MOCVDチャンバー内の在留Ga原子あるいはAl原子がSi基板に熱拡散しSi基板とエピタキシャル成長層との界面近傍のSi基板内に低抵抗層が形成されるという解決すべき課題がある（例えば、非特許文献2参照）。ここで、低抵抗層とは、Si基板の抵抗率よりも低い抵抗率を有するSi基板内の層状の領域をいう。GaN系エピタキシャル成長基板内に形成されるこの低抵抗層は、完成されたFETの動作特性に影響を与える。
一方、エピタキシャル成長用基板としてサファイア基板を利用してGaN系エピタキシャル成長基板を用意する試みもなされている。サファイア基板を利用して形成されたGaN系エピタキシャル成長基板を用意する場合は、結晶欠陥の少ない高品質のGaN系エピタキシ
ャル成長層を形成する手法として、ELOG（Epitaxial Lateral Over Growth）法が利用される（例えば、特許文献1参照）。ELOG法は、GaN層をサファイア基板にエピタキシャル成長した後、このGaN層の表面にSiO2層等のストライプパターンを形成し、GaN層から横方向に繋がってGaNエピタキシャル成長層がSiO2層上にもエピタキシャル成長するという性質が利用された結晶成長方法である。ここで、GaN結晶が横方向にもエピタキシャル成長するとは、GaN層の表面に平行な方向からこのSiO2層上にGaN結晶が侵入してエピタキシャル成長することを意味する。
上述のSi基板とエピタキシャル成長層との界面近傍のSi基板内に形成される低抵抗層のFETの動作特性に与える影響を小さくするために、すなわち、Al原子あるいはGa原子のSi基板への熱拡散量を少なくするように、MOCVD法によるエピタキシャル成長の開始前及びエピタキシャル成長中にMOCVDチャンバーに導入する反応ガス流量を大きくしてエピタキシャル成長速度を速め、Si基板が高温度に曝されている時間を短くする等の工夫が施されている。しかしながら、サファイア基板あるいはSiC基板を利用した場合のように低抵抗層が形成されない場合と比較して、この低抵抗層のFETの動作特性に与える影響をなくすことはできない。
Pradeep Rajagopal, et al., "MOCVD AlGaN/GaN HFETs on Si: Challenges and Issues", Material Research Society Symposium Proceedings, 61-66, p. 798 (2004) Hiroyasu Ishikawa, et al., "GaN on Si Substrate with AlGaN/AlN Intermediate Layer", Japanese Journal of Applied Physics Vol. 38, pp. L492-L494 (1999)
特許第４０４５７８５号公報
GaN系FETを製造する際に利用されるエピタキシャル成長基板として、Si基板にAlNバッファ層、AlGaNバッファ層、GaN/AlNマルチレイヤー層、GaNチャンネル層を順次形成して形成されたGaN系エピタキシャル成長基板には、上述したように解決すべき課題がある。すなわち、Si基板にAlNバッファ層を形成する必要があり、AlNバッファ層を形成する直前まであるいは形成中にも結晶成長チャンバー内のAl原子やGa原子がキャリアガスに運ばれてSi基板に付着し、Si基板に熱拡散されて低抵抗層が形成されることである。
AlNバッファ層を設けずに、GaN層あるいはAlGaN層を直接Si基板にエピタキシャル成長させて形成されるGaN系エピタキシャル成長基板と比べて、AlNバッファ層を設けたGaN系エピタキシャル成長基板は、Ga原子の熱拡散量は少なく低抵抗層の抵抗率も大きいが、サファイア基板あるいはSiC基板を用いた場合と比べると、形成されるFET素子のRF（Radio Frequency）信号に対する追従特性は劣る。
この出願の発明者は、Si基板表面に、Al原子あるいはGa原子が拡散しにくいSiN膜、SiO2膜あるいはSiON膜等からなるストライプ状の絶縁膜マスクを形成し、絶縁膜マスクに覆われたSi基板の表面からのAl原子あるいはGa原子の熱拡散を防げば、Si基板内に拡散されるAl原子あるいはGa原子の量を減らすことが可能であることに着目した。そして、Si基板内に形成される低抵抗層の抵抗率の低下を効果的に防止することが可能であることを確かめた。以後、ストライプ状の絶縁膜マスクを単にストライプ状の絶縁膜ということもある
。
そこで、この発明の目的は、Si基板を利用して形成されるGaN系エピタキシャル成長基板であって、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさに形成されているGaN系エピタキシャル成長基板及びその製造方法を提供することにある。また、このGaN系エピタキシャル成長基板を用いて製造されるGaN系FETを提供することにある。
上述の目的を達成するため、この発明の要旨によれば、以下の構成のGaN系エピタキシャル成長基板の製造方法が提供される。
この発明のGaN系エピタキシャル成長基板の製造方法は、ストライプ状絶縁膜形成工程と、バッファ層形成工程と、GaNチャネル層形成工程と、AlGaNキャリア供給層形成工程と、GaNキャップ層形成工程とを含んで構成される。
ストライプ状絶縁膜形成工程は、Si基板の主面にストライプ状の絶縁膜を形成する工程である。バッファ層形成工程は、このストライプ状の絶縁膜が形成されたSi基板の主面にバッファ層をエピタキシャル成長する工程である。GaNチャネル層形成工程は、このバッファ層上にGaNチャネル層をエピタキシャル成長する工程である。AlGaNキャリア供給層形成工程は、このGaNチャネル層上にAlGaNキャリア供給層をエピタキシャル成長する工程である。GaNキャップ層形成工程は、このAlGaNキャリア供給層上にGaNキャップ層をエピタキシャル成長する工程である。
ストライプ状絶縁膜形成工程は、Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、絶縁膜に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程とを含んで構成するのがよい。
また、ストライプ状絶縁膜形成工程は、フォトレジストパターン形成工程と、Si基板エッチング工程と、絶縁膜形成工程と、研磨工程とを含んで構成してもよい。フォトレジストパターン形成工程は、Si基板の主面にフォトレジスト層のストライプ状パターンを形成する工程である。Si基板エッチング工程は、フォトレジスト層の存在しないSi基板の主面の部分をエッチングして凹形状の窪みを形成する工程である。絶縁膜形成工程は、フォトレジスト層を除去して、凹形状の窪みが形成されたSi基板の主面に絶縁膜を形成する工程である。研磨工程は、絶縁膜が形成されたSi基板の主面を研磨して、凹形状の窪み部分に形成された絶縁膜のみを残して平坦化し、残されたこの絶縁膜をストライプ状絶縁膜として形成する工程である。
また、ストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、絶縁膜エッチング工程とを含んで構成してもよい。AlNバッファ層形成工程は、Si基板の主面にAlNバッファ層をエピタキシャル成長する工程である。ストライプ状レジストパターン形成工程は、AlNバッファ層上にストライプ状のレジスト層を形成する工程である。ストライプ状AlNバッファ層形成工程は、レジスト層で覆われていない部分をエッチングして、Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、AlNバッファ層のストライプ状パターンを形成する工程である。絶縁膜形成工程は、AlNバッファ層のストライプ状パターン上に絶縁膜を形成する工程である。絶縁膜エッチング工程は、AlNバッファ層上に形成された絶縁膜のみを除去して、残されたこの絶縁膜をストライプ状絶縁膜として形成する工程である。
また、ストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、縁膜形成工程とを含んで構成してもよい。AlNバッファ層形成工程は、Si基板の主面にAlNバッファ層を形成する工程である。ストライプ状レジストパターン形成工程は、AlNバッファ層上にストライプ状のレジスト層を形成する工程である。ストライプ状AlNバッファ層形成工程は、レジスト層で覆われていない部分をエッチングして、Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、AlNバッファ層のストライプ状パターンを形成する工程である。縁膜形成工程は、Si基板のSiが露出している部分にのみ絶縁膜をストライプ状絶縁膜として形成する工程である。
上述のバッファ層形成工程は、AlNバッファ層形成工程と、AlGaNバッファ層形成工程と、AlN/GaN超格子バッファ層形成工程とを含んで構成するのがよい。AlNバッファ層形成工程は、ストライプ状の絶縁膜が形成されたSi基板の主面に、AlNバッファ層をエピタキシャル成長する工程である。AlGaNバッファ層形成工程は、AlNバッファ層上に、AlGaNバッファ層をエピタキシャル成長する工程である。AlN/GaN超格子バッファ層形成工程は、AlGaNバッファ層上に、AlN層とGaN層とを交互に積層した超格子バッファ層をエピタキシャル成長する工程である。
この発明のGaN系エピタキシャル成長基板の製造方法によれば、以下のGaN系エピタキシャル成長基板が製造される。すなわち、Si基板の主面にストライプ状の絶縁膜が形成されており、ストライプ状の絶縁膜が形成されたSi基板の主面に、バッファ層、GaNチャネル層、AlGaNキャリア供給層、及びGaNキャップ層がこの順序にエピタキシャル成長されて形成されているGaN系エピタキシャル成長基板が製造される。
この発明のGaN系エピタキシャル成長基板にあっては、上述のバッファ層を、AlNバッファ層、AlGaNバッファ層、及びAlN/GaN超格子バッファ層がこの順序にエピタキシャル成長されて形成された構成とするのがよい。
また、この発明のGaN系エピタキシャル成長基板のGaNキャップ層上に、ソース電極、ゲート電極、ドレイン電極を形成すればこの発明のGaN系FETが実現される。
この発明の要旨によるGaN系エピタキシャル成長基板の製造方法によれば、ストライプ状絶縁膜形成工程でSi基板の主面にストライプ状の絶縁膜が形成され、バッファ層形成工程でこのストライプ状の絶縁膜が形成されたSi基板の主面にバッファ層がエピタキシャル成長される。
そのため、Si基板表面にストライプ状の絶縁膜が形成された状態でバッファ層がエピタキシャル成長される。このストライプ状の絶縁膜を透過して、Si基板内に拡散するAl原子あるいはGa原子は無視できる程度に小さい。そして、Si基板表面にストライプ状の絶縁膜が形成されていることによって、Si基板の主面の露出している部分の表面積は狭くなっているので、Si基板の表面からSi基板内に熱拡散されるAl原子あるいはGa原子の量は少なくなる。
すなわち、Si基板にAlNバッファ層を形成する直前まであるいは形成中にも結晶成長チャンバー内のAl原子やGa原子がキャリアガスに運ばれてSi基板に付着するが、ストライプ状の絶縁膜上に付着したAl原子やGa原子は、Si基板内に熱拡散されることがない。そのため、Si基板の主面にストライプ状の絶縁膜を形成せずにバッファ層を形成する場合と比べて、Si基板に熱拡散されるAl原子やGa原子の量は少なくなり、Si基板内に形成される低抵
抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。
従来のGaN系エピタキシャル成長基板の、Si基板の主面に垂直な切断面で切断して示す断面構造図である。 この発明の実施形態の第1のGaN系エピタキシャル成長基板の、Si基板の主面に垂直な切断面で切断して示す断面構造図である。 この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法の絶縁膜形成工程及び絶縁膜開口部形成工程についての説明に供する図である。 この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法のAlNバッファ層形成工程についての説明に供する図であり、図3を参照して説明した工程に続く工程の説明に供する図である。 この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法の説明に供する図である。 この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法の説明に供する図である。 この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、図6を参照して説明した工程に続く工程の説明に供する図である。 この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法の説明に供する図である。 この発明の実施形態のGaN系FETの構成の説明に供する概略的断面図である。
図1〜図9を参照して、この発明の実施の形態につき説明する。なお、各図はこの発明のが理解できる程度に概略的に示したものに過ぎない。また、以下にこの発明の好適な構成例について説明するが、各構成要素の材質及び数値的条件などは、単なる好適例に過ぎない。従って、この発明は、以下の実施の形態に何ら限定されない。また、図1〜図9に示す断面図については、共通する構成要素に対しては同一の番号を付して示し、その重複する説明を省略することもある。
以下に説明において、GaN系FETの一種であるGaN系高電子移動度トランジスタ（HEMT: high electron mobility transistor）を製造することを前提としたGaN系エピタキシャル成長基板を取り上げて説明する。
まず、Si基板にストライプ状の絶縁膜が形成されずにバッファ層が形成された従来のGaN系エピタキシャル成長基板の構造及びその製造方法について説明し、この発明が解決すべき課題の存在について明らかにする。
＜従来のGaN系エピタキシャル成長基板＞
図1を参照して、従来のGaN系エピタキシャル成長基板の構造及びその製造方法について説明する。図1は、従来のGaN系エピタキシャル成長基板の構造及びその製造方法についての説明に供する図であり、Si基板の主面に垂直な切断面で切断した断面構造図である。
抵抗率が1 kΩcm〜10 kΩcmの範囲の値であるSi基板10の主面に、MOCVD法、あるいは分子線結晶成長(MBE: Molecular Beam Epitaxy)法によって、バッファ層24、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次エピタキシャル成長する。
このように、Si基板10の主面に、バッファ層24、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次形成すると、GaNチャネル層18とAlGaNキャリア供給層2
0の界面近傍に自発分極とピエゾ分極の効果によって2次元電子ガス層19が発現する。この2次元電子ガス層19がGaN系HEMTの重要な役割を果たす。
バッファ層24は、Ga原子を含むGaNチャネル層18を直接Si基板10の主面にエピタキシャル成長する際、Gaの存在に起因するメルトバック現象の発生を防止すること、及び、Si基板10とGaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22がエピタキシャル成長されるように結晶格子定数の相違に基づく格子不整合を緩和することを目的に形成されるものである。
これまでに知られている好適な構造としてバッファ層24は、図1に示すように、MOCVD法、あるいはMBE法によって、AlNバッファ層12、AlGaNバッファ層14、及びAlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16を、順次エピタキシャル成長して形成するのが好適である。
図1に示す従来のGaN系エピタキシャル成長基板にあっては、上述した様に、AlNバッファ層12のエピタキシャル成長を開始する前段の工程において、MOCVDチャンバーあるいはMBEチャンバー内の残留Ga原子あるいはAl原子がSi基板10に熱拡散しSi基板10とAlNバッファ層12との界面近傍のSi基板内に低抵抗層11が形成されるという解決すべき課題がある。
＜この発明の実施形態の第1のGaN系エピタキシャル成長基板＞
図2を参照して、この発明の実施形態の第1のGaN系エピタキシャル成長基板の構造上の特徴について説明する。図2は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の構造及びその製造方法についての説明に供する図であり、Si基板の主面に垂直な切断面で切断した断面構造図である。
図1に示した従来のGaN系エピタキシャル成長基板との相違点は、Si基板10の主面とバッファ層60-1との間にストライプ状絶縁膜26が形成されている点である。このストライプ状絶縁膜26が形成されていることによって、Si基板の主面にストライプ状の絶縁膜を形成せずにバッファ層が形成された構造である従来のGaN系エピタキシャル成長基板と比べて、Si基板10に熱拡散されるAl原子やGa原子の量は少なくなり、Si基板内に形成される低抵抗層11の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となるという効果が得られる。
図2に示すように、ストライプ状絶縁膜26を透過してSi基板10内に拡散されるAl原子あるいはGa原子は無視できる程度に小さいので、ストライプ状絶縁膜26の直下のSi基板10内には低抵抗層11が形成されない。低抵抗層11が形成されるのは、ストライプ状絶縁膜26が存在しないSi基板10の領域である。この低抵抗層11が形成される領域は、図2に示すように、Si基板10の主面の全面と比べて狭い上に、この不連続の状態でSi基板10内に形成される。そのため、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。
図3(A)〜図3(D)及び図4(A)〜図4(D)を参照して、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法について説明する。図3(A)〜図3(D)及び図4(A)〜図4(D)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。図3(A)〜図3(D)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法の絶縁膜形成工程及び絶縁膜開口部形成工程についての説明に供する図である。図4(A)〜図4(C)は、この発明の実施形態の第1のGaN系エピタキシャル成長基板の製造方法のAlNバッファ層形成工程についての説明に供する図であり、図4(D)はこの発明の実施形態の第1のGaN系エピタ
キシャル成長基板の断面構造図である。
図3(A)を参照してSi基板10の主面にSiO2絶縁膜28を形成する絶縁膜形成工程について説明する。SiO2絶縁膜28は、プラズマ化学気相成長(PE-CVD: Plasma Enhanced-chemical vapor deposition)法、熱酸化(Thermal Oxidation)法、あるいは熱CVD(Thermal Chemical Vapor Deposition)法等を適宜利用して形成することが可能である。SiO2絶縁膜28は、これに限らず、SiN絶縁膜あるいはSiON絶縁膜等でもよい。
図3(B)〜図3(D)を参照して、SiO2絶縁膜28に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程について説明する。
絶縁膜開口部形成工程は、図3(B)に示すように、SiO2絶縁膜28にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いて、フォトレジスト膜に開口部が複数箇所設けられたレジストパターン30を形成する工程である。
SiO2絶縁膜28上に設けられたレジストパターン30をエッチングマスクとしてドライエッチング法あるいはウエットエッチング法によって、SiO2絶縁膜28に開口部32を形成する（図3(C)）。ドライエッチング法としては、反応性イオンエッチング(RIE: Reactive Ion Etching)法によって、SiO2絶縁膜をエッチングする方法をとることが可能である。また、ウエットエッチング法としては、フッ化水素酸によってSiO2絶縁膜をエッチングする方法をとることが可能である。
SiO2絶縁膜のエッチングが終了したら、図3(D)に示すように、レジストパターン30をアセトン等の有機溶媒で除去及び洗浄して、SiO2絶縁膜28に開口部が複数箇所形成されたストライプ状絶縁膜26を形成する絶縁膜開口部形成工程が終了する。
絶縁膜開口部形成工程が終了したら、ストライプ状絶縁膜26が形成されたSi基板10主面に、AlNバッファ層12-1をエピタキシャル成長するAlNバッファ層形成工程が実行される。図4(A)〜図4(C)を参照してAlNバッファ層形成工程について説明する。
ストライプ状絶縁膜26が形成されたSi基板10の主面にAlNバッファ層12-1をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長(Hydride vapor phase epitaxy)法等を適宜利用することが可能である。
AlNバッファ層12-1の結晶成長過程は、図4(A)に示すように、エピタキシー成長初期の段階では、ストライプ状絶縁膜26の開口部にAlNエピタキシャル成長層34が形成される。そして、図4(B)に示すように、ストライプ状絶縁膜26の上ではAlNエピタキシャル成長が起こらないが、ストライプ状絶縁膜26が形成されていない領域から開始されたAlNエピタキシャル成長層34は、成長するにつれて、ストライプ状絶縁膜26の開口部に形成されたAlNエピタキシャル成長結晶が、このAlNエピタキシャル成長結晶から繋がってストライプ状絶縁膜26の上である横方向にもエピタキシャル成長する。その結果、SiO2絶縁膜上にもAlNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図4(C)に示すように、AlNエピタキシャル成長結晶が、ストライプ状絶縁膜26が形成されている領域も含めて、Si基板10の主面にその上面が平坦となるように一様にAlNバッファ層12-1が形成される。
AlNバッファ層12-1が形成された後引き続き、AlGaNバッファ層14-1をエピタキシャル成長するAlGaNバッファ層形成工程と、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-1をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜26が形成されたSi基板10の主面に、AlNバッファ層12-1、AlGaNバッファ層14-1、及びAlN/GaN超格子バッファ層16-1がこの順に形成されてなるバッファ層60-1が形成され、バッファ層形成工程が終了する。
バッファ層形成工程が終了したら、引き続きバッファ層60-1上(AlN/GaN超格子バッファ層16-1上)に、GaNチャネル層18をエピタキシャル成長するGaNチャネル層形成工程と、GaNチャネル層18上に、AlGaNキャリア供給層20をエピタキシャル成長するAlGaNキャリア供給層形成工程と、AlGaNキャリア供給層20上に、GaNキャップ層22をエピタキシャル成長するGaNキャップ層形成工程とが順次実行され、図4(D)に示すこの発明の実施形態の第1のGaN系エピタキシャル成長基板が完成する。
GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程については、従来のGaN系エピタキシャル成長基板の製造方法における工程と同一であるので、その説明を省略する。
上述のように、Si基板10の主面に、バッファ層60-1、GaNチャネル層18、AlGaNキャリア供給層20、及びGaNキャップ層22を順次形成すると、GaNチャネル層18とAlGaNキャリア供給層20の界面近傍に自発分極とピエゾ分極の効果によって2次元電子ガス層19が発現する。
＜この発明の実施形態の第2のGaN系エピタキシャル成長基板＞
図5(A)〜図5(G)を参照して、この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法について説明する。図5(A)〜図5(G)は、この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。
この発明の実施形態の第2のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、フォトレジストパターン形成工程と、Si基板エッチング工程と、絶縁膜形成工程と、研磨工程とを含んで構成される。
フォトレジストパターン形成工程は、図5(A)に示すように、Si基板10の主面にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いてフォトレジスト膜に開口部が複数箇所設けられたレジストパターン36を形成する工程である。
Si基板エッチング工程は、図5(B)に示すように、レジストパターン36のフォトレジスト層の存在しないSi基板10の主面の部分をエッチングして凹形状の窪み38を形成する工程である。凹形状の窪み38の形成は、周知のRIE法を利用して形成することが可能である。
絶縁膜形成工程は、図5(C)に示すように、レジストパターン36を構成しているフォトレジスト層を除去して、凹形状の窪み38が形成されたSi基板10の主面に絶縁膜40を形成する工程である。絶縁膜40は、SiO2絶縁膜、SiN絶縁膜、SiON絶縁膜の何れであってもよい。熱酸化法によって形成することが可能であるSiO2絶縁膜、SiN絶縁膜、及びSiON絶縁膜の何れの絶縁膜もPE-CVD法、あるいは熱CVD法によって形成することが可能である。
絶縁膜形成工程が終了したら、図5(D)に示すように、絶縁膜40が形成されたSi基板10の表面を、化学機械研磨(CMP: Chemical Mechanical Polish)を施して、凹形状の窪み38が形成された領域に形成された絶縁膜のみを残してSi基板10の表面を平坦化し、絶縁膜40の内の残された絶縁膜をストライプ状絶縁膜42として形成する研磨工程を実施する。
この研磨工程が終了したら、ストライプ状絶縁膜42が形成されたSi基板10主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程が実行される。図5(E)及び図5(F)を参照してAlNバッファ層形成工程について説明する。
ストライプ状絶縁膜42が形成されたSi基板10主面にAlNバッファ層12-2をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。
AlNバッファ層12-2の結晶成長過程は、図5(E)及び図5(F)に示すように、エピタキシー成長初期の段階では、ストライプ状絶縁膜42の絶縁膜が形成されていない領域にAlNエピタキシャル成長層34が形成される。そして、図5(F)に示すように、絶縁膜上ではAlNエピタキシャル成長が起こらないが、ストライプ状絶縁膜42の絶縁膜が形成されていない領域から開始されたAlNエピタキシャル成長層34は、成長するにつれてこのAlNエピタキシャル成長結晶から繋がってストライプ状絶縁膜42の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜42の絶縁膜上にもAlNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図5(F)に示すように、AlNエピタキシャル成長結晶が、ストライプ状絶縁膜42の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlNバッファ層12-2が形成される。
AlNバッファ層12-2が形成された後引き続き、AlGaNバッファ層14-2をエピタキシャル成長するAlGaNバッファ層形成工程と、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-2をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜42が形成されたSi基板10の主面に、AlNバッファ層12-2、AlGaNバッファ層14-2、及びAlN/GaN超格子バッファ層16-2がこの順に形成されてなるバッファ層60-2が形成され、バッファ層形成工程が終了する。
バッファ層形成工程が終了したら、図5(G)に示すように、引き続きバッファ層60-2上(AlN/GaN超格子バッファ層16-2上)に、GaNチャネル層18をエピタキシャル成長するGaNチャネル層形成工程と、GaNチャネル層18上に、AlGaNキャリア供給層20をエピタキシャル成長するAlGaNキャリア供給層形成工程と、AlGaNキャリア供給層20上に、GaNキャップ層22をエピタキシャル成長するGaNキャップ層形成工程とが順次実行され、この発明の実施形態の第2のGaN系エピタキシャル成長基板が完成する。
GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程については、従来のGaN系エピタキシャル成長基板の製造方法における工程と同一であるので、その説明を省略する。
＜この発明の実施形態の第3のGaN系エピタキシャル成長基板＞
図6(A)〜図6(F)及び図7(A)〜図7(D)を参照して、この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法について説明する。図6(A)〜図6(F)及び図7(A)〜図7(D)は、この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。図7(A)〜図7(D)は、図6(A)〜図6(F)を参照して説明した工程に続く工程の説明に供する図である。
この発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と
、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、絶縁膜エッチング工程とを含んで構成される。
AlNバッファ層形成工程は、図6(A)に示すように、Si基板10の主面にAlNバッファ層12-3をエピタキシャル成長して形成する工程である。AlNバッファ層12-3をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長(Hydride vapor phase epitaxy)法等を適宜利用することが可能である。
ストライプ状レジストパターン形成工程は、図6(B)に示すように、AlNバッファ層12-3にフォトレジスト膜を形成し、周知のフォトリソグラフィーの技術を用いて、フォトレジスト膜に開口部が複数箇所設けられたレジストパターン44を形成する工程である。
ストライプ状AlNバッファ層形成工程は、図6(C)に示すように、レジストパターン44のレジスト層で覆われていない部分をエッチングして、Si基板10の主面を掘り込む深さに達する凹形状の窪み46を形成し、AlNバッファ層12-3のストライプ状パターンを形成する工程である。凹形状の窪み46は、RIE法等のドライエッチング法によって形成される。
ストライプ状AlNバッファ層形成工程では、Si基板10の主面近傍に存在する低抵抗層11を貫通するまでエッチングを行う。低抵抗層11はSi基板10の主面から1〜2μm程度のあたりまで存在するので、この低抵抗層11が除去される深さまでエッチングを実行することが重要である。
すなわち、このストライプ状AlNバッファ層形成工程におけるエッチング処理によって、低抵抗層11が凹形状の窪み46部分においては存在しなくなる。そのため、このエッチング処理が行われた後は、低抵抗層11が形成される領域は、Si基板10の主面の全面と比べて狭い上に、不連続の状態でSi基板10内に形成される。そのため、Si基板内に形成される低抵抗層の抵抗率が、このGaN系エピタキシャル成長基板を利用して形成されるFETの動作特性に影響を与えることがない程度の大きさにすることが可能となる。
ストライプ状AlNバッファ層形成工程が終了後、図6(D)に示すように、レジストパターン44をアセトン等の有機溶媒で除去した後、図6(E)に示すように、AlNバッファ層のストライプ状パターン上に絶縁膜48を形成する絶縁膜形成工程を実行する。絶縁膜48は、SiO2絶縁膜、SiN絶縁膜、SiON絶縁膜の何れであってもよい。熱酸化法によって形成することが可能であるSiO2絶縁膜、SiN絶縁膜、及びSiON絶縁膜の何れの絶縁膜もPE-CVD法、あるいは熱CVD法によって形成することが可能である。
絶縁膜形成工程が終了後、AlNバッファ層12-3上に形成された絶縁膜のみを除去して、残された絶縁膜をストライプ状絶縁膜として形成する絶縁膜エッチング工程が実行される。
絶縁膜エッチング工程は、図6(F)に示すように、周知のフォトグラフィー技術によって、凹形状の窪み46の領域上に形成された絶縁膜の上にのみレジストパターン50を形成する。そして、図7(A)に示すように、レジストパターン50のレジスト層が存在しない間隙52の領域に形成されている絶縁膜48を、RIE法等のドライエッチング法で除去する。
レジストパターン50のレジスト層が存在しない間隙52の領域に形成されている絶縁膜48を除去して、残された絶縁膜をストライプ状絶縁膜54として形成した後、図7(B)に示すように、レジストパターン50をアセトン等の有機溶媒で除去することによって、ストライプ状絶縁膜形成工程が終了する。
ストライプ状絶縁膜形成工程が終了後、ストライプ状絶縁膜54が形成されたSi基板10主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程が実行される。図7(C)を参照してAlNバッファ層形成工程について説明する。
ストライプ状絶縁膜54が形成されたSi基板10主面にAlGaNバッファ層14-3をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。
AlGaNバッファ層14-3の結晶成長過程は、エピタキシー成長初期の段階では、ストライプ状絶縁膜54の絶縁膜が形成されていない領域にAlGaNバッファ層が形成される。そして、絶縁膜上ではAlGaNバッファ層のエピタキシャル成長が起こらないが、ストライプ状絶縁膜54の絶縁膜が形成されていない領域から開始されたAlGaNバッファ層は、成長するにつれてこのAlNバッファ層12-3上に形成されたAlGaNエピタキシャル成長結晶から繋がってストライプ状絶縁膜54の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜54の絶縁膜上にもAlGaNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図7(C)に示すように、AlGaNエピタキシャル成長結晶が、ストライプ状絶縁膜54の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlGaNバッファ層14-3が形成される。
AlGaNバッファ層14-3が形成された後引き続き、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-3をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜54が形成されたSi基板10の主面に、AlNバッファ層12-3、AlGaNバッファ層14-3、及びAlN/GaN超格子バッファ層16-3がこの順に形成されてなるバッファ層60-3が形成され、バッファ層形成工程が終了する。
バッファ層形成工程が終了後、GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程が実行されて、図7(D)に示すように、この発明の実施形態の第3のGaN系エピタキシャル成長基板が完成する。
＜この発明の実施形態の第4のGaN系エピタキシャル成長基板＞
図8(A)〜図8(D)を参照して、この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法について説明する。図8(A)〜図8(D)は、この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法の説明に供する図であり、各図はSi基板の主面に垂直な切断面で切断した断面構造図である。
この発明の実施形態の第4のGaN系エピタキシャル成長基板の製造方法のストライプ状絶縁膜形成工程は、AlNバッファ層形成工程と、ストライプ状レジストパターン形成工程と、ストライプ状AlNバッファ層形成工程と、絶縁膜形成工程と、を含んで構成される。
これらの工程の内、AlNバッファ層形成工程、ストライプ状レジストパターン形成工程、及びストライプ状AlNバッファ層形成工程は、上述のこの発明の実施形態の第3のGaN系エピタキシャル成長基板の製造方法と同一であるので、重複する説明を省略する。ストライプ状AlNバッファ層形成工程が終了後レジストパターンをアセトン等の有機溶媒で除去した後Si基板10の主面の形状は図8(A)に示す形状となっている。
ストライプ状AlNバッファ層形成工程が終了後、レジストパターンをアセトン等の有機溶媒で除去したSi基板10の主面には、図8(B)に示すように、Si基板10のSiが露出している
部分にのみ絶縁膜をストライプ状絶縁膜56として形成する縁膜形成工程を実行する。
この絶縁膜形成工程は、図8(B)に示す状態のSi基板10をCVDチャンバー内において、高温アンモニアガス雰囲気中におき、Si基板10のSiが露出している部分にのみ選択的に熱窒化反応によってSiN絶縁膜をストライプ状絶縁膜56として形成する。あるいは、Si基板10をCVDチャンバー内において、高温酸素ガス雰囲気中におき、Si基板10のSiが露出している部分にのみ選択的に熱酸化反応によってSiO2絶縁膜を形成してもよい。
Si基板10のSiが露出している部分にのみ選択的にSiN絶縁膜を形成した後、図8(C)に示すように、ストライプ状絶縁膜56が形成されたSi基板10主面にAlGaNバッファ層14-4をエピタキシャル成長するには、MOCVD法、ハイドライド気相エピタキシー成長法等を適宜利用することが可能である。
AlGaNバッファ層14-4の結晶成長過程は、エピタキシー成長初期の段階では、ストライプ状絶縁膜56の絶縁膜が形成されていない領域にAlGaNバッファ層が形成される。そして、絶縁膜上ではAlGaNバッファ層のエピタキシャル成長が起こらないが、ストライプ状絶縁膜56の絶縁膜が形成されていない領域から開始されたAlGaNバッファ層は、成長するにつれてこのAlNバッファ層12-4上に形成されたAlGaNエピタキシャル成長結晶から繋がってストライプ状絶縁膜56の絶縁膜上である横方向にもエピタキシャル成長する。その結果、ストライプ状絶縁膜56の絶縁膜上にもAlGaNエピタキシャル成長結晶が成長しELOGが起こる。このELOGによって、図8(C)に示すように、AlGaNエピタキシャル成長結晶が、ストライプ状絶縁膜56の絶縁膜が形成されている領域も含めて、Si基板10主面にその上面が平坦となるように一様にAlGaNバッファ層14-4が形成される。
AlGaNバッファ層14-4が形成された後引き続き、AlN層とGaN層とを交互に積層したAlN/GaN超格子バッファ層16-4をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程とが実行される。
AlNバッファ層形成工程、AlGaNバッファ層形成工程、及びAlN/GaN超格子バッファ層形成工程が実行されることによって、ストライプ状絶縁膜56が形成されたSi基板10の主面に、AlNバッファ層12-4、AlGaNバッファ層14-4、及びAlN/GaN超格子バッファ層16-4がこの順に形成されてなるバッファ層60-4が形成され、バッファ層形成工程が終了する。
バッファ層形成工程が終了後、GaNチャネル層形成工程、AlGaNキャリア供給層形成工程、及びGaNキャップ層形成工程が実行されて、図8(D)に示すように、この発明の実施形態の第4のGaN系エピタキシャル成長基板が完成する。
＜この発明の実施形態のGaN系FET＞
図9を参照してこの発明の実施形態のGaN系FETの構成を説明する。図9は、この発明の実施形態のGaN系FETの構成の説明に供する概略的断面図である。
ここでは、この発明の実施形態の第1のGaN系エピタキシャル成長基板を利用して製造されるFETについて説明するが、この発明の実施形態の第2〜第4のGaN系エピタキシャル成長基板を利用してもこの発明のGaN系FETを製造することが可能である。そして、何れのGaN系エピタキシャル成長基板を利用して製造されるGaN系FETにあっても、基板内に形成される低抵抗層の抵抗率が十分大きな値となっているため、形成されるFETのRF信号に対する追従特性には影響が及ばない。
図9に示すように、この発明の実施形態のGaN系FETは、SiC基板10にストライプ状絶縁膜26を介してバッファ層60-1が形成されており、バッファ層60-1に続いてGaNチャネル層18
、AlGaNキャリア供給層20、及びGaNキャップ層22がエピタキシャル成長法によって形成されている基板が利用されて形成されている。
AlGaNキャリア供給層20は、5〜40 nmの厚さであってノンドープ又はSiがドーピングされたAl組成比が10〜40％であるAlGaN層である。GaNキャップ層22は、0〜20 nmの厚さであってノンドープのGaN層とされる。この発明の実施形態のGaN系FETはでは、この他にGaNキャップ層22の上に、SiNパッシベーション膜70を挟んで、ソース電極72、ドレイン電極76、及びゲート電極74が形成されている。この発明の実施形態のGaN系FETは、動作時にはGaNチャネル層18とキャリア供給層20の境界近傍でGaNチャネル層18の破線で示す位置に2次元電子ガス層19が形成されGaN系HEMTとして動作する。
10：Si基板
11：低抵抗層
12、12-1、12-2、12-3、12-4：AlNバッファ層
14、14-1、14-2、14-3、14-4：AlGaNバッファ層
16、16-1、16-2、16-3、16-4：AlN/GaN超格子バッファ層
18：GaNチャネル層
19：2次元電子ガス層
20：AlGaNキャリア供給層
22：GaNキャップ層
24、60-1、60-2、60-3、60-4：バッファ層
26、42、54、56：ストライプ状絶縁膜
28：SiO2絶縁膜
30、44、50：レジストパターン
32：開口部
34：AlNエピタキシャル成長層
36、44：レジストパターン
38、46：凹形状の窪み
40、48：絶縁膜
52：レジスト層が存在しない間隙
70：SiNパッシベーション膜
72：ソース電極
74：ゲート電極
76：ドレイン電極

Claims (9)

  1. Si基板の主面にストライプ状の絶縁膜を形成するストライプ状絶縁膜形成工程と、
    該ストライプ状の絶縁膜が形成されたSi基板の主面に、バッファ層をエピタキシャル成長するバッファ層形成工程と、
    該バッファ層上に、GaNチャネル層をエピタキシャル成長するGaNチャネル層形成工程と、
    該GaNチャネル層上に、AlGaNキャリア供給層をエピタキシャル成長するAlGaNキャリア供給層形成工程と、
    該AlGaNキャリア供給層上に、GaNキャップ層をエピタキシャル成長するGaNキャップ層形成工程と
    を含み、
    前記ストライプ状絶縁膜形成工程は、前記ストライプ状絶縁膜が形成されている領域も含めて、前記Si基板の主面にその上面が平坦となるように一様にAlNバッファ層を形成するAlNバッファ層形成工程を含む
    ことを特徴とするGaN系エピタキシャル成長基板の製造方法。
  2. 前記ストライプ状絶縁膜形成工程は、
    前記Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜に開口部を複数箇所形成してストライプ状絶縁膜として形成する絶縁膜開口部形成工程と
    を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。
  3. 前記ストライプ状絶縁膜形成工程は、
    前記Si基板の主面にフォトレジスト層のストライプ状パターンを形成するフォトレジストパターン形成工程と、
    前記フォトレジスト層の存在しない前記Si基板の主面の部分をエッチングして凹形状の窪みを形成するSi基板エッチング工程と、
    前記フォトレジスト層を除去して、前記凹形状の窪みが形成された前記Si基板の主面に絶縁膜を形成する絶縁膜形成工程と、
    前記絶縁膜が形成されたSi基板の主面を研磨して、前記凹形状の窪み部分に形成された絶縁膜のみを残して平坦化し、残された該絶縁膜をストライプ状絶縁膜として形成する研磨工程と
    を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。
  4. 前記ストライプ状絶縁膜形成工程は、
    前記Si基板の主面にAlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
    前記AlNバッファ層上にストライプ状のレジスト層を形成するストライプ状レジストパターン形成工程と、
    前記レジスト層で覆われていない部分をエッチングして、前記Si基板の主面を掘り込む深さに達する凹形状の窪みを形成し、前記AlNバッファ層のストライプ状パターンを形成するストライプ状AlNバッファ層形成工程と、
    前記AlNバッファ層のストライプ状パターン上に絶縁膜を形成する絶縁膜形成工程と、
    前記AlNバッファ層上に形成された前記絶縁膜のみを除去して、残された該絶縁膜をストライプ状絶縁膜として形成する絶縁膜エッチング工程と、
    を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。
  5. 前記ストライプ状絶縁膜形成工程は、
    前記Si基板の主面にAlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
    前記AlNバッファ層上にストライプ状のレジスト層を形成するストライプ状レジストパターン形成工程と、
    前記レジスト層で覆われていない部分をエッチングして、前記Si基板の主面を掘り込む
    深さに達する凹形状の窪みを形成し、前記AlNバッファ層のストライプ状パターンを形成するストライプ状AlNバッファ層形成工程と、
    前記Si基板のSiが露出している部分にのみ絶縁膜をストライプ状絶縁膜として形成する、絶縁膜形成工程と、
    を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。
  6. 前記バッファ層形成工程は、
    前記ストライプ状の絶縁膜が形成されたSi基板の主面に、AlNバッファ層をエピタキシャル成長するAlNバッファ層形成工程と、
    前記AlNバッファ層上に、AlGaNバッファ層をエピタキシャル成長するAlGaNバッファ層形成工程と、
    前記AlGaNバッファ層上に、AlN層とGaN層とを交互に積層した超格子バッファ層をエピタキシャル成長するAlN/GaN超格子バッファ層形成工程と
    を含むことを特徴とする請求項1に記載のGaN系エピタキシャル成長基板の製造方法。
  7. Si基板の主面にストライプ状の絶縁膜が形成されており、
    該ストライプ状の絶縁膜が形成されたSi基板の主面に、前記ストライプ状絶縁膜が形成されている領域も含めて、その上面を平坦とするバッファ層、GaNチャネル層、AlGaNキャリア供給層、及びGaNキャップ層がこの順序にエピタキシャル成長して形成されている
    ことを特徴とするGaN系エピタキシャル成長基板。
  8. 前記バッファ層は、AlNバッファ層、AlGaNバッファ層、及びAlN/GaN超格子バッファ層がこの順序にエピタキシャル成長して形成されていることを特徴とする請求項7に記載のGaN系エピタキシャル成長基板
  9. 請求項7に記載のGaN系エピタキシャル成長基板の、前記GaNキャップ層上に、ソース電極、ゲート電極、ドレイン電極が形成されていることを特徴とするGaN系電界効果型トランジスタ。
JP2010072209A 2010-03-26 2010-03-26 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ Expired - Fee Related JP5454283B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010072209A JP5454283B2 (ja) 2010-03-26 2010-03-26 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010072209A JP5454283B2 (ja) 2010-03-26 2010-03-26 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ

Publications (2)

Publication Number Publication Date
JP2011204980A JP2011204980A (ja) 2011-10-13
JP5454283B2 true JP5454283B2 (ja) 2014-03-26

Family

ID=44881308

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010072209A Expired - Fee Related JP5454283B2 (ja) 2010-03-26 2010-03-26 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ

Country Status (1)

Country Link
JP (1) JP5454283B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101256465B1 (ko) 2011-12-30 2013-04-19 삼성전자주식회사 질화물계 반도체 소자 및 그 제조 방법
JP5947233B2 (ja) * 2013-02-08 2016-07-06 国立大学法人東北大学 電界効果トランジスタ
JP2015060883A (ja) * 2013-09-17 2015-03-30 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
JP6185398B2 (ja) * 2014-01-31 2017-08-23 東京エレクトロン株式会社 窒化ガリウム系結晶の成長方法及び熱処理装置
JP6444045B2 (ja) * 2014-04-02 2018-12-26 ローム株式会社 半導体装置および半導体装置の製造方法
JP7201141B2 (ja) * 2016-01-20 2023-01-10 マサチューセッツ インスティテュート オブ テクノロジー キャリア基板上のデバイスの製造
JP6540599B2 (ja) * 2016-05-24 2019-07-10 三菱電機株式会社 半導体装置
KR102094990B1 (ko) * 2019-04-01 2020-03-30 삼성전자주식회사 질화물 반도체층 성장 방법
CN110400835A (zh) * 2019-08-21 2019-11-01 聚力成半导体(重庆)有限公司 一种提高氮化镓器件电子迁移率的结构及其制备方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5245305B2 (ja) * 2007-07-06 2013-07-24 サンケン電気株式会社 電界効果半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2011204980A (ja) 2011-10-13

Similar Documents

Publication Publication Date Title
JP5454283B2 (ja) 窒化ガリウム系エピタキシャル成長基板及びその製造方法並びにこの基板を用いて製造される電界効果型トランジスタ
US20200152779A1 (en) Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof
JP5355888B2 (ja) キャップ層および埋込みゲートを有する窒化物ベースのトランジスタを作製する方法
JP7092051B2 (ja) 電界効果トランジスタの作製方法
WO2009119357A1 (ja) 半導体素子用エピタキシャル基板、半導体素子、および半導体素子用エピタキシャル基板の作製方法
US20140045306A1 (en) Method and system for in-situ and regrowth in gallium nitride based devices
US11430875B2 (en) Method for manufacturing transistor
JP4517077B2 (ja) 窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタ
CN112216741B (zh) 高电子迁移率晶体管的绝缘结构以及其制作方法
KR101688965B1 (ko) 반도체 소자 제조방법
WO2022097193A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
CN111755330A (zh) 一种半导体结构及其制造方法
JP2012054341A (ja) 半導体基板および半導体装置
JP6301863B2 (ja) 窒化物半導体装置およびその製造方法
JP6984578B2 (ja) トランジスタの作製方法
KR101670238B1 (ko) 반도체 소자 제조방법
WO2023223375A1 (ja) 半導体積層構造およびその作製方法、ならびに半導体装置の製造方法
KR101462430B1 (ko) 반도체 소자의 제조 방법
TWI844049B (zh) 具有包含氮化鋁銦的阻障層的半導體結構及其生長方法
JP2004200711A (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体装置
US20230106052A1 (en) Semiconductor device and manufacturing method thereof
JP2009231302A (ja) 窒化物半導体結晶薄膜およびその作製方法、半導体装置およびその製造方法
CN112133632A (zh) 减少高电子迁移率晶体管hemt应力的方法及hemt
JP2005150136A (ja) 窒化物系化合物からなる半導体素子の製造方法
CN113826212A (zh) 一种半导体结构的制备方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131001

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131223

R150 Certificate of patent or registration of utility model

Ref document number: 5454283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees