JP6444045B2 - 半導体装置および半導体装置の製造方法 - Google Patents

Description

本発明は、窒化物半導体を用いて構成された半導体装置およびその製造方法に関する。

III族窒化物半導体は、III-Ｖ族半導体においてＶ族元素として窒素を用いた半導体である。窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、Ａｌ_ＸＩｎ_ＹＧａ_{１−Ｘ−Ｙ}Ｎ（０≦Ｘ≦１，０≦Ｙ≦１，０≦Ｘ＋Ｙ≦１）と表わすことができる。
このような窒化物半導体を用いたＨＥＭＴ（高電子移動度トランジスタ）が提案されている。このようなＨＥＭＴは、たとえば、ＧａＮからなる電子走行層と、この電子走行層上にエピタキシャル成長されたＡｌＧａＮからなる電子供給層とを含む。電子供給層に接するように一対のソース電極およびドレイン電極が形成され、それらの間にゲート電極が配置される。ゲート電極は、絶縁膜を挟んで電子供給層に対向するように配置される。ＧａＮとＡｌＧａＮとの格子不整合に起因する分極のために、電子走行層内において、電子走行層と電子供給層との界面から数Åだけ内方の位置に、二次元電子ガスが形成される。この二次元電子ガスをチャネルとして、ソース・ドレイン間が接続される。ゲート電極に制御電圧を印加していない状態では、ソース・ドレイン間が導通するので、ノーマリオン型のデバイスとなる。

窒化物半導体を用いたデバイスは、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有するため、パワーデバイスへの応用が検討されている。しかし、パワーデバイスとして用いるためには、ゼロバイアス時に電流を遮断するノーマリオフ型のデバイスである必要があるため、前述のようなＨＥＭＴは、パワーデバイスには適用できない。

ノーマリオフ型の窒化物半導体ＨＥＭＴを実現するための構造は、たとえば、特許文献１において提案されている。

特開２０１３−６５６１２号公報

特許文献１は、ゲート電極の直下にある電子供給層をリセスエッチングで完全に除去して、当該部分でＧａＮ／ＡｌＧａＮのヘテロ接合界面を分断することによって、ノーマリオフを実現する構造を開示している。
しかしながら、このような構造では、電子供給層をエッチングする際に直下の電子走行層の表面がダメージを受け、チャネル移動度が低下するおそれがある。また、特許文献１のような横型デバイスは、ゲート電極の端部に電界が集中し易い構造であるため、実質的には、理論値ほどの耐圧を発現できず窒化物半導体の特性を十分に生かし切れていない。

そこで、本発明の目的は、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度を実現できる半導体装置を提供することである。
本発明の他の目的は、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度を実現できる半導体装置を簡単に製造できる半導体装置の製造方法を提供することである。

本発明の一の局面に係る半導体装置は、非極性面または半極性面を結晶成長の主面とする窒化物半導体基板と、前記窒化物半導体基板上に形成され、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した第１側面を有する第１窒化物半導体からなる第１半導体層と、前記第１半導体層の上面および第１側面を覆うように形成され、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した側面を有し、前記第１窒化物半導体とは異なる第２窒化物半導体からなる電子供給層と、前記電子供給層の上面および第１側面に沿って形成され、前記第２窒化物半導体とは異なる第３窒化物半導体からなるキャリア走行層と、前記キャリア走行層の上面に沿って形成され、前記第２窒化物半導体よりも広いバンドギャップを有する第４窒化物半導体からなるバリア層と、前記バリア層上に形成されたゲート電極とを含む。

この構成によれば、電子供給層が、キャリア走行層の第１側面に沿って形成されている。したがって、キャリア走行層と電子供給層との間のヘテロ接合界面（第１のヘテロ接合界面）は、−ｃ面または−ｃ面に対して３０°以下で傾斜した面として定義される。すなわち、第１のヘテロ接合界面は、窒化物半導体基板の主面（非極性面または半極性面）に対して一定の角度で傾斜する面である。その結果、キャリア走行層と電子供給層との格子不整合によるピエゾ分極によって、第１のヘテロ接合界面に沿って二次元電子ガスを発生させることができる。

この二次元電子ガスは、ゲート電極への電圧印加の有無に関係なく、窒化物半導体基板の主面に対して縦方向に分布している。ノーマリオフ型のＨＥＭＴを実現するため、この半導体装置では、第１のヘテロ接合界面に加え、キャリア走行層とバリア層との間にもヘテロ接合界面（第２のヘテロ接合界面）が形成されている。第２のヘテロ接合界面は、第１のヘテロ接合界面とは異なり非極性面または半極性面であるため、その界面に水平な面内方向に対するピエゾ分極の影響がほとんどない。そのため、ゲート電極の直下の第２のヘテロ接合界面には、キャリア走行層とバリア層との格子不整合によるピエゾ分極に起因する二次元電子ガスが形成されない。よって、ゲート電極に電圧を印加していないとき（ゼロバイアス時）には、少なくとも二次元電子ガスによるチャネルはゲート電極直下で遮断されている。これにより、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極に適切なオン電圧を印加すると、その電界によってゲート電極直下のキャリア走行層内にチャネル（二次元電子ガス）が誘起され、第１のヘテロ接合界面に沿う二次元電子ガスに接続される。

一方、第１のヘテロ接合界面近傍に発生する二次元電子ガスは窒化物半導体基板の主面に対して縦方向に分布するものであるから、本発明の半導体装置は、キャリア走行層の上面側と窒化物半導体基板の裏面とが導通可能な縦型デバイスを構成している。このように、縦型デバイスとしての基本構造を有することにより、電界集中を容易に緩和できるので高耐圧デバイスを実現することができる。

また、ヘテロ接合界面をチャネルとして利用できるので、不純物ドーピングによる反転層を利用する場合に比べてチャネル移動度を向上させることができる。その結果、低抵抗化を実現することもできる。さらに、縦型デバイスであることから、単位面積当たりのチャネルの集積度（チャネル密度）を上げることができ、この効果によっても低抵抗化を図ることができる。

なお、本発明の半導体装置において、キャリア走行層の側面が−ｃ面に対して０°で傾斜する場合は、当該側面が−ｃ面に沿う面（つまり、−ｃ面）であることを意味している。
本発明の半導体装置は、前記窒化物半導体基板の裏面に形成されたドレイン電極と、前記キャリア走行層の上面側に、前記ゲート電極から間隔を空けて形成されたソース電極とを含んでいてもよい。

前記第１半導体層は、非極性面または半極性面からなる前記上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した前記第１側面を有するメサ半導体層を含んでいてもよく、その場合、前記電子供給層および前記キャリア走行層は、前記メサ半導体層の上面および第１側面を覆うように、この順に積層されていてもよい。

前記バリア層は、前記キャリア走行層の上面に選択的に形成されていてもよく、その場合、本発明の半導体装置は、前記キャリア走行層の上面における前記バリア層が形成されていない領域に形成されたｎ型のソース層をさらに含み、前記ソース電極は、前記ソース層上に形成されていてもよい。
この構成では、ＨＥＭＴ構造に対するコンタクトを、ｎ型ソース層に対するソース電極のオーミック接触によって良好にとることができる。

前記キャリア走行層は、前記キャリア走行層と前記バリア層との界面よりも深く、前記バリア層に対して自己整合的に形成された凹部を有していてもよく、その場合、前記ソース層は、前記凹部に埋め込まれ、前記凹部の側面において、前記界面を挟んでキャリア走行層および前記バリア層に跨っていてもよい。
この構成では、凹部の側面において、ソース層が第２のヘテロ接合界面に接しているため、ソース電極とチャネルとの間がｎ型のソース層で電気的に接続される。ｎ型ソース層は、不純物を含んでおり、ｉ型の真性（ノンドープ）窒化物半導体に比べて低い抵抗値を有している。したがって、このｎ型ソース層は、ＨＥＭＴ構造の低抵抗化に寄与することができる。

前記ゲート電極は、前記バリア層および前記ソース層に跨って形成されていてもよい。
この構成では、第２のヘテロ接合界面の端部においても良好にチャネルを形成することができる。
本発明の半導体装置は、前記窒化物半導体基板上に形成され、開口部を選択的に有する絶縁膜をさらに含んでいてもよく、その場合、前記メサ半導体層は、前記開口部を通って前記窒化物半導体基板上に形成されており、前記メサ半導体層の第１側面は、−ｃ面に沿う側面であってもよい。

前記メサ半導体層は、前記開口部の端部を覆うように形成されていてもよい。
前記メサ半導体層は、−ｃ面に沿う前記第１側面に加えてさらにｍ面または（１０−１１）面からなる第２側面を有していてもよい。
前記開口部は、ｃ軸に交差して延びるｃ軸側端部および−ｃ軸側端部を少なくとも含んでいてもよく、その場合、前記メサ半導体層の第１側面は、前記−ｃ軸側端部から−ｃ面に沿って形成された側面であってもよい。

前記窒化物半導体基板の主面が（１０−１ｎ_１）面（ｎ_１：任意の数値）である場合、前記開口部は、ａ軸方向に沿って形成されていてもよい。具体的には、前記窒化物半導体基板の主面は、ｍ面であってもよい。
前記窒化物半導体基板の主面が（１１−２ｎ_２）面（ｎ_２：任意の数値）である場合、前記開口部は、ｍ軸方向に沿って形成されていてもよい。具体的には、前記窒化物半導体基板の主面は、ａ面であってもよい。

前記キャリア走行層および前記バリア層は、ノンドープの窒化物半導体からなっていてもよい。
本発明の半導体装置では、前記キャリア走行層がＧａＮからなり、前記バリア層がＡｌＧａＮまたはＡｌＮからなっていてもよい。
本発明の他の局面に係る半導体装置は、非極性面または半極性面を結晶成長の主面とする窒化物半導体基板と、前記窒化物半導体基板上に形成され、開口部を選択的に有する絶縁膜と、前記開口部を通って前記窒化物半導体基板上に成長した窒化物半導体層と、前記窒化物半導体層の−ｃ面に沿って形成された電子供給層と、前記電子供給層の−ｃ面に沿って形成された電子走行層とを含む。

本発明の一の局面に係る半導体装置の製造方法は、非極性面または半極性面を結晶成長の主面とする窒化物半導体基板上に、開口部を選択的に有する絶縁膜を形成する工程と、前記開口部内から窒化物半導体をエピタキシャル成長させることによって、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した第１側面を有するメサ半導体層を形成する工程と、前記メサ半導体層上に窒化物半導体をエピタキシャル成長させることによって、電子供給層を形成する工程と、前記電子供給層上に第１窒化物半導体をエピタキシャル成長させることによって、キャリア走行層を形成する工程と、前記キャリア走行層の上面に沿って、前記第１窒化物半導体よりも広いバンドギャップを有する第２窒化物半導体からなるバリア層を形成する工程と、前記バリア層上にゲート電極を形成する工程とを含む。

この方法によって、本発明の半導体装置を製造することができる。より具体的には、非極性面または半極性面を結晶成長の主面とする窒化物半導体基板から、絶縁膜の開口部を介して窒化物半導体を成長させることによって、−ｃ面または−ｃ面に対して３０°以下で傾斜した面を自発的に露出させることができる。逆に、窒化物半導体基板の主面全域から窒化物半導体層を成長させた後、−ｃ面または−ｃ面に対して３０°以下で傾斜した面が露出するように当該半導体層をエッチングし、さらに、半導体層上に電子供給層およびキャリア走行層を再成長させる手法では、多大な工程を要する。しかしながら、本発明の製造方法では、そのような多大な工程を省略でき、メサ半導体層、電子供給層およびキャリア走行層を連続したエピタキシャル成長によって形成できるので、本発明の半導体装置を簡単に製造することができる。

さらに、上述の再成長を使用する手法では、再成長界面に酸素が取り込まれるので、当該界面にリーク電流が流れるおそれがあるのに対し、本発明では、自発的に形成された−ｃ面または−ｃ面に対して３０°以下で傾斜した面に第１のヘテロ接合界面を形成できるので、リーク電流の発生を抑制することができる。
一の局面に係る半導体装置の製造方法では、キャリア走行層を形成する工程は、非極性面または半極性面からなる平坦な上面が一様に形成されるまで前記第１窒化物半導体をエピタキシャル成長させる工程を含んでいてもよく、その場合、前記バリア層を形成する工程は、前記キャリア走行層の当該平坦な上面に第２窒化物半導体層を一様に形成した後、前記第２窒化物半導体層が前記キャリア走行層の側面を横切る前記バリア層として選択的に残るように、前記第２窒化物半導体層をエッチングする工程を含んでいてもよい。

前記第２窒化物半導体層をエッチングする工程は、前記第２窒化物半導体層が除去された後、そのまま下方の前記キャリア走行層をエッチングすることによって、前記キャリア走行層に凹部を形成する工程を含んでいてもよく、その場合、本発明の半導体装置の製造方法は、前記凹部に、ｎ型のソース層を埋め込む工程と、前記ソース層上に、ソース電極を形成する工程とをさらに含んでいてもよい。

図１は、本発明の第１実施形態に係る半導体装置の模式的な断面図である。 図２Ａは、図１の半導体装置の製造工程を説明するための図である。 図２Ｂは、図２Ａの次の工程を示す図である。 図２Ｃは、図２Ｂの次の工程を示す図である。 図２Ｄは、図２Ｃの次の工程を示す図である。 図２Ｅは、図２Ｄの次の工程を示す図である。 図２Ｆは、図２Ｅの次の工程を示す図である。 図３は、本発明の第１参考例に係る半導体装置の模式的な断面図である。 図４Ａは、図３の半導体装置の製造工程を説明するための図である。 図４Ｂは、図４Ａの次の工程を示す図である。 図４Ｃは、図４Ｂの次の工程を示す図である。 図４Ｄは、図４Ｃの次の工程を示す図である。 図４Ｅは、図４Ｄの次の工程を示す図である。 図４Ｆは、図４Ｅの次の工程を示す図である。 図５は、本発明の第２参考例に係る半導体装置の模式的な断面図である。 図６Ａは、図５の半導体装置の製造工程を説明するための図である。 図６Ｂは、図６Ａの次の工程を示す図である。 図６Ｃは、図６Ｂの次の工程を示す図である。 図６Ｄは、図６Ｃの次の工程を示す図である。 図７は、図５の半導体装置の変形例を示す図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、本発明の第１実施形態に係る半導体装置１の模式的な断面図である。
半導体装置１は、本発明の窒化物半導体基板の一例としてのＧａＮ基板２と、ＧａＮ基板２の主面２１に形成され、主面２１の一部を選択的に露出させる開口部３を有する絶縁膜４と、ＧａＮ基板２の主面２１から開口部３を介して絶縁膜４の上に至る領域に、結晶成長によって形成されたIII族窒化物半導体積層構造５と、ＧａＮ基板２の裏面２２（窒化物半導体積層構造５と反対側の表面）に接触するように形成されたドレイン電極６と、窒化物半導体積層構造５の表面に接触するように形成されたソース電極７とを備えたＨＥＭＴ構造を含む。

ＧａＮ基板２は、この実施形態では、ＧａＮ単結晶基板で構成されている。ＧａＮ基板２は、非極性面の一つであるｍ面（１０−１０）を主面２１としたものであり、主面２１上における結晶成長によって、窒化物半導体積層構造５が形成されている。なお、ＧａＮ基板２の主面２１は、非極性面の別の一つであるａ面（１１−２０）であってもよいし、半極性面である（１１−２１）面、（１１−２２）面、（１０−１１）面、（１０−１２）面、（２０−２１）面等であってもよい。特に、ｍ面およびｍ面に対して所定の角度で傾いた半極性面は、（１０−１ｎ_１）面（ｎ_１：任意の数値であって、ｍ面＝０）で表すことができ、ａ面およびａ面に対して所定の角度で傾いた半極性面は、（１１−２ｎ_２）面（ｎ_２：任意の数値であって、ａ面＝０）で表すことができる。

なお、ＧａＮ基板２の主面２１にどの面方位を採用するかは、主面２１から結晶成長するIII族窒化物半導体の種類に応じて選択すればよい。また、ＧａＮ基板２は、この実施形態では、ｎ^＋型の導電型を有しており、その濃度は、たとえば、１×１０^１８ｃｍ^−３〜５×１０^１８ｃｍ^−３である。
絶縁膜４は、ＧａＮ基板２の主面２１がｍ面である場合、開口部３が図１に示すａ軸［１１−２０］方向に延びるように、複数本のストライプ形状に形成されている。つまり、開口部３は、図１に示すｃ軸［０００１］方向およびその反対向きの−ｃ軸［０００−１］方向に直交する方向に沿って延びていて、ｃ軸方向に沿う両側端部に、ｃ軸側端部８および−ｃ軸側端部９を含む。

絶縁膜４の材料としては、酸化物、窒化物または酸化窒化物を適用することができ、たとえば、ＳｉＯ_２（酸化シリコン）、Ｇａ_２Ｏ_３（酸化ガリウム）、ＭｇＯ（酸化マグネシウム）、Ｓｃ_２Ｏ_３（酸化スカンジウム）、ＳｉＮ（窒化シリコン）、ＳｉＯＮ（シリコン酸窒化物）などを適用することができる。また、絶縁膜４の厚さは、たとえば、０．１μｍ〜０．５μｍである。開口部３の開口幅（ｃ軸方向に沿う幅）は、たとえば１μｍ〜２０μｍである。

なお、開口部３のストライプ方向は、ＧａＮ基板２の主面２１が（１０−１ｎ_１）面（ｎ_１：任意の数値）である場合、前述のようにａ軸方向に沿っていることが好ましく、ＧａＮ基板２の主面２１が（１１−２ｎ_２）面（ｎ_２：任意の数値）である場合、つまり、ａ面またはａ面に対して所定の角度で傾いた半極性面である場合には、ｍ軸［１０−１０］方向に沿っていることが好ましい。

窒化物半導体積層構造５は、本発明のメサ半導体層の一例としての第１ＧａＮ層１０と、本発明の電子供給層の一例としてのＡｌＧａＮ層１１と、本発明のキャリア走行層の一例としての第２ＧａＮ層１２とを含む。より詳しくは、隣り合う開口部３の間の絶縁膜４上にトレンチ１６が形成されるように、各開口部３上にストライプ形状に形成された第１ＧａＮ層１０およびＡｌＧａＮ層１１のＧａＮ／ＡｌＧａＮ積層構造と、各トレンチ１６に埋め込まれ、トレンチ１６を介して隣り合うＧａＮ／ＡｌＧａＮ積層構造に跨る第２ＧａＮ層１２とを含んでいてもよい。ＧａＮ／ＡｌＧａＮ積層構造は、ＨＥＭＴ構造の単位セルを構成しており、第２ＧａＮ層１２は、隣り合う単位セル間で共有されていてもよい。

図１では、第１ＧａＮ層１０は、開口部３から開口部３の端部（図１では、ｃ軸側端部８および−ｃ軸側端部９）に至る領域に形成されている。第１ＧａＮ層１０は、ａ軸方向に直交する面で半導体装置１を切断したときの断面視において、ＧａＮ基板２の主面２１に平行な上面１３と、主面２１に対して傾斜した−ｃ軸側の第１側面１４および＋ｃ軸側の第２側面１５とを有するメサ形状に形成されている。この実施形態では、第１側面１４が−ｃ面（０００−１）からなる極性面であり、第２側面１５が（１０−１１）面からなる半極性面である。この第１ＧａＮ層１０は、複数の開口部３一つずつに沿って形成されている。また、第１ＧａＮ層１０の厚さは、たとえば、１μｍ〜１０μｍである。

この実施形態のように、第１ＧａＮ層１０が開口部３の互いに対向する一方および他方の端部にオーバーラップしている場合において、第１ＧａＮ層１０のオーバーラップ長さは、一方および他方の端部において異なっている。たとえば、図１では、ｃ軸側端部８に対するオーバーラップ長さＬ１が、−ｃ軸側端部９に対するオーバーラップ長さＬ２よりも大きくなっている。たとえば、オーバーラップ長さＬ１が１μｍ〜１０μｍであり、オーバーラップ長さＬ２が０．０１μｍ〜０．１μｍである。

ＡｌＧａＮ層１１は、第１ＧａＮ層１０の上面１３および側面１４，１５を覆うように、第１ＧａＮ層１０の表面に沿う層状に形成されている。ＡｌＧａＮ層１１の厚さは、たとえば、２０μｍ〜３０μｍである。
第２ＧａＮ層１２は、トレンチ１６を埋め込み、さらにＡｌＧａＮ層１１の上面を覆うように形成されている。これにより、第２ＧａＮ層１２は、絶縁膜４上の領域のみならず、開口部３上の領域にも形成されており、これら両方の領域に跨る上面１７（ＧａＮ基板２の主面２１に平行な面）を有している。第２ＧａＮ層１２の厚さは、たとえば、１μｍ〜１０μｍである。

また、第１ＧａＮ層１０、ＡｌＧａＮ層１１および第２ＧａＮ層１２は、いずれもｉ型の真性（ノンドープ）窒化物半導体からなり、意図的に不純物が導入されていない。
窒化物半導体積層構造５は、第２ＧａＮ層１２の上面１７に形成されたＡｌＧａＮバリア層１８をさらに含む。ＡｌＧａＮバリア層１８は、第２ＧａＮ層１２上に一様な厚さで形成されている。たとえば、ＡｌＧａＮバリア層１８の厚さは、２０μｍ〜３０μｍである。また、ＡｌＧａＮバリア層１８は、ｉ型の真性（ノンドープ）窒化物半導体からなる。ＡｌＧａＮバリア層１８に代えて、ＡｌＮバリア層を用いてもよい。

そして、窒化物半導体積層構造５には、このＡｌＧａＮバリア層１８の表面から第２ＧａＮ層１２の厚さ方向途中に至る凹部１９が形成されている。凹部１９は、絶縁膜４上の領域および開口部３上の領域に跨る範囲に形成されていてもよく、より好ましくは、図１のように、ｃ軸側端部８を介して絶縁膜４および開口部３上の両方の領域に跨るように、ａ軸方向に沿うストライプ形状に形成されている。これにより、第２ＧａＮ層１２上において、ＡｌＧａＮバリア層１８は、凹部１９を介して複数のストライプ形状に選択的に形成されている。各ＡｌＧａＮバリア層１８は、−ｃ軸側端部９を介して絶縁膜４および開口部３上の両方の領域に跨っており、−ｃ軸側端部９上において、後述する第１のヘテロ接合界面２６，２７を横切っている。

また、凹部１９の深さ位置は、この実施形態のように、ＡｌＧａＮ層１１の上面に一致するか、ＡｌＧａＮ層１１の厚さ方向途中に位置していることが好ましい。これにより、ＡｌＧａＮ層１１のＧａＮ基板２の主面２１に平行な部分を、第１ＧａＮ層１０上に残すことができる。
さらに窒化物半導体積層構造５は、凹部１９に埋め込まれたｎ型ＧａＮソース層２０を含む。ｎ型ＧａＮソース層２０は、凹部１９の側面において、ＡｌＧａＮバリア層１８に接すると共に、その下方に配置され、トレンチ１６からＡｌＧａＮ層１１の上面を覆うように開口部３上まで引き出された第２ＧａＮ層１２の引き出し部２５に接している。

また、ｎ型ＧａＮソース層２０は、ＡｌＧａＮバリア層１８と共に窒化物半導体積層構造５の表面を形成するように、凹部１９のみに選択的に形成されている。これにより、窒化物半導体積層構造５の表面の法線方向から見た平面視において、当該表面には、ＡｌＧａＮバリア層１８およびｎ型ＧａＮソース層２０が、ｃ軸方向に沿って交互に配列されたストライプ形状に形成されている。また、ＡｌＧａＮバリア層１８およびｎ型ＧａＮソース層２０は、互いに段差のない連続した平坦面を形成していることが好ましい。

このｎ型ＧａＮソース層２０上に、ソース電極７が形成されている。ソース電極７は、ｎ型ＧａＮソース層２０とＡｌＧａＮバリア層１８との境界から間隔を隔てたｎ型ＧａＮソース層２０の内方領域に形成されている。ソース電極７は、ｎ型ＧａＮソース層２０に対するオーミック電極である。ソース電極７としては、たとえば、Ａｌ（アルミニウム）、Ｔｉ／Ａｌ（チタン／アルミニウム）等を適用できる。これらの材料の適用によって、ソース電極７をｎ型ＧａＮソース層２０に対して良好にオーミック接触させることができる。また、ＧａＮ基板２の裏面に形成されたドレイン電極６も同様に、Ａｌ（アルミニウム）、Ｔｉ／Ａｌ（チタン／アルミニウム）等の導電材料を用いて形成されている。ドレイン電極６は、複数の単位セルのための共通電極となっている。

窒化物半導体積層構造５上には、ソース電極７の他に、ゲート絶縁膜２３を介してゲート電極２４が形成されている。ゲート電極２４は、ＡｌＧａＮバリア層１８とｎ型ＧａＮソース層２０との境界を横切って、これらの間に跨るように形成されている。より具体的には、ゲート電極２４は、ＡｌＧａＮバリア層１８の幅方向両端部から、一方側（ｃ軸側）および他方側（−ｃ軸側）のｎ型ＧａＮソース層２０にオーバーラップするように形成されている。

ゲート絶縁膜２３としては、たとえば、アルミナ（Ａｌ_２Ｏ_３）、酸化シリコン（ＳｉＯ_２）等を適用できる。また、ゲート電極２４としては、たとえば、ソース電極７と同一の材料を適用できる。
以上、この半導体装置１によれば、メサ状半導体層である第１ＧａＮ層１０の第１側面１４（−ｃ面）に沿って、ＡｌＧａＮ層１１および第２ＧａＮ層１２が形成されている。これにより、−ｃ面（０００−１）で定義される第１のヘテロ接合界面２６，２７（ＧａＮ／ＡｌＧａＮ界面）を有するＧａＮ／ＡｌＧａＮ／ＧａＮの積層構造がｃ軸方向に沿って形成されている。その結果、窒化物半導体積層構造５内には、第１のヘテロ接合界面２６，２７近傍において、二次元電子ガス２８（Two Dimensional Electron Gas：２ＤＥＧ）および二次元正孔ガス２９が生じている。二次元電子ガス２８および二次元正孔ガス２９は、ＧａＮ／ＡｌＧａＮ界面に対してＧａＮ側に生じている。ＧａＮは、たとえばｃ面における格子定数がＡｌＧａＮよりも大きく、その影響によりｃ面に沿うＧａＮ／ＡｌＧａＮ界面では、当該界面に沿う引っ張り歪みがＡｌＧａＮに生じてピエゾ分極が発生する。このピエゾ分極によってＧａＮ／ＡｌＧａＮ界面に発生した分極電荷（電子および正孔）が、ＡｌＧａＮよりも相対的に電子親和力の小さいＧａＮに形成された井戸層に閉じ込められ、積層界面に沿う方向のみに選択的に自由度を有するガスをＧａＮ内に形成する。

より具体的には、各単位セルのＡｌＧａＮ層１１の−ｃ軸側の第１のヘテロ接合界面２６およびｃ軸側の第１のヘテロ接合界面２７に沿って、それぞれ、二次元電子ガス２８および二次元正孔ガス２９が生じている。この二次元電子ガス２８および二次元正孔ガス２９は、ゲート電極２４への電圧印加の有無に関係なく、ＧａＮ基板２の主面２１に対して縦方向に分布している。

しかしながら、二次元電子ガス２８および二次元正孔ガス２９は、主面２１に沿う横方向に沿って、ソース電極７から離れて形成されている。このままでは、−ｃ面（０００−１）に沿う二次元電子ガス２８および二次元正孔ガス２９と、ソース電極７との電流パスがないため、ゲート電極２４に電圧を印加した場合にのみ選択的にチャネルを形成する必要がある。

そこで、この半導体装置１では、ゲート電極２４の直下に、第２ＧａＮ層１２（引き出し部２５）とＡｌＧａＮバリア層１８とのヘテロ接合界面（第２のヘテロ接合界面３０）が形成されている。
第２のヘテロ接合界面３０は、第１のヘテロ接合界面２６，２７とは異なりｍ面（非極性面）であるため、その界面に水平な面内方向に対するピエゾ分極の影響がほとんどない。そのため、ゲート電極２４の直下の第２のヘテロ接合界面３０には、第２ＧａＮ層１２とＡｌＧａＮバリア層１８との格子不整合によるピエゾ分極に起因する二次元電子ガスが形成されない。よって、ゲート電極２４に電圧を印加していないとき（ゼロバイアス時）には、少なくとも二次元電子ガスによるチャネルはゲート電極２４の直下で遮断されている。これにより、ノーマリオフ型のＨＥＭＴが実現されている。ゲート電極２４に適切なオン電圧を印加すると、その電界によってゲート電極２４直下の第２ＧａＮ層１２内にチャネル（二次元電子ガス）が誘起され、第１のヘテロ接合界面２６，２７に沿う二次元電子ガス２８および二次元正孔ガス２９に接続される。

一方、第１のヘテロ接合界面２６，２７近傍に発生する二次元電子ガス２８および二次元正孔ガス２９はＧａＮ基板２の主面２１に対して縦方向に分布するものである。したがって、二次元電子ガス２８中の電子（キャリア）が、ＡｌＧａＮ層１１、および絶縁膜４の開口部３を介してＧａＮ基板２に接続された第１ＧａＮ層１０を通って、ＧａＮ基板２に至ることになるから、半導体装置１は、窒化物半導体積層構造５の上面側とＧａＮ基板２の裏面２２とが導通可能な縦型デバイスを構成している。このように、縦型デバイスとしての基本構造を有することにより、電界集中を容易に緩和できるので高耐圧デバイスを実現することができる。

また、第２のヘテロ接合界面３０として定義されるヘテロ接合界面をチャネルとして利用できるので、不純物ドーピングによる反転層を利用する場合に比べてチャネル移動度を向上させることができる。その結果、低抵抗化を実現することもできる。さらに、縦型デバイスであることから、単位面積当たりのチャネルの集積度（チャネル密度）を上げることができ、この効果によっても低抵抗化を図ることができる。

また、ゲート電極２４が、ＡｌＧａＮバリア層１８の各端部に接する両側のｎ型ＧａＮソース層２０の両方に跨って形成されている。これにより、第２のヘテロ接合界面３０の端部においても良好にチャネルを形成できると共に、図１に矢印３１で示すように、第１のヘテロ接合界面２６，２７に対して−ｃ軸側およびｃ軸側の両側から効率よく電子（キャリア）を移動させることができる。

また、ソース電極７の直下をｎ型ＧａＮソース層２０にすることによって、ＨＥＭＴ構造に対するコンタクトを、ｎ型ＧａＮソース層２０に対するソース電極７のオーミック接触によって良好にとることができる。
さらに、凹部１９の側面において、ｎ型ＧａＮソース層２０が第２のヘテロ接合界面３０に接しているため、ソース電極７とチャネルとの間がｎ型ＧａＮソース層２０で電気的に接続される。ｎ型ＧａＮソース層２０は、不純物を含んでおり、ｉ型の真性（ノンドープ）窒化物半導体に比べて低い抵抗値を有している。したがって、このｎ型ＧａＮソース層２０は、ＨＥＭＴ構造の低抵抗化に寄与することができる。

以上、この実施形態の半導体装置１は、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度の両方の特性を兼ね揃えた縦型デバイスを実現することができる。
したがって、半導体装置１を一例とする本発明の半導体装置は、たとえば、電気自動車（ハイブリッド車を含む）、電車、産業用ロボット等の動力源として利用される電動モータを駆動するための駆動回路を構成するインバータ回路に用いられるパワーモジュールに組み込むパワーデバイスとして好適に使用することができる。また、太陽電池、風力発電機その他の発電装置（とくに自家発電装置）が発生する電力を商用電源の電力と整合するように変換するインバータ回路に用いられるパワーモジュールにも組み込むことができる。

次に、半導体装置１の製造方法を説明する。
図２Ａ〜図２Ｆは、図１の半導体装置１の製造工程を工程順に説明するための図である。
半導体装置１を製造するには、図２Ａに示すように、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）等によって、ＧａＮ基板２の主面２１（ｍ面）に絶縁膜４が形成される。次に、フォトリソグラフィ等によって、絶縁膜４がパターニングされて開口部３が形成される。

次に、図２Ｂに示すように、開口部３から露出しているＧａＮ基板２の主面２１から、いわゆるＥＬＯ（Epitaxial Lateral Overgrowth）技術によって、III族窒化物半導体を結晶成長させて窒化物半導体積層構造５が形成される。III族窒化物半導体の成長方法としては、たとえば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシャル成長）、ＶＰＥ（Vapor Phase Epitaxy：気相エピタキシャル成長）、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）等の方法が適用できる。

III族窒化物半導体のエピタキシャル成長について、より具体的に説明すると、まず、ＧａＮ基板２の主面２１からｉ型ＧａＮを結晶成長させる。ｉ型ＧａＮを、まず、絶縁膜４の開口部３においてｍ軸方向に沿う方向に成長しやすい条件（たとえば、成長温度：９５０℃〜１１００℃、成長圧力：２０ｋＰａ〜１００ｋＰａ）で結晶成長させる。こうして、図２Ｂに示すように、第１ＧａＮ層１０が形成される。

次に、第１ＧａＮ層１０の表面（上面１３および側面１４，１５）から、ｉ型ＡｌＧａＮが成長させることによって、ＡｌＧａＮ層１１が形成される。
その後、ｃ軸方向に沿う方向に成長しやすい条件（たとえば、成長温度：８００℃〜９５０℃、成長圧力：２０ｋＰａ〜８０ｋＰａ）で、ｍ軸方向およびｃ軸方向に沿う方向にｉ型ＧａＮを成長させる。このｉ型ＧａＮの成長は、隣り合うＧａＮ／ＡｌＧａＮ積層構造の間のトレンチ１６が埋め込まれ、かつ、ＡｌＧａＮ層１１上に平坦な上面１７が一様に形成されるまで続けられる。これにより、第２ＧａＮ層１２が形成される。

このエピタキシャル成長において、＋ｃ軸方向への成長速度と−ｃ軸方向への成長速度とを比較すると、＋ｃ軸方向への成長速度の方が速い。そのため、絶縁膜４上の領域においては、III族窒化物半導体は、−ｃ軸方向に比べて＋ｃ軸方向に、開口部３からより離れた位置まで成長する。その結果、窒化物半導体積層構造５において、オーバーラップ長さＬ１をオーバーラップ長さＬ２よりも大きくできる。

次に、図２Ｃに示すように、第２ＧａＮ層１２上に、ｉ型ＡｌＧａＮを成長させる。これにより、ＡｌＧａＮバリア層１８が形成される。その後、ＡｌＧａＮバリア層１８上に、酸化シリコン（ＳｉＯ_２）等の絶縁材料からなるマスク３２が形成される。
次に、図２Ｄに示すように、マスク３２がパターニングされた後、当該マスク３２を介して、ＡｌＧａＮバリア層１８および第２ＧａＮ層１２が選択的にエッチングされる。これにより、凹部１９が形成される。ＡｌＧａＮバリア層１８の選択的な除去と、凹部１９の形成が同じマスク３２を使用して同時に形成されることから、凹部１９は、ＡｌＧａＮバリア層１８に対して自己整合的に形成されることとなる。

次に、図２Ｅに示すように、凹部１９にｎ型ＧａＮソース層２０が埋め込まれる。ｎ型ＧａＮソース層２０の埋め込みは、たとえば、窒化物半導体積層構造５の表面全体にｎ型ＧａＮを堆積させた後、マスク３２上の不要なｎ型ＧａＮをマスク３２と共にリフトオフすることによって行うことができる。
この後、図２Ｆに示すように、ゲート電極２４、ソース電極７およびドレイン電極６等が形成されることによって、半導体装置１が得られる。

以上、この方法によれば、ｍ面を結晶成長の主面２１とするＧａＮ基板２から、絶縁膜４の開口部３を介してIII族窒化物半導体を成長させることによって、−ｃ面（０００−１）からなる第１側面１４および（１０−１１）面からなる第２側面１５を有するメサ形状の第１ＧａＮ層１４を自発的に形成することができる。逆に、ＧａＮ基板２の主面２１全域から第１ＧａＮ層１０を成長させた後、−ｃ面（０００−１）が露出するように当該第１ＧａＮ層１０をエッチングし、さらに、第１ＧａＮ層１０上にＡｌＧａＮ層１１および第２ＧａＮ層１２を再成長させる手法では、多大な工程を要する。

しかしながら、上記の方法では、そのような多大な工程を省略でき、第１ＧａＮ層１０、ＡｌＧａＮ層１１および第２ＧａＮ層１２を連続したエピタキシャル成長によって形成できるので、半導体装置１を簡単に製造することができる。
さらに、上述の再成長を使用する手法では、再成長界面に酸素が取り込まれるので、当該界面にリーク電流が流れるおそれがあるのに対し、半導体装置１では、自発的に形成された−ｃ面（０００−１）に沿って第１のヘテロ接合界面２６，２７を形成できるので、リーク電流の発生を抑制することができる。

一方、互いに隣り合うＧａＮ／ＡｌＧａＮ積層構造（単位セル）の間のトレンチ１６を、ＥＬＯによって窒化物半導体（第２ＧａＮ層１２）で埋め込むので、埋め込みの際、隣り合う開口部３から成長してきたＧａＮ同士が接合する位置において結晶欠陥（転位）がｍ軸方向に沿って発生し易い。しかしながら、この結晶欠陥が発生し易い領域は、絶縁膜４上にあるため、この結晶欠陥に起因してリーク電流が増加することはほとんどない。

さらに、ＥＬＯでは、平坦な頂面（ファセット）を有するＧａＮをトレンチ１６内に成長させることができるので、窒化物半導体積層構造５の表面を極めて平坦な面として形成することができる。これは、トレンチ１６を絶縁層で埋め戻し、エッチバックによって窒化物半導体積層構造５の半導体表面を露出する場合に比べて表面の平坦性が良好である。
図３は、本発明の第１参考例に係る半導体装置４１の模式的な断面図である。図３において、前述の図１との間で互いに対応する要素には同一の参照符号を付して示す。

半導体装置４１では、第２ＧａＮ層１２に代えて、トレンチ１６に、たとえば酸化シリコン（ＳｉＯ_２）等の絶縁層４２が埋め込まれている。絶縁層４２は、ＡｌＧａＮ層１１の上面と平坦に一体的に連なって、窒化物半導体積層構造５の表面に平坦面を形成している。
また、前述の半導体装置１では、ＡｌＧａＮバリア層１８が、第２ＧａＮ層１２（引き出し部２５）を挟んでＡｌＧａＮ層１１の上面に対向するように設けられていたが、この半導体装置４１では、第１ＧａＮ層１０の上面１３に形成されたＡｌＧａＮ層１１のバリア部４３が、バリア層として定義されている。

つまり、ＡｌＧａＮ層１１は、第１ＧａＮ層１０の側面１４，１５に沿って形成され、第１のヘテロ接合界面２７に沿って縦方向の二次元電子ガス４４を発生させる電子供給層としての電子供給部４５と、第１ＧａＮ層１０の上面１３に沿って形成され、第１ＧａＮ層１０の上面１３が露出して酸化されることを防止するバリア層としてのバリア部４３とを一体的に含む。したがって、この参考例では、第１ＧａＮ層１０が、本発明のキャリア走行層の一例として定義されている。

そして、窒化物半導体積層構造５には、ＡｌＧａＮ層１１（バリア部４３）の上面から第１ＧａＮ層１０の厚さ方向途中に至る凹部４６が形成されている。凹部４６は、トレンチ１６から間隔を隔てたＧａＮ／ＡｌＧａＮ積層構造の内方領域に形成されており、図３に示すように、開口部３上の領域のみに選択的に形成されている。また、凹部４６の深さ位置は、この参考例のように、第１ＧａＮ層１０の厚さ方向途中に位置しているか、第１ＧａＮ層１０の上面１３に一致していることが好ましい。

さらに窒化物半導体積層構造５は、凹部４６に埋め込まれたｎ型ＧａＮソース層４７を含む。ｎ型ＧａＮソース層４７は、凹部４６の側面において、ＡｌＧａＮ層１１のバリア部４３に接すると共に、その下方に配置された第１ＧａＮ層１０に接している。
また、ｎ型ＧａＮソース層４７は、ＡｌＧａＮ層１１および絶縁層４２と共に窒化物半導体積層構造５の表面を形成するように、凹部４６のみに選択的に形成されている。これにより、窒化物半導体積層構造５の表面の法線方向から見た平面視において、当該表面には、ＡｌＧａＮ層１１、ｎ型ＧａＮソース層４７および絶縁層４２が、ｃ軸方向に沿って交互に配列されたストライプ形状に形成されている。また、ＡｌＧａＮ層１１、ｎ型ＧａＮソース層４７および絶縁層４２は、互いに段差のない連続した平坦面を形成していることが好ましい。

ｎ型ＧａＮソース層４７上に、ソース電極７が形成されている。また、ゲート電極２４は、ＡｌＧａＮ層１１、ｎ型ＧａＮソース層４７および絶縁層４２の各境界を横切って、これらの間に跨るように形成されている。
以上、半導体装置４１では、ゲート電極２４の直下に、ＡｌＧａＮ層１１と第１ＧａＮ層１０とのヘテロ接合界面（第２のヘテロ接合界面４９）が形成されている。第２のヘテロ接合界面４９は、前述の第２のヘテロ接合界面３０と同様にｍ面（非極性面）であるため、その界面に水平な面内方向に対するピエゾ分極の影響がほとんどない。そのため、ゲート電極２４の直下の第２のヘテロ接合界面４９には、ＡｌＧａＮ層１１と第１ＧａＮ層１０との格子不整合によるピエゾ分極に起因する二次元電子ガスが形成されない。よって、ゲート電極２４に電圧を印加していないとき（ゼロバイアス時）には、少なくとも二次元電子ガスによるチャネルはゲート電極２４の直下で遮断されている。これにより、ノーマリオフ型のＨＥＭＴが実現されている。

一方、第１のヘテロ接合界面２７近傍に発生する二次元電子ガス４４はＧａＮ基板２の主面２１に対して縦方向に分布するものであるから、半導体装置４１は、窒化物半導体積層構造５の上面側とＧａＮ基板２の裏面２２とが導通可能な縦型デバイスを構成している。このように、縦型デバイスとしての基本構造を有することにより、電界集中を容易に緩和できるので高耐圧デバイスを実現することができる。

よって、この半導体装置４１においても、前述の半導体装置１と同様に、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度を実現することができる。
次に、半導体装置４１の製造方法を説明する。
図４Ａ〜図４Ｆは、図３の半導体装置４１の製造工程を工程順に説明するための図である。図４Ａ〜図４Ｆにおいて、前述の図２Ａ〜図２Ｆとの間で互いに対応する要素には同一の参照符号を付して示す。

半導体装置４１を製造するには、図４Ａに示すように、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）等によって、ＧａＮ基板２の主面２１（ｍ面）に絶縁膜４が形成される。次に、フォトリソグラフィ等によって、絶縁膜４がパターニングされて開口部３が形成される。
次に、図４Ｂに示すように、開口部３から露出しているＧａＮ基板２の主面２１から、いわゆるＥＬＯ（Epitaxial Lateral Overgrowth）技術によって、III族窒化物半導体を結晶成長させて窒化物半導体積層構造５が形成される。III族窒化物半導体の成長は、前述の図２Ｂに示した方法および条件と同様に行うことができる。

次に、図４Ｃに示すように、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）によって酸化シリコン（ＳｉＯ_２）等の絶縁材料が堆積させられる。これにより、トレンチ１６を埋戻し、窒化物半導体積層構造５全体を覆う絶縁層４２が形成される。
次に、図４Ｄに示すように、エッチバックにより、絶縁層４２の表面全体が削られて平坦化される。エッチバックは、窒化物半導体積層構造５の表面（ＡｌＧａＮ層１１の上面）が露出するまで行われる。こうして、トレンチ１６に埋め込まれた絶縁層４２が得られる。次に、窒化物半導体積層構造５上に、酸化シリコン（ＳｉＯ_２）等の絶縁材料からなるマスク４８が形成される。次に、マスク４８がパターニングされた後、当該マスク４８を介して、ＡｌＧａＮ層１１および第１ＧａＮ層１０が選択的にエッチングされる。これにより、凹部４６が形成される。ＡｌＧａＮ層１１の選択的な除去と、凹部４６の形成が同じマスク４８を使用して同時に形成されることから、凹部４６は、ＡｌＧａＮ層１１に対して自己整合的に形成されることとなる。

次に、図４Ｅに示すように、凹部４６にｎ型ＧａＮソース層４７が埋め込まれる。ｎ型ＧａＮソース層４７の埋め込みは、たとえば、窒化物半導体積層構造５の表面全体にｎ型ＧａＮを堆積させた後、マスク４８上の不要なｎ型ＧａＮをマスク４８と共にリフトオフすることによって行うことができる。
この後、図４Ｆに示すように、ゲート電極２４、ソース電極７およびドレイン電極６等が形成されることによって、半導体装置４１が得られる。

以上、この方法によっても、図２Ａ〜図２Ｆで示した方法と同様に、第１ＧａＮ層１０およびＡｌＧａＮ層１１を連続したエピタキシャル成長によって形成できる。よって、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度を実現できる半導体装置４１を簡単に製造することができる。
また、この方法では、ＡｌＧａＮ層１１がバリア部４３および電子供給部４５を一体的に含む半導体層であるため、これらを同一の工程で形成することができる。その結果、半導体装置４１の製造工程を一層簡略化することができる。
＜第２参考例の実施形態＞
図５は、本発明の第２参考例に係る半導体装置５１の模式的な断面図である。図５において、前述の図１との間で互いに対応する要素には同一の参照符号を付して示す。

半導体装置５１では、ＡｌＧａＮバリア層１８および凹部１９が形成されておらず、トレンチ１６に埋め込まれた第２ＧａＮ層１２の引き出し部２５が、ＡｌＧａＮ層１１の上面全域を覆うように形成されている。これにより、窒化物半導体積層構造５の表面は、第２ＧａＮ層１２の上面１７によって構成されている。
そして、第２ＧａＮ層１２の上面１７にアノード電極５２が形成され、ＧａＮ基板２の裏面２２にカソード電極５３が形成されている。

アノード電極５２は、窒化物半導体積層構造５に対するショットキー電極である。アノード電極５２としては、たとえば、Ｐｔ（白金）、Ｎｉ／Ａｕ（ニッケル／金）、Ｎｉ／Ｔｉ／Ａｕ（ニッケル／チタン／金）、Ｐｄ／Ａｕ（パラジウム／金）、Ｐｄ／Ｔｉ／Ａｕ（パラジウム／チタン／金）、Ｐｄ／Ｐｔ／Ａｕ（パラジウム／白金／金）等を適用できる。これらの材料の適用によって、アノード電極５２を窒化物半導体積層構造５に対して良好にショットキー接合させることができる。

一方、カソード電極５３は、ＧａＮ基板２に対するオーミック電極であって、前述のドレイン電極６と同様に、Ａｌ（アルミニウム）、Ｔｉ／Ａｌ（チタン／アルミニウム）等の導電材料を用いて形成されている。
そして、半導体装置５１（ショットキーバリアダイオード）では、アノード電極５２に正電圧、カソード電極５３に負電圧が印加される順方向バイアス状態が形成される。これにより、矢印５４で示すように、カソード電極５３からアノード電極５２へと二次元電子ガス２８を介して電子（キャリア）が移動して電流が流れる。

次に、半導体装置５１の製造方法を説明する。
図６Ａ〜図６Ｄは、図５の半導体装置５１の製造工程を説明するための図である。
半導体装置５１を製造するには、図６Ａに示すように、たとえば、ＰＥＣＶＤ法（Plasma Enhanced Chemical Vapor Deposition：プラズマ化学気相成長法）等によって、ＧａＮ基板２の主面２１（ｍ面）に絶縁膜４が形成される。次に、フォトリソグラフィ等によって、絶縁膜４がパターニングされて開口部３が形成される。

次に、図６Ｂおよび図６Ｃに示すように、開口部３から露出しているＧａＮ基板２の主面２１から、いわゆるＥＬＯ（Epitaxial Lateral Overgrowth）技術によって、III族窒化物半導体を結晶成長させて窒化物半導体積層構造５が形成される。III族窒化物半導体の成長方法としては、たとえば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition：有機金属化学気相成長）、ＬＰＥ（Liquid Phase Epitaxy：液相エピタキシャル成長）、ＶＰＥ（Vapor Phase Epitaxy：気相エピタキシャル成長）、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長）等の方法が適用できる。

III族窒化物半導体のエピタキシャル成長について、より具体的に説明すると、まず、図６Ｂに示すように、ＧａＮ基板２の主面２１からｉ型ＧａＮを結晶成長させる。ｉ型ＧａＮを、まず、絶縁膜４の開口部３においてｍ軸方向に沿う方向に成長しやすい条件（たとえば、成長温度：９５０℃〜１１００℃、成長圧力：２０ｋＰａ〜８０ｋＰａ）で結晶成長させる。こうして、図６Ｂに示すように、第１ＧａＮ層１０が形成される。

次に、第１ＧａＮ層１０の表面（上面１３および側面１４，１５）から、ｉ型ＡｌＧａＮが成長させることによって、ＡｌＧａＮ層１１が形成される。
その後、ｃ軸方向に沿う方向に成長しやすい条件（たとえば、成長温度：８００℃〜９５０℃、成長圧力：２０ｋＰａ〜８０ｋＰａＴｏｒｒ）で、ｍ軸方向およびｃ軸方向に沿う方向にｉ型ＧａＮを成長させる。これにより、図６Ｃに破線、一点鎖線および二点鎖線で示すように、平坦な頂面（ファセット）を有するｉ型ＧａＮ層が複数形成された状態を経て、さらにこれら複数のＧａＮ層の隣り合うもの同士が接合して、一体化した第２ＧａＮ層１２が得られる。こうして、窒化物半導体積層構造５が形成される。つまり、窒化物半導体積層構造５の形成方法は、前述の第１実施形態と同様である。

この後、図６Ｄに示すように、アノード電極５２およびカソード電極５３等が形成されることによって、半導体装置５１が得られる。
以上、この方法によれば、ｍ面を結晶成長の主面２１とするＧａＮ基板２から、絶縁膜４の開口部３を介してIII族窒化物半導体を成長させることによって、−ｃ面（０００−１）からなる第１側面１４および（１０−１１）面からなる第２側面１５を有するメサ形状の第１ＧａＮ層１４を自発的に形成することができる。逆に、ＧａＮ基板２の主面２１全域から第１ＧａＮ層１０を成長させた後、−ｃ面（０００−１）が露出するように当該第１ＧａＮ層１０をエッチングし、さらに、第１ＧａＮ層１０上にＡｌＧａＮ層１１および第２ＧａＮ層１２を再成長させる手法では、多大な工程を要する。

しかしながら、上記の方法では、そのような多大な工程を省略でき、第１ＧａＮ層１０、ＡｌＧａＮ層１１および第２ＧａＮ層１２を連続したエピタキシャル成長によって形成できるので、半導体装置５１を簡単に製造することができる。
さらに、上述の再成長を使用する手法では、再成長界面に酸素等の不純物が取り込まれるので、当該界面にリーク電流が流れるおそれがあるのに対し、半導体装置５１では、自発的に形成された−ｃ面（０００−１）に沿って第１のヘテロ接合界面２６，２７を形成できるので、リーク電流の発生を抑制することができる。

一方、互いに隣り合うＧａＮ／ＡｌＧａＮ積層構造（単位セル）の間のトレンチ１６を、ＥＬＯによって窒化物半導体（第２ＧａＮ層１２）で埋め込むので、埋め込みの際、隣り合う開口部３から成長してきたＧａＮ同士が接合する位置において結晶欠陥（転位）がｍ軸方向に沿って発生し易い。しかしながら、この結晶欠陥が発生し易い領域は、絶縁膜４上にあるため、この結晶欠陥に起因してリーク電流が増加することはほとんどない。

さらに、ＥＬＯでは、平坦な頂面（ファセット）を有するＧａＮをトレンチ１６内に成長させることができるので、窒化物半導体積層構造５の表面（第２ＧａＮ層１２の上面１７）を極めて平坦な面として形成することができる。これは、トレンチ１６を絶縁層で埋め戻し、エッチバックによって窒化物半導体積層構造５の半導体表面を露出する場合に比べて表面の平坦性が良好である。

以上、本発明の実施形態および参考例を説明したが、本発明および参考例は、他の形態で実施することもできる。
たとえば、窒化物半導体積層構造５において、ＧａＮとの間にヘテロ接合界面を形成するＡｌ含有層は、ＡｌＧａＮ層の他、ＡｌＮ層、ＡｌＧａＩｎＮ層、ＡｌＩｎＮ層等であってもよい。

また、前述の第１実施形態および第１参考例では、窒化物半導体積層構造５は、ＧａＮ基板２から絶縁膜４の開口部３を介して窒化物半導体を成長させることによって形成されていたが、たとえば、前述の再成長を使用する方法によって形成されていてもよい。つまり、窒化物半導体積層構造５は、ＧａＮ基板２の主面２１全域から第１ＧａＮ層１０を成長させた後、−ｃ面（０００−１）が露出するように当該第１ＧａＮ層１０をエッチングし、さらに、第１ＧａＮ層１０上にＡｌＧａＮ層１１および第２ＧａＮ層１２を再成長させることによって形成されてもよい。この場合、ＥＬＯに比べて工程数が増えることになるが、製造後の半導体装置１，４１が図１および図３に示す構成を有していれば、ノーマリオフ型のＨＥＭＴ構造を有し、かつ高耐圧および高チャネル移動度の両方の特性を兼ね揃えた縦型デバイスを実現することができる。

また、前述の参考例において、窒化物半導体積層構造５の表面は、第２ＧａＮ層１２の上面１７のみによって形成されていなくてもよい。たとえば、図６Ｃに示す工程で第２ＧａＮ層１２を形成した後、第１ＧａＮ層１０の上面１３が露出するまでエッチバックすることによって、図７の半導体装置６１のように、第１ＧａＮ層１０およびＡｌＧａＮ層１１の半導体表面が選択的に露出していてもよい。この場合、アノード電極５２は、窒化物半導体積層構造５の表面において、第１ＧａＮ層１０、ＡｌＧａＮ層１１および第２ＧａＮ層１２に跨って形成される。

その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
なお、上記参考例の実施形態の内容から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
（項１）
非極性面または半極性面を結晶成長の主面とする窒化物半導体基板と、
前記窒化物半導体基板上に形成され、開口部を選択的に有する絶縁膜と、
前記開口部を通って前記窒化物半導体基板上に形成され、少なくともｃ面に沿って形成された電子供給層を有する窒化物半導体層とを含む、半導体装置。
（項２）
前記窒化物半導体層は、前記開口部の端部を覆うように形成されている、項１に記載の半導体装置。
（項３）
前記電子供給層は、ｃ面に加えてさらにｍ面または（１０−１１）面に沿って形成されている、項１または２に記載の半導体装置。
（項４）
前記開口部は、ｃ軸に交差して延びるｃ軸側端部および−ｃ軸側端部を少なくとも含み、
前記電子供給層は、前記−ｃ軸側端部からｃ面に沿って形成されている、項１〜３のいずれか一項に記載の半導体装置。
（項５）
前記開口部は、ストライプ形状に形成されており、
互いに隣り合う前記開口部から成長した前記窒化物半導体層が、当該開口部の間の前記絶縁膜上で結合している、項１〜４のいずれか一項に記載の半導体装置。
（項６）
前記窒化物半導体基板の主面が（１０−１ｎ）面（ｎ：任意の数値）であり、
前記開口部は、［１１−２０］方向に沿って形成されている、項１〜５のいずれか一項に記載の半導体装置。
（項７）
前記窒化物半導体基板の主面がｍ面であり、
前記開口部は、ａ軸方向に沿って形成されている、項６に記載の半導体装置。
（項８）
前記窒化物半導体基板の主面が（１１−２ｎ）面（ｎ：任意の数値）であり、
前記開口部は、［１０−１０］方向に沿って形成されている、項１〜５のいずれか一項に記載の半導体装置。
（項９）
前記窒化物半導体基板の主面がａ面であり、
前記開口部は、ｍ軸方向に沿って形成されている、項６に記載の半導体装置。
（項１０）
前記窒化物半導体層は、ノンドープの窒化物半導体からなる、項１〜９のいずれか一項に記載の半導体装置。
（項１１）
前記電子供給層は、Ａｌ_ｘＧａ_ｘ−１Ｎ（０＜ｘ＜１）またはＡｌＮからなる、項１〜１０のいずれか一項に記載の半導体装置。
（項１２）
前記窒化物半導体層は、前記窒化物半導体基板の主面と同じ面方位の電極配置面を有しており、
前記電極配置面に形成された電極を含む、項１〜１１のいずれか一項に記載の半導体装置。
（項１３）
前記電極は、前記窒化物半導体層との間にショットキー接合を形成するショットキー電極を含む、項１２に記載の半導体装置。

１ 半導体装置
２ ＧａＮ基板
３ 開口部
４ 絶縁膜
５ 窒化物半導体積層構造
６ ドレイン電極
７ ソース電極
８ ｃ軸側端部
９ −ｃ軸側端部
１０ 第１ＧａＮ層
１１ ＡｌＧａＮ層
１２ 第２ＧａＮ層
１３ 上面
１４ 第１側面
１５ 第２側面
１６ トレンチ
１７ 上面
１８ ＡｌＧａＮバリア層
１９ 凹部
２０ ｎ型ＧａＮソース層
２１ 主面
２２ 裏面
２３ ゲート絶縁膜
２４ ゲート電極
２５ 引き出し部
２６ 第１のヘテロ接合界面
２７ 第１のヘテロ接合界面
２８ 二次元電子ガス
２９ 二次元正孔ガス
３０ 第２のヘテロ接合界面
４１ 半導体装置
４３ バリア部
４４ 二次元電子ガス
４５ 電子供給部
４６ 凹部
４７ ｎ型ＧａＮソース層
４９ 第２のヘテロ接合界面
５１ 半導体装置
５２ アノード電極
５３ カソード電極
６１ 半導体装置

Claims (22)

1. 非極性面または半極性面を結晶成長の主面とする窒化物半導体基板と、
   前記窒化物半導体基板上に形成され、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した第１側面を有する第１窒化物半導体からなる第１半導体層と、
   前記第１半導体層の上面および第１側面を覆うように形成され、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した側面を有し、前記第１窒化物半導体とは異なる第２窒化物半導体からなる電子供給層と、
   前記電子供給層の上面および側面に沿って形成され、前記第２窒化物半導体とは異なる第３窒化物半導体からなるキャリア走行層と、
   前記キャリア走行層の上面に沿って形成され、前記第２窒化物半導体よりも広いバンドギャップを有する第４窒化物半導体からなるバリア層と、
   前記バリア層上に形成されたゲート電極とを含む、半導体装置。
2. 前記窒化物半導体基板の裏面に形成されたドレイン電極と、
   前記キャリア走行層の上面側に、前記ゲート電極から間隔を空けて形成されたソース電極とを含む、請求項１に記載の半導体装置。
3. 前記第１半導体層は、非極性面または半極性面からなる前記上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した前記第１側面を有するメサ半導体層を含み、
   前記電子供給層および前記キャリア走行層は、前記メサ半導体層の上面および第１側面を覆うように、この順に積層されている、請求項２に記載の半導体装置。
4. 前記バリア層は、前記キャリア走行層の上面に選択的に形成されており、
   前記キャリア走行層の上面における前記バリア層が形成されていない領域に形成されたｎ型のソース層をさらに含み、
   前記ソース電極は、前記ソース層上に形成されている、請求項３に記載の半導体装置。
5. 前記キャリア走行層は、前記キャリア走行層と前記バリア層との界面よりも深く、前記バリア層に対して自己整合的に形成された凹部を有しており、
   前記ソース層は、前記凹部に埋め込まれ、前記凹部の側面において、前記界面を挟んでキャリア走行層および前記バリア層に跨っている、請求項４に記載の半導体装置。
6. 前記ゲート電極は、前記バリア層および前記ソース層に跨って形成されている、請求項４または５に記載の半導体装置。
7. 前記窒化物半導体基板上に形成され、開口部を選択的に有する絶縁膜をさらに含み、
   前記メサ半導体層は、前記開口部を通って前記窒化物半導体基板上に形成されており、
   前記メサ半導体層の第１側面は、−ｃ面に沿う側面である、請求項３〜６のいずれか一項に記載の半導体装置。
8. 前記メサ半導体層は、前記開口部の端部を覆うように形成されている、請求項７に記載の半導体装置。
9. 前記メサ半導体層は、−ｃ面に沿う前記第１側面に加えてさらにｍ面または（１０−１１）面からなる第２側面を有する、請求項７または８に記載の半導体装置。
10. 前記開口部は、ｃ軸に交差して延びるｃ軸側端部および−ｃ軸側端部を少なくとも含み、
    前記メサ半導体層の第１側面は、前記−ｃ軸側端部から−ｃ面に沿って形成された側面である、請求項７〜９のいずれか一項に記載の半導体装置。
11. 前記窒化物半導体基板の主面が（１０−１ｎ_１）面（ｎ_１：任意の数値）であり、
    前記開口部は、ａ軸方向に沿って形成されている、請求項７〜１０のいずれか一項に記載の半導体装置。
12. 前記窒化物半導体基板の主面がｍ面である、請求項１１に記載の半導体装置。
13. 前記窒化物半導体基板の主面が（１１−２ｎ_２）面（ｎ_２：任意の数値）であり、
    前記開口部は、ｍ軸方向に沿って形成されている、請求項７〜１０のいずれか一項に記載の半導体装置。
14. 前記窒化物半導体基板の主面がａ面である、請求項１３に記載の半導体装置。
15. 前記キャリア走行層および前記バリア層は、ノンドープの窒化物半導体からなる、請求項１〜１４のいずれか一項に記載の半導体装置。
16. 前記キャリア走行層がＧａＮからなり、前記バリア層がＡｌＧａＮまたはＡｌＮからなる、請求項１〜１５のいずれか一項に記載の半導体装置。
17. 前記電子供給層は、第１裏面およびその反対側の第１外面、ならびに前記第１裏面に直交する第２裏面およびその反対側の第２外面を有する断面視Ｌ字型の部分を含み、
    前記電子供給層のＬ字型の部分の第１裏面および第２裏面は、前記第１半導体層に接し、
    前記電子供給層のＬ字型の部分の第１外面および第２外面は、前記キャリア走行層に接している、請求項１〜１６のいずれか一項に記載の半導体装置。
18. 前記電子供給層の上面に沿って形成された第５窒化物半導体からなる層をさらに含み、
    前記ソース電極は、前記第５窒化物半導体からなる層上に形成されている、請求項２に記載の半導体装置。
19. 非極性面または半極性面を結晶成長の主面とする窒化物半導体基板と、
    前記窒化物半導体基板上に形成され、開口部を選択的に有する絶縁膜と、
    前記開口部を通って前記窒化物半導体基板上に成長した窒化物半導体層と、
    前記窒化物半導体層の−ｃ面に沿って形成された電子供給層と、
    前記電子供給層の−ｃ面に沿って形成された電子走行層とを含む、半導体装置。
20. 非極性面または半極性面を結晶成長の主面とする窒化物半導体基板上に、開口部を選択的に有する絶縁膜を形成する工程と、
    前記開口部内から窒化物半導体をエピタキシャル成長させることによって、非極性面または半極性面からなる上面、および−ｃ面または−ｃ面に対して３０°以下で傾斜した第１側面を有するメサ半導体層を形成する工程と、
    前記メサ半導体層上に窒化物半導体をエピタキシャル成長させることによって、電子供給層を形成する工程と、
    前記電子供給層上に第１窒化物半導体をエピタキシャル成長させることによって、キャリア走行層を形成する工程と、
    前記キャリア走行層の上面に沿って、前記第１窒化物半導体よりも広いバンドギャップを有する第２窒化物半導体からなるバリア層を形成する工程と、
    前記バリア層上にゲート電極を形成する工程とを含む、半導体装置の製造方法。
21. キャリア走行層を形成する工程は、非極性面または半極性面からなる平坦な上面が一様に形成されるまで前記第１窒化物半導体をエピタキシャル成長させる工程を含み、
    前記バリア層を形成する工程は、前記キャリア走行層の当該平坦な上面に第２窒化物半導体層を一様に形成した後、前記第２窒化物半導体層が前記キャリア走行層の側面を横切る前記バリア層として選択的に残るように、前記第２窒化物半導体層をエッチングする工程を含む、請求項２０に記載の半導体装置の製造方法。
22. 前記第２窒化物半導体層をエッチングする工程は、前記第２窒化物半導体層が除去された後、そのまま下方の前記キャリア走行層をエッチングすることによって、前記キャリア走行層に凹部を形成する工程を含み、
    前記凹部に、ｎ型のソース層を埋め込む工程と、
    前記ソース層上に、ソース電極を形成する工程とをさらに含む、請求項２１に記載の半導体装置の製造方法。

Images