JP5342152B2 - ガリウムナイトライド系エピタキシャル結晶及びその製造方法 - Google Patents

ガリウムナイトライド系エピタキシャル結晶及びその製造方法 Download PDF

Info

Publication number
JP5342152B2
JP5342152B2 JP2008033098A JP2008033098A JP5342152B2 JP 5342152 B2 JP5342152 B2 JP 5342152B2 JP 2008033098 A JP2008033098 A JP 2008033098A JP 2008033098 A JP2008033098 A JP 2008033098A JP 5342152 B2 JP5342152 B2 JP 5342152B2
Authority
JP
Japan
Prior art keywords
layer
gallium nitride
crystal
buffer layer
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008033098A
Other languages
English (en)
Other versions
JP2008227478A (ja
Inventor
直宏 西川
洋幸 佐沢
雅彦 秦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Chemical Co Ltd
Original Assignee
Sumitomo Chemical Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Chemical Co Ltd filed Critical Sumitomo Chemical Co Ltd
Priority to JP2008033098A priority Critical patent/JP5342152B2/ja
Publication of JP2008227478A publication Critical patent/JP2008227478A/ja
Application granted granted Critical
Publication of JP5342152B2 publication Critical patent/JP5342152B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、電界効果トランジスタ用のガリウムナイトライド系（以下、ＧａＮ系と称することがある）エピタキシャル結晶及びその製造方法、並びにそれを用いた電界効果トランジスタに関する。
ガリウムナイトライド系電界効果トランジスタは材料のバンドギャップの大きさから高耐圧が期待されるデバイスである。しかし、現実には期待されるほどの高耐圧化は実現されていない。そのひとつの理由として、正孔の引き抜きの問題がある。トランジスタに高電界を印加して駆動すると、走行電子が結晶格子に衝突し、この衝突により電子と正孔が生成する所謂衝突イオン化の現象が生じる。これにより生成した電子は速やかにドレイン電極に吸引されるが、正孔は比較的ゆっくりと結晶層内をソース電極下部に向かって移動するだけであり、正孔が結晶中に滞留、蓄積する。この正孔の滞留、蓄積が生じると、素子活性層の電気化学ポテンシャルは引き下げられ、さらに多くの電子が素子活性層内を走行して、これが更なる衝突イオン化を引き起こす傾向を生じ、この結果電流増加の正帰還現象が起こると、やがてデバイスは破壊に至ることになる。このため、トランジスタに高電圧を印加する場合、電流増加の正帰還現象が生じない程度にする必要があり、バンドギャップが大きくても、これに見合った高耐圧化を実現するのは容易でない。
この問題を解決するため、衝突イオン化によって発生した正孔を素子活性層の外に引き抜くようにした技術が、例えば特許文献１、２に開示されている。この従来技術は、ＧａＮ系電界効果トランジスタにおいて、素子活性層の下部全面に亘り、電気的に接地されたｐ伝導型のＧａＮ系エピタキシャル結晶層を配したもので、この構成によれば、電気的に接地したｐ伝導型半導体結晶層を素子活性層下部に配することにより、衝突イオン化の現象等により発生した正孔を素子活性層から外に引き抜くことができるとされている。
特開２００１−１６８１１１号公報 特開２００４−３４２８１０号公報
上記従来技術によれば、一定の正孔引き抜き効果が期待できるが、次のような問題点を有している。一般にｐ伝導型のＧａＮ系結晶層は、マグネシウムなどを高濃度にドーピングして形成するため結晶性が悪い。したがって、この結晶上にエピタキシャル成長された素子活性層は、ｐ伝導型ガリウムナイトライド層の結晶性の悪さを引き継ぐため、走行する電子の移動度が低いという問題や、ゲート電極からの漏れ電流が大きい等の問題を有しており、実用に供されるレベルのトランジスタを作製することは困難である。
また、一般にｐ伝導型ガリウムナイトライド層を形成する場合、活性化率の不安定さやｐ伝導型ドーピング剤の拡散などにより、キャリア濃度及びその結晶中での分布を正確に再現よくコントロールするのは困難である。そのため、ゲート下部にもｐ伝導型層が配置される構造のトランジスタにおいては、閾値電圧の変動やピンチオフの不良などが起こり易いという問題点も有している。
本発明の目的は、従来技術に於ける上述の問題点を解決することができるガリウムナイトライド系エピタキシャル結晶及びその製造方法を提供することにある。
本発明の他の目的は、高耐圧化を図ることができる電界効果トランジスタを提供することにある。
本発明によれば、正孔引き抜きのためのｐ伝導型結晶層が、正孔が蓄積、滞留するソース電極の下層に対抗配置されており、これによりトランジスタの高耐圧化を図ると共に、電子の走行特性に影響が大きいゲート電極からドレイン電極にいたる緩衝層の下部には絶縁層が配されており、これによりトランジスタの閾値変動やピンチオフ性の悪化が有効に防止することができるようになっている。さらに絶縁層の上層（基板と反対側）には横方向成長法により成長した転位欠陥が少ない結晶層が配され、この結晶品質に優れた結晶層により緩衝層が形成されている。これにより、電子の走行性能がさらに向上し、加えてゲート電流の漏れを小さくすることができる。
請求項１の発明によれば、下地基板上にエピタキシャル成長により形成された電界効果トランジスタ用のガリウムナイトライド系エピタキシャル結晶であって、ゲート層と、前記ゲート層の前記下地基板側界面に接するチャネル層を含む高純度な第１の緩衝層と、該第１の緩衝層の前記下地基板側に配されている第２の緩衝層と、該第２の緩衝層の前記下地基板側に配されており、その一部に開口部を有する非ガリウムナイトライド系の絶縁層と、該絶縁層の前記下地基板側に配されているｐ伝導型半導体結晶層とを有しており、前記第１の緩衝層を前記ｐ伝導型半導体結晶層に電気的に接続するためのガリウムナイトライド系結晶から成る接続層が前記非ガリウムナイトライド系の絶縁層の前記開口部に配されていることを特徴とするガリウムナイトライド系エピタキシャル結晶が提案される。
請求項２の発明によれば、請求項１に記載の発明において、前記接続層がｐ伝導型結晶であるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項３の発明によれば、請求項１又は２に記載の発明において、前記接続層が前記第１の緩衝層に向かって延びる端部を有しており、該端部は前記第１の緩衝層を超えて延びていないガリウムナイトライド系エピタキシャル結晶が提案される。
請求項４の発明によれば、請求項１、２又は３に記載の発明において、前記接続層が、前記非ガリウムナイトライド系の絶縁層の前記開口部に露出された前記ｐ伝導型半導体結晶層上への選択成長により形成された結晶層であるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項５の発明によれば、請求項１、２、３又は４に記載の発明において、前記第１の緩衝層の平均転位密度が、前記非ガリウムナイトライド系の絶縁層の前記開口部の上部を除いて、１×１０5 ／ｃｍ以下であるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項６によれば、請求項１、２、３、４又は５に記載の発明において、前記第２の緩衝層の少なくとも一部が、前記開口部に配されたガリウムナイトライド系結晶を基点として選択横方向成長法により形成された結晶層であるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項７によれば、請求項１、２、３、４、５又は６に記載の発明において、前記絶縁層が酸化シリコン又は窒化シリコンであるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項８によれば、請求項１、２、３、４、５、６又は７に記載のガリウムナイトライド系エピタキシャル結晶を用いて形成された電界効果トランジスタであって、前記ゲート層の上部に形成されたゲート電極と、前記ゲート電極の両側に配置され、前記ゲート層とオーミック接続されたソース電極及びドレイン電極とを備えており、前記開口部或いは前記開口部に形成された接続層が、ソース電極下部、又は前記ゲート電極のソース側端と前記ソース電極の間の領域に配されており、前記ｐ伝導型半導体結晶層が正孔引抜き用電極に接続されていることを特徴とする電界効果トランジスタが提案される。
請求項９によれば、請求項８に記載の発明において、前記第２の緩衝層が、横方向成長法により成長された結晶層である電界効果トランジスタが提案される。
請求項１０によれば、請求項８に記載の発明において、前記第１の緩衝層と前記ゲート層との界面が半導体ヘテロ接合界面で構成されている電界効果トランジスタが提案される。
請求項１１によれば、請求項１に記載のガリウムナイトライド系エピタキシャル結晶の製造方法において、前記下地基板の上に前記ｐ伝導型半導体結晶層をエピタキシャル成長させるステップと、前記ｐ伝導型半導体結晶層の上に前記絶縁層を形成するステップと、前記絶縁層に開口部を設けるステップと、前記絶縁層をマスクとして前記開口部にガリウムナイトライド系結晶を選択成長させて前記ｐ伝導型半導体結晶層を前記第１の緩衝層に電気的に接続するための接続層を形成するステップとを有することを特徴とするガリウムナイトライド系エピタキシャル結晶の製造方法が提案される。
請求項１２によれば、請求項１１に記載の発明において、前記接続層を形成した後、前記絶縁層上に、前記開口部に形成されているガリウムナイトライド系結晶を基点として選択横方向成長法により結晶層を形成するステップをさらに有するガリウムナイトライド系エピタキシャル結晶の製造方法が提案される。
請求項１３によれば、請求項１、２、３、４、５、６又は７に記載の発明において、ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムであるガリウムナイトライド系エピタキシャル結晶が提案される。
請求項１４によれば、請求項８、９又は１０に記載の発明において、ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムである電界効果トランジスタが提案される。
請求項１５によれば、請求項１１又は１２に記載の発明において、ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムであるガリウムナイトライド系エピタキシャル結晶の製造方法が提案される。
本発明によれば、高い破壊耐圧、高い電子移動度及び低いゲート漏れ電流を併せ持つ高性能の電界効果トランジスタを提供することができる。また、閾値が正確にコントロールされたトランジスタを再現性よく生産できるので、工業的意義はきわめて大きい。
以下、図面を参照して本発明の実施の形態の一例につき詳細に説明する。
図１に示されるのは、本発明を適用したガリウムナイトライド系電界効果トランジスタ（以下、ＧａＮ系ＦＥＴと称することがある）の一実施形態を説明するための模式的断面図である。ガリウムナイトライド系の電界効果トランジスタ１００は、下地基板１０１の上に緩衝層１０２が形成されて成る基板上に形成されている。
下地基板１０１としては、シリコンカーバイド基板、サファイヤ基板、シリコン基板、ガリウムナイトライド基板、砒化ガリウム基板など、単結晶基板を用いることができる。下地基板１０１は、半絶縁性又は低抵抗ｐ導電性のものが好ましいが、ｎ導電性のものであっても使用できる。様々なサイズのものが市販されているが大きさに制限は無い。このように、下地基板１０１は市販されているものを適宜に使用することができる。
下地基板１０１の上に設けられている緩衝層１０２は、下地基板１０１の上に設けられる各種の半導体結晶層と下地基板１０１との間の格子定数差に因り生じるひずみの緩和や、下地基板１０１に含まれている不純物の影響を防止するなどの目的で導入されている。緩衝層１０２の材料としては、アルミナイトライド、アルミガリウムナイトライド、ガリウムナイトライドなどが使用できる。緩衝層１０２は、下地基板１０１上にこれらの材料をＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法などにより積層して形成することができる。使用する原料は各成長方法に適した原料が市販されているのでこれを用いるのがよい。緩衝層１０２の厚みに特に制限は無いが通常３００ｎｍから３０００ｎｍの範囲である。
緩衝層１０２の上には、エピタキシャル成長により形成された電界効果トランジスタ用のガリウムナイトライド系エピタキシャル結晶が設けられている。このガリウムナイトライド系エピタキシャル結晶は、図１に示されているように、下地基板１０１と緩衝層１０２とからなる基板上に、ｐ伝導型半導体結晶層１０３、絶縁層１０４、第２の緩衝層１０６、第１の緩衝層１０７、及びゲート層１０８がこの順序で積層することによって形成されたものである。以下、このガリウムナイトライド系エピタキシャル結晶の構成について詳しく説明する。緩衝層１０２の上にはｐ伝導型半導体結晶層１０３が形成されている。ｐ伝導型半導体結晶層１０３の材料としては、アルミナイトライド、アルミガリウムナイトライド、ガリウムナイトライドなどが使用できる。形成法としてはＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法が使用できる。使用する原料は各成長方法に適した原料が市販されているのでこれを用いるのがよい。
ｐ伝導型の導電型を得るためには、半導体結晶中に不純物をドーピングする。ｐ伝導型半導体結晶層１０３におけるｐ伝導型を与えるドーピング剤としては、マグネシウムを用いることができる。ドーピング濃度としては特に制限は無いが、一般に５×１０16ｃｍ-2から１×１０21ｃｍ-2の範囲であり、より好ましくは１×１０17ｃｍ-2から１×１０20ｃｍ-2の範囲であり、もっとも好ましくは５×１０17ｃｍ-2から５×１０19ｃｍ-2の範囲である。
ｐ伝導型半導体結晶層１０３の厚みに特に制限は無いが、通常１０ｎｍから２０００ｎｍの範囲であり、より好ましくは５０ｎｍから１５００ｎｍの範囲であり、もっとも好ましくは１００ｎｍから１０００ｎｍの範囲である。
ｐ伝導型半導体結晶層１０３の上には電気的絶縁材料から成る絶縁層１０４が形成されている。絶縁層１０４には窓、すなわち開口部１０４Ａが設けられている。この開口部１０４Ａを利用して、ｐ伝導型半導体結晶層１０３と絶縁層１０３の上層部との間で電気的接続ができるようになっている。符号１０５で示される接続層がこの電気的接続のために開口部１０４Ａに配されているが、これについては、後で詳しく説明する。開口部１０４Ａの幅に特に制限は無いが、加工の容易さとトランジスタの寸法を考慮して、１００ｎｍから５０００ｎｍの範囲である。
絶縁層１０４の材料としては、トランジスタに十分なピンチオフ性と安定した閾値特性を与えるために電気的に十分な絶縁性があることがまずもって必要である。また、絶縁層１０４形成後、接続層１０５の積層のために絶縁層１０４に設けられている開口部１０４Ａへのエピタキシャル成長を行うので、その成長温度に耐えうる耐熱性を有している必要がある。さらに、ｐ伝導型半導体結晶層１０３上に接続層１０５を選択成長できるようにするため、ガリウムナイトライド系結晶が表面に析出しない材料が使用できる。このような特性をそなえた、絶縁層１０４の材料として好ましい材料としては、シリコンナイトライド（窒化シリコン）、シリコンオキサイド（酸化シリコン）がある。これらの材料を絶縁層１０４として形成するための方法としては、蒸着法、スパッタ法、ＣＶＤ法などが使用できる。使用する原料は各成長方法に適した原料が市販されているのでこれを用いるのがよい。絶縁層１０４の厚みに特に制限は無いが通常１０ｎｍから３０００ｎｍの範囲である。
接続層１０５は開口部１０４Ａに配されている。図１は、開口部１０４Ａに配される接続層１０５の一形態を示しているだけであり、接続層１０５の配設形態がこの一形態に限定されるものでもないし、この一形態に基づいて限定されるものでもない。接続層１０５の下地基板１０１側の端部はｐ伝導型半導体結晶層１０３に電気的に接続されており、接続層１０５の反対側（上層側）の端部は、第１の緩衝層１０７に向かって延びているが、第１の緩衝層１０７を超えて延びていない。第１の緩衝層１０７で発生した正孔は、この開口部１０４Ａに配された接続層１０５を通じてｐ伝導型半導体結晶層１０３に流れ込むことができ、最終的にはｐ伝導型半導体結晶層１０３に接続された正孔引き抜き電極１１２を介してこの正孔を引き抜くことができる構成となっている。
接続層１０５の材料としては、アルミナイトライド、アルミガリウムナイトライド、ガリウムナイトライドなどが使用できるが、第１の緩衝層１０７で発生した正孔に対してポテンシャルの障壁が発生しないように、ｐ伝導型半導体結晶層１０３と同じ結晶系の材料であり、かつ同じ組成を有することが望ましい。接続層１０５の導電型はi 型でもｐ型でもｎ型でも良いが、この場合にも第１の緩衝層１０７で発生した正孔に対しポテンシャルの障壁が発生しないように、その電子濃度を第１の緩衝層１０７のそれよりも低く設定することが必要である。ｐ伝導型半導体結晶層１０３形成法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法が使用できる。使用する原料は各成長方法に適した原料が市販されているのでこれを用いるのがよい。
接続層１０５の導電型をｐ型とする場合には、ｐ伝導型の導電型を得るため、ｐ伝導型半導体結晶層１０３を形成する場合と同様に、その半導体結晶中に不純物をドーピングする。接続層１０５においてｐ伝導型を与えるドーピング剤としては、マグネシウムを用いることができる。ドーピング濃度としては特に制限は無いが、一般に５×１０16ｃｍ-2から１×１０21ｃｍ-2の範囲であり、より好ましくは１×１０17ｃｍ-2から１×１０20ｃｍ-2の範囲であり、もっとも好ましくは５×１０17ｃｍ-2から５×１０19ｃｍ-2の範囲である。
絶縁層１０４の上層側（素子活性層側）の正孔を、接続層１０５を介して効率よく絶縁層１０４の下層側（基板側）に引き抜くことができるようにするため、絶縁層１０４の上には、転位欠陥が少ない結晶層が配される。ここでは、絶縁層１０４の上に、横方向成長法によりエピタキシャル成長して形成された第２の緩衝層１０６が設けられている。
本実施の形態では、接続層１０５が第２の緩衝層１０６の横方向成長のための基材（基点）として用いられている。このため、接続層１０５は、第２の緩衝層１０６の基材として好適なように、絶縁層１０４より上の部位の断面形状が図１に示したようにファセット面を形成することが重要である。これは基板温度、反応炉圧力を適宜選択することにより実現できる。このような条件としては、使用する反応炉形状に大きく依存するが、基板温度としては１０５０℃から１２５０℃の範囲であり、好ましくは１１００℃から１２２５℃の範囲であり。さらに好ましくは１１５０℃から１２００℃の範囲である。反応炉圧力としては０．５ｔｏｒｒ−２００ｔｏｒｒの範囲が好ましく、より好ましくは１ｔｏｒｒ−１００ｔｏｒｒ、もっとも好ましくは５ｔｏｒｒ−５０ｔｏｒｒである。接続層１０５の厚みは、絶縁層１０４よりも厚い範囲で設定できるが、一般的に２０ｎｍから１００００ｎｍの範囲であり、好ましくは５０ｎｍから５０００ｎｍの範囲であり、もっとも好ましくは１００ｎｍから２０００ｎｍの範囲である。
このように、第２の緩衝層１０６は、ｐ伝導型選択成長層として形成されている接続層１０５を基材（基点）として選択横方向成長により形成されている。横方向成長とは、下地として形成されたファセット面上に基板と平行な方向に結晶をエピタキシャル成長させる公知の手法であり、例えば特開平１０−３１２９７１号公報、又は特開平１１−１３５７７０号公報に詳細が記述されており、これを参照に条件を設定すればよい。
横方向成長法を用いることにより開口部の結晶に存在する転位の伝播を大幅に減らすことができるため、第二の緩衝層以降の結晶の転位密度を低減することができる。特にトランジスタにおいて電子が走行する第一緩衝層の転位密度を１×１０5 ｃｍ-3以下程度にすることができるため高い移動度を有する動作層を形成することができる。したがって、例えば、第一の緩衝層の平均転位密度が、非ガリウムナイトライド系の絶縁層の開口部の上部を除いて、１×１０5 ／ｃｍ以下であるとする構成により、高い移動度を有する動作層を形成することができる。
第２の緩衝層１０６の材料は、ｉ型もしくはｐ型のアルミガリウムナイトライド、もしくはガリウムナイトライド、インジウムアルミガリウムナイトライドである。その成長法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法が使用できるが、横方向成長の容易さの観点から言えば、ＭＯＶＰＥ法が好ましい。ｉ型の導電層を得るには高純度にするか又は炭素、鉄、マンガン、クロム等の補償元素を添加する。ｐ型の導電型を得るには、不純物をドーピングする。ドーピング剤としてはマグネシウムが使用できる。第２の緩衝層１０６の膜厚としては５００ｎｍから５０００ｎｍが一般的であるが、７００ｎｍから４０００ｎｍが好ましく、９００ｎｍから３０００ｎｍがもっとも好ましい。ｐ型、ｉ型、いずれの場合でも第２の緩衝層１０６は空乏化していることが好ましい。
第２の緩衝層１０６の上には、後述するチャネル層を含んでいる高純度な第１の緩衝層１０７が形成されている。第１の緩衝層１０７の材料はｉ型もしくはｐ型のアルミガリウムナイトライドもしくはガリウムナイトライド、インジウムアルミガリウムナイトライド等であるが、下地である第２の緩衝層１０６との間に大きな格子定数差が発生しない範囲で適宜の材料を選択できる。しかし、第２の緩衝層１０６と同一の結晶系であり同じ組成であることが好ましい。第１の緩衝層１０７の成長法としては、ＭＯＶＰＥ法、ＭＢＥ法、ＨＶＰＥ法が使用できる。第１の緩衝層１０７の膜厚としては、５０ｎｍから３０００ｎｍが一般的であるが、７０ｎｍから１０００ｎｍが好ましく、９０ｎｍから５００ｎｍがもっとも好ましい。
第１の緩衝層１０７の上にはゲート層１０８が形成されている。ゲート層１０８の材料としてはｉ型もしくはｎ型のアルミガリウムナイトライド、アルミナイトライドもしくはインジウムアルミガリウムナイトライドを用いることができるが、第１の緩衝層１０７よりも電子親和力が小さくなるような組成にすることが重要である。こうすることにより、第１の緩衝層１０７とゲート層１０８との界面の第１の緩衝層１０７側にチャネル層が形成されている。すなわち、第１の緩衝層１０７は、ゲート層１０８の下地基板側界面に接するチャネル層を含んでいる高純度の層である。また、ゲート層１０８の組成を選択することにより、第１の緩衝層１０７との間で格子定数差を生じさせ、これによりピエゾ電界を発生させ、第１の緩衝層１０７側にフリーキャリアを誘起させることができる。ゲート層１０８の厚みは第１の緩衝層１０７との間の格子乗数差に起因する弾性歪限界内で設定できる。したがって、設定した組成を勘案して決定されるが、例えば５ｎｍから５０ｎｍの範囲が一般的である。
ゲート層１０８の上には、ソース電極１０９、ドレイン電極１１０、及びゲート電極１１１が形成されている。ソース電極１０９及びドレイン電極１１０の材料としては、例えばＴｉ／Ａｌが使用できる。ゲート電極１１１の材料としては、例えばＮｉ／Ａｕが使用できる。
符号１１２で示されるのは、正孔引き抜き電極である。正孔引き抜き電極１１２は、ｐ伝導型半導体結晶層１０３の露出部分に設けられている。正孔引き抜き電極１１２の材料としては、例えばＮｉ／Ａｕが使用できる。図１に示した本実施の形態ではソース電極１０９と正孔電極１１２とを接続し、ともに接地してあるが、正孔引き抜き電極１１２を独立に負にバイアスしてもよい。
符号１１３で示されるのは、素子分離のための素子分離溝である。図１では、説明を簡単にするため、１つの電界効果トランジスタ１００のみが示されている。しかし、実際には、電界効果トランジスタ製造用のエピタキシャル基板上には一度に多数の電界効果トランジスタ１００が形成され、素子分離溝１１３を設けることによって、エピタキシャル基板上に、上記した層構造を有する多数の電界効果トランジスタ１００が相互に電気的に干渉しないようにして形成されている。
次に、接続層１０５と第２の緩衝層１０６と各電極との配置関係について説明する。接続層１０５は、トランジスタの活性領域のうちのゲート電極１１１のソース側端とソース電極１０９との間の領域に対向するように配置され、それ以外のトランジスタの活性領域は第２の緩衝層１０６に対向する配置構成とするのが望ましい。図１の構成では、正孔の引き抜きのためのｐ伝導型結晶である接続層１０５は、正孔が蓄積、滞留するソース電極１０９の下層にソース電極１０９に対向するようにして配置されており、これにより、極めて効果的に正孔を引き抜くことができる構成となっている。
このような配置構成とすることにより、接続層１０５を介しての第１の緩衝層１０７からの正孔の引き抜きを効果的に達成しつつ、最もキャリアが高速で走行するゲート電極１１１の下からドレイン電極１１０までのチャネル部の結晶層が、横方向成長法により形成した第２の緩衝層１０６の配置により転位がない／少ない結晶層が配されることとなるため、より高い移動度を有する電子走行層が形成でき、キャリアとなる電子の移動度をさらに高めて、そのため高出力、高周波特性に優れるなどの特徴を有するトランジスタを形成することが可能となる他、横方結晶性の悪化に起因するゲート漏れ電流の増大を抑制することもできると言う効果も期待できる。また、電子の走行特性に影響が大きいゲート電極１１１からドレイン電極１１０にいたる第１の緩衝層１０７の下部には絶縁層１０４が配されており、これにより、基板方向への電流の漏れを効果的に抑え、トランジスタの閾値変動やピンチオフ性の悪化が有効に防止することができるようになっている。
本実施の形態ではヘテロ接合電界効果トランジスタ（ＨＦＥＴ）の形態について説明したが、半導体結晶層の構造を変えることにより、本発明により、その他のＦＥＴ構造であるＭＯＤＦＥＴ、ＭＥＳＦＥＴ用エピタキシャル結晶基板などが作製可能である。
上記において、本発明を実施の形態の一例に基づいて説明したが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の技術的範囲はこれらの実施の形態に限定されない。本発明の技術的範囲は、特許請求の範囲によって示され、さらに特許請求の範囲の記載と均等の意味及びその範囲内でのすべての変形を含むものである。
以下に本発明の一実施例を示して本発明をさらに詳細に説明するが、以下に説明する一実施例はあくまで例示であって、本発明はこれにより何ら制限されるものではない。
図２は、本発明の方法により、図１に示した構成のガリウムナイトライド系電界効果トランジスタを製作するための工程を示すもので、以下、図２を参照しながら本発明の一実施例につき説明する。
まず、成長面が（０００１）面であり、オフ角が０．５°であるシリコンカーバイド下地基板２０１を成長炉にセットし、シリコンカーバイド下地基板２０１の表面にＭＯＣＶＤ法によりアルミナイトライド緩衝層２０２を２０００ｎｍの厚みに成長した（図２の（Ａ））。
ついで、原料ガスを切り替え、ドーピング剤としてマグネシウムを５×１０18ｃｍ-2の濃度にドーピングしｐ伝導型ガリウムナイトライド結晶層２０３を５００ｎｍの厚さに成長した（図２の（Ｂ））。
基板を冷却後、反応炉から取り出し、ＣＶＤ装置にセットし、ｐ伝導型ガリウムナイトライド結晶層２０３の上にシリコンナイトライド絶縁層２０４を５００ｎｍ積層した。ついで基板をＣＶＤ装置から取り出し、基板にレジストをスピン塗布した後、ホトリソグラフィー法により、レジストに窓を形成した。この窓は、シリコンナイトライド絶縁層２０４に開口部２０４Ａを形成するためのものである。この際、この窓はｐ伝導型ガリウムナイトライド結晶層２０３の結晶面（１１−２０）に平行な線状に１０００ｎｍ幅で形成した。また、窓以外の部分は２００００ｎｍ幅で形成した。その後、窓の形成によって露出したシリコンナイトライドをＣＨＦ3 ガスを用いたドライエッチングにより除去し、開口部２０４Ａを形成した（図２の（Ｃ））。
次いで得られた基板を再び成長炉に移し、ＭＯＣＶＤ法により、ｐ伝導型ガリウムナイトライド接続層２０５をシリコンナイトライド絶縁層２０４より上層に（１１−２２）面からなるファセットが形成されるように成長した。
続いて、連続してドーピング剤であるマグネシウム原料の供給を停止し、結晶が横方成長するように基板温度/ 反応炉圧力を１１５０℃/ １００ｔｏｒｒに設定し、前記（１１−２２）面上にｉ伝導型ガリウムナイト横方向成長層２０６を１０００ｎｍ成長した（図２の（Ｅ））。
その後、再び反応炉の圧力及び成長温度を変更し、ｉ伝導型ガリウムナイトライドチャネル層２０７を５００ｎｍ成長した。ついで原料ガスを変更し、アルミ組成２０％のｉ型アルミガリウムナイトライド電子供給層２０８を３０ｎｍ成長した（図２の（Ｇ））。以上のようにして、図２の（Ｆ）に示す層構造を有するガリウムナイトライド系電界効果トランジスタ用エピタキシャル結晶を作製した。
さらに、以上のようにして得られたガリウムナイトライド系電界効果トランジスタ用エピタキシャル結晶を用いて図３に示すＧａＮ系ＦＥＴ２００を次のようにして作製した。先ず、リソグラフィー法により所定のレジスト開口を形成した後、塩素ガスを用いたＩＣＰエッチング法により、素子分離溝２１３を基板に達する深さまで形成した。
ついで同様の手法で、正孔引き抜き電極２１２を形成するため、結晶層の一部をｐ伝導型ガリウムナイトライド結晶層２０３に達するまでエッチングした。同様の手法でリソグラフィー法により所定の形状のレジスト開口を形成した。この際、次工程でソース電極２０９が形成される開口部の下部にｐ伝導型ガリウムナイトライド接続層２０５が配置されるように位置合わせを行った。
その後、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ金属膜を２０ｎｍ/ １５０ｎｍ/ ２５ｎｍ/ ５０ｎｍの厚みに蒸着法で形成した後、リフトオフ法により所定の形状に加工した。その後、８００℃で３０秒間、窒素雰囲気中で加熱し、ソース電極２０９とドレイン電極２１０とを形成した。ついで同じくリソグラフィー法にて所定のレジスト開口を形成し、Ｎｉ／Ａｕ金属膜を２５ｎｍ／１５０ｎｍの厚みに蒸着法で形成した後、リフトオフ法により所定の形状に加工した。
ついで、７００℃で３０秒間、窒素雰囲気中で加熱し、正孔引き抜き電極２１２を形成した。次いで同じくリソグラフィー法にて所定のレジスト開口を形成し、Ｎｉ／Ａｕ金属膜を２５ｎｍ/ １５０ｎｍの厚みに蒸着法で形成した後、リフトオフ法により所定の形状に加工しゲート電極２１１を形成した。このようにして図３の構造のＧａＮ系ＦＥＴ２００が得られた。
作製したトランジスタのソース電極２０９―ゲート電極間隔２１１は２μｍである。ゲート電極２１１―ドレイン電極２１０間隔は４μｍである。ゲート長は１．５μｍである。ゲート幅は３０μｍである。
このようにして作製したトランジスタのオフ耐圧を評価した。ソース電極を接地し、ゲート電極に閾値電圧（作製したデバイスでは−５．５Ｖであった）以下の電圧である−１０Ｖを印加し、ドレイン電圧を正方向に印加し、電流値が１ｍＡ／ｍｍとなる電圧を素子の電圧と定義したところ、耐圧は４４０Ｖと極めて高い値を示した。
一方ゲート電圧として０Ｖを印加し、ドレイン電極として３０Ｖを印加したときの電流密度は９２１ｍＡ／ｍｍと極めて高い値を示した。
本発明の実施の形態の一例を説明するためのＧａＮ系ＦＥＴの模式的断面図。 本発明の一実施例を説明するための、ＧａＮ系ＦＥＴの製作工程の一部を示す工程図。 本発明によるＧａＮ系ＦＥＴのの一実施例の模式的断面図。
符号の説明
１０１ 下地基板
１０２ 緩衝層
１０３ ｐ伝導型半導体結晶層
１０４ 絶縁層
１０４Ａ 開口部
１０５ 接続層
１０６ 第２の緩衝層
１０７ 第１の緩衝層
１０８ ゲート層
１０９、２０９ ソース電極
１１０、２１０ ドレイン電極
１１１、２１１ ゲート電極
１１２、２１２ 正孔引き抜き電極
１１３、２１３ 素子分離溝
２０１ シリコンカーバイド下地基板
２０２ アルミナイトライド緩衝層
２０３ ｐ伝導型ガリウムナイトライド結晶層
２０４ シリコンナイトライド絶縁層
２０４Ａ 開口部
２０５ ｐ伝導型ガリウムナイトライド接続層
２０６ ｉ伝導型ガリウムナイト横方向成長層
２０７ ｉ伝導型ガリウムナイトライドチャネル層
２０８ ｉ伝導型アルミガリウムナイトライド電子供給層

Claims (15)

  1. 下地基板上にエピタキシャル成長により形成された電界効果トランジスタ用のガリウムナイトライド系エピタキシャル結晶であって、
    ゲート層と、
    前記ゲート層の前記下地基板側界面に接するチャネル層を含み、ｉ型もしくはｐ型である第１の緩衝層と、
    該第１の緩衝層の前記下地基板側に配されている第２の緩衝層と、
    該第２の緩衝層の前記下地基板側に配されており、その一部に開口部を有する非ガリウムナイトライド系の絶縁層と、
    該絶縁層の前記下地基板側に配されているｐ伝導型半導体結晶層と
    を有しており、
    前記第１の緩衝層を前記ｐ伝導型半導体結晶層に電気的に接続するためのガリウムナイトライド系結晶から成る接続層が前記非ガリウムナイトライド系の絶縁層の前記開口部に配されていることを特徴とするガリウムナイトライド系エピタキシャル結晶。
  2. 前記接続層がｐ伝導型結晶である請求項１に記載のガリウムナイトライド系エピタキシャル結晶。
  3. 前記接続層が前記第１の緩衝層に向かって延びる端部を有しており、該端部は前記第１の緩衝層を超えて延びていない請求項１又は２に記載のガリウムナイトライド系エピタキシャル結晶。
  4. 前記接続層が、前記非ガリウムナイトライド系の絶縁層の前記開口部に露出された前記ｐ伝導型半導体結晶層上への選択成長により形成された結晶層である請求項１、２又は３に記載のガリウムナイトライド系エピタキシャル結晶。
  5. 前記第１の緩衝層の平均転位密度が、前記非ガリウムナイトライド系の絶縁層の前記開口部の上部を除いて、１×１０５／ｃｍ以下である請求項１、２、３、又は４に記載のガリウムナイトライド系エピタキシャル結晶。
  6. 前記第２の緩衝層の少なくとも一部が、前記開口部に配されたガリウムナイトライド系結晶を基点として選択横方向成長法により形成された結晶層である請求項１、２、３、４又は５に記載のガリウムナイトライド系エピタキシャル結晶。
  7. 前記絶縁層が酸化シリコン又は窒化シリコンである請求項１、２、３、４、５又は６に記載のガリウムナイトライド系エピタキシャル結晶。
  8. 請求項１、２、３、４、５、６又は７に記載のガリウムナイトライド系エピタキシャル結晶を用いて形成された電界効果トランジスタであって、
    前記ゲート層の上部に形成されたゲート電極と、
    前記ゲート電極の両側に配置され、前記ゲート層とオーミック接続されたソース電極及びドレイン電極とを備えており、
    前記開口部或いは前記開口部に形成された接続層が、ソース電極下部、又は前記ゲート電極のソース側端と前記ソース電極の間の領域に配されており、
    前記ｐ伝導型半導体結晶層が正孔引抜き用電極に接続されていることを特徴とする電界効果トランジスタ。
  9. 前記第２の緩衝層が、横方向成長法により成長された結晶層である請求項８に記載の電界効果トランジスタ。
  10. 前記第１の緩衝層と前記ゲート層との界面が半導体ヘテロ接合界面で構成されている請求項８に記載の電界効果トランジスタ。
  11. 請求項１に記載のガリウムナイトライド系エピタキシャル結晶の製造方法において、
    前記下地基板の上に前記ｐ伝導型半導体結晶層をエピタキシャル成長させるステップと、
    前記ｐ伝導型半導体結晶層の上に前記絶縁層を形成するステップと、
    前記絶縁層に開口部を設けるステップと、
    前記絶縁層をマスクとして前記開口部にガリウムナイトライド系結晶を選択成長させて前記ｐ伝導型半導体結晶層を前記第１の緩衝層に電気的に接続するための接続層を形成するステップと
    を有することを特徴とするガリウムナイトライド系エピタキシャル結晶の製造方法。
  12. 前記接続層を形成した後、前記絶縁層上に、前記開口部に形成されているガリウムナイトライド系結晶を基点として選択横方向成長法により結晶層を形成するステップをさらに有する請求項１１に記載のガリウムナイトライド系エピタキシャル結晶の製造方法。
  13. ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムである請求項１、２、３、４、５、６又は７に記載のガリウムナイトライド系エピタキシャル結晶。
  14. ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムである請求項８、９又は１０に記載の電界効果トランジスタ。
  15. ｐ伝導型の層においてｐ伝導型を与えるドーパントがマグネシウムである請求項１１又は１２に記載のガリウムナイトライド系エピタキシャル結晶の製造方法。
JP2008033098A 2007-02-16 2008-02-14 ガリウムナイトライド系エピタキシャル結晶及びその製造方法 Expired - Fee Related JP5342152B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008033098A JP5342152B2 (ja) 2007-02-16 2008-02-14 ガリウムナイトライド系エピタキシャル結晶及びその製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007036625 2007-02-16
JP2007036625 2007-02-16
JP2008033098A JP5342152B2 (ja) 2007-02-16 2008-02-14 ガリウムナイトライド系エピタキシャル結晶及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008227478A JP2008227478A (ja) 2008-09-25
JP5342152B2 true JP5342152B2 (ja) 2013-11-13

Family

ID=39690128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008033098A Expired - Fee Related JP5342152B2 (ja) 2007-02-16 2008-02-14 ガリウムナイトライド系エピタキシャル結晶及びその製造方法

Country Status (8)

Country Link
US (1) US8350292B2 (ja)
JP (1) JP5342152B2 (ja)
KR (1) KR20090119849A (ja)
CN (1) CN101611479B (ja)
DE (1) DE112008000410T5 (ja)
GB (1) GB2460197A (ja)
TW (1) TWI445182B (ja)
WO (1) WO2008099901A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2346071B1 (en) * 2008-10-29 2017-04-05 Fujitsu Limited Compound semiconductor device and method for manufacturing the same
JP4677499B2 (ja) * 2008-12-15 2011-04-27 Ｄｏｗａエレクトロニクス株式会社 電子デバイス用エピタキシャル基板およびその製造方法
EP2432005A4 (en) * 2009-05-11 2015-05-27 Dowa Electronics Materials Co Ltd EPITACTICAL SUBSTRATE FOR ELECTRONIC EQUIPMENT AND METHOD FOR THE PRODUCTION THEREOF
JP5564842B2 (ja) 2009-07-10 2014-08-06 サンケン電気株式会社 半導体装置
KR101050228B1 (ko) 2009-09-25 2011-07-19 전자부품연구원 질화물 반도체 소자 및 이의 형성 방법
JP6106951B2 (ja) * 2012-05-23 2017-04-05 富士通株式会社 半導体装置及び半導体装置の製造方法
CN110323268B (zh) 2013-06-28 2023-01-03 英特尔公司 基于选择性外延生长的iii-v族材料的器件
US9123799B2 (en) * 2013-11-11 2015-09-01 Avogy, Inc. Gallium nitride field effect transistor with buried field plate protected lateral channel
US10032911B2 (en) 2013-12-23 2018-07-24 Intel Corporation Wide band gap transistor on non-native semiconductor substrate
KR102167518B1 (ko) * 2013-12-23 2020-10-19 인텔 코포레이션 비고유 반도체 기판들 상의 넓은 밴드 갭 트랜지스터들 및 그 제조 방법들
JP2016054250A (ja) * 2014-09-04 2016-04-14 豊田合成株式会社 半導体装置、製造方法、方法
ITUB20155862A1 (it) * 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US9722065B1 (en) * 2016-02-03 2017-08-01 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device
US20230078017A1 (en) * 2021-09-16 2023-03-16 Wolfspeed, Inc. Semiconductor device incorporating a substrate recess

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JPH11135770A (ja) 1997-09-01 1999-05-21 Sumitomo Chem Co Ltd ３−５族化合物半導体とその製造方法および半導体素子
JP3129298B2 (ja) * 1998-11-11 2001-01-29 日本電気株式会社 電界効果トランジスタ及びその製造方法
JP2001168111A (ja) 1999-12-07 2001-06-22 Nippon Telegr & Teleph Corp <Ntt> ＧａＮ電界効果トランジスタ
JP3869662B2 (ja) * 2001-02-02 2007-01-17 三洋電機株式会社 半導体層の形成方法
JP2004014674A (ja) * 2002-06-05 2004-01-15 Nippon Telegr & Teleph Corp <Ntt> 半導体構造
JP4746825B2 (ja) 2003-05-15 2011-08-10 富士通株式会社 化合物半導体装置
JP4199599B2 (ja) * 2003-06-03 2008-12-17 住友化学株式会社 ３−５族化合物半導体の製造方法
JP4974454B2 (ja) * 2004-11-15 2012-07-11 株式会社豊田中央研究所 半導体装置
JP4446869B2 (ja) * 2004-11-24 2010-04-07 トヨタ自動車株式会社 へテロ接合型のｉｉｉ−ｖ族化合物半導体装置とその製造方法
JP4542912B2 (ja) * 2005-02-02 2010-09-15 株式会社東芝 窒素化合物半導体素子

Also Published As

Publication number Publication date
JP2008227478A (ja) 2008-09-25
DE112008000410T5 (de) 2009-12-24
CN101611479B (zh) 2012-05-02
KR20090119849A (ko) 2009-11-20
US8350292B2 (en) 2013-01-08
US20100117094A1 (en) 2010-05-13
WO2008099901A1 (ja) 2008-08-21
GB2460197A (en) 2009-11-25
CN101611479A (zh) 2009-12-23
GB0915202D0 (en) 2009-10-07
GB2460197A8 (en) 2010-04-14
TW200843122A (en) 2008-11-01
TWI445182B (zh) 2014-07-11

Similar Documents

Publication Publication Date Title
JP5342152B2 (ja) ガリウムナイトライド系エピタキシャル結晶及びその製造方法
JP5653607B2 (ja) ＧａＮ系電界効果トランジスタおよびその製造方法
JP5208463B2 (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP4705482B2 (ja) トランジスタ
US9224596B2 (en) Methods of fabricating thick semi-insulating or insulating epitaxial gallium nitride layers
JP6174874B2 (ja) 半導体装置
JP5323527B2 (ja) ＧａＮ系電界効果トランジスタの製造方法
US8405125B2 (en) Semiconductor device and method for producing the same
WO2011043110A1 (ja) 半導体装置およびその製造方法
JP5566670B2 (ja) ＧａＮ系電界効果トランジスタ
WO2009110254A1 (ja) 電界効果トランジスタ及びその製造方法
JP5190923B2 (ja) ＧａＮをチャネル層とする窒化物半導体トランジスタ及びその作製方法
JP2010225765A (ja) 半導体装置及びその製造方法
JP2009164235A (ja) 窒化物半導体素子およびその製造方法
KR20140011791A (ko) 고전자이동도 트랜지스터 및 그 제조방법
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
JP2009071061A (ja) 半導体装置
JP2008258299A (ja) 電界効果トランジスタ
JP5991000B2 (ja) 半導体装置およびその製造方法
US8283700B2 (en) Field effect transistor and manufacturing method thereof
JP2007103778A (ja) 電界効果型トランジスタ
WO2017126428A1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
JP2007088186A (ja) 半導体装置及びその製造方法
JP2006060071A (ja) ＧａＮ系電界効果トランジスタ
JP5285252B2 (ja) 窒化物半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101025

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120309

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130806

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130809

R150 Certificate of patent or registration of utility model

Ref document number: 5342152

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees