JP2001168111A - ＧａＮ電界効果トランジスタ - Google Patents
ＧａＮ電界効果トランジスタInfo
- Publication number
- JP2001168111A JP2001168111A JP34730799A JP34730799A JP2001168111A JP 2001168111 A JP2001168111 A JP 2001168111A JP 34730799 A JP34730799 A JP 34730799A JP 34730799 A JP34730799 A JP 34730799A JP 2001168111 A JP2001168111 A JP 2001168111A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- effect transistor
- channel
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 短チャネル効果を抑制し、高耐圧のＧａＮ電
界効果トランジスタを提供する。 【解決手段】 ＧａＮチャネル層２上にソース電極３、
ゲート電極４およびドレイン電極５を形成したＧａＮ電
界効果トランジスタにおいて、前記チャネル層の下にｐ
型ＧａＮ層７を形成し、前記チャネル層を前記ｐ型Ｇａ
Ｎ層上層とゲート電極で挟む構成としたことを特徴とす
る。 【効果】 高周波、高出力用ＧａＮ電界効果トランジス
タが実現できる。
界効果トランジスタを提供する。 【解決手段】 ＧａＮチャネル層２上にソース電極３、
ゲート電極４およびドレイン電極５を形成したＧａＮ電
界効果トランジスタにおいて、前記チャネル層の下にｐ
型ＧａＮ層７を形成し、前記チャネル層を前記ｐ型Ｇａ
Ｎ層上層とゲート電極で挟む構成としたことを特徴とす
る。 【効果】 高周波、高出力用ＧａＮ電界効果トランジス
タが実現できる。
Description
【０００１】
【発明の属する技術分野】本発明は高周波、高出力用Ｇ
ａＮ電界効果トランジスタ（ＦＥＴ）に関するものであ
る。
ａＮ電界効果トランジスタ（ＦＥＴ）に関するものであ
る。
【０００２】
【従来の技術】従来のＦＥＴの構造図を図４に示す。半
導体基板上に半絶縁層１及びｎ型チャネル層２を形成
し、その上にソース電極３、ゲート電極４、ドレイン電
極５を形成する。
導体基板上に半絶縁層１及びｎ型チャネル層２を形成
し、その上にソース電極３、ゲート電極４、ドレイン電
極５を形成する。
【０００３】
【発明が解決しようとする課題】本発明の目的は高周
波、高出力ＧａＮＦＥＴを提供することにある。ＦＥＴ
の高速化のためにはゲート長を短くするのが最も有効的
な方法である。しかし、ゲート長をチャネル厚さ程度ま
で短縮すると、空乏層６がチャネルを横切るまで広がら
ずピンチオフ特性が悪くなる（短チャネル効果）。一
方、ソース電極３、ドレイン電極５間に大きな電圧を印
可して動作させると、チャネルを走行する電子Ｅの速度
が増大し、格子と衝突する。このような衝突により、新
たな衝突イオン化電子Ｅ’とホールＨを生成する（衝突
イオン化）。生成したキャリアは次々と衝突イオン化を
繰り返し、正常なＦＥＴ動作が行えなくなる。これらの
問題は高出力、高周波素子をターゲットとしているＧａ
Ｎ系ＦＥＴにおいて重要な課題である。
波、高出力ＧａＮＦＥＴを提供することにある。ＦＥＴ
の高速化のためにはゲート長を短くするのが最も有効的
な方法である。しかし、ゲート長をチャネル厚さ程度ま
で短縮すると、空乏層６がチャネルを横切るまで広がら
ずピンチオフ特性が悪くなる（短チャネル効果）。一
方、ソース電極３、ドレイン電極５間に大きな電圧を印
可して動作させると、チャネルを走行する電子Ｅの速度
が増大し、格子と衝突する。このような衝突により、新
たな衝突イオン化電子Ｅ’とホールＨを生成する（衝突
イオン化）。生成したキャリアは次々と衝突イオン化を
繰り返し、正常なＦＥＴ動作が行えなくなる。これらの
問題は高出力、高周波素子をターゲットとしているＧａ
Ｎ系ＦＥＴにおいて重要な課題である。
【０００４】
【課題を解決するための手段】本発明は上述の課題を解
決するためなされたものであり、短チャネル効果を抑制
し、高耐圧のＧａＮＦＥＴを提供することを目的とす
る。
決するためなされたものであり、短チャネル効果を抑制
し、高耐圧のＧａＮＦＥＴを提供することを目的とす
る。
【０００５】上記課題を解決するため、本発明によるＧ
ａＮ電界効果トランジスタは、ＧａＮチャネル層上にソ
ース電極、ゲート電極およびドレイン電極を形成したＧ
ａＮ電界効果トランジスタにおいて、前記チャネル層の
下にｐ型ＧａＮ層を形成し、前記チャネル層を前記ｐ型
ＧａＮ層上層とゲート電極で挟む構成としたことを特徴
とする。
ａＮ電界効果トランジスタは、ＧａＮチャネル層上にソ
ース電極、ゲート電極およびドレイン電極を形成したＧ
ａＮ電界効果トランジスタにおいて、前記チャネル層の
下にｐ型ＧａＮ層を形成し、前記チャネル層を前記ｐ型
ＧａＮ層上層とゲート電極で挟む構成としたことを特徴
とする。
【０００６】本発明によれば、ＧａＮＦＥＴのチャネル
層直下にｐ層を形成し、短チャネル効果の抑制、高耐圧
化を実現できるようにしたものである。
層直下にｐ層を形成し、短チャネル効果の抑制、高耐圧
化を実現できるようにしたものである。
【０００７】
【作用】図１は、本発明の基本概念を示したものであ
る。この図より明らかなように、本発明によるＧａＮＦ
ＥＴは、基板（図示せず）の上部にｐ型ＧａＮ層７を形
成するとともに、前記ｐ型ＧａＮ層７の直上にｎ型チャ
ネル層２が設けられた構造になっている。そして前記ｎ
型チャネル層２上にソース電極３，ゲート電極４，ドレ
イン電極５が形成された構造になっている。
る。この図より明らかなように、本発明によるＧａＮＦ
ＥＴは、基板（図示せず）の上部にｐ型ＧａＮ層７を形
成するとともに、前記ｐ型ＧａＮ層７の直上にｎ型チャ
ネル層２が設けられた構造になっている。そして前記ｎ
型チャネル層２上にソース電極３，ゲート電極４，ドレ
イン電極５が形成された構造になっている。
【０００８】本発明においては、ＦＥＴのチャネル層２
の直下にｐ型ＧａＮ層７を形成してある。格子と衝突す
る電子Ｅにより発生した衝突イオン化電子Ｅ’は、半絶
縁層の場合に比べ、このｎ型チャネル層２とｐ型ＧａＮ
層７とのｐｎ接合による空乏層８より電子に対してより
大きなポテンシャル障壁が形成されるため、電子が表面
側に閉じこめられ、薄いチャネル層２が形成される。こ
の結果、短チャネル効果が抑制される。さらに、ｐ型Ｇ
ａＮ層７に新たな電極９を形成することにより、衝突イ
オン化により発生したホールＨを外部に引き抜くことが
可能である。このため、高耐圧化が実現される。
の直下にｐ型ＧａＮ層７を形成してある。格子と衝突す
る電子Ｅにより発生した衝突イオン化電子Ｅ’は、半絶
縁層の場合に比べ、このｎ型チャネル層２とｐ型ＧａＮ
層７とのｐｎ接合による空乏層８より電子に対してより
大きなポテンシャル障壁が形成されるため、電子が表面
側に閉じこめられ、薄いチャネル層２が形成される。こ
の結果、短チャネル効果が抑制される。さらに、ｐ型Ｇ
ａＮ層７に新たな電極９を形成することにより、衝突イ
オン化により発生したホールＨを外部に引き抜くことが
可能である。このため、高耐圧化が実現される。
【０００９】
【実施例】サファイア基板上にｐ型ＧａＮ層（ｐ＝４Ｅ
１６ｃｍ-3、厚さ１．３μｍ）を形成し、チャネル層と
して順次アンドープＧａＮ層（厚さ０．２μｍ）および
厚さ０．０３５μｍのアンドープＡｌＧａＮ層を形成し
た。このようなチャネル層にソース電極、１００μｍφ
のニッケル製ゲート電極、ドレイン電極を形成した。
１６ｃｍ-3、厚さ１．３μｍ）を形成し、チャネル層と
して順次アンドープＧａＮ層（厚さ０．２μｍ）および
厚さ０．０３５μｍのアンドープＡｌＧａＮ層を形成し
た。このようなチャネル層にソース電極、１００μｍφ
のニッケル製ゲート電極、ドレイン電極を形成した。
【００１０】比較として、ＳｉＣ基板上に半絶縁層とし
てＳＩ−ＧａＮ（厚さ１μｍ）を形成し、この半絶縁層
上にチャネル層として厚さ０．０３μｍのＡｌＧａＮ層
（ｎ＝６Ｅ１８ｃｍ-3）を形成し、次いでこのようなチ
ャネル層にソース電極、１００μｍφのニッケル製ゲー
ト電極、ドレイン電極を形成した。
てＳＩ−ＧａＮ（厚さ１μｍ）を形成し、この半絶縁層
上にチャネル層として厚さ０．０３μｍのＡｌＧａＮ層
（ｎ＝６Ｅ１８ｃｍ-3）を形成し、次いでこのようなチ
ャネル層にソース電極、１００μｍφのニッケル製ゲー
ト電極、ドレイン電極を形成した。
【００１１】図２および図３は、Ｃ−Ｖ法によりＦＥＴ
のチャネル中の電子の分布を評価した結果であり、図２
は本発明によるＧａＮＦＥＴの場合、図３は従来のＧａ
ＮＦＥＴの場合を示している。図３においては、矢印Ｂ
に示すように、キャリアー分布が広がっており、一方、
本発明における図２では、矢印Ａに示すように、キャリ
アが閉じこめられていることがわかった。これによりｐ
型ＧａＮ層がある本発明の場合、電子の閉じ込めが顕著
であることが確認できた。
のチャネル中の電子の分布を評価した結果であり、図２
は本発明によるＧａＮＦＥＴの場合、図３は従来のＧａ
ＮＦＥＴの場合を示している。図３においては、矢印Ｂ
に示すように、キャリアー分布が広がっており、一方、
本発明における図２では、矢印Ａに示すように、キャリ
アが閉じこめられていることがわかった。これによりｐ
型ＧａＮ層がある本発明の場合、電子の閉じ込めが顕著
であることが確認できた。
【００１２】
【発明の効果】以上述べたように、本発明を用いれば、
高周波、高出力用ＧａＮＦＥＴが実現できる。
高周波、高出力用ＧａＮＦＥＴが実現できる。
【図１】本発明によるＧａＮ電界効果トランジスタの構
成を示す図。
成を示す図。
【図２】本発明のＧａＮ電界効果トランジスタのｐ型Ｇ
ａＮ層による電子の閉じ込め効果の確認するための図。
ａＮ層による電子の閉じ込め効果の確認するための図。
【図３】従来ＧａＮ電界効果トランジスタの電子閉じこ
め効果を示す図。
め効果を示す図。
【図４】従来のＧａＮ電界効果トランジスタの構成を示
す図。
す図。
１ 半絶縁層 ２ ｎ型チャネル層 ３ ソース電極 ４ ゲート電極 ５ ドレイン電極 ６ 空乏層 ７ ｐ型ＧａＮ層 ８ ｐｎ接合による空乏層 ９ 電極 Ｅ 電子 Ｅ’ 衝突イオン化電子 Ｈ ホール
Claims (2)
- 【請求項１】 ＧａＮチャネル層上にソース電極、ゲー
ト電極およびドレイン電極を形成したＧａＮ電界効果ト
ランジスタにおいて、前記チャネル層の下にｐ型ＧａＮ
層を形成し、前記チャネル層を前記ｐ型ＧａＮ層上層と
ゲート電極で挟む構成としたことを特徴とするＧａＮ電
界効果トランジスタ。 - 【請求項２】 前記チャネル層は、ｐ型ＧａＮ層上にア
ンドープＧａＮ層とアンドープＡｌＧａＮ層の順で積層
した2層構成であることを特徴とする請求項1に記載のＧ
ａＮ電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34730799A JP2001168111A (ja) | 1999-12-07 | 1999-12-07 | ＧａＮ電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34730799A JP2001168111A (ja) | 1999-12-07 | 1999-12-07 | ＧａＮ電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001168111A true JP2001168111A (ja) | 2001-06-22 |
Family
ID=18389340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34730799A Pending JP2001168111A (ja) | 1999-12-07 | 1999-12-07 | ＧａＮ電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001168111A (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074019A1 (ja) * | 2004-01-28 | 2005-08-11 | Sanken Electric Co., Ltd. | 半導体装置 |
| EP1659622A2 (en) | 2004-11-19 | 2006-05-24 | Nichia Corporation | Field effect transistor and method of manufacturing the same |
| US7329909B2 (en) | 2005-02-02 | 2008-02-12 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| JP2008177515A (ja) * | 2006-12-21 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| US7538366B2 (en) | 2006-04-26 | 2009-05-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| DE112008000410T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor |
| US7737467B2 (en) | 2005-08-24 | 2010-06-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor device with a hole extraction electrode |
| US7884395B2 (en) | 2007-06-26 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| US8624265B2 (en) | 2011-01-26 | 2014-01-07 | Kabushiki Kaisha Toshiba | Semiconductor element |
| US8704273B2 (en) | 2009-06-17 | 2014-04-22 | Fujitsu Limited | Semiconductor device and method for manufacturing the same, and amplifier |
| US8860090B2 (en) | 2011-09-12 | 2014-10-14 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| US8937337B2 (en) | 2010-08-31 | 2015-01-20 | Fujitsu Limited | Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier |
| US9105565B2 (en) | 2012-03-26 | 2015-08-11 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
-
1999
- 1999-12-07 JP JP34730799A patent/JP2001168111A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005074019A1 (ja) * | 2004-01-28 | 2005-08-11 | Sanken Electric Co., Ltd. | 半導体装置 |
| US7859018B2 (en) | 2004-01-28 | 2010-12-28 | Sanken Electric Co., Ltd. | Semiconductor device having nitride semiconductor layer |
| US7508014B2 (en) | 2004-11-19 | 2009-03-24 | Nichia Corporation | Field effect transistor including a gate electrode and an additional electrode |
| EP1659622A2 (en) | 2004-11-19 | 2006-05-24 | Nichia Corporation | Field effect transistor and method of manufacturing the same |
| US7329909B2 (en) | 2005-02-02 | 2008-02-12 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| US7737467B2 (en) | 2005-08-24 | 2010-06-15 | Kabushiki Kaisha Toshiba | Nitride semiconductor device with a hole extraction electrode |
| US7538366B2 (en) | 2006-04-26 | 2009-05-26 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| JP2008177515A (ja) * | 2006-12-21 | 2008-07-31 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
| US8350292B2 (en) | 2007-02-16 | 2013-01-08 | Sumitomo Chemical Company, Limited | Gallium nitride epitaxial crystal, method for production thereof, and field effect transistor |
| DE112008000410T5 (de) | 2007-02-16 | 2009-12-24 | Sumitomo Chemical Company, Limited | Epitaxialer Galliumnitridkristall, Verfahren zu dessen Herstellung und Feldeffekttransistor |
| US7884395B2 (en) | 2007-06-26 | 2011-02-08 | Kabushiki Kaisha Toshiba | Semiconductor apparatus |
| US8704273B2 (en) | 2009-06-17 | 2014-04-22 | Fujitsu Limited | Semiconductor device and method for manufacturing the same, and amplifier |
| US8937337B2 (en) | 2010-08-31 | 2015-01-20 | Fujitsu Limited | Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier |
| US9306031B2 (en) | 2010-08-31 | 2016-04-05 | Fujitsu Limited | Compound semiconductor device, method of manufacturing the same, power supply device and high-frequency amplifier |
| US8624265B2 (en) | 2011-01-26 | 2014-01-07 | Kabushiki Kaisha Toshiba | Semiconductor element |
| US8860090B2 (en) | 2011-09-12 | 2014-10-14 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
| US9105565B2 (en) | 2012-03-26 | 2015-08-11 | Kabushiki Kaisha Toshiba | Nitride semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Zhang et al. | High-linearity AlGaN/GaN FinFETs for microwave power applications | |
| Lee et al. | Nanowire Channel InAlN/GaN HEMTs With High Linearity of $ g_ {\rm m} $ and $ f_ {\rm T} $ | |
| JP4584293B2 (ja) | 窒化物半導体装置、ドハティ増幅器、ドレイン電圧制御増幅器 | |
| US6689652B2 (en) | Method of manufacturing a high electron mobility transistor | |
| US7394112B2 (en) | Heterostructure with rear-face donor doping | |
| JP5668085B2 (ja) | セグメント化ゲートを有するパワートランジスタ | |
| US9419121B1 (en) | Semiconductor device with multiple carrier channels | |
| JP2008078601A (ja) | 高電力のための内部電界電極を有するガリウムナイトライドを基盤とする高電子移動度トランジスタ構造 | |
| JP6268366B2 (ja) | 半導体装置 | |
| US20110241020A1 (en) | High electron mobility transistor with recessed barrier layer | |
| Xing et al. | Planar-nanostrip-channel InAlN/GaN HEMTs on Si With Improved ${g} _ {{m}} $ and ${f} _ {\textsf {T}} $ linearity | |
| Inoue et al. | 30-GHz-band over 5-W power performance of short-channel AlGaN/GaN heterojunction FETs | |
| JP2001168111A (ja) | ＧａＮ電界効果トランジスタ | |
| Murase et al. | T-Shaped Gate GaN HFETs on Si With Improved Breakdown Voltage and $ f_ {\rm MAX} $ | |
| CN102201442B (zh) | 基于沟道阵列结构的异质结场效应晶体管 | |
| Higashiwaki et al. | Effects of barrier thinning on small-signal and 30-GHz power characteristics of AlGaN/GaN heterostructure field-effect transistors | |
| JPH10294452A (ja) | ヘテロ接合電界効果トランジスタ | |
| WO2019208034A1 (ja) | スイッチングトランジスタ及び半導体モジュール | |
| Yu et al. | High current and linearity AlGaN/GaN/-graded-AlGaN: Si-doped/GaN heterostructure for low voltage power amplifier application | |
| JP4371668B2 (ja) | 半導体装置 | |
| JP2001326232A (ja) | 半導体装置 | |
| JP2000349096A (ja) | 化合物電界効果トランジスタおよびその製造方法 | |
| JP2008182158A (ja) | 半導体装置 | |
| WO2021196602A1 (zh) | 半导体结构 | |
| Ranjan et al. | Effects of gate width variation on the performance of Normally‐OFF dual‐recessed gate MIS AlGaN/GaN HEMT |