JP2008053449A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008053449A
JP2008053449A JP2006228029A JP2006228029A JP2008053449A JP 2008053449 A JP2008053449 A JP 2008053449A JP 2006228029 A JP2006228029 A JP 2006228029A JP 2006228029 A JP2006228029 A JP 2006228029A JP 2008053449 A JP2008053449 A JP 2008053449A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
semiconductor layer
group iii
electrode
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006228029A
Other languages
English (en)
Inventor
Hiroaki Ota
裕朗 太田
Hideshi Takasu
秀視 高須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006228029A priority Critical patent/JP2008053449A/ja
Priority to US12/310,366 priority patent/US8044434B2/en
Priority to PCT/JP2007/066293 priority patent/WO2008023737A1/ja
Publication of JP2008053449A publication Critical patent/JP2008053449A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0878—Impurity concentration or distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/432—Heterojunction gate for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon

Abstract

【課題】Ｐ型およびＮ型III−Ｖ族窒化物半導体層の両方に対して良好に接続される電極を有する半導体装置を提供する。
【解決手段】この電界効果トランジスタは、サファイア基板４１上に窒化物半導体積層構造部２を配置して構成されている。窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６、およびＮ型ＧａＮ層７を有している。窒化物化合物半導体積層構造部２には、断面Ｖ字形のトレンチ１６が形成されており、このトレンチ１６の壁面１７にゲート絶縁膜が形成され、さらに、このゲート絶縁膜１９を挟んで壁面１７に対向するようにゲート電極２０が形成されている。ソース電極２５は、Ｐ型ＧａＮ層６にオーミック接触する第１電極部２５１と、Ｎ型ＧａＮ層７にオーミック接触する第２電極２５２とを接合して構成されている。第１電極部２５１と第２電極部２５２とは異なる金属材料からなる。
【選択図】図１

Description

この発明は、III-Ｖ族窒化物半導体を用いた半導体装置（とくにＭＩＳ型電界効果トランジスタ）およびその製造方法に関する。
従来から、パワーアンプ回路、電源回路、モータ駆動回路等には、シリコン半導体を用いたパワーデバイスが用いられている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび小オン抵抗といった特徴を有するＧａＮデバイスの開発が検討されている（下記非特許文献１）。
特開２００４−２６０１４０号公報 特開２０００−９１２５２３号公報 大久保聡著、「もう光るだけじゃない 機器の進化の裏にＧａＮ」、２００６年６月５日、日経エレクトロニクス、ｐ．５１−６０
しかし、これまでに提案されているＧａＮデバイスは、いずれも、基板表面に沿ってソース、ゲートおよびドレインを配列した横型構造となっており、大電流が必要なパワーデバイスには必ずしも適さず、また、耐圧も不足する。さらに、パワーデバイスにおいて必須とも言えるノーマリオフ動作の実現が必ずしも容易ではないという問題がある。
そこで、縦型のＧａＮデバイスを構成することが考えられる。具体的には、Ｎ型ＧａＮドレイン層、Ｐ型ＧａＮ層およびＮ型ＧａＮソース層を積層し、Ｎ型ＧａＮソース層からＮ型ＧａＮドレイン層に達するトレンチを形成し、このトレンチの側壁にゲート絶縁膜およびゲート電極を形成して、縦型のＭＩＳ型電界効果トランジスタを構成することが考えられる。この場合、ソース電極は、Ｎ型ＧａＮソース層に接触するとともに、チャネル層を提供するＰ型ＧａＮ層にも接触させることが好ましい。
ところが、Ｐ型ＧａＮ層およびＮ型ＧａＮ層の両方に対して良好なオーミック接触を形成する金属材料の選択が困難であり、このことがデバイス設計を困難にしている。
むろん、ＭＩＳ型電界効果トランジスタだけでなく、Ｐ型およびＮ型のIII−Ｖ族窒化物半導体層の両方に接触させる必要のある電極を有する半導体装置には、同様の課題がある。
そこで、この発明の目的は、Ｐ型およびＮ型III−Ｖ族窒化物半導体層の両方に対して良好に接続される電極を有する半導体装置（とくにIII-Ｖ族窒化物半導体ＭＩＳ型電界効果トランジスタ）およびその製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、Ｐ型III-Ｖ族窒化物半導体層（６）と、Ｎ型III-Ｖ族窒化物半導体層（７，５７）と、前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層の両方に接触する電極（２５）とを含み、前記電極は、第１導電性材料からなる第１電極部（２５１）と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部（２５２）とを含み、前記第１電極部が前記Ｐ型III-Ｖ族窒化物半導体層に接触（オーミック接触）しており、前記第２電極部が前記Ｎ型III-Ｖ族窒化物半導体層に接触（オーミック接触）している、半導体装置である。なお、括弧内の英数字は後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、Ｐ型III−Ｖ族窒化物半導体層に接触する第１電極部を第１導電性材料で構成し、Ｎ型III−Ｖ族窒化物半導体層に接触する第２電極部を第２導電性材料で構成しているので、第１および第２導電性材料を適切に選択することによって、第１および第２電極部を接合して構成された電極を、Ｐ型およびＮ型III−Ｖ族窒化物半導体層に対して同時に良好に接触（オーミック接触）させることができる。
請求項２記載の発明は、前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層が積層されており、当該Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層に跨る側壁を有するトレンチが形成されていて、このトレンチ内に前記電極が埋め込まれている、請求項１記載の半導体装置である。
この構成により、トレンチ内に電極を埋め込み、このトレンチの側壁において、第１電極部をＰ型III−Ｖ族窒化物半導体層に接触させ、第２電極部をＮ型III−Ｖ族窒化物半導体層に接触させることができる。
請求項３に記載されているように、前記第１電極部を構成する第１導電性材料は、ＰｄまたはＮｉを含む金属材料であることが好ましい。より具体的には、第１導電性材料は、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｎｉ−Ａｕ合金などで構成することができる。
また、請求項４に記載されているように、前記第２電極部を構成する第２導電性材料は、Ａｌを含む金属材料であることが好ましい。より具体的には、第２導電性材料は、Ａｌ金属で構成できるほか、Ｔｉ−Ａｌ合金その他のＡｌ合金で構成することができる。
請求項５記載の発明は、第１導電型の第１III-Ｖ族窒化物半導体層（５，５５）、この第１III-Ｖ族窒化物半導体層に積層された第２導電型の第２III-Ｖ族窒化物半導体層（６）、およびこの第２III-Ｖ族窒化物半導体層に積層された前記第１導電型の第３III-Ｖ族窒化物半導体層（７，５７）を含む窒化物半導体積層構造部（２）と、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨って形成された壁面（１７）に、これら第１、第２および第３III-Ｖ族窒化物半導体層に跨るように形成されたゲート絶縁膜（１９）と、このゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層（より好ましくは、第１〜第３III-Ｖ族窒化物半導体層）に対向するように形成された導電性材料からなるゲート電極（２０）と、前記第１III-Ｖ族窒化物半導体層に電気的に接続されたドレイン電極（１５）と、前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するように設けられたソース電極（２５）とを含み、前記ソース電極は、第１導電性材料からなる第１電極部（２５１）と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部（２５２）とを含み、前記第１電極部が前記第２III-Ｖ族窒化物半導体層に接触（オーミック接触）しており、前記第２電極部が前記第３III-Ｖ族窒化物半導体層に接触（オーミック接触）している、ＭＩＳ型電界効果トランジスタである。
この構成によれば、第１III-Ｖ族窒化物半導体層、第２III-Ｖ族窒化物半導体層および第３III-Ｖ族窒化物半導体層を積層することによって、ＮＰＮ構造またはＰＮＰ構造の窒化物半導体積層構造部が形成されており、第１〜第３III-Ｖ族窒化物半導体層に跨って形成された壁面に、ゲート絶縁膜が配置されている。そして、このゲート絶縁膜を挟んで、前記第２III-Ｖ族窒化物半導体層の前記壁面を形成する部分がチャネル領域を形成し、このチャネル領域にゲート電極が対向している。さらに、第１III-Ｖ族窒化物半導体層に電気的に接続されるようにドレイン電極が設けられ、第３III-Ｖ族窒化物半導体層に電気的に接続されるようにソース電極が設けられている。こうして、縦型のＭＩＳ（Metal Insulator Semiconductor)型の電界効果トランジスタが構成されている。
このように、縦型のＭＩＳ型電界効果トランジスタとしての基本構造を有することにより、ノーマリオフ動作、すなわち、ゲート電極にバイアスを印加しないときにソース−ドレイン間をオフ状態とする動作を、容易に実現することができる。さらに、縦型構造であるので、大電流を容易に流すことができ、かつ、高耐圧を確保できるので、有効なパワーデバイスを提供することができる。むろん、III-Ｖ族窒化物半導体層によって電界効果トランジスタを構成していることにより、シリコン半導体を用いたデバイスに比較して、高耐圧、高温動作、大電流密度、高速スイッチングおよび小オン抵抗といった特徴を享受することができる。特に、高耐圧で低損失な動作が可能であるから、良好なパワーデバイスを実現することができる。
そして、ソース電極は、第２導電型である第２III−Ｖ族窒化物半導体層に接触する第１電極部を第１導電性材料で構成し、第１導電型である第３III−Ｖ族窒化物半導体層に接触する第２電極部を第２導電性材料で構成しているので、第１および第２導電性材料を適切に選択することによって、導電型の異なる第２および第３III−Ｖ族窒化物半導体層に対して同時に良好に接触（オーミック接触）させることができる。
なお、III-Ｖ族窒化物半導体とは、III-Ｖ族半導体において、Ｖ族元素として窒素を用いた半導体であり、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化インジウム（ＩｎＮ）が代表例である。一般には、ＡｌxＩｎyＧａ1-x-yＮ（０≦ｘ≦１，０≦ｙ≦１，０≦ｘ＋ｙ≦１）と表わすことができる。
たとえば、第１III-Ｖ族窒化物半導体層および第３III-Ｖ族窒化物半導体層をＮ型とし、第２III-Ｖ族窒化物半導体層をＰ型として、Ｎチャネル型のＭＩＳ型電界効果トランジスタを構成する場合の動作について説明する。この場合に、ソース−ドレイン間には、ドレイン側が正となるバイアスが与えられる。このとき、第１および第２III-Ｖ族窒化物半導体層の界面のＰＮ接合部には、逆方向電圧が印加されることになるから、これにより、ソース−ドレイン間は遮断状態となる。この状態から、ゲート電極に対して、第２III-Ｖ族窒化物半導体層に対して正となるバイアス電圧を印加すると、第２III-Ｖ族窒化物半導体層においてゲート電極に対向する壁面付近の領域（チャネル領域）に電子が誘起され、反転チャネルが形成される。この反転チャネルを介して、第１および第３III-Ｖ族窒化物半導体層間が導通し、したがって、ソース−ドレイン間が導通することになる。こうして、ゲート電極に適切なバイアスを与えたときにソース−ドレイン間が導通する一方で、ゲート電極にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。つまり、ノーマリオフ動作が実現される。第１および第３III-Ｖ族窒化物半導体層をＰ型とし、第２III-Ｖ族窒化物半導体層をＮ型としてＰチャネル型電界効果トランジスタを構成する場合は、バイアス電圧の極性が逆となるが、前述の場合と類似の動作となる。
請求項６記載の発明は、前記第３III-Ｖ族窒化物半導体層から前記第２III-Ｖ族窒化物半導体層に至るソース電極用トレンチが形成されており、このソース電極用トレンチ内に前記ソース電極が埋め込まれている、請求項５記載のＭＩＳ型電界効果トランジスタである。この構成により、ソース電極用トレンチ内にソース電極を埋め込み、このトレンチの側壁において、第１電極部を第２III−Ｖ族窒化物半導体層に接触させ、第２電極部を第３III−Ｖ族窒化物半導体層に接触させることができる。
請求項７に記載されているように、前記第２導電型がＰ型である場合に、前記第１電極部を構成する第１導電性材料は、ＰｄまたはＮｉを含む金属材料であることが好ましい。より具体的には、第１導電性材料は、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｎｉ−Ａｕ合金などで構成することができる。
また、請求項８に記載されているように、前記第１導電型がＮ型である場合に、前記第２電極部を構成する第２導電性材料は、Ａｌを含む金属材料であることが好ましい。より具体的には、第２導電性材料は、Ａｌ金属で構成できるほか、Ｔｉ−Ａｌ合金その他のＡｌ合金で構成することができる。
請求項９記載の発明は、前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチ(１６)が形成されており、このトレンチの側壁が前記壁面を形成している、請求項５〜８のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。この構成により、窒化物半導体積層構造部においてソース用トレンチとは別の位置にトレンチを形成することによって、チャネル領域を提供する第２III-Ｖ族窒化物半導体層の壁面を露出させることができる。
前記トレンチは、断面Ｖ字形のトレンチであってもよく、断面Ｕ字形のトレンチであってもよく、断面矩形のトレンチであってもよい。また、底部に平坦面を有するＶ型のトレンチ（逆台形形状の溝）であってもよいし、台形の断面形状を有するトレンチであってもよい。
請求項１０記載の発明は、前記窒化物半導体積層構造部が、前記第１III-Ｖ族窒化物半導体層に対して、前記第２III-Ｖ族窒化物半導体層とは反対側に配置（接触配置でもよい）された前記第１導電型の第４III-Ｖ族窒化物半導体層（９）をさらに含み、前記ドレイン電極は、前記第４III-Ｖ族窒化物半導体層に接続されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
この構成によれば、第１III-Ｖ族窒化物半導体層に接触して形成された第４III-Ｖ族窒化物半導体層にドレイン電極が接続されているので、この第４III-Ｖ族窒化物半導体層を介して、第１III-Ｖ族窒化物半導体層にドレイン電極を電気的に接続することができる。そして、窒化物半導体積層構造部が絶縁性基板上に設けられる場合であっても、ドレイン電極と第１III-Ｖ族窒化物半導体層との間の電気的接続を、第４III-Ｖ族窒化物半導体層を介して達成することができる。
請求項１１記載の発明は、前記窒化物半導体積層構造部が、前記第１III-Ｖ族窒化物半導体層に対して、前記第２III-Ｖ族窒化物半導体層とは反対側に配置（接触配置でもよい）され、Ａｌを含有する前記第１導電型の第４III-Ｖ族窒化物半導体層（９）をさらに含む、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
この構成によれば、第１III-Ｖ族窒化物半導体と同じ導電型の第４III-Ｖ族窒化物半導体層が、当該第１III-Ｖ族窒化物半導体層と積層関係をなすように設けられている。この第４III-Ｖ族窒化物半導体層は、耐圧の向上および低抵抗化に寄与する。
請求項１２記載の発明は、前記ドレイン電極が、前記第４III-Ｖ族窒化物半導体層に接続（接触）されている、請求項１１記載のＭＩＳ型電界効果トランジスタである。
この構成により、第４III-Ｖ族窒化物半導体層を介してドレイン電極を第１III-Ｖ族窒化物半導体層に電気的に接続することができる。そして、窒化物半導体積層構造部が基板上に配置されるときには、当該基板が絶縁性基板である場合でも、第４III-Ｖ族窒化物半導体層を利用してドレイン電極の接続を行うことができる。
前記窒化物半導体積層構造部は、前記第４III-Ｖ族窒化物半導体層に対して、前記第１III-Ｖ族窒化物半導体層とは反対側に配置（接触配置が好ましい）された真性半導体層（アンドープ）である第５III-Ｖ族窒化物半導体層（８）をさらに含むことが好ましい。
この構成では、第４III-Ｖ族窒化物半導体層と、真性半導体層からなる第５III-Ｖ族窒化物半導体層とが、積層関係で配置される。これらの第４および第５III−Ｖ族窒化物半導体層の境界部付近では、第５III-Ｖ族窒化物半導体層内に、高濃度の二次元電子ガス（２８）が形成される。この二次元電子ガスを利用することにより、第１III-Ｖ族窒化物半導体層からドレイン電極に至る部分の抵抗値を低減することができ、より一層の低抵抗化を図ることができる。とくに、たとえば、第４III−Ｖ族窒化物半導体層を利用して、窒化物半導体積層構造部の横方向にドレインを引き出す場合であっても、第１III−Ｖ族窒化物半導体層の広い範囲に、前記二次元電子ガスとの間に流れる電流を分散させることができる。これにより、電流の集中を抑制することができ、デバイスの低抵抗化が実現される。
前記第５III-Ｖ族窒化物半導体層は、Ｍｇ、ＣまたはＦｅがドーピングされた層であることが好ましい。窒化物半導体は、その形成（エピタキシャル成長）時に、若干Ｎ型となる傾向があるので、これを打ち消すために、Ｍｇ、ＣまたはＦｅをＰ型ドーパントとしてドーピングすることにより、第５III-Ｖ族窒化物半導体層を真性半導体層とすることができる。
請求項１３記載の発明は、前記窒化物半導体積層構造部が、基板（１，４１）上に形成（成長）されている、請求項５〜１２のいずれかに記載のＭＩＳ型電界効果トランジスタである。
また、請求項１４記載の発明は、前記基板が絶縁性基板（１）である、請求項１３記載のＭＩＳ型電界効果トランジスタである。典型的な絶縁性基板は、サファイア（Ａｌ2Ｏ3）基板である。このような絶縁性基板を用いる場合においても、請求項１０または１２のような構成をとったり、第１III-Ｖ族窒化物半導体層にドレイン電極を直接接触させる構成としたりすることにより、第１III-Ｖ族窒化物半導体層に対してドレイン電極を電気的に接続することができる。
請求項１５記載の発明は、前記基板が、Ａｌ2Ｏ3基板、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板またはＳｉＣ基板である、請求項１３記載のＭＩＳ型電界効果トランジスタである。窒化物半導体積層構造部との格子定数の整合性の観点からは、ＧａＮ基板が最良であり、ＧａＮ基板を用いることによって、転位の少ない窒化物半導体層を形成することができる。また、コスト低減の観点からは、Ａｌ2Ｏ3基板（サファイア基板）を用いることが好ましく、また、放熱性（熱伝導率）を重視する場合には、ＳｉＣ基板を用いればよい。
請求項１６記載の発明は、前記基板が、基板表面に沿う方向に転位密度の高い領域と転位密度が少ない領域とを有する基板であり、前記ゲート電極が、転位密度の低い領域から成長された領域に対向するように配置されている、請求項１３〜１５のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
たとえば、特許文献２に記載されているような横方向選択エピタキシャル成長（ＥＬＯ：エピタキシャル ラテラル オーバーグロース）によって形成されたエピタキシャル成長層を有する基板には、そのエピタキシャル成長層には、転位密度の低い領域（無転位領域）と転位密度の高い領域とが存在している。この場合、転位密度の低い領域から成長された領域に前記第２III-Ｖ族窒化物半導体層のチャネル領域（前記壁面に対向する領域）が位置するようにすれば、チャネル領域の転位密度が低くなるので、リーク電流を抑制することができる。
請求項１７記載の発明は、前記窒化物半導体積層構造部が導電性基板（４１）の一方表面上に配置されており、前記ドレイン電極が、前記導電性基板の他方表面に接続（接触）されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
この構成では、導電性基板の一方表面上に窒化物半導体積層構造部が配置されていて、導電性基板の他方表面にドレイン電極が接続されることにより、このドレイン電極を第１III-Ｖ族窒化物半導体層に電気的に接続するようになっている。これにより、窒化物半導体積層構造部の広い範囲を通って電流が流れるので、電流狭窄を抑制できるとともに、高耐圧化を併せて図ることができる。
前記導電性基板としては、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板またはＳｉＣ基板を適用することができる。なかでも、ＧａＮ基板は窒化物半導体積層構造部との格子定数が整合するので、ＧａＮ基板を用いることによって、窒化物半導体積層構造部の結晶性を向上することができる。
請求項１８記載の発明は、前記ドレイン電極は、前記第１III-Ｖ族窒化物半導体層に接続（接触）されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。この構成により、ドレイン電極を第１III-Ｖ族窒化物半導体層に電気的に接続できる。
請求項１９記載の発明は、前記ドレイン電極が、前記窒化物半導体積層構造部に対して、前記ゲート電極とは反対側の表面に接触して形成されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタである。
この構成によれば、窒化物半導体積層構造部に対して、ゲート電極とは反対側の表面にドレイン電極が接触して形成されており、したがって、基板を省くことができる。より具体的には、前記ドレイン電極は、前記第１III-Ｖ族窒化物半導体層に対して、前記第２III-Ｖ族窒化物半導体層とは反対側の表面に接触して形成されていてもよい。このような構成により、たとえば、厚みが３０μｍ以下のＭＩＳ型電界効果トランジスタを実現することができる。
前記第１III-Ｖ族窒化物半導体層は、第２III-Ｖ族窒化物半導体層よりもバンドギャップが大きくなっていてもよい。この構成では、第１III-Ｖ族窒化物半導体層のバンドギャップが大きくなっているため、耐圧をさらに向上することができる。
より具体的には、前記第１III-Ｖ族窒化物半導体層が、Ａｌを含むものであることが好ましい。さらに具体的には、前記第１III-Ｖ族窒化物半導体層が、５重量％以上のＡｌを含むものであることが好ましい。
また、前記第３III-Ｖ族窒化物半導体層は、第２III-Ｖ族窒化物半導体層よりもバンドギャップが大きくなっているものであってもよい。この構成により、第３III-Ｖ族窒化物半導体層のバンドギャップが大きくされているので、耐圧の向上を図ることができる。特に、第１および第３III-Ｖ族窒化物半導体層の両方のバンドギャップが第２III-Ｖ族窒化物半導体層のバンドギャップよりも大きくなるようにしてダブルヘテロ接合を形成することにより、より効果的に耐圧の向上を図ることができる。
具体的には、前記第３III-Ｖ族窒化物半導体層は、Ａｌを含むものであることが好ましい。さらに具体的には、前記第３III-Ｖ族窒化物半導体層は、５重量％以上のＡｌを含むものであることが好ましい。
請求項２０に記載されているように、前記第１、第２および第３III-Ｖ族窒化物半導体層は、Ｃ面（０００１）を主面として積層されていてもよい。
また、請求項２１に記載されているように、前記第１、第２および第３III-Ｖ族窒化物半導体層は、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）を主面として積層されていてもよい。
さらにまた、請求項２２に記載されているように、前記ゲート絶縁膜が形成される前記第１、第２および第３III-Ｖ族窒化物半導体層の壁面が、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）であることが好ましい。
また、請求項２３に記載されているように、前記ゲート絶縁膜は、窒化物または酸化物であってもよい。とくに、請求項２４に記載されているように、前記ゲート絶縁膜が、窒化シリコンまたは酸化シリコンからなることが好ましい。
前記ゲート絶縁膜は、Ａｌを含む（好ましくはＩｎを含まない）III-Ｖ族窒化物真性半導体ゲート層（５１：再成長層）を含むものであってもよい。この構成によれば、Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層は第１〜第３III−Ｖ族窒化物半導体層の壁面との間に良好な界面を形成する。したがって、酸化膜等の絶縁膜を第１〜第３III-Ｖ族窒化物半導体層の壁面に接触形成する場合とは異なり、不安定な界面に起因して、チャネル領域のキャリア移動度が低下したり、デバイスの信頼性が低下したりするといった不具合を抑制または回避することができる。
前記ゲート絶縁膜は、前記Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層に積層された別の絶縁膜（５２）を含むものであってもよい。この場合に、当該別の絶縁膜は、III-Ｖ族窒化物真性半導体ゲート層に対して、前記壁面とは反対側に積層されていることが好ましい。この構成により、ゲートリーク電流を低減することができる。Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層は、Ａｌ組成が少ない場合に、絶縁性が不足する場合がある。このような場合に、別の絶縁膜によってＡｌを含むIII-Ｖ族窒化物真性半導体ゲート層の絶縁性不足を補うことが好ましい。
前記Ａｌを含むIII-Ｖ族窒化物真性半導体ゲート層におけるＡｌ組成は、５０〜１００重量％（５０重量％以上１００重量％未満）であることが好ましい。これにより、必要な絶縁性を確保できる。
また、請求項２５に記載されているように、前記ゲート電極を構成する導電性材料は、Ａｌ、ＡｕおよびＰｔのうちの少なくともいずれか一種を含む単体金属または合金からなるものであることが好ましい。また、請求項２６に記載されているように、前記ゲート電極を構成する導電性材料は、ポリシリコンを含むものであってもよい。
さらにまた、請求項２７に記載されているように、前記ソース電極またはドレイン電極を構成する材料は、ＭｏもしくはＭｏ化合物、ＴｉもしくはＴｉ化合物、またはＷもしくはＷ化合物を含むものであってもよい。
ドレイン電極は、少なくともＡｌを含む材料からなることが好ましい。より具体的には、ドレイン電極は、少なくともＴｉおよびＡｌを含む合金材料からなることが好ましい。これにより、ドレイン電極に対して、配線のためのコンタクトを良好にとることができる
請求項２８記載の発明は、Ｐ型III-Ｖ族窒化物半導体層（６）を形成する工程と、Ｎ型III-Ｖ族窒化物半導体層（７，５７）を形成する工程と、前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層の両方に接触する電極（２５）を形成する電極形成工程とを含み、前記電極形成工程は、第１導電性材料からなる第１電極部（２５１）を前記Ｐ型III-Ｖ族窒化物半導体層に接触（オーミック接触）するように形成する工程と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部（２５２）を記Ｎ型III-Ｖ族窒化物半導体層に接触（オーミック接触）するように形成する工程とを含む、半導体装置の製造方法である。この方法により、請求項１記載の半導体装置を作製できる。
請求項２９記載の発明は、基板（１，４１，４５）上に第１導電型の第１III-Ｖ族窒化物半導体層（５，５５）を形成する工程と、この第１III-Ｖ族窒化物半導体層上に、第２導電型の第２III-Ｖ族窒化物半導体層（６）を積層して形成する工程と、この第２III-Ｖ族窒化物半導体層上に、前記第１導電型の第３III-Ｖ族窒化物半導体層（７，５７）を積層して形成する工程と、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨る壁面（１７）を形成する壁面形成工程と、前記壁面に、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨るようにゲート絶縁膜（１９）を形成するゲート絶縁膜形成工程と、前記ゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように、導電性材料からなるゲート電極（２０）を形成する工程と、前記第１III-Ｖ族窒化物半導体層に電気的に接続されるようにドレイン電極（１５）を形成する工程と、前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するようにソース電極（２５）を形成するソース電極形成工程とを含み、前記ソース電極形成工程は、第１導電性材料からなる第１電極部（２５１）を前記第２III-Ｖ族窒化物半導体層に接触（オーミック接触）するように形成する工程と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部（２５２）を前記第３III-Ｖ族窒化物半導体層に接触（オーミック接触）するように形成する工程とを含む、ＭＩＳ型電界効果トランジスタの製造方法である。この構成により、請求項５記載のＭＩＳ型電界効果トランジスタを作製できる。
請求項３０記載の発明は、前記第３III-Ｖ族窒化物半導体層から前記第２III-Ｖ族窒化物半導体層に至るソース電極用トレンチ（２４）を形成する工程をさらに含み、前記ソース電極形成工程は、前記第１電極部を前記ソース電極用トレンチに埋め込む工程と、前記第２電極部を前記第１電極部の上から前記ソース電極用トレンチに埋め込む工程とを含む、請求項２９記載のＭＩＳ型電界効果トランジスタの製造方法である。この方法により、請求項６記載のＭＩＳ型電界効果トランジスタを作製することができる。
以下では、この発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの構造を説明するための図解的な断面図である。この電界効果トランジスタは、絶縁性基板であるサファイア基板１と、このサファイア基板１上に成長させられたＧａＮ化合物半導体層からなる窒化物半導体積層構造部２とを備えている。窒化物半導体積層構造部２は、Ｎ型ＧａＮ層５（ドレイン層）と、このＮ型ＧａＮ層５の上に積層されたＰ型ＧａＮ層６と、このＰ型ＧａＮ層６の上に積層されたＮ型ＧａＮ層７（ソース層）とを備えている。さらに、窒化物半導体積層構造部２は、サファイア基板１に接触して形成された真性（アンドープ）ＧａＮ層８と、この真性ＧａＮ層８の上に積層されたＮ型ＡｌＧａＮ層９とを備えており、このＮ型ＡｌＧａＮ層９の上に前記Ｎ型ＧａＮ層５が積層されている。
窒化物半導体積層構造部２は、断面がほぼ矩形となるようにＮ型ＧａＮ層７からＮ型ＡｌＧａＮ層９が露出する深さまでエッチングされている。そして、Ｎ型ＡｌＧａＮ層９は、窒化物半導体積層構造部２の両側から、サファイア基板１の表面に沿う横方向に引き出された引き出し部１０を有している。この引き出し部１０の表面にドレイン電極１５が接触して形成されている。すなわち、窒化物半導体積層構造部２から横方向に引き出された引き出し部１０は、この実施形態では、Ｎ型ＡｌＧａＮ層９の延長部で構成されている。
一方、窒化物半導体積層構造部２の幅方向中間付近には、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６を貫通してＮ型ＧａＮ層５の途中部に至る深さのトレンチ１６が形成されている。この実施形態では、トレンチ１６は、断面Ｖ字形に形成されており、その傾斜した側面は、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７に跨がる壁面１７を形成している。この壁面１７の全域を覆い、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部に至る領域に、ゲート絶縁膜１９が形成されている。さらに、このゲート絶縁膜１９上には、ゲート電極２０が形成されている。すなわち、ゲート電極２０は、ゲート絶縁膜１９を介して前記壁面１７、すなわちＮ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７に対向しており、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部付近にまで延びて形成されている。
Ｐ型ＧａＮ層６において前記壁面１７付近の領域は、ゲート電極２０に対向したチャネル領域２１である。このチャネル領域２１には、ゲート電極２０に適切なバイアス電圧が与えられることにより、Ｎ型ＧａＮ層５，７間を電気的に導通させる反転チャネルが形成される。
窒化物半導体積層構造部２には、前記トレンチ１６とは別の場所に、ソース電極用トレンチ２４が形成されている。この実施形態では、トレンチ１６の両側に、一対のソース電極用トレンチ２４が形成されている。ソース電極用トレンチ２４は、Ｎ型ＧａＮ層７の表面からＰ型ＧａＮ層６に至る深さにまで形成されている。このソース電極用トレンチ２４にソース電極２５が埋め込まれている。したがって、ソース電極２５は、Ｎ型ＧａＮ層７およびＰ型ＧａＮ層６の両方に電気的に接続されることになる。
ソース電極２５は、ソース電極用トレンチ２４の底部に埋め込まれた第１電極部２５１と、この第１電極部２５１の上に埋め込まれた第２電極部２５２とを接合して構成されている。第１電極部２５１は、この実施形態では、ソース電極用トレンチ２４の底面からＰ型ＧａＮ層６とＮ型ＧａＮ層７との界面を超えてＮ型ＧａＮ層７の層厚途中の高さまで埋め込まれており、ソース電極用トレンチ２４の内壁面（底面および側壁）でＰ型ＧａＮ層６にオーミック接触している。第２電極部２５２は、この実施形態では、Ｎ型ＧａＮ層７の層厚途中からソース用トレンチ２４内を埋め尽くし、さらに、当該Ｎ型ＧａＮ層７の上面よりも突出した状態で設けられている。第２電極部２５２は、ソース電極用トレンチ２４の内壁面（側壁）でＮ型ＧａＮ層７とオーミック接触している。また、第１電極部２５１の頂面と第２電極部２５２の底面とが接合されていて、これにより、第１および第２電極部２５１は一体化し、互いに電気的に接続されている。
Ｐ型ＧａＮ層６にオーミック接触する第１電極部２５１は、ＰｄまたはＮｉを含む金属材料で構成されている。具体的には、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｎｉ−Ａｕ合金などで構成することができる。また、Ｎ型ＧａＮ層７にオーミック接触する第２電極部２５２は、Ａｌを含む金属材料で構成されている。具体的には、Ａｌ金属で構成できるほか、Ｔｉ−Ａｌ合金その他のＡｌ合金で構成することができる。
真性ＧａＮ層８とＮ型ＡｌＧａＮ層９との界面付近において真性ＧａＮ層８内には、ピエゾ効果によって、二次元電子ガス２８が生じている。
真性ＧａＮ層８は、サファイア基板１上に、いわゆる選択横方向エピタキシャル成長（ＥＬＯ）によって形成されており、基板表面に沿う水平方向に転位密度の高い領域と転位密度の少ない領域（無転位領域）とを有している。そして、トレンチ１６は、転位密度の少ない領域（無転位領域）が、チャネル領域２１の直下に位置するように、その形成位置が選択されている。真性ＧａＮ層８は、その主面（サファイア基板１に平行な表面）が、たとえばＣ面（０００１）となるようにサファイア基板１上に成長させられる。この場合、真性ＧａＮ層８上にエピタキシャル成長によって積層されるＮ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、やはりＣ面（０００１）を主面として積層されることになる。また、断面Ｖ字形のトレンチ１６の壁面は、たとえば、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））、またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となる。
真性ＧａＮ層８は、その主面が無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））、またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となるようにサファイア基板１上に成長させられてもよい。この場合には、それに応じて、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、対応する結晶面を主面として積層されることになる。
ゲート絶縁膜１９は、たとえば窒化物または酸化物で構成することができる。より具体的には、ゲート絶縁膜を窒化シリコン（ＳｉxＮy）または酸化シリコンで構成すれば、Ｐ型ＧａＮ層６との界面の電荷を低減することができ、チャネル領域２１におけるキャリア移動度を向上することができる。すなわち、チャネル抵抗を低減することができる。
ゲート電極２０は、Ｎｉ−Ａｕ合金、Ｎｉ−Ｔｉ−Ａｕ合金、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｐｔ、Ａｌ、ポリシリコンなどの導電性材料で構成される。
ドレイン電極１５は、少なくともＡｌを含む金属で構成することが好ましく、たとえばＴｉ−Ａｌ合金で構成することができる。これにより、配線層（図示せず）との良好なコンタクトをとることができる。また、ドレイン電極１５およびソース電極２５は、ＭｏもしくはＭｏ化合物（たとえば、モリブデンシリサイド）、ＴｉもしくはＴｉ化合物（たとえば、チタンシリサイド）、またはＷもしくはＷ化合物（たとえば、タングステンシリサイド）で構成してもよい。
次に、上記のＭＩＳ型電界効果トランジスタの動作について説明する。
ソース電極２５とドレイン電極１５との間には、ドレイン電極１５側が正となるバイアス電圧が与えられる。これにより、Ｎ型ＧａＮ層５とＰ型ＧａＮ層６との界面のＰＮ接合には逆方向電圧が与えられ、その結果、Ｎ型ＧａＮ層５，７の間、すなわち、ソース−ドレイン間は、遮断状態となる。この状態で、ソース電極２５とゲート電極２０との間に、ゲート電極２０側が正となる所定の電圧を与えると、Ｐ型ＧａＮ層６に対するバイアスがゲート電極２０に与えられる。これにより、Ｐ型ＧａＮ層６のチャネル領域２１には、電子が誘起されて、反転チャネルが形成される。この反転チャネルを介して、Ｎ型ＧａＮ層５，７間が導通する。こうして、ソース−ドレイン間が導通することになる。すなわち、ゲート電極２０に所定のバイアスを与えたときにソース−ドレイン間が導通し、ゲート電極２０にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。このようにして、ノーマリオフ動作が可能となる。
チャネル領域２１に反転チャネルが形成されているとき、ソース電極２５から供給される電子は、Ｎ型ＧａＮ層７から、チャネル領域２１を通って、Ｎ型ＧａＮ層５に流れ込み、二次元電子ガス２８を経由して、ドレイン電極１５へと向かう。二次元電子ガス２８は、真性ＧａＮ層８とＮ型ＡｌＧａＮ層９との界面に広く分布しているため、チャネル領域２１からＮ型ＧａＮ層５に流れ込んだ電子は、Ｎ型ＧａＮ層５の広い範囲を通って二次元電子ガス２８へと流れ込む。このようにして、ドレイン電極１５を窒化物半導体積層構造部２の横方向に取り出す構造であるにも拘わらず、電流の集中を緩和することができ、オン抵抗を抑制できる。
図２Ａ〜２Ｅは、図１のＭＩＳ型電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。
まず、サファイア基板１の上に、横方向選択エピタキシャル成長法（特許文献２参照）により、真性ＧａＮ層８が形成される。そして、この真性ＧａＮ層８の上に、エピタキシャル成長によって、順に、Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７が成長させられる。こうして、サファイア基板１上に、窒化物半導体積層構造部２が形成される（図２Ａ参照）。
なお、サファイア基板１に横方向選択エピタキシャル成長によって真性ＧａＮ層８を形成したものを「基板」とみなして、この真性ＧａＮ層８よりも上に積層されるIII−Ｖ族窒化物半導体層によって「窒化物半導体積層構造部」が構成されるものと考えてもよい。また、サファイア基板（ベア基板）上に予め横方向選択エピタキシャル成長法によってＧａＮ層を形成したものをサファイア基板１として用い、このようなサファイア基板１上に通常のエピタキシャル成長によって真性ＧａＮ層８を形成するようにしてもよい。この場合でも、真性ＧａＮ層８は、その下地層からの転位を受け継ぐので、転位密度の高い領域と転位密度の低い領域（無転位領域）とを有することになる。
真性ＧａＮ層８を形成するときには、意図的に不純物をドーピングしなくてもよいし、Ｐ型ドーパントとしてのＭｇ、ＣまたはＦｅをドーピングしながら、エピタキシャル成長を行ってもよい。これは、Ｐ型ドーパントを添加することなくＧａＮ層をエピタキシャル成長させると、若干Ｎ型となるので、これを補正するためである。Ｐ型ＧａＮ層６をエピタキシャル成長させるときに添加するＰ型のドーパントとしてもＭｇ、ＣまたはＦｅを用いればよい。
Ｎ型ＡｌＧａＮ層９、Ｎ型ＧａＮ層５，７をエピタキシャル成長させるときのＮ型ドーパントとしては、たとえばＳｉを用いればよい。
窒化物半導体積層構造部２が形成された後には、図２Ｂに示すように、窒化物半導体積層構造部２がストライプ状にエッチングされる。すなわち、Ｎ型ＧａＮ層７から、Ｐ型ＧａＮ層６、Ｎ型ＧａＮ層５を貫通して、Ｎ型ＡｌＧａＮ層９の層厚中間部に至る断面矩形の溝３０がエッチングによって形成される。これにより、サファイア基板１上に、複数本の窒化物半導体積層構造部２がストライプ状に整形されるとともに、Ｎ型ＧａＮ層９の延長部からなる引き出し部１０が同時に形成される。そして、整形された各窒化物半導体積層構造部２の両側辺に沿って、それぞれ一対のソース電極用トレンチ２４が形成される。このソース電極用トレンチ２４は、前述のとおり、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６に達する断面矩形の溝部である。
ソース電極用トレンチ２４の形成は、たとえば、プラズマを用いたドライエッチング（異方性エッチング）によって行うことができる。さらに、その後、必要に応じて、ドライエッチングによってダメージを受けたトレンチ内壁面を改善するためのウェットエッチング処理を行ってもよい。これにより、ソース電極２５のコンタクト抵抗を低減できる。ウェットエッチングには、ＫＯＨ（水酸化カリウム）やＮＨ4ＯＨ（アンモニア水）などの塩基性溶液を用いることが好ましい。
こうして、ソース電極用トレンチ２４が形成された後に、ドレイン電極１５およびソース電極２５がそれぞれ形成されることにより、図２Ｂの状態となる。ドレイン電極１５は、溝３０の底面、すなわち、引き出し部１０（Ｎ型ＡｌＧａＮ層９の延長部）の表面に接触するように形成される。
次に、図２Ｃに示すように、各窒化物半導体積層構造部２の幅方向中間部付近に、断面Ｖ字形のトレンチ１６が、窒化物半導体積層構造部２の長手方向に沿って形成される。トレンチ１６の形成位置は、その側壁からＰ型ＧａＮ層６の無転位領域が露出して壁面１７を形成するように定められる。このトレンチ１６の形成は、プラズマを用いたドライエッチング（異方性エッチング）によって、Ｎ型ＧａＮ層７からＰ型ＧａＮ層６を貫通してＮ型ＧａＮ層５に至るＶ字形のトレンチ１６を形成する工程と、ドライエッチングによってダメージを受けた露出面を改善するためのウェットエッチング工程とを含む。すなわち、ドライエッチングによってダメージを受けた壁面１７に対して、ウェットエッチング処理を施すことにより、ダメージを受けた表層を除去した新たな壁面１７が現れることになる。
ウェットエッチングには、ＫＯＨ（水酸化カリウム）やＮＨ4ＯＨ（アンモニア水）などの塩基性溶液を用いることが好ましい。これにより、ダメージの少ない壁面１７を得ることができる。壁面１７のダメージを低減しておくことにより、チャネル領域２１の結晶状態を良好に保つことができ、また、壁面１７とゲート絶縁膜１９との界面を良好な界面とすることができるので、界面準位を低減することができる。これにより、チャネル抵抗を低減することができるとともに、リーク電流を抑制することができる。
次に、図２Ｄに示すとおり、Ｖ字形のトレンチ１６の壁面１７を覆うとともに、トレンチ１６の縁部を覆うゲート絶縁膜１９が形成される。ゲート絶縁膜１９の形成には、ＥＣＲ（Electron Cyclotron Resonance：電子サイクロトロン共鳴）スパッタ法を適用することが好ましい。
その後、図２Ｅに示すように、ゲート電極２０が形成されることにより、図１に示す構造のＭＩＳ型電界効果トランジスタを得ることができる。
サファイア基板１上にストライプ上に形成された複数の窒化物半導体積層構造部２は、それぞれ単位セルを形成している。複数の窒化物半導体積層構造部２のドレイン電極１５、ゲート電極２０およびソース電極２５は、それぞれ、図示しない位置で共通接続されている。ドレイン電極１５は、隣接する窒化物半導体積層構造部２間で共有することができる。
図３Ａおよび３Ｂは、ソース電極２５の形成工程を説明するための図解的な断面図である。まず、図３Ａに示すように、ソース電極用トレンチ２４に第１電極部２５１が埋め込まれる。すなわち、たとえば、電子線ビーム蒸着法または抵抗加熱蒸着法によって、ＰｄまたはＮｉを含む金属材料が、Ｐ型ＧａＮ層６とＮ型ＧａＮ層７との界面を超える厚さまで、ソース電極用トレンチ２４内に堆積させられる。こうして、第１電極部２５１が形成される。
次に、ソース電極用トレンチ２４内に第２電極部２５２が埋め込まれる。すなわち、たとえば、電子線ビーム蒸着法または抵抗加熱蒸着法によって、Ａｌを含む金属材料が、ソース用トレンチ２４内を埋め尽くし、さらに、Ｎ型ＧａＮ層７の上面を超える厚さまで堆積させられる。こうして、第２電極部２５２が形成される。
以上のように、この実施形態によれば、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を積層した縦型のトランジスタ構造を採用することにより、ノーマリオフ動作が可能で、大電流を流すことができ、かつ、高耐圧の電界効果トランジスタを実現することができる。また、サファイア基板１上に真性ＧａＮ層８およびＮ型ＡｌＧａＮ層９を積層し、Ｎ型ＡｌＧａＮ層９の引き出し部１０にドレイン電極１５を接触形成した構造であるので、Ｎ型ＧａＮ層５に流れ込んだ電子は、このＮ型ＧａＮ層５の広い範囲を通って二次元電子ガス２８へと流れ込み、窒化物半導体積層構造部２の側方に設けられたドレイン電極１５に向かって移動する。これにより、ドレイン電極１５を横方向に取り出す構造を採用しながら、大電流の集中を緩和でき、したがって、オン抵抗を効果的に低減することができる。しかも、絶縁性のサファイア基板１を用いながらも、縦型の電界効果トランジスタを構成でき、かつ、電流の集中を緩和することができる。
そして、第１電極部２５１および第２電極部２５２からなるソース電極２５は、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７のいずれにも良好にオーミック接触するので、Ｎ型ＧａＮ層７に対する電子の供給およびＰ型ＧａＮ層６の電位の安定化を、いずれも良好に達成できる。これにより、良好なトランジスタ動作を行わせることができる。
図４は、この発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図４において、前述の図１に対応する部分には、図１の場合と同一の参照符号を付して示す。
この実施形態では、導電性基板４１が用いられている。そして、この導電性基板４１の一方表面に窒化物半導体積層構造部２が形成されている。この実施形態では、窒化物半導体積層構造部２は、導電性基板４１の表面に形成されたＮ型ＧａＮ層５と、その上に積層されたＰ型ＧａＮ層６と、その上に積層されたＮ型ＧａＮ層７とで構成されている。そして、導電性基板４１の他方表面にドレイン電極１５が接触形成されている。したがって、この実施形態では、ドレイン電極１５は、導電性基板４１を介してＮ型ＧａＮ層５に電気的に接続されることになる。その他の構成は、前述の第１の実施形態の場合と同様であり、動作もまた、同様である。
Ｎ型ＧａＮ層５には、その表面全域に渡って導電性基板４１が接触しているから、チャネル領域２１を通ってＮ型ＧａＮ層５に供給された電子は、このＮ型ＧａＮ層５の広い範囲を通って導電性基板４１へと向かい、この導電性基板４１を介してドレイン電極１５に流れ込む。こうして、電流の集中を抑制することができる
導電性基板４１としては、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板またはＳｉＣ基板を適用することができる。この中で、ＧａＮ基板を用いることが最も好ましい。ＧａＮ基板を導電性基板４１として用いることにより、その表面に形成されるＮ型ＧａＮ層５との格子定数を整合させることができる。したがって、導電性基板４１としてＧａＮ基板を用い、この導電性基板４１の表面にＮ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を順にエピタキシャル成長させることによって、格子欠陥の少ない窒化物半導体積層構造部２を得ることができる。
主面がＣ面（０００１）の導電性基板４１を用いると、この導電性基板４１上にエピタキシャル成長によって積層されるＮ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、やはりＣ面（０００１）を主面として積層されることになる。また、断面Ｖ字形のトレンチ１６の壁面１７は、たとえば、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））、またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となる。
導電性基板４１として、その主面が無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）のものを用いてもよい。この場合には、それに応じて、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、対応する結晶面を主面として積層されることになる。
図５Ａ〜５Ｅは、図４の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。導電性基板４１上に、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７が順にエピタキシャル成長させられることによって、窒化物半導体積層構造部２が形成される（図５Ａ参照）。
次に、窒化物半導体積層構造部２に対して、断面矩形のソース電極用トレンチ２４がストライプ状に形成され、ソース電極用トレンチ２４内にソース電極２５が埋め込まれる（図５Ｂ）。この実施形態の電界効果トランジスタは、ドレイン電極１５を導電性基板４１の下面側（窒化物半導体積層構造部２とは反対側）から取り出す構造であるので、窒化物半導体積層構造部２を複数個に分割する必要はなく、導電性基板４１上で一体化した状態で用いることができる。
次に、隣接するソース電極用トレンチ２４の間の中間部付近に、第１の実施形態の場合と同様に、ドライエッチングによって断面Ｖ字形のトレンチ１６が形成され、さらにウェットエッチングによって壁面１７のダメージ層が除去される（図５Ｃ参照）。そして、図５Ｄに示すように、トレンチ１６の壁面１７を覆うゲート絶縁膜１９が形成された後、図５Ｅに示すように、ドレイン電極１５およびゲート電極２０が形成される。ソース電極２５の形成方法は、第１の実施形態の場合と同様である。ドレイン電極１５は、この場合、導電性基板４１の下面に接触するように形成される。
こうして、個々のトレンチ１６の部分を単位セルとして、複数のセルを有する電界効果トランジスタを作製することができる。隣接するセルは、その間に配置されるソース電極２５を共有している。そして、前述の第１の実施形態の場合と同様に、複数のセルのゲート電極２０およびソース電極２５は、それぞれ、図示しない位置で共通接続されている。ドレイン電極１５は、導電性基板４１に接触して形成されており、すべてのセルに対して共通の電極となっている。
図６は、この発明の第３の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図６において、前述の図４に示された各部に対応する部分には同一の参照符号を付して示す。この実施形態では、基板が設けられておらず、窒化物半導体積層構造部２においてゲート電極２０とは反対側の表面にドレイン電極１５が接触して形成されている。より具体的には、Ｎ型ＧａＮ層５の下面（ゲート電極２０とは反対側の表面）のほぼ全域を覆うようにドレイン電極１５が被着形成されている。したがって、この電界効果トランジスタは極めて薄型に形成することができ、ドレイン電極１５からゲート電極２０またはソース電極２５の上面に至る素子全体の厚みを３０μｍ以下とすることが可能である。また、Ｎ型ＧａＮ層５に流れ込んだ電子は、このＮ型ＧａＮ層５の広い範囲に拡散して流れ、ドレイン電極１５へと流れ込む。したがって、電流の集中を抑制することができる。
図７Ａ〜７Ｆは、図６の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。基板４５上に、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７が順にエピタキシャル成長させられることによって、窒化物半導体積層構造部２が形成される（図７Ａ参照）。
基板４５としては、サファイア基板、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板、またはＳｉＣ基板を適用することができる。ＧａＮ基板を用いることが、窒化物半導体層との格子定数を整合性の観点から最も好ましい。しかし、たとえばサファイア基板の上に、横方向選択エピタキシャル成長によってＧａＮエピタキシャル成長層を形成し、これを基板４５として用い、前記ＧａＮエピタキシャル成長層上に、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７を順にエピタキシャル成長させてもよい。
主面がＣ面（０００１）の基板４５を用いれば、この基板４５上にエピタキシャル成長によって積層されるＮ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、Ｃ面（０００１）を主面として積層されることになる。また、後に形成される断面Ｖ字形のトレンチ１６の壁面１７は、たとえば、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となる。基板４５として、その主面が無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）のものを用いてもよい。この場合には、それに応じて、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７は、対応する結晶面を主面として積層されることになる。
次に、窒化物半導体積層構造部２に対して、断面矩形のソース電極用トレンチ２４がストライプ状に形成され、このソース電極用トレンチ２４内にソース電極２５が埋め込まれる（図７Ｂ）。この実施形態の電界効果トランジスタは、ドレイン電極１５を窒化物半導体積層構造部２の下面側（ゲート電極２０とは反対側）から取り出す構造であるので、窒化物半導体積層構造部２を複数個に分割する必要はない。
次に、隣接するソース電極用トレンチ２４の間の中間部付近に、第１の実施形態の場合と同様に、ドライエッチングによって断面Ｖ字形のトレンチ１６が形成され、さらにウェットエッチングによって壁面１７のダメージ層が除去される（図７Ｃ参照）。さらに、図７Ｄに示すように、トレンチ１６の壁面１７を覆うゲート絶縁膜１９が形成され、これを覆うようにゲート電極２０が形成される。
ついで、図７Ｅに示すように、基板４５が除去される。基板４５の除去は、基板４５の面からレーザ光を当てて基板４５を剥離するレーザリフトオフ法によって行うことができるほか、ＣＭＰ（化学的機械的研磨）処理や、エッチング処理によっても行うことができる。
その後、図７Ｆに示すように、ドレイン電極１５が形成される。ソース電極２５の形成方法は、前述の第１の実施形態の場合と同様である。ドレイン電極１５は、この場合、Ｎ型ＧａＮ層５に接触して形成される。
こうして、個々のトレンチ１６の部分を単位セルとして、複数のセルを有する電界効果トランジスタを作製することができる。前述の第２の実施形態の場合と同様に、隣接するセルは、その間に配置されるソース電極２５を共有している。そして、複数のセルのゲート電極２０およびソース電極２５は、それぞれ、図示しない位置で共通接続されている。ドレイン電極１５は、Ｎ型ＧａＮ層５に接触して形成されており、すべてのセルに対して共通の電極となっている。
図８は、この発明の第４の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図８において、前述の図４に示された各部に相当する部分には、図４の場合と同一の参照符号を付して示す。この実施形態では、トレンチ１６の壁面１７から再成長（エピタキシャル成長）させたＡｌＧａＮ再成長層５１と、このＡｌＧａＮ再成長層５１の表面に積層して形成された絶縁膜５２とによって、ゲート絶縁膜５０が形成されている。このゲート絶縁膜５０は、前述の実施形態におけるゲート絶縁膜１９と同様に、トレンチ１６の壁面１７を覆い、さらに、Ｎ型ＧａＮ層７の上面においてトレンチ１６の縁部に至る領域にわたって形成されている。
ＡｌＧａＮ再成長層５１は、ドライエッチングによってトレンチ１６を形成し、ウェットエッチング処理によって壁面１７を整えた後に、ＧａＮ結晶表面である壁面１７からエピタキシャル成長させられる。このＡｌＧａＮ再成長層５１のアルミニウム組成は、５０％以上１００％未満とされる。ＡｌＧａＮ再成長層５１には、Ｉｎは含まれていないことが好ましい。また、ＡｌＧａＮ再成長層５１が形成される壁面１７は、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）であることが好ましい。
ＡｌＧａＮ再成長層５１に積層される絶縁膜５２は、たとえば窒化物または酸化物とすることができる。この絶縁膜５２は、ゲート絶縁膜５０の全体としての絶縁性を向上し、これにより、ゲートリーク電流の抑制に寄与している。ＡｌＧａＮ再成長層５１の絶縁性が十分であれば、絶縁膜５２は省かれてもよい。
この実施形態の構成によれば、ゲート絶縁膜５０と壁面１７との界面は、ＧａＮ結晶とＡｌＧａＮ結晶との接合面となっているので、安定した界面となっており、これにより、界面電荷を減少させることができる。これにより、チャネル領域２１の移動度を向上でき、また、リーク電流を抑制することができる結果、デバイスの信頼性を向上することができる。
図９Ａ〜９Ｆは、図８の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。導電性基板４１上に、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７が順にエピタキシャル成長させられることによって、窒化物半導体積層構造部２が形成される（図９Ａ参照）。
次に、窒化物半導体積層構造部２に対して、ドライエッチングによって断面Ｖ字形のトレンチ１６がストライプ状に形成され、さらにウェットエッチングによって壁面１７のダメージ層が除去される（図９Ｂ参照）。そして、図９Ｃに示すように、トレンチ１６の壁面１７からのエピタキシャル成長によって、ＡｌＧａＮ再成長層５１が形成される。このＡｌＧａＮ再成長層５１は、真性半導体層であり、たとえば、層厚１０００Å程度に成長させられる。
この後、図９Ｄに示すように、隣接するＶ字形トレンチ１６の中間部付近に、断面矩形のソース電極用トレンチ２４がストライプ状に形成され、これを埋め込むようにソース電極２５が形成される。ソース電極２５の形成方法は、前述の第１の実施形態の場合と同様である。
この後、図９Ｅに示すように、ＡｌＧａＮ再成長層５１上に絶縁膜５２が積層される。
こうしてゲート絶縁膜５０が形成された後、ゲート電極２０が形成される。その後、図９Ｆに示すように、ドレイン電極１５が形成される。ドレイン電極１５は、導電性基板４１の下面に接触するように形成される。
こうして、個々のトレンチ１６の部分を単位セルとして、複数のセルを有する電界効果トランジスタを作製することができる。複数のセルのゲート電極２０およびソース電極２５は、それぞれ、図示しない位置で共通接続されている。ドレイン電極１５は、導電性基板４１に接触して形成されており、すべてのセルに対して共通の電極となっている。
図１０は、この発明の第５の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。この図１０において、前述の図４に示された各部に相当する部分には、図４の場合と同一の参照符号を付して示す。この実施形態では、前述の実施形態におけるＮ型ＧａＮ層５に代えて、Ｎ型ＡｌＧａＮ層５５が適用されており、さらに、Ｎ型ＧａＮ層７に代えてＮ型ＡｌＧａＮ層５７が用いられている。すなわち、導電性基板４１の表面に、Ｎ型ＡｌＧａＮ層５５がエピタキシャル成長によって形成されており、さらに、Ｎ型ＡｌＧａＮ層５５上にＰ型ＧａＮ層６が同じくエピタキシャル成長によって形成されており、そして、Ｐ型ＧａＮ層６の表面に、Ｎ型ＡｌＧａＮ層５７がやはりエピタキシャル成長によって形成されている。
トレンチ１６は、Ｎ型ＡｌＧａＮ層５７からＰ型ＧａＮ層６を貫通してＮ型ＡｌＧａＮ層５５に至る深さに形成されており、この実施形態では断面Ｖ字形に形成されている。このトレンチ１６の壁面１７に、前述の第３の実施形態の場合と同じく、ゲート絶縁膜１９およびゲート電極２０が積層形成されている。
そして、Ｎ型ＡｌＧａＮ層５７からＰ型ＧａＮ層６に達するソース電極用トレンチ２４が前記トレンチ１６とは別の位置に形成されている。このソース電極用トレンチ２４にソース電極２５が埋め込まれている。したがって、ソース電極２５は、ソース層を形成するＮ型ＡｌＧａＮ層５７に接触するとともに、Ｐ型ＧａＮ層６にも接触して、このＰ型ＧａＮ層６の電位をソース層としてのＮ型ＡｌＧａＮ層５７の電位と等しく固定するようになっている。
こうして、Ｐ型ＧａＮ層６をＮ型ＡｌＧａＮ層５５，５７でサンドイッチしたダブルヘテロ構造が形成されている。ＡｌＧａＮ層５５，５７のバンドギャップは、ＧａＮ層６のバンドギャップよりも広いので、チャネル領域２１を構成するＰ型ＧａＮ層６のバンドギャップのみが小さくなっている。これにより、デバイスの耐圧を一層向上することができる。
ソース電極２５は、前述の第１の実施形態の場合と同様に、ソース電極用トレンチ２４の底部に埋め込まれた第１電極部２５１と、この第１電極部２５１の上に埋め込まれた第２電極部２５２とを接合して構成されている。第１電極部２５１は、この実施形態では、ソース電極用トレンチ２４の底面からＰ型ＧａＮ層６とＮ型ＡｌＧａＮ層５７との界面を超えてＮ型ＡｌＧａＮ層５７の層厚途中の高さまで埋め込まれており、ソース電極用トレンチ２４の内壁面（底面および側壁）でＰ型ＧａＮ層６にオーミック接触している。第２電極部２５２は、この実施形態では、Ｎ型ＡｌＧａＮ層５７の層厚途中からソース用トレンチ２４内を埋め尽くし、さらに、当該Ｎ型ＡｌＧａＮ層５７の上面よりも突出した状態で設けられている。第２電極部２５２は、ソース電極用トレンチ２４の内壁面（側壁）でＮ型ＡｌＧａＮ層５７とオーミック接触している。また、第１電極部２５１の頂面と第２電極部２５２の底面とが接合されていて、これにより、第１および第２電極部２５１は一体化し、互いに電気的に接続されている。
Ｐ型ＧａＮ層６にオーミック接触する第１電極部２５１は、ＰｄまたはＮｉを含む金属材料で構成されている。具体的には、Ｐｄ−Ａｕ合金、Ｐｄ−Ｔｉ−Ａｕ合金、Ｐｄ−Ｐｔ−Ａｕ合金、Ｎｉ−Ａｕ合金などで構成することができる。また、Ｎ型ＡｌＧａＮ層５７にオーミック接触する第２電極部２５２は、Ａｌを含む金属材料で構成されている。具体的には、Ａｌ金属で構成できるほか、Ｔｉ−Ａｌ合金その他のＡｌ合金で構成することができる。
この電界効果トランジスタは、図５Ａ〜５Ｅを参照して説明した方法と類似の方法によって作製することができる。すなわち、すなわち、導電性基板４１の表面に、Ｎ型ＧａＮ層５の代わりにＮ型ＡｌＧａＮ層５５をエピタキシャル成長させ、Ｐ型ＧａＮ層６の上には、Ｎ型ＧａＮ層７の代わりにＮ型ＡｌＧａＮ層５７をエピタキシャル成長させればよい。
主面がＣ面（０００１）の導電性基板４１を用いれば、この導電性基板４１上にエピタキシャル成長によって積層されるＮ型ＡｌＧａＮ層５５、Ｐ型ＧａＮ層６およびＮ型ＡｌＧａＮ層５７は、やはりＣ面（０００１）を主面として積層されることになる。また、断面Ｖ字形のトレンチ１６の壁面１７は、たとえば、無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）となる。
導電性基板４１として、その主面が無極性面（ｍ面（１０-１０）もしくはａ面（１１-２０））またはセミポーラ面（（１０-１-１）、（１０-１-３）、（１１-２２）など）のものを用いてもよい。この場合には、それに応じて、Ｎ型ＡｌＧａＮ層５５、Ｐ型ＧａＮ層６およびＮ型ＡｌＧａＮ層５７は、対応する結晶面を主面として積層されることになる。
以上、この発明の５つの実施形態について説明したが、この発明はさらに他の形態で実施することもできる。たとえば、図８に示したゲート絶縁膜５０の構造は、第１実施形態（図１）、第３実施形態（図６）および第５実施形態（図１０）のゲート絶縁膜１９と置き換えて用いることができる。さらにまた、第５実施形態（図１０）に示したようなＮ型ＡｌＧａＮ層５５、Ｐ型ＧａＮ層６およびＮ型ＡｌＧａＮ層５７の積層構造は、第１の実施形態（図１）および第３実施形態（図６）においても用いることができる。また、第５実施形態（図１０）においては、Ｐ型ＧａＮ層６の両側にＮ型ＡｌＧａＮ層５５，５７を配置しているが、Ｐ型ＧａＮ層６の一方側に積層される層だけをＮ型ＡｌＧａＮ層としても、デバイスの耐圧を向上することができる。すなわち、図１０の構成において、Ｎ型ＡｌＧａＮ層５５を用いずにＮ型ＧａＮ層５を適用してもよいし、また、Ｎ型ＡｌＧａＮ層５７を用いずにＮ型ＧａＮ層７としてもよい。
さらに、前述の実施形態では、窒化物半導体積層構造部２に断面Ｖ型のトレンチ１６が形成される例について説明したが、トレンチ１６の形状は、逆台形、Ｕ形、矩形、台形等の他の形状であってもよい。また、壁面１７は、基板に対して傾斜した傾斜面である必要はなく、また、平面である必要もない。すなわち、壁面１７は、基板に垂直な平面であってもよいし、湾曲面であってもよい。
また、前述の実施形態では、トレンチ１６の一対の壁面１７の両方にゲート絶縁膜１９およびゲート電極２０を積層して形成しているが、一方の壁面１７にだけこれらの積層構造を形成することとしてもよい。さらに、たとえば、図４において二点鎖線６０で示す位置で窒化物半導体積層構造部２をエッチングすることとし、この二点鎖線６０のいずれか一方側のみを用いてデバイスを形成するようにしてもよい。この場合、窒化物半導体積層構造部２には断面Ｖ字形のトレンチは形成されないが、Ｎ型ＧａＮ層５、Ｐ型ＧａＮ層６およびＮ型ＧａＮ層７にまたがる壁面１７は形成されることになる。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
この発明の第１の実施形態に係るＭＩＳ型電界効果トランジスタの構造を説明するための図解的な断面図である。 図２Ａ〜２Ｅは、図１のＭＩＳ型電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。 図３Ａおよび３Ｂは、ソース電極の形成工程を説明するための図解的な断面図である。 この発明の第２の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。 図５Ａ〜５Ｅは、図４の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。 この発明の第３の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。 図７Ａ〜７Ｆは、図６の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。 この発明の第４の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。 図９Ａ〜９Ｆは、図８の電界効果トランジスタの製造方法を工程順に示す図解的な断面図である。 この発明の第５の実施形態に係るＭＩＳ型電界効果トランジスタの構成を説明するための図解的な断面図である。
符号の説明
１ サファイア基板
２ 窒化物半導体積層構造部
５ Ｎ型ＧａＮ層
６ Ｐ型ＧａＮ層
７ Ｎ型ＧａＮ層
８ 真正ＧａＮ層
９ Ｎ型ＡｌＧａＮ層
１０ 引き出し部
１５ ドレイン電極
１６ トレンチ
１７ 壁面
１９ ゲート絶縁膜
２０ ゲート電極
２１ チャネル領域
２４ ソース電極用トレンチ
２５ ソース電極
２５１ 第１電極部
２５２ 第２電極部
２８ 二次元電子ガス
３０ 溝
４１ 導電性基板
４５ 基板
５０ ゲート絶縁膜
５１ ＡｌＧａＮ再成長層
５２ 絶縁膜
５５ Ｎ型ＡｌＧａＮ層
５７ Ｎ型ＡｌＧａＮ層

Claims (30)

  1. Ｐ型III-Ｖ族窒化物半導体層と、
    Ｎ型III-Ｖ族窒化物半導体層と、
    前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層の両方に接触する電極とを含み、
    前記電極は、第１導電性材料からなる第１電極部と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部とを含み、前記第１電極部が前記Ｐ型III-Ｖ族窒化物半導体層に接触しており、前記第２電極部が前記Ｎ型III-Ｖ族窒化物半導体層に接触している、半導体装置。
  2. 前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層が積層されており、当該Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層に跨る側壁を有するトレンチが形成されていて、このトレンチ内に前記電極が埋め込まれている、請求項１記載の半導体装置。
  3. 前記第１電極部を構成する第１導電性材料は、ＰｄまたはＮｉを含む金属材料である、請求項１または２記載の半導体装置。
  4. 前記第２電極部を構成する第２導電性材料は、Ａｌを含む金属材料である、請求項１〜３のいずれか一項に記載の半導体装置。
  5. 第１導電型の第１III-Ｖ族窒化物半導体層、この第１III-Ｖ族窒化物半導体層に積層された第２導電型の第２III-Ｖ族窒化物半導体層、およびこの第２III-Ｖ族窒化物半導体層に積層された前記第１導電型の第３III-Ｖ族窒化物半導体層を含む窒化物半導体積層構造部と、
    前記第１、第２および第３III-Ｖ族窒化物半導体層に跨って形成された壁面に、これら第１、第２および第３III-Ｖ族窒化物半導体層に跨るように形成されたゲート絶縁膜と、
    このゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように形成された導電性材料からなるゲート電極と、
    前記第１III-Ｖ族窒化物半導体層に電気的に接続されたドレイン電極と、
    前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するように設けられたソース電極とを含み、
    前記ソース電極は、第１導電性材料からなる第１電極部と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部とを含み、前記第１電極部が前記第２III-Ｖ族窒化物半導体層に接触しており、前記第２電極部が前記第３III-Ｖ族窒化物半導体層に接触している、ＭＩＳ型電界効果トランジスタ。
  6. 前記第３III-Ｖ族窒化物半導体層から前記第２III-Ｖ族窒化物半導体層に至るソース電極用トレンチが形成されており、このソース電極用トレンチ内に前記ソース電極が埋め込まれている、請求項５記載のＭＩＳ型電界効果トランジスタ。
  7. 前記第２導電型がＰ型であり、前記第１電極部を構成する第１導電性材料は、ＰｄまたはＮｉを含む金属材料である、請求項５または６記載のＭＩＳ型電界効果トランジスタ。
  8. 前記第１導電型がＮ型であり、前記第２電極部を構成する第２導電性材料は、Ａｌを含む金属材料である、請求項５〜７のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  9. 前記第３III-Ｖ族窒化物半導体層から、前記第２III-Ｖ族窒化物半導体層を貫通して、前記第１III-Ｖ族窒化物半導体層に達するトレンチが形成されており、このトレンチの側壁が前記壁面を形成している、請求項５〜８のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  10. 前記窒化物半導体積層構造部が、前記第１III-Ｖ族窒化物半導体層に対して、前記第２III-Ｖ族窒化物半導体層とは反対側に配置された前記第１導電型の第４III-Ｖ族窒化物半導体層をさらに含み、
    前記ドレイン電極は、前記第４III-Ｖ族窒化物半導体層に接続されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  11. 前記窒化物半導体積層構造部が、前記第１III-Ｖ族窒化物半導体層に対して、前記第２III-Ｖ族窒化物半導体層とは反対側に配置され、Ａｌを含有する前記第１導電型の第４III-Ｖ族窒化物半導体層をさらに含む、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  12. 前記ドレイン電極が、前記第４III-Ｖ族窒化物半導体層に接続されている、請求項１１記載のＭＩＳ型電界効果トランジスタ。
  13. 前記窒化物半導体積層構造部が、基板上に形成されている、請求項５〜１２のいずれかに記載のＭＩＳ型電界効果トランジスタ。
  14. 前記基板が絶縁性基板である、請求項１３記載のＭＩＳ型電界効果トランジスタ。
  15. 前記基板が、Ａｌ2Ｏ3基板、ＺｎＯ基板、Ｓｉ基板、ＧａＡｓ基板、ＧａＮ基板またはＳｉＣ基板である、請求項１３記載のＭＩＳ型電界効果トランジスタ。
  16. 前記基板が、水平方向に転位密度の高い領域と転位密度が少ない領域とを有する基板であり、前記ゲート電極が、転位密度の低い領域から成長された領域に対向するように配置されている、請求項１３〜１５のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  17. 前記窒化物半導体積層構造部が導電性基板の一方表面上に配置されており、
    前記ドレイン電極が、前記導電性基板の他方表面に接続されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  18. 前記ドレイン電極は、前記第１III-Ｖ族窒化物半導体層に接続されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  19. 前記ドレイン電極が、前記窒化物半導体積層構造部に対して、前記ゲート電極とは反対側の表面に接触して形成されている、請求項５〜９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  20. 前記第１、第２および第３III-Ｖ族窒化物半導体層は、Ｃ面を主面として積層されている、請求項５〜１９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  21. 前記第１、第２および第３III-Ｖ族窒化物半導体層は、無極性面またはセミポーラ面を主面として積層されている、請求項５〜１９のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  22. 前記ゲート絶縁膜が形成される前記第１、第２および第３III-Ｖ族窒化物半導体層の壁面が、無極性面またはセミポーラ面である、請求項５〜２１のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  23. 前記ゲート絶縁膜が、窒化物または酸化物である、請求項５〜２２のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  24. 前記ゲート絶縁膜が、窒化シリコンまたは酸化シリコンからなる、請求項５〜２２のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  25. 前記ゲート電極を構成する導電性材料が、Ａｌ、ＡｕおよびＰｔのうちの少なくともいずれか一種を含む単体金属または合金からなる、請求項５〜２４のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  26. 前記ゲート電極を構成する導電性材料が、ポリシリコンを含む、請求項５〜２４のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  27. 前記ソース電極またはドレイン電極を構成する材料が、ＭｏもしくはＭｏ化合物、ＴｉもしくはＴｉ化合物、またはＷもしくはＷ化合物を含む、請求項５〜２６のいずれか一項に記載のＭＩＳ型電界効果トランジスタ。
  28. Ｐ型III-Ｖ族窒化物半導体層を形成する工程と、
    Ｎ型III-Ｖ族窒化物半導体層を形成する工程と、
    前記Ｐ型III-Ｖ族窒化物半導体層およびＮ型III-Ｖ族窒化物半導体層の両方に接触する電極を形成する電極形成工程とを含み、
    前記電極形成工程は、第１導電性材料からなる第１電極部を前記Ｐ型III-Ｖ族窒化物半導体層に接触するように形成する工程と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部を記Ｎ型III-Ｖ族窒化物半導体層に接触するように形成する工程とを含む、半導体装置の製造方法。
  29. 基板上に第１導電型の第１III-Ｖ族窒化物半導体層を形成する工程と、
    この第１III-Ｖ族窒化物半導体層上に、第２導電型の第２III-Ｖ族窒化物半導体層を積層して形成する工程と、
    この第２III-Ｖ族窒化物半導体層上に、前記第１導電型の第３III-Ｖ族窒化物半導体層を積層して形成する工程と、
    前記第１、第２および第３III-Ｖ族窒化物半導体層に跨る壁面を形成する壁面形成工程と、
    前記壁面に、前記第１、第２および第３III-Ｖ族窒化物半導体層に跨るようにゲート絶縁膜を形成するゲート絶縁膜形成工程と、
    前記ゲート絶縁膜を挟んで前記第２III-Ｖ族窒化物半導体層に対向するように、導電性材料からなるゲート電極を形成する工程と、
    前記第１III-Ｖ族窒化物半導体層に電気的に接続されるようにドレイン電極を形成する工程と、
    前記第２III-Ｖ族窒化物半導体層および前記第３III-Ｖ族窒化物半導体層の両方に接触するようにソース電極を形成するソース電極形成工程とを含み、
    前記ソース電極形成工程は、第１導電性材料からなる第１電極部を前記第２III-Ｖ族窒化物半導体層に接触するように形成する工程と、前記第１導電性材料とは異なる第２導電性材料からなり、前記第１電極部に接合された第２電極部を前記第３III-Ｖ族窒化物半導体層に接触するように形成する工程とを含む、ＭＩＳ型電界効果トランジスタの製造方法。
  30. 前記第３III-Ｖ族窒化物半導体層から前記第２III-Ｖ族窒化物半導体層に至るソース電極用トレンチを形成する工程をさらに含み、
    前記ソース電極形成工程は、前記第１電極部を前記ソース電極用トレンチに埋め込む工程と、前記第２電極部を前記第１電極部の上から前記ソース電極用トレンチに埋め込む工程とを含む、請求項２９記載のＭＩＳ型電界効果トランジスタの製造方法。
JP2006228029A 2006-08-24 2006-08-24 半導体装置およびその製造方法 Pending JP2008053449A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006228029A JP2008053449A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法
US12/310,366 US8044434B2 (en) 2006-08-24 2007-08-22 Semiconductor device employing group III-V nitride semiconductors and method for manufacturing the same
PCT/JP2007/066293 WO2008023737A1 (fr) 2006-08-24 2007-08-22 Dispositif semi-conducteur et procédé de fabrication de celui-ci

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006228029A JP2008053449A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008053449A true JP2008053449A (ja) 2008-03-06

Family

ID=39106822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006228029A Pending JP2008053449A (ja) 2006-08-24 2006-08-24 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US8044434B2 (ja)
JP (1) JP2008053449A (ja)
WO (1) WO2008023737A1 (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099843A1 (ja) * 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
WO2010116575A1 (ja) * 2009-03-30 2010-10-14 株式会社 東芝 半導体装置および半導体装置の製造方法
WO2011043110A1 (ja) * 2009-10-08 2011-04-14 住友電気工業株式会社 半導体装置およびその製造方法
JP2011138916A (ja) * 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2011165777A (ja) * 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
WO2011114535A1 (ja) * 2010-03-19 2011-09-22 富士通株式会社 化合物半導体装置及びその製造方法
JP5510544B2 (ja) * 2010-07-14 2014-06-04 富士通株式会社 化合物半導体装置及びその製造方法
JP2014127542A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
US9123635B2 (en) 2012-12-14 2015-09-01 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
US9331157B2 (en) 2012-12-14 2016-05-03 Toyoda Gosei Co., Ltd. Semiconductor device
US9391150B2 (en) 2012-12-14 2016-07-12 Toyoda Gosei Co., Ltd. Semiconductor Device
US9443950B2 (en) 2012-12-14 2016-09-13 Toyoda Gosei Co., Ltd. Semiconductor device
JP2017130579A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008205414A (ja) * 2007-01-26 2008-09-04 Rohm Co Ltd 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP5494474B2 (ja) * 2008-03-24 2014-05-14 日本電気株式会社 半導体装置及びその製造方法
US8188484B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device
US8188538B2 (en) 2008-12-25 2012-05-29 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US8222657B2 (en) * 2009-02-23 2012-07-17 The Penn State Research Foundation Light emitting apparatus
US8735906B2 (en) * 2009-04-13 2014-05-27 Rohm Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
WO2011036921A1 (ja) * 2009-09-22 2011-03-31 日本電気株式会社 半導体装置、電界効果トランジスタおよび電子装置
JP2011134910A (ja) 2009-12-24 2011-07-07 Rohm Co Ltd ＳｉＣ電界効果トランジスタ
JP5685917B2 (ja) * 2010-12-10 2015-03-18 富士通株式会社 半導体装置及び半導体装置の製造方法
US8558242B2 (en) * 2011-12-09 2013-10-15 Avogy, Inc. Vertical GaN-based metal insulator semiconductor FET
US8685774B2 (en) * 2011-12-27 2014-04-01 Sharp Laboratories Of America, Inc. Method for fabricating three-dimensional gallium nitride structures with planar surfaces
US8785975B2 (en) 2012-06-21 2014-07-22 Avogy, Inc. GAN vertical superjunction device structures and fabrication methods
US9379102B2 (en) 2012-07-19 2016-06-28 Samsung Electronics Co., Ltd. Nitride-based semiconductor device
JP6200227B2 (ja) * 2013-02-25 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2014192493A (ja) 2013-03-28 2014-10-06 Toyoda Gosei Co Ltd 半導体装置
US10312360B2 (en) * 2013-06-18 2019-06-04 Stephen P. Barlow Method for producing trench high electron mobility devices
JP2015032745A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
JP2015032744A (ja) * 2013-08-05 2015-02-16 株式会社東芝 半導体装置および半導体装置の製造方法
KR102061696B1 (ko) 2013-11-05 2020-01-03 삼성전자주식회사 반극성 질화물 반도체 구조체 및 이의 제조 방법
JP6135487B2 (ja) * 2013-12-09 2017-05-31 富士通株式会社 半導体装置及び半導体装置の製造方法
US9761709B2 (en) 2014-08-28 2017-09-12 Hrl Laboratories, Llc III-nitride transistor with enhanced doping in base layer
ITUB20155862A1 (it) 2015-11-24 2017-05-24 St Microelectronics Srl Transistore di tipo normalmente spento con ridotta resistenza in stato acceso e relativo metodo di fabbricazione
US11018253B2 (en) * 2016-01-07 2021-05-25 Lawrence Livermore National Security, Llc Three dimensional vertically structured electronic devices
US10903371B2 (en) * 2016-01-07 2021-01-26 Lawrence Livermore National Security, Llc Three dimensional vertically structured MISFET/MESFET
CN105513963A (zh) * 2016-01-12 2016-04-20 清华大学 半导体结构、形成方法以及场效应晶体管
CN105514168A (zh) * 2016-01-12 2016-04-20 清华大学 半导体结构、形成方法以及场效应晶体管
US10388750B2 (en) 2016-01-12 2019-08-20 Tsinghua University Semiconductor structure and method for forming the same
GB2556899B (en) 2016-11-24 2020-09-16 Cambridge Entpr Ltd A gallium nitride transistor
WO2019097813A1 (ja) * 2017-11-16 2019-05-23 パナソニック株式会社 窒化物半導体装置
CN108400110B (zh) 2018-04-27 2020-01-17 深圳市华星光电半导体显示技术有限公司 薄膜晶体管阵列基板及其制备方法
JP7047615B2 (ja) 2018-06-13 2022-04-05 住友電工デバイス・イノベーション株式会社 半導体デバイスの製造方法
FR3083647B1 (fr) * 2018-07-03 2021-11-19 Commissariat Energie Atomique Transistor a heterojonction de type normalement ouvert a resistance de passage reduite
TWI717745B (zh) * 2019-05-28 2021-02-01 大陸商聚力成半導體(重慶)有限公司 半導體裝置
CN112018177A (zh) * 2019-05-31 2020-12-01 中国科学院苏州纳米技术与纳米仿生研究所 全垂直型Si基GaN UMOSFET功率器件及其制备方法
EP3813096A1 (en) 2019-10-22 2021-04-28 Imec VZW Method for manufacturing an iii-nitride semiconductor structure
JP7331783B2 (ja) * 2020-05-29 2023-08-23 豊田合成株式会社 半導体装置の製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493038A (ja) * 1990-08-09 1992-03-25 Toshiba Corp 電界効果トランジスタ
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003163354A (ja) * 2001-11-27 2003-06-06 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2005175276A (ja) * 2003-12-12 2005-06-30 Matsushita Electric Works Ltd Ｉｉｉ族金属窒化物結晶を用いた半導体発光素子およびこのｉｉｉ族金属窒化物結晶の製法
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するｉｉｉ族窒化物半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6677619B1 (en) * 1997-01-09 2004-01-13 Nichia Chemical Industries, Ltd. Nitride semiconductor device
JP4055304B2 (ja) 1999-10-12 2008-03-05 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JP4667556B2 (ja) * 2000-02-18 2011-04-13 古河電気工業株式会社 縦型ＧａＮ系電界効果トランジスタ、バイポーラトランジスタと縦型ＧａＮ系電界効果トランジスタの製造方法
US6897495B2 (en) 2001-10-31 2005-05-24 The Furukawa Electric Co., Ltd Field effect transistor and manufacturing method therefor

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0493038A (ja) * 1990-08-09 1992-03-25 Toshiba Corp 電界効果トランジスタ
JP2000012846A (ja) * 1998-06-22 2000-01-14 Denso Corp 炭化珪素半導体装置及びその製造方法
JP2003163354A (ja) * 2001-11-27 2003-06-06 Furukawa Electric Co Ltd:The 電界効果トランジスタ及びその製造方法
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Ｉｉｉ族窒化物半導体を有する半導体素子
JP2005203753A (ja) * 2003-12-05 2005-07-28 Internatl Rectifier Corp トレンチ構造を有するｉｉｉ族窒化物半導体装置
JP2005175276A (ja) * 2003-12-12 2005-06-30 Matsushita Electric Works Ltd Ｉｉｉ族金属窒化物結晶を用いた半導体発光素子およびこのｉｉｉ族金属窒化物結晶の製法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JPN6012021338; ＢＡＫＥＲ，Ｔ．Ｊ．　ｅｔ　ａｌ: 'Ｃｈａｒａｃｔｅｒｉｚａｔｉｏｎ　ｏｆ　Ｐｌａｎａｒ　Ｓｅｍｉｐｏｌａｒ　Ｇａｌｌｉｕｍ　Ｎｉｔｒｉｄｅ　Ｆｉｌｍｓ　ｏｎ　Ｓａｐｐｈｉｒｅ　Ｓｕｂｓｔｒａｔｅｓ' Ｊｐｎ．　Ｊ．　Ａｐｐｌ．　Ｐｈｙｓ． Ｖｏｌ．４５，Ｎｏ．４-７, 200602, ｐｐ．Ｌ１５４-Ｌ１５７ *

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008099843A1 (ja) * 2007-02-14 2008-08-21 Rohm Co., Ltd. 窒化物半導体素子および窒化物半導体素子の製造方法
WO2010116575A1 (ja) * 2009-03-30 2010-10-14 株式会社 東芝 半導体装置および半導体装置の製造方法
US9437682B2 (en) 2009-03-30 2016-09-06 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method
US8987812B2 (en) 2009-03-30 2015-03-24 Kabushiki Kaisha Toshiba Semiconductor device and semiconductor device manufacturing method
EP2472588A4 (en) * 2009-10-08 2014-06-11 Sumitomo Electric Industries SEMICONDUCTOR COMPONENT AND MANUFACTURING METHOD THEREFOR
WO2011043110A1 (ja) * 2009-10-08 2011-04-14 住友電気工業株式会社 半導体装置およびその製造方法
JP2011082397A (ja) * 2009-10-08 2011-04-21 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
EP2472588A1 (en) * 2009-10-08 2012-07-04 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
US8729562B2 (en) 2009-10-08 2014-05-20 Sumitomo Electric Industries, Ltd. Semiconductor device and method for manufacturing same
JP2011138916A (ja) * 2009-12-28 2011-07-14 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
CN102148244A (zh) * 2009-12-28 2011-08-10 住友电气工业株式会社 半导体装置及其制造方法
US8405125B2 (en) 2009-12-28 2013-03-26 Sumitomo Electric Industries, Ltd. Semiconductor device and method for producing the same
JP2011165777A (ja) * 2010-02-08 2011-08-25 Advanced Power Device Research Association 窒化ガリウム半導体装置及びその製造方法
US9337326B2 (en) 2010-03-19 2016-05-10 Fujitsu Limited Compound semiconductor device and method for fabricating the same
JP5573941B2 (ja) * 2010-03-19 2014-08-20 富士通株式会社 化合物半導体装置及びその製造方法
US9166030B2 (en) 2010-03-19 2015-10-20 Fujitsu Limited Compound semiconductor device and method for fabricating
WO2011114535A1 (ja) * 2010-03-19 2011-09-22 富士通株式会社 化合物半導体装置及びその製造方法
JP5510544B2 (ja) * 2010-07-14 2014-06-04 富士通株式会社 化合物半導体装置及びその製造方法
US9515063B2 (en) 2010-07-14 2016-12-06 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
US9312373B2 (en) 2010-07-14 2016-04-12 Fujitsu Limited Compound semiconductor device and manufacturing method of the same
US9123635B2 (en) 2012-12-14 2015-09-01 Toyoda Gosei Co., Ltd. Manufacturing method of semiconductor device
US9391150B2 (en) 2012-12-14 2016-07-12 Toyoda Gosei Co., Ltd. Semiconductor Device
US9331157B2 (en) 2012-12-14 2016-05-03 Toyoda Gosei Co., Ltd. Semiconductor device
US9443950B2 (en) 2012-12-14 2016-09-13 Toyoda Gosei Co., Ltd. Semiconductor device
JP2014127542A (ja) * 2012-12-26 2014-07-07 Toyoda Gosei Co Ltd 半導体装置およびその製造方法
JP2017130579A (ja) * 2016-01-21 2017-07-27 ソニー株式会社 半導体装置、電子部品、電子機器、および半導体装置の製造方法

Also Published As

Publication number Publication date
US20100006894A1 (en) 2010-01-14
WO2008023737A1 (fr) 2008-02-28
US8044434B2 (en) 2011-10-25

Similar Documents

Publication Publication Date Title
JP2008053449A (ja) 半導体装置およびその製造方法
JP4993673B2 (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008053448A (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP2008078604A (ja) Ｍｉｓ型電界効果トランジスタおよびその製造方法
JP5189771B2 (ja) ＧａＮ系半導体素子
CN102484124B (zh) 氮化物半导体装置
JP5841417B2 (ja) 窒化物半導体ダイオード
JP5353735B2 (ja) 半導体装置およびその製造方法
JP2009200096A (ja) 窒化物半導体装置とそれを含む電力変換装置
JP2007059595A (ja) 窒化物半導体素子
JP2014154887A (ja) 垂直型ガリウムナイトライドトランジスタおよびその製造方法
US8816399B2 (en) Semiconductor device
JP2008210936A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008205414A (ja) 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法
JP2009032796A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008311269A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP6244557B2 (ja) 窒化物半導体デバイス
US20090230433A1 (en) Nitride semiconductor device
JP2008311489A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2009152462A (ja) 窒化物半導体素子および窒化物半導体素子の製造方法
JP2008226914A (ja) ＧａＮ系半導体素子
JP2008198787A (ja) ＧａＮ系半導体素子
CN111344842A (zh) 氮化物半导体装置
JP2008205175A (ja) 窒化物半導体素子の製造方法
JP6693142B2 (ja) 半導体装置、電子部品、電子機器、および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121011