CN105514168A - 半导体结构、形成方法以及场效应晶体管 - Google Patents

半导体结构、形成方法以及场效应晶体管 Download PDF

Info

Publication number
CN105514168A
CN105514168A CN201610018536.5A CN201610018536A CN105514168A CN 105514168 A CN105514168 A CN 105514168A CN 201610018536 A CN201610018536 A CN 201610018536A CN 105514168 A CN105514168 A CN 105514168A
Authority
CN
China
Prior art keywords
semiconductor structure
boundary layer
substrate
crystal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610018536.5A
Other languages
English (en)
Inventor
武娴
郭磊
王敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Original Assignee
Tsinghua University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University filed Critical Tsinghua University
Priority to CN201610018536.5A priority Critical patent/CN105514168A/zh
Publication of CN105514168A publication Critical patent/CN105514168A/zh
Priority to PCT/CN2016/084747 priority patent/WO2017121067A1/en
Priority to US15/305,240 priority patent/US10388750B2/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了半导体结构、形成方法以及场效应晶体管。该半导体结构包括:衬底,所述衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面;界面层,所述界面层形成在所述非极性面或半极性面上,并且所述界面层是由选自氮化物以及氮氧化物的至少之一形成的;介质层,所述介质层形成在所述界面层远离所述衬底的表面上;以及金属层,所述金属层形成在介质层远离所述界面层的表面上。由此,可以在非极性面或半极性面的衬底表面形成界面层,进而可以有效防止衬底表面形成不稳定的化学键,并改善界面质量,进而可以有效提高该半导体结构的界面性能。

Description

半导体结构、形成方法以及场效应晶体管
技术领域
本发明涉及半导体技术以及半导体制造领域,具体而言,本发明涉及半导体结构、形成半导体结构的方法以及场效应晶体管。
背景技术
以氮化镓(GaN)为代表的氮化物半导体系列材料(GaN、InGaN、AlGaN、InN以及AlN等)具有宽的直接带隙、强的原子键、高的热导率、化学稳定性好(几乎不被任何酸腐蚀)等性质和强的抗辐照能力,在光电子、高温大功率器件和高频微波器件应用方面有着广阔的前景,被广泛地应用于制备各类电子开关以及各类信号放大器。
通常,氮化物半导体材料具有密排六方晶体结构,根据晶片表面与晶体c轴之间的相对位置关系,由于自发极化效应,其表面可以分为极性面(垂直于c轴)、非极性面(平行于c轴)以及半极性面(不平行也不垂直于c轴)。例如,以氮化镓为例,{0001}晶面(又称为c面)为极性面,{1010}晶面和{1120}(分别称为m面和a面)为非极性面,{1102}晶面(又称为r面)为半极性面。目前,研究和应用最广泛的是具有极性的c面GaN晶片,对非极性和半极性面的研究和应用很少。
在氮化镓系列材料表面利用磁控溅射、原子层沉积等方法,可以制备具有不同界面特性的半导体结构,并根据半导体结构的性能,将其应用到各种半导体器件中。
然而,目前基于氮化镓材料系列的半导体结构的结构设计以及制备方法仍有待改进。
发明内容
本申请是基于发明人对以下事实和问题的发现和认识做出的:
基于氮化物半导体材料极性面形成的半导体结构,如场效应晶体管,通常具有界面性能差、阈值电压不稳定、漏电较大等缺点。即使在极性面表面增加绝缘氮化物的钝化层,上述问题仍不能得到有效解决。发明人经过深入研究以及大量实验发现,这是由于具有极性表面(c面)的氮化物半导体材料表面具有很强的极性,因此,一方面,界面极易吸附氧原子,使材料表面的金属原子与氧原子形成不稳定化学键,如Ga-O键,该键易带电荷,成为载流子的产生和复合中心,造成界面态密度高;另一方面,界面极易吸附可移动电荷,从而造成该半导体结构的界面缺陷多,界面性能变差。尤其针对场效应晶体管,界面性能差,界面态密度高,将导致晶体管的严重漏电。
本发明旨在至少在一定程度上解决相关技术中的技术问题之一。为此,本发明的一个目的在于提出一种半导体结构,该半导体结构在衬底材料的非极性面或者半极性面上形成界面层以及介质层,利用非极性面或者半极性面对于氧原子和可移动电荷的吸附作用较弱的性质,提高该半导体结构的界面性能。
在本发明的一个方面,本发明提出了一种半导体结构。根据本发明的实施例,该半导体结构包括:衬底,所述衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面;界面层,所述界面层形成在所述非极性面或半极性面上,并且所述界面层是由选自氮化物以及氮氧化物的至少之一形成的;介质层,所述介质层形成在所述界面层远离所述衬底的表面上;以及金属层,所述金属层形成在介质层远离所述界面层的表面上。由此,可以在非极性面或半极性面的衬底表面形成界面层,在界面层对衬底进行钝化的基础上,在界面层上再形成介质层,进而可以有效防止衬底表面形成不稳定的化学键,并改善界面质量,进而可以有效提高该半导体结构的界面性能。
另外,根据本发明实施例的半导体结构还可以具有如下附加技术特征的至少之一:
根据本发明的实施例,在该半导体结构中,所述衬底包括至少一个晶体亚层,所述晶体亚层是由包括选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一形成的。由此,可以通过具有上述晶体亚层的衬底,为该半导体结构提供具有较高电子迁移率以及较高的击穿场强的衬底材料,进而可以进一步提高该半导体结构的性能。具体地,所述晶体亚层可以生长在硅基体、碳化硅基体、或者蓝宝石基体上,也可以生长在氮化镓自支撑晶片或者氮化铝自支撑晶片上。
根据本发明的实施例,在该半导体结构中,所述衬底为氮化镓晶片或者氮化铝晶片。具体地,所述衬底可以为氮化镓自支撑晶片、硅基氮化镓晶片、碳化硅基氮化镓晶片、蓝宝石基氮化镓晶片、氮化铝自支撑晶片、硅基氮化铝晶片、碳化硅基氮化铝晶片或者蓝宝石基氮化铝晶片。上述晶片材料来源广泛,容易获得,进而可以扩展该半导体结构的应用范围。
根据本发明的实施例,在该半导体结构中,所述界面层为非晶态。由此,一方面可以利用制备介质层的技术和设备来制备界面层,简化界面层的制备工艺和设备要求;另一方面,由非晶态材料构成界面层,可以改善界面缺陷,进一步提高该半导体结构的界面性能。
根据本发明的实施例,在该半导体结构中,所述界面层是由氮化铝或氮氧化铝形成的。由此可以进一步提高该半导体结构的界面性能。
根据本发明的实施例,在该半导体结构中,所述介质层是由高k介质形成的。由此,可以利用高k介质为该半导体结构提供具有较高介电常数的介质层,在相同的栅电容的情况下介质层厚度可以增厚,从而可以减小栅极漏电,进而可以进一步提高该半导体结构的性能。
根据本发明的实施例,在该半导体结构中,所述高k介质包括选自Al2O3、HfO2以及TiO2的至少之一。由此,可以提高该高k介质构成的介质层与界面层的匹配程度,进而可以进一步提高该半导体结构的性能。
根据本发明的实施例,在该半导体结构中,所述界面层的厚度为1~3nm。由此,可以通过控制界面层的厚度在上述范围内,既利用适当厚度的界面层改善界面质量,又防止过厚的界面层降低栅介质的电容,进而防止因栅控能力的减弱而造成该半导体结构的漏电增加。
根据本发明的实施例,在该半导体结构中,所述界面层和介质层是通过原子层沉积技术形成的。原子层沉积是制备栅介质薄膜的最常用方法,工艺成本较低,通过这种技术先后沉积界面层和介质层,一方面可以严格控制界面层以及介质层的厚度以及组成,进而可以保障该半导体结构的性能;又一方面,在沉积界面层后立即原位沉积介质层,可改善界面层和介质层的界面质量,可以进一步提高该半导体结构的性能;再一方面,因工艺简化,原子层沉积的设备成本低,可以降低成本。
在本发明的另一方面,本发明提出了一种场效应晶体管。根据本发明的实施例,该场效应晶体管包含前面所述的半导体结构。该场效应晶体管以非极性的氮化物半导体材料为沟道,具有金属-氧化物-半导体场效应晶体管(MOSFET)结构。由此,可以利用前面描述的半导体结构为该场效应晶体管提供具有优良的界面性能的半导体结构,进而可以提高该场效应晶体管的性能,获得高性能的基于非极性的氮化物半导体材料为沟道的MOSFET器件。
在本发明的又一方面,本发明提出了一种形成半导体结构的方法。根据本发明的实施例,该方法包括:(1)提供衬底,所述衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面;(2)在所述衬底的非极性面或者半极性面设置界面层;(3)在所述界面层远离所述衬底的表面设置介质层;以及(4)在所述介质层远离所述界面层的表面设置金属层。由此,可以在衬底的非极性面或半极性面上形成半导体结构,进而可以有效防止由于衬底表面的强极性而导致衬底表面形成不稳定的化学键,并改善界面对可移动电荷的吸附作用,进而可以提高形成的半导体结构的界面性能。
另外,根据本发明实施例的形成半导体结构的方法还可以具有如下附加技术特征的至少之一:
根据本发明的实施例,在步骤(2)之前,预先对所述衬底进行表面处理,所述表面处理包括:利用干法刻蚀或湿法腐蚀,以便除去所述衬底表面的自然氧化物。由此,可以获得表面洁净的衬底,进而可以提高后续处理的效率以及效果,并防止上述自然氧化物对利用该方法制备的半导体结构的性能造成影响。
根据本发明的实施例,所述干法刻蚀为以N2为气源的等离子体刻蚀。由此,可以利用等离子体简便地通过刻蚀的方式除去衬底表面的氧化物,进而可以提高该方法的效率以及效果。
根据本发明的实施例,所述湿法腐蚀为王水腐蚀。由此,可以利用王水通过化学腐蚀的方式除去衬底表面的氧化物,进而可以提高该方法的效率以及效果。
根据本发明的实施例,在步骤(2)以及步骤(3)中,利用原子层沉积技术形成所述界面层和所述介质层。由此,可以简便地利用同一方法和设备形成界面层以及介质层,进而可以提高利用该方法制备半导体结构的效率以及效果,同时降低成本。
根据本发明的实施例,利用所述原子层沉积技术形成所述界面层和所述介质层时,所述衬底温度为200-400摄氏度。由此,可以控制利用原子层沉积形成的界面层以及介质层的质量,进而可以进一步提高利用该方法形成的半导体结构的性能。
根据本发明的实施例,所述衬底包括至少一个晶体亚层,所述晶体亚层是由包括选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一形成的。由此,可以通过具有上述晶体亚层的衬底,为该半导体结构提供具有较高电子迁移速率以及较高的击穿场强的衬底材料,进而可以进一步提高利用该方法形成的半导体结构的性能。具体地,所述晶体亚层可以生长在硅基体、碳化硅基体、或者蓝宝石基体上,也可以生长在氮化镓自支撑晶片或者氮化铝自支撑晶片上。
根据本发明的实施例,所述衬底为氮化镓晶片或者氮化铝晶片。具体地,所述衬底可以为氮化镓自支撑晶片、硅基氮化镓晶片、碳化硅基氮化镓晶片、蓝宝石基氮化镓晶片、氮化铝自支撑晶片、硅基氮化铝晶片、碳化硅基氮化铝晶片或者蓝宝石基氮化铝晶片。上述晶片材料来源广泛,容易获得,进而可以扩展该半导体结构的应用范围。
根据本发明的实施例,所述界面层为非晶态。由此,一方面利用制备介质层的技术和设备来制备界面层,可以简化界面层的制备工艺和设备要求;另一方面,由非晶态材料构成界面层,可以改善界面缺陷,进一步提高利用该方法形成的半导体结构的界面性能。
根据本发明的实施例,所述界面层是由氮化铝或氮氧化铝形成的。由此,可以进一步提高利用该方法形成的半导体结构的界面性能。
根据本发明的实施例,所述介质层是由高k介质形成的,所述高k介质包括选自Al2O3、HfO2以及TiO2的至少之一。由此,可以提高该高k介质构成的介质层与界面层的匹配程度,进而可以进一步提高利用该方法形成的半导体结构的性能。
根据本发明的实施例,所述界面层的厚度为1~3nm。由此,可以通过控制界面层的厚度在上述范围内,既利用适当厚度的界面层改善界面质量,又防止过厚的界面层降低栅介质的电容,进而防止因栅控能力的减弱而造成该半导体结构的漏电增加。
本发明的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明的实践了解到。
附图说明
图1是根据本发明一个实施例的半导体结构的结构示意图;
图2是根据本发明一个实施例的形成半导体结构的方法的流程图;
图3是根据本发明另一个实施例的形成半导体结构的方法的流程图;
图4是根据本发明实施例1以及对比例1~3形成的半导体结构的透射电子显微镜照片;
图5是根据本发明对比例3的半导体结构界面性能测试C-V曲线;
图6是根据本发明对比例1的半导体结构界面性能测试C-V曲线;
图7是根据本发明对比例2的半导体结构界面性能测试C-V曲线;以及
图8是根据本发明实施例1的半导体结构界面性能测试C-V曲线。
具体实施方式
下面详细描述本发明的实施例,所述实施例的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的,旨在用于解释本发明,而不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,术语“上”、“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明中,除非另有明确的规定和限定,第一特征在第二特征“上”或“下”可以是第一和第二特征直接接触,或第一和第二特征通过中间媒介间接接触。而且,第一特征在第二特征“之上”、“上方”和“上面”可是第一特征在第二特征正上方或斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”可以是第一特征在第二特征正下方或斜下方,或仅仅表示第一特征水平高度小于第二特征。
在本发明的第一方面,本发明提出了一种半导体结构。根据本发明的实施例,参考图1,该半导体结构包括:衬底40、界面层30、介质层20以及金属层10。具体地,衬底40可以为氮化物半导体晶体,且衬底40的表面为非极性面或半极性面。在衬底40的非极性面或半极性面上,即衬底40的上表面,形成有界面层30。在界面层30的上表面,即界面层30远离衬底40一侧的表面上,形成有介质层20。金属层10形成在介质层20远离界面层30的表面上,即在介质层20的上表面,形成有金属层10。由此,可以基于衬底40中具有较弱吸附能力的非极性面或者半极性面上形成根据本发明实施例的半导体结构,进而可以有效降低金属原子与氧原子形成不稳定的化学键,同时有效减少界面处的可移动电荷,避免界面性能受到负面影响。
需要说明的是,在本发明中,术语“上表面”特指衬底40中形成有界面层30的一面,并且该上表面的至少一部分为由氮化物半导体晶体形成的非极性面或者半极性面。本领域技术人员能够理解,此处“上表面”应做广义理解,即在衬底40暴露在环境中的任意一侧表面,并且该表面上至少一部分为由氮化物半导体晶体形成的非极性面或者半极性面,且该非极性面或者半极性面上形成有根据本发明实施例的界面层30。
下面对根据本发明实施例的半导体结构的各层进行详细描述。
根据本发明的实施例,衬底40可以包括至少一个晶体亚层,该晶体亚层包括选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一。由此,可以通过具有上述晶体亚层的衬底,为该半导体结构提供具有较高电子迁移速率以及较高的击穿场强的衬底材料,进而可以进一步提高该半导体结构的性能。此外,本领域技术人员还可以根据实际应用时半导体器件对于该半导体结构的具体要求,选择具有适当的晶体亚层的衬底40。为了满足不同使用功能的器件对于该半导体结构的需求,还可以选择多个具有相同或者不同化学组成的晶体亚层形成衬底40,例如AlGaN/GaN/AlGaN、AlGaN/GaN、InGaN/GaN或AlGaN/InGaN/AlGaN等多层结构,或GaN单层结构,进而可以进一步扩展该半导体结构的应用范围。根据本发明的另一个实施例,在该半导体结构中,衬底可以为氮化镓自支撑晶片、硅基氮化镓晶片、碳化硅基氮化镓晶片、蓝宝石基氮化镓晶片、氮化铝自支撑晶片、硅基氮化铝晶片、碳化硅基氮化铝晶片或者蓝宝石基氮化铝晶片。由此,可以选择上述来源广泛、容易获得的晶片作为衬底40,只要上述晶片具有半极性面或者非极性面的表面即可。发明人经过深入研究发现,与极性面相比,半极性面或者非极性面对于氧原子、可移动电荷等的吸附能力要远低于极性面。因此,基于上述半极性面或者非极性面的半导体结构,能够有效降低衬底40中的金属原子与介质层30或者环境中的氧原子结合形成不稳定的化学键,例如,Ga-O键等的形成,同时,能够有效减少界面对介质层20和衬底40中可移动电荷的吸附。由此,可以大幅度减少界面态密度,从而提高该半导体结构的界面性能。
根据本发明的实施例,界面层30可以为氮化物以及氮氧化物的至少之一形成的。具体地,根据本发明的实施例,界面层30可以是由氮化铝或氮氧化铝形成的。氮化铝或氮氧化铝的化学键稳定性明显高于Ga-O键,由此,可以通过上述材料形成界面层30改善界面质量,并抑制在该半导体结构中Al、N以及O原子互相扩散,从而降低衬底40表面Ga-O键等不稳定化学键的形成。此外,界面层30还可以抑制介质层20以及环境中的氧原子扩散到衬底表面,进而进一步抑制了衬底40中有害的Ga-O键等化学键的形成。根据本发明的另一个实施例,界面层30可以为非晶态。需要说明的是,在本发明中,界面层为“非晶态”特指形成界面层的材料为非结晶形态的无定形材料。由此,一方面,可以利用制备非晶态介质层的技术和设备来制备界面层,简化界面层的制备工艺和设备要求,降低了成本;另一方面,由非晶态材料构成界面层,可以改善界面缺陷,非晶态界面层不具有极性,因此减少了因材料极性引发的界面态密度,同时,非晶态的界面层与非晶态的介质层之间更为匹配,不容易引发多余的界面缺陷,对改善半导体器件的界面质量有益。此外,根据本发明的又一个实施例,界面层30的优化厚度可以为1~3nm。该厚度的界面层既改善了界面质量,又防止过厚的界面层降低栅介质的电容,进而防止因栅控能力的减弱而造成该半导体结构的漏电增加。
根据本发明的实施例,介质层20可以是由高k介质形成的。由此,可以利用高k介质为该半导体结构提供具有较高介电常数的介质层,在相同的栅电容的情况下介质层厚度可以增厚,从而可以减小栅极漏电,进而可以进一步提高该半导体结构的性能。具体地,根据本发明的实施例,在该半导体结构中,高k介质可以包括选自Al2O3、HfO2以及TiO2的至少之一。优选的介质层材料为非晶态的Al2O3。由此,可以提高该高k介质构成的介质层与界面层材料氮化铝或氮氧化铝的匹配程度,进而可以进一步提高该半导体结构的性能。
根据本发明的实施例,在该半导体结构中,界面层30和介质层20是通过原子层沉积技术(ALD)形成的。由此,一方面可以严格控制界面层30以及介质层20的厚度以及组成,进而可以进一步提高该半导体结构的性能;又一方面,在沉积界面层30后立即原位沉积介质层20,可改善界面层和介质层的界面质量,可以进一步提高该半导体结构的性能;再一方面,因工艺简化,原子层沉积的设备成本低,可以降低成本。
根据本发明的实施例,在介质层20远离界面层30的表面上,具有金属层10。由此,可以由金属层10作为半导体结构的栅极金属,进而可以实现该半导体结构的功能。本领域技术人员能够理解,金属层10的具体成分、形状以及结构不受特别限制,本领域技术人员可以根据实际应用中对于该半导体结构的具体要求,在介质层的上表面形成金属层10。例如,金属层10可以是铝、镍或者铂等形成的,并且金属层10可以具有与介质层20相同的形状以及相同的面积,金属层10也可以覆盖介质层20的一部分。由此,可以实现该半导体结构的功能。
综上所述,根据本发明实施例的半导体结构,采用具有半极性面或者非极性面表面的衬底40,并通过形成介质层20以及界面层30,可以有效抑制衬底40中的金属与氧原子形成不稳定的化学键,并抑制界面对可移动电荷的吸附,进而可以提高该半导体结构的界面性能。
在本发明的另一方面,本发明提出了一种场效应晶体管。根据本发明的实施例,该场效应晶体管包含前面所述的半导体结构。该场效应晶体管以非极性的氮化物半导体材料为沟道,具有金属-氧化物-半导体场效应晶体管(MOSFET)结构。由此,可以利用前面描述的半导体结构为该场效应晶体管提供具有优良的界面性能的半导体结构,进而可以提高该场效应晶体管的性能。由于该场效应晶体管采用了前面描述的半导体结构,因此该场效应晶体管具有前面描述的半导体结构具有的全部特征以及优点,在此不再赘述。
在本发明的又一方面,本发明提出了一种形成半导体结构的方法。根据本发明的实施例,参考图2,该方法包括:
S100:提供衬底
根据本发明的实施例,在该步骤中,采用氮化物半导体晶体作为衬底,衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面。由于相对于极性面,非极性面或半极性面吸附能力较低,因此具有非极性面或半极性面的衬底中的金属原子与氧原子形成不稳定化学键的能力以及界面处吸附可移动电荷的能力也远低于具有极性面表面的衬底。由此,该衬底可以为利用该方法形成的半导体结构提供良好的界面性能。根据本发明的实施例,该衬底可以包括至少一个晶体亚层,晶体亚层包括选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一。根据本发明的另一个实施例,该衬底也可以为氮化镓晶片或者氮化铝晶片,具体地,衬底可以为氮化镓自支撑晶片、硅基氮化镓晶片、碳化硅基氮化镓晶片、蓝宝石基氮化镓晶片、氮化铝自支撑晶片硅基氮化铝晶片、碳化硅基氮化铝晶片或者蓝宝石基氮化铝晶片。上述材料构成的衬底所具有的特征以及优点已经在前面进行了详细的描述,在此不再赘述。
S200:设置界面层
根据本发明的实施例,在该步骤中,在衬底的表面设置界面层。具体地,根据本发明的实施例,在衬底的上表面,即非性面或者半极性面的上表面,设置界面层。界面层可以为氮化物或者氮氧化物,此外,界面层可以为非晶态。由此,可以简化界面层的制备要求,由非晶态材料构成界面层,可以进一步提高利用该方法形成的半导体结构的界面性能。具体地,可以利用原子层沉积,在衬底表面设置界面层。根据本发明的实施例,界面层的优化厚度可以为1~3nm。本领域技术人员可以根据实际原子层沉积设备的具体情况,设置原子层沉积的相应参数,只要利用原子层沉积技术形成的界面层具有上述特征即可。例如,根据本发明的实施例,原子层沉积时可以设置衬底的温度为200-400摄氏度。基于上述材料的界面层所具有的特征以及优点已经在前面进行了详尽的描述,在此不再赘述。
此外,根据本发明的实施例,参考图3,为了进一步提高利用该方法制备的半导体结构的性能,在设置界面层之前,还可以进一步包括:
S10:表面处理
根据本发明的实施例,在该步骤中,可以通过干法刻蚀或者湿法腐蚀,对衬底进行表面处理,以便除去衬底表面自然形成的自然氧化物。由此,可以获得表面洁净的衬底,进而可以提高后续处理的效率以及效果,并防止上述自然氧化物对利用该方法制备的半导体结构的性能造成影响。
具体地,根据本发明的实施例,可以采用以N2为气源的等离子体刻蚀的干法刻蚀,通过等离子体对衬底表面进行处理,将衬底表面可能存在的自然形成的氧化物通过刻蚀的方式除去,从而获得洁净的表面。本领域技术人员可以根据实际制备时衬底表面的具体情况,设置等离子体刻蚀的具体参数,只要能够将衬底表面的氧化物除去,同时不对衬底表面造成损伤即可。例如,可以利用具有离子体增强功能的原子层沉积设备,在生长界面层之前,预先用较低功率的N2的等离子体对衬底进行原位处理,利用N元素的等离子体轰击去除表面的自然氧化层。由此,可以简化利用该方法制备半导体结构的操作流程。
此外,根据本发明的实施例,还可以利用湿法腐蚀除去衬底表面的氧化物。由于衬底表面自然形成的自然氧化物多为金属与氧原子形成的氧化物,因此可以简便地利用王水处理衬底除去。由此,可以利用王水通过化学腐蚀的方式除去衬底表面的氧化物,进而可以提高该方法制备半导体结构的效率以及效果。
S300:设置介质层
根据本发明的实施例,在该步骤中,在界面层的上表面,即界面层远离衬底一侧的表面上,设置介质层。根据本发明的实施例,介质层可以由高k介质形成,高k介质可以包括选自Al2O3、HfO2以及TiO2的至少之一。优选的介质层材料为非晶态的Al2O3。由此,可以提高该高k介质构成的介质层与界面层材料的匹配程度,从而进一步提高利用该方法形成的半导体结构的性能。具体地,可以利用原子层沉积,在界面层的上表面设置介质层。介质层的厚度由器件的性能要求来确定,一般为数十纳米。本领域技术人员可以根据实际原子层沉积设备的具体情况,设置原子层沉积的相应参数,只要利用原子层沉积技术形成的介质层具有上述特征即可。例如,根据本发明的实施例,原子层沉积时可以设置衬底的温度为200-400摄氏度。根据本发明的一个优选的实施例,在利用原子层沉积技术生长界面层后立即原位生长介质层,可改善界面层和介质层的界面质量,可以进一步提高该半导体结构的性能;同时,因工艺简化,原子层沉积的设备成本低,可以降低成本。基于上述材料的介质层所具有的特征以及优点已经在前面进行了详尽的描述,在此不再赘述。
S400:设置金属层
根据本发明的实施例,在该步骤中,在介质层的上表面,即介质层远离界面层的表面上设置金属层。由此,可以由金属层作为半导体结构的栅电极,以便实现该半导体结构的功能。本领域技术人员能够理解,金属层的具体成分、形状以及形成方式不受特别限制,本领域技术人员可以根据实际应用中对于该半导体结构的具体要求,选择适当的方式,在介质层的上表面形成金属层。
下面通过具体实施例对本发明进行说明,需要说明的是,下面的具体实施例仅仅是用于说明的目的,而不以任何方式限制本发明的范围,另外,如无特殊说明,则未具体记载条件或者步骤的方法均为常规方法,所采用的试剂和材料均可从商业途径获得。其中,椭偏仪采用HORIBAJobinYvon公司的Uvisel型,透射电子显微镜采用JEOL公司的JEM-2010型,电学性能C-V测试采用Agilent公司的B1500A型半导体分析仪。
实施例1制备GaN衬底半导体结构
选择GaN自支撑晶片作为衬底。并且,该GaN自支撑晶片的一侧表面为非极性的m面。具体制备过程如下:
i.将GaN衬底样品依次放入在65摄氏度水浴中加热的丙酮和酒精中浸泡20分钟。
ii.用去离子水冲洗10分钟,放入异丙醇中浸泡五分钟。
iii.配置王水溶液,将王水溶液放入到65摄氏度的水浴中,再把GaN样品放入王水中40分钟,以去除表面的自然氧化物。
iiii.去离子水冲洗衬底10分钟,放入异丙醇中浸泡五分钟,用氮气吹干。
v.将清洗过后的样品立即放入ALD腔室进行淀积。在m面GaN上进行氮化铝的淀积,通入NH3和三甲基铝(TMA)在250摄氏度下反应30次循环,以形成非晶态的氮化铝界面层,之后再通入H2O和TMA在250摄氏度下反应100次循环进行Al2O3的淀积。用椭偏仪对氧化层进行测试,得到所有样品的Al2O3厚度为10.8nm。介质层淀积后,溅射200nm的Al作为金属层。
制备的半导体结构透射电子显微镜照片参考图4(d)。由图可以看出,Al2O3/AlN/m-GaN中氮化物界面层的厚度为1.6nm。
实施例2制备GaN衬底半导体结构
选择氮化镓自支撑晶片作为衬底。并且,该氮化镓自支撑晶片的一侧表面为非极性的a面。其余制备过程同实施例1。
对比例1
衬底材料选择以及具体操作详见实施例1,所不同的是,在步骤v中,原子层沉积时,不进行氮化铝界面层的沉积,直接通入H2O和TMA在250摄氏度下反应100次循环进行Al2O3的淀积。制备的半导体结构透射电子显微镜照片参考图4(b)。
对比例2
衬底材料选择以及具体操作详见实施例1,所不同的是,衬底材料的一侧表面为具有极性的c面,步骤v中在ALD腔室进行沉积时,在c面GaN上进行氮化铝以及Al2O3的原位沉积。制备的半导体结构透射电子显微镜照片参考图4(c)。由图中可以看出,Al2O3/氮化物/c-GaN中氮化物界面层的厚度为2nm,
对比例3
衬底材料选择以及具体操作详见对比例1,所不同的是,衬底材料的一侧表面为具有极性的c面,步骤v中在ALD腔室进行沉积时,在c面GaN上不进行氮化物的沉积,而是直接进行Al2O3的沉积。制备的半导体结构透射电子显微镜照片参考图4(a)。
界面性能测试
对实施例1以及对比例1~3中制备的半导体结构进行光刻、干法刻蚀,光刻和刻蚀可利用本领域技术人员所熟知的工艺,制作出的电容尺寸大小为100×100um2。通过C-V(电容-电压)测试计算样品的界面态密度。
参考图5~图8,对四个半导体结构样品进行的C-V测试。图5为对比例3(Al2O3/c-GaN样品)C-V测试结果、图6为对比例1(Al2O3/m-GaN样品)C-V测试结果、图7为对比例2(Al2O3/AlN/c-GaN样品)C-V测试结果、图8为实施例1(Al2O3/AlN/m-GaN样品)所对应的C-V测试结果。根据C-V测试结果,可以计算得出,有氮化铝界面层的m面GaN电容的界面态密度为8.4x1010cm-2eV-1(实施例1中样品,图8),电容样品滞回以及频散最小。而无氮化铝界面层的m面GaN电容的界面态密度为2.7x1011cm-2eV-1(对比例1中样品,图6),电容样品滞回以及频散均大于实施例1制备的样品,但仍优于在c面GaN上制备的有氮化铝界面层的样品(对比例2,有氮化铝界面层的c面GaN电容的界面态密度为1.14x1012cm-2eV-1,参考图7)。而无氮化铝界面层的c面GaN电容的界面态密度为2.6x1012cm-2eV-1,界面质量最差(图5,对比例3)。所以可以得出,根据本发明实施例的半导体结构可明显改善界面态密度,有效提高了界面质量。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
尽管上面已经示出和描述了本发明的实施例,可以理解的是,上述实施例是示例性的,不能理解为对本发明的限制,本领域的普通技术人员在本发明的范围内可以对上述实施例进行变化、修改、替换和变型。

Claims (22)

1.一种半导体结构,其特征在于,包括:
衬底,所述衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面;
界面层,所述界面层形成在所述非极性面或半极性面上,并且所述界面层是由选自氮化物以及氮氧化物的至少之一形成的;
介质层,所述介质层形成在所述界面层远离所述衬底的表面上;以及
金属层,所述金属层形成在所述介质层远离所述界面层的表面上。
2.根据权利要求1所述的半导体结构,其特征在于,所述衬底包括至少一个晶体亚层,所述晶体亚层是由选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一形成的。
3.根据权利要求1所述的半导体结构,其特征在于,所述衬底为氮化镓晶片或者氮化铝晶片。
4.根据权利要求1所述的半导体结构,其特征在于,所述界面层为非晶态。
5.根据权利要求1所述的半导体结构,其特征在于,所述界面层是由氮化铝或氮氧化铝形成的。
6.根据权利要求1所述的半导体结构,其特征在于,所述介质层是由高k介质形成的。
7.根据权利要求6所述的半导体结构,其特征在于,所述高k介质包括选自Al2O3、HfO2以及TiO2的至少之一。
8.根据权利要求1所述的半导体结构,其特征在于,所述界面层的厚度为1~3nm。
9.根据权利要求1所述的半导体结构,其特征在于,所述界面层和介质层是通过原子层沉积形成的。
10.一种场效应晶体管,其特征在于,包含权利要求1~9任一项所述的半导体结构。
11.一种形成半导体结构的方法,其特征在于,包括:
(1)提供衬底,所述衬底上表面的至少一部分是由氮化物半导体晶体形成的非极性面或者半极性面;
(2)在所述衬底的非极性面或者半极性面设置界面层;
(3)在所述界面层远离所述衬底的表面设置介质层;以及
(4)在所述介质层远离所述界面层的表面设置金属层。
12.根据权利要求11所述的方法,其特征在于,在步骤(2)之前,预先对所述衬底进行表面处理,所述表面处理包括:
干法刻蚀或湿法腐蚀,以便除去所述衬底表面的自然氧化物。
13.根据权利要求12所述的方法,其特征在于,所述干法刻蚀为以N2为气源的等离子体刻蚀。
14.根据权利要求12所述的方法,其特征在于,所述湿法腐蚀为王水腐蚀。
15.根据权利要求11所述的方法,其特征在于,在步骤(2)以及步骤(3)中,利用原子层沉积技术形成所述界面层和所述介质层。
16.根据权利要求15所述的方法,其特征在于,利用所述原子层沉积技术形成所述界面层和所述介质层时,所述衬底温度为200-400摄氏度。
17.根据权利要求11所述的方法,其特征在于,所述衬底包括至少一个晶体亚层,所述晶体亚层是由选自GaN晶体、InGaN晶体、AlGaN晶体以及AlN晶体中的至少之一形成的。
18.根据权利要求11所述的方法,其特征在于,所述衬底为氮化镓晶片或者氮化铝晶片。
19.根据权利要求11所述的方法,其特征在于,所述界面层为非晶态。
20.根据权利要求11所述的方法,其特征在于,所述界面层是由氮化铝或氮氧化铝形成的。
21.根据权利要求11所述的方法,其特征在于,所述介质层是由高k介质形成的,所述高k介质包括选自Al2O3、HfO2以及TiO2的至少之一。
22.根据权利要求11所述的方法,其特征在于,所述界面层的厚度为1~3nm。
CN201610018536.5A 2016-01-12 2016-01-12 半导体结构、形成方法以及场效应晶体管 Pending CN105514168A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201610018536.5A CN105514168A (zh) 2016-01-12 2016-01-12 半导体结构、形成方法以及场效应晶体管
PCT/CN2016/084747 WO2017121067A1 (en) 2016-01-12 2016-06-03 Semiconductor structure and method for forming the same
US15/305,240 US10388750B2 (en) 2016-01-12 2016-06-03 Semiconductor structure and method for forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610018536.5A CN105514168A (zh) 2016-01-12 2016-01-12 半导体结构、形成方法以及场效应晶体管

Publications (1)

Publication Number Publication Date
CN105514168A true CN105514168A (zh) 2016-04-20

Family

ID=55722003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610018536.5A Pending CN105514168A (zh) 2016-01-12 2016-01-12 半导体结构、形成方法以及场效应晶体管

Country Status (1)

Country Link
CN (1) CN105514168A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN106784227A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
WO2017121067A1 (en) * 2016-01-12 2017-07-20 Tsinghua University Semiconductor structure and method for forming the same
CN107910265A (zh) * 2017-11-17 2018-04-13 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116306A1 (en) * 2003-11-28 2005-06-02 Kunihiko Iwamoto Metallic compound thin film and method of fabricating the same, semiconductor device including metallic compound thin film and method of fabricating the device
US20100006894A1 (en) * 2006-08-24 2010-01-14 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN103178099A (zh) * 2011-12-26 2013-06-26 丰田合成株式会社 Mis型半导体器件及其制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050116306A1 (en) * 2003-11-28 2005-06-02 Kunihiko Iwamoto Metallic compound thin film and method of fabricating the same, semiconductor device including metallic compound thin film and method of fabricating the device
US20100006894A1 (en) * 2006-08-24 2010-01-14 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
CN103178099A (zh) * 2011-12-26 2013-06-26 丰田合成株式会社 Mis型半导体器件及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
岳远征: "高K栅介质AlGaN/GaN MOS--HEMT器件研究", 《万方数据库》 *

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017121067A1 (en) * 2016-01-12 2017-07-20 Tsinghua University Semiconductor structure and method for forming the same
US10388750B2 (en) 2016-01-12 2019-08-20 Tsinghua University Semiconductor structure and method for forming the same
CN106653591A (zh) * 2016-12-12 2017-05-10 东莞市广信知识产权服务有限公司 一种在GaN表面生长高K介质的方法
CN106783976A (zh) * 2016-12-12 2017-05-31 东莞市广信知识产权服务有限公司 一种GaN沟道MOS界面结构
CN106784227A (zh) * 2017-01-12 2017-05-31 西安电子科技大学 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
CN106784227B (zh) * 2017-01-12 2019-01-08 西安电子科技大学 基于c面SiC图形衬底的极性c面AlN薄膜及其制备方法
CN107910265A (zh) * 2017-11-17 2018-04-13 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管
CN108022833A (zh) * 2017-11-17 2018-05-11 清华大学 制备半导体结构的方法、半导体结构及场效应晶体管

Similar Documents

Publication Publication Date Title
CN105514168A (zh) 半导体结构、形成方法以及场效应晶体管
TWI691081B (zh) 用於半導體表面氣相硫鈍化之系統及方法
EP2584594A1 (en) Method for manufacturing silicon carbide semiconductor device and apparatus for manufacturing silicon carbide semiconductor device
CN102629559B (zh) 叠栅SiC-MIS电容的制作方法
US11257935B2 (en) Gan rectifier suitable for operating under 35GHZ alternating-current frequency, and preparation method therefor
CN107170822B (zh) 基于负电容介质的GaN基凹槽绝缘栅增强型高电子迁移率晶体管
CN109003895B (zh) 一种提高SiC MOSFET器件性能稳定性的制作方法
KR20180103022A (ko) 산화막 제거 방법 및 제거 장치, 그리고 컨택트 형성 방법 및 컨택트 형성 시스템
CN105513963A (zh) 半导体结构、形成方法以及场效应晶体管
CN111640797A (zh) 半导体器件的制作方法
CN103451611B (zh) 适用于栅介质层的低漏电流HfO2薄膜的制备方法
KR100969608B1 (ko) 질화물 반도체 소자의 누설전류 감소 방법
CN108847392B (zh) 金刚石基氮化镓器件制造方法
CN116053122A (zh) 碳化硅mosfet栅氧化层的制备方法
CN111579609B (zh) 基于钛酸锶/铝酸镧异质结的pH传感器及其制备方法
CN113809154A (zh) 一种氮化物势垒应力调制器件及其制备方法
CN103840003A (zh) 以三氧化二铝为栅介质的双栅石墨烯晶体管及其制备方法
CN111554573A (zh) 一种氟化石墨烯/高k介质复合结构的制备方法
CN113809171B (zh) 一种GaN低寄生钝化器件及其制备方法
KR20200102617A (ko) 산화 갈륨의 표면 처리 방법
CN108417488B (zh) 一种复合绝缘结构、晶体管以及复合绝缘结构和晶体管的制作方法
CN217158196U (zh) 晶体管
CN113257911B (zh) 含Sc掺杂的源空气桥结构GaN射频HEMT及其制备方法
CN115602540B (zh) 一种增强型GaN功率器件的制造方法
Waugh et al. Application of In-situ Pre-epi Clean Process for Next Generation Semiconductor Devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420