CN116053122A - 碳化硅mosfet栅氧化层的制备方法 - Google Patents
碳化硅mosfet栅氧化层的制备方法 Download PDFInfo
- Publication number
- CN116053122A CN116053122A CN202211594681.XA CN202211594681A CN116053122A CN 116053122 A CN116053122 A CN 116053122A CN 202211594681 A CN202211594681 A CN 202211594681A CN 116053122 A CN116053122 A CN 116053122A
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- oxide layer
- sic substrate
- thickness
- silicon carbide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 103
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 103
- 238000002360 preparation method Methods 0.000 title abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000000034 method Methods 0.000 claims abstract description 41
- 238000002161 passivation Methods 0.000 claims abstract description 37
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 36
- 238000000151 deposition Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims abstract description 7
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 230000008021 deposition Effects 0.000 claims abstract description 4
- 239000010408 film Substances 0.000 claims description 29
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 230000003647 oxidation Effects 0.000 claims description 24
- 238000007254 oxidation reaction Methods 0.000 claims description 24
- 230000008569 process Effects 0.000 claims description 21
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 12
- 239000001257 hydrogen Substances 0.000 claims description 12
- 229910052739 hydrogen Inorganic materials 0.000 claims description 12
- 229910052757 nitrogen Inorganic materials 0.000 claims description 12
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- 239000010409 thin film Substances 0.000 claims description 6
- 238000004140 cleaning Methods 0.000 claims description 4
- 229910004298 SiO 2 Inorganic materials 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 4
- 238000007781 pre-processing Methods 0.000 abstract description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 21
- 239000000377 silicon dioxide Substances 0.000 description 9
- 235000012239 silicon dioxide Nutrition 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 239000007789 gas Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 2
- 239000006227 byproduct Substances 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000000354 decomposition reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
- H01L21/048—Making electrodes
- H01L21/049—Conductor-insulator-semiconductor electrodes, e.g. MIS contacts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明涉及一种碳化硅MOSFET栅氧化层的制备方法，属于半导体器件制造技术领域，该方法包括：对一晶圆片进行前道工序处理获取SiC衬底；对所述SiC衬底的表面进行预处理；对经过预处理的SiC衬底表面进行钝化掺杂处理；根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底表面ALD沉积单晶硅薄膜；对所述单晶硅薄膜进行氧化处理获取栅氧化层。本申请提供的方法通过对经过预处理的SiC衬底表面进行钝化掺杂、ALD沉积单晶硅薄膜，可改善沟道迁移率的同时提高栅氧化层的致密性及电性能；此外，根据所需栅氧厚度控制沉积单晶硅薄膜的厚度，控制单晶硅薄膜进行氧化使Si完全氧化并停在SiC表面形成栅氧化层，可解决SiC/SiO2界面C残留和聚集以影响沟道载流子迁移率的问题。
Description
技术领域
本发明涉及半导体器件制造技术领域，尤其涉及一种碳化硅MOSFET栅氧化层的制备方法。
背景技术
SiC因为其优异的物理性能，宽禁带、高临界击穿场强、高热导率、高电子饱和漂移速度等作为第三代半导体材料备受关注，SiC MOSFET作为电力电子器件，在高压，高温，大功率领域被寄予厚望取代Si基MOSFET及IGBT，SiC是继Si之后唯一可以通过高温热氧化法制备氧化层介质的第三代半导体材料，这使得用SiC制作MOSFET变得简单易行；因为SiC栅氧的质量及SiC/SiO2界面态密度是影响MOSFET器件的可靠性及稳定性的重要因素，国内外对SiC MOSFET栅氧的制备方法及SiC/SiO2界面的处理进行了广泛的研究；当前主流的SiCMOSFET栅氧制备工艺是对SiC表面进行氧化钝化处理后清洗去除氧化层及defect然后直接对SiC进行高温热氧化获得所需厚度的氧化层，再在NO中对氧化层进行退火处理，这一步的主要作用是用NO对SiC/SiO2界面做N钝化处理同时致密氧化层提高栅氧质量,该方法已经被广泛应用在生产中。
然而，直接对SiC进行高温热氧化的方法存在栅氧质量差，SiC/SiO2界面态密度高，C聚集在界面处，导致器件稳定性和可靠性差，沟道载流子迁移率低等多种问题，直接氧化SiC，硅和碳分别被氧化，硅氧化生成二氧化硅覆盖在SiC表面，碳氧化生成CO和CO2气体需通过二氧化硅传送到环境气氛中，在传送过程中会在二氧化硅中残留，影响二氧化硅的致密性及电性能，在氧化过程中C反应不完全容易导致界面残留的C聚集形成电荷陷阱降低载流子迁移率；另外，氧化后在NO气分中退火，NO分解后的组分需经过熔融的二氧化硅传送到SiC/SiO2界面处，熔融的二氧化硅会阻碍钝化的有效组分到达SiC/SiO2的界面，影响钝化效果，退火过程中引入更多的杂质在二氧化硅中影响二氧化硅的致密度和电性能。
发明内容
本发明意在提供一种碳化硅MOSFET栅氧化层的制备方法，以解决现有技术中存在的不足，本发明要解决的技术问题通过以下技术方案来实现。
本发明提供的碳化硅MOSFET栅氧化层的制备方法，包括：
对一晶圆片进行前道工序处理获取SiC衬底；
对所述SiC衬底的表面进行预处理；
通过氮等离子体、氢等离子体或氮等离子体与氢等离子体的组合对经过预处理的SiC衬底表面进行钝化掺杂处理；
根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底表面ALD沉积单晶硅薄膜；
对所述单晶硅薄膜进行氧化处理获取栅氧化层。
在上述的方案中，对经过预处理的SiC衬底表面进行钝化掺杂处理在NH3或N2或其组合气氛中。
在上述的方案中，对经过预处理的SiC衬底表面进行钝化掺杂处理在NH3或He或其组合气氛中。
在上述的方案中，所述气氛的压强为30-100毫托。
在上述的方案中，所述钝化掺杂处理的工艺时间为1-2分钟。
在上述的方案中，所述根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底表面ALD沉积单晶硅薄膜包括：
根据生长一单位的栅氧化层所消耗的单晶硅薄膜，确定需要生长的栅氧化层厚度对应的单晶硅薄膜厚度；
根据需要生长的栅氧化层厚度对应的单晶硅薄膜厚度在经过钝化掺杂处理的SiC衬底表面ALD沉积单晶硅薄膜。
在上述的方案中，对所述单晶硅薄膜进行氧化处理获取栅氧化层时所采用的温度为800-1100℃。
在上述的方案中，所述对所述SiC衬底的表面进行预处理包括：
在1000-1100℃的高温条件下对所述SiC衬底的表面进行牺牲氧化处理，获取牺牲氧化层；
采用浓度为1％的氢氟酸通过RCA清洗工艺去除所述牺牲氧化层。
在上述的方案中，所述牺牲氧化层的厚度为10-20纳米。
在上述的方案中，所述对一晶圆片进行前道工序处理包括：对一晶圆片进行离子注入，对经过离子注入的晶圆片进行退火处理。
本发明实施例包括以下优点：
本发明实施例提供的碳化硅MOSFET栅氧化层的制备方法，通过氮等离子体、氢等离子体或氮等离子体与氢等离子体的组合对经过预处理的SiC衬底表面进行钝化掺杂处理，把传统的氧化后NO退火对SiC/SO2的界面钝化和N化处理转移到栅氧化层形成之前，解决了NO在高温分解后的产物需要通过熔融的二氧化硅才能到达SiC表面，影响栅氧化层的致密性及电性能并且钝化效果差的问题；同时，通过ALD沉积单晶硅薄膜及时覆盖住经过钝化掺杂处理的SiC衬底表面，防止N离子、H离子失，通过此方法实现氧化前对SiC/SO2的界面氮化钝化，改善沟道迁移率的同时提高栅氧化层的致密性及电性能；此外，利用硅氧化时消耗的硅厚度与生成的二氧化硅厚度的固定比例关系，根据所需栅氧厚度控制ALD沉积致密单晶硅薄膜的厚度，直接对沉积的单晶硅薄膜进行氧化制备栅氧化层，硅的氧化温度远低于SiC的氧化温度，并且因为氧化过程中没有副产物气体生成，所制备的氧化硅薄膜的致密性及电性能优于SiC直接氧化生成的二氧化硅薄膜，适当控制氧化条件使Si完全氧化并停在SiC表面形成栅氧化层，因为SiC没有参与反应，所以可以很好的解决SiC/SiO2界面C残留和聚集以影响沟道载流子迁移率的问题。
附图说明
图1是本发明的一种碳化硅MOSFET栅氧化层的制备方法实施例的步骤流程图。
图2是本发明的对SiC衬底的表面进行预处理的一个工艺示意图。
图3是本发明的对SiC衬底的表面进行预处理的另一个工艺示意图。
图4是本发明的对经过预处理的SiC衬底表面进行钝化掺杂处理的工艺示意图。
图5是本发明的对经过钝化掺杂处理的SiC衬底表面沉积单晶硅薄膜的工艺示意图。
图6是本发明的获取栅氧化层的工艺示意图。
附图标记：SiC衬底1，单晶硅薄膜2，栅氧化层3，牺牲氧化层4。
具体实施方式
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本发明。
如图1所示，本发明提供一种碳化硅MOSFET栅氧化层的制备方法，所述方法包括：
步骤S1：对一晶圆片进行前道工序处理获取SiC衬底1。
在本实施例中，所述对一晶圆片进行前道工序处理包括：对一晶圆片进行离子注入，对经过离子注入的晶圆片进行退火处理。
步骤S2：对所述SiC衬底1的表面进行预处理。
如图2和图3所示，对所述SiC衬底1的表面进行预处理包括：
在1000-1100℃的高温条件下对所述SiC衬底1的表面进行牺牲氧化处理，获取牺牲氧化层4；
采用浓度为1％的氢氟酸通过RCA清洗工艺去除所述牺牲氧化层4。
在本实施例中，所述牺牲氧化层4的厚度为10-20纳米。
步骤S3：通过氮等离子体、氢等离子体或氮等离子体与氢等离子体的组合对经过预处理的SiC衬底1表面进行钝化掺杂处理。
在本发明的一个实施例中，单独地通过将氮等离子体对经过预处理的SiC衬底1表面进行钝化掺杂处理。
在本发明的一个实施例中，单独地通过将氢等离子体对经过预处理的SiC衬底1表面进行钝化掺杂处理。
优选的，还可通过氮等离子体与氢等离子体的组合对经过预处理的SiC衬底1表面进行钝化掺杂处理。
如图4所示，通过射频产生的氮等离子体、氢等离子体或氮等离子体与氢等离子体的组合在经过预处理的SiC衬底1表面吸附掺杂，可对经过预处理的SiC衬底1表面进行钝化处理。
在本实施例中，对经过预处理的SiC衬底1表面进行钝化掺杂处理在NH3或N2或其组合气氛中，对经过预处理的SiC衬底1表面进行钝化掺杂处理还可在NH3或He或其组合气氛中。
在本实施例中，所述气氛的压强为30-100毫托。
在本实施例中，所述钝化掺杂处理的工艺时间为1-2分钟。
步骤S4：根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底1表面ALD沉积单晶硅薄膜2。
如图5所示，对经过预处理的SiC衬底1表面进行钝化掺杂处理和在经过钝化掺杂处理的SiC衬底1表面ALD沉积单晶硅薄膜2，这两步在同一机台不同腔室链式完成以保证沉积单晶硅薄膜2能及时覆盖住SiC表面的N离子或H离子，防止SiC表面的N离子或H离子流失，从而可实现氧化前对SiC/SO2的界面氮化钝化，改善沟道迁移率的同时提高栅氧化层的致密性及电性能。
在本实施例中，所述根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底1表面ALD沉积单晶硅薄膜2包括：
根据生长一单位的栅氧化层所消耗的单晶硅薄膜2，确定需要生长的栅氧化层厚度对应的单晶硅薄膜2厚度；
根据需要生长的栅氧化层厚度对应的单晶硅薄膜2厚度在经过钝化掺杂处理的SiC衬底1表面ALD沉积单晶硅薄膜2。
在本实施例中，因为生长一单位的栅氧化层消耗的单晶硅薄膜为0.44单位，根据需要生长的栅氧化层厚度可精确控制ALD沉积的单晶硅薄膜2的厚度，并且硅的氧化温度远低于SiC的氧化温度，所以可以在二氧化硅制备过程中精确控制氧化停留在SiC和Si的界面处，从而可提高获取的栅氧化层的致密度及电性能；此外，因为SiC衬底1没有参与反应，并且因为氧化过程中没有副产物气体生成，所制备的栅氧化层的致密性及电性能优于SiC直接氧化生成的二氧化硅薄膜，同时，在SiC及Si的界面处是富Si的存在，可以防止C的残留聚集，提高沟道载流子的迁移率。
步骤S5：对所述单晶硅薄膜2进行氧化处理获取栅氧化层3。
如图6所示，采用800-1100℃的温度对所述单晶硅薄膜2进行氧化处理获取栅氧化层3。
应该指出，上述详细说明都是示例性的，旨在对本申请提供进一步的说明。除非另有指明，本文使用的所有技术和科学术语均具有与本申请所属技术领域的普通技术人员的通常理解所相同的含义。
需要注意的是，这里所使用的术语仅是为了描述具体实施方式，而非意图限制根据本申请的示例性实施方式。如在这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。此外，还应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在特征、步骤、操作、器件、组件和/或它们的组合。
需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的术语在适当情况下可以互换，以便这里描述的本申请的实施方式能够以除了在这里图示或描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便于描述，在这里可以使用空间相对术语，如“在……之上”、“在……上方”、“在……上表面”、“上面的”等，用来描述如在图中所示的一个器件或特征与其他器件或特征的空间位置关系。应当理解的是，空间相对术语旨在包含除了器件在图中所描述的方位之外的在使用或操作中的不同方位。例如，如果附图中的器件被倒置，则描述为“在其他器件或构造上方”或“在其他器件或构造之上”的器件之后将被定位为“在其他器件或构造下方”或“在其他器件或构造之下”。因而，示例性术语“在……上方”可以包括“在……上方”和“在……下方”两种方位。该器件也可以其他不同方式定位，如旋转90度或处于其他方位，并且对这里所使用的空间相对描述作出相应解释。
在上面详细的说明中，参考了附图，附图形成本文的一部分。在附图中，类似的符号典型地确定类似的部件，除非上下文以其他方式指明。在详细的说明书、附图及权利要求书中所描述的图示说明的实施方案不意味是限制性的。在不脱离本文所呈现的主题的精神或范围下，其他实施方案可以被使用，并且可以作其他改变。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (10)
1.一种碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述方法包括：
对一晶圆片进行前道工序处理获取SiC衬底(1)；
对所述SiC衬底(1)的表面进行预处理；
通过氮等离子体、氢等离子体或氮等离子体与氢等离子体的组合对经过预处理的SiC衬底(1)表面进行钝化掺杂处理；
根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底(1)表面ALD沉积单晶硅薄膜(2)；
对所述单晶硅薄膜(2)进行氧化处理获取栅氧化层(3)。
2.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，对经过预处理的SiC衬底(1)表面进行钝化掺杂处理在NH3或N2或其组合气氛中。
3.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，对经过预处理的SiC衬底(1)表面进行钝化掺杂处理在NH3或He或其组合气氛中。
4.根据权利要求2或3所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述气氛的压强为30-100毫托。
5.根据权利要求4所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述钝化掺杂处理的工艺时间为1-2分钟。
6.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述根据需要生长的栅氧化层厚度在经过钝化掺杂处理的SiC衬底(1)表面ALD沉积单晶硅薄膜(2)包括：
根据生长一单位的栅氧化层所消耗的单晶硅薄膜(2)，确定需要生长的栅氧化层厚度对应的单晶硅薄膜(2)厚度；
根据需要生长的栅氧化层厚度对应的单晶硅薄膜(2)厚度在经过钝化掺杂处理的SiC衬底(1)表面ALD沉积单晶硅薄膜(2)。
7.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，对所述单晶硅薄膜(2)进行氧化处理获取栅氧化层(3)时所采用的温度为800-1100℃。
8.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述对所述SiC衬底(1)的表面进行预处理包括：
在1000-1100℃的高温条件下对所述SiC衬底(1)的表面进行牺牲氧化处理，获取牺牲氧化层(4)；
采用浓度为1％的氢氟酸通过RCA清洗工艺去除所述牺牲氧化层(4)。
9.根据权利要求8所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述牺牲氧化层(4)的厚度为10-20纳米。
10.根据权利要求1所述的碳化硅MOSFET栅氧化层的制备方法，其特征在于，所述对一晶圆片进行前道工序处理包括：对一晶圆片进行离子注入，对经过离子注入的晶圆片进行退火处理。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211594681.XA CN116053122B (zh) | 2022-12-13 | 2022-12-13 | 碳化硅mosfet栅氧化层的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202211594681.XA CN116053122B (zh) | 2022-12-13 | 2022-12-13 | 碳化硅mosfet栅氧化层的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116053122A true CN116053122A (zh) | 2023-05-02 |
| CN116053122B CN116053122B (zh) | 2024-03-22 |
Family
ID=86132182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211594681.XA Active CN116053122B (zh) | 2022-12-13 | 2022-12-13 | 碳化硅mosfet栅氧化层的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116053122B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117116747A (zh) * | 2023-10-17 | 2023-11-24 | 深圳基本半导体有限公司 | 一种碳化硅晶片的预处理方法及碳化硅晶片 |
| CN117476543A (zh) * | 2023-10-30 | 2024-01-30 | 汇能微电子技术(深圳)有限公司 | 碳化硅半导体结构及其制备方法、碳化硅半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107168A (en) * | 1995-04-13 | 2000-08-22 | Siemens Aktiengesellschaft | Process for passivating a silicon carbide surface against oxygen |
| CN106340448A (zh) * | 2016-11-28 | 2017-01-18 | 清华大学 | SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 |
| CN112820638A (zh) * | 2020-12-28 | 2021-05-18 | 大连理工大学 | 一种高性能SiC MOSFET器件的制备工艺 |
| CN113990750A (zh) * | 2021-11-30 | 2022-01-28 | 电子科技大学 | 一种碳化硅衬底的处理方法 |
-
2022
- 2022-12-13 CN CN202211594681.XA patent/CN116053122B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6107168A (en) * | 1995-04-13 | 2000-08-22 | Siemens Aktiengesellschaft | Process for passivating a silicon carbide surface against oxygen |
| CN106340448A (zh) * | 2016-11-28 | 2017-01-18 | 清华大学 | SiC功率MOSFET器件栅氧化层的制备方法及SiC功率MOSFET器件 |
| CN112820638A (zh) * | 2020-12-28 | 2021-05-18 | 大连理工大学 | 一种高性能SiC MOSFET器件的制备工艺 |
| CN113990750A (zh) * | 2021-11-30 | 2022-01-28 | 电子科技大学 | 一种碳化硅衬底的处理方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117116747A (zh) * | 2023-10-17 | 2023-11-24 | 深圳基本半导体有限公司 | 一种碳化硅晶片的预处理方法及碳化硅晶片 |
| CN117476543A (zh) * | 2023-10-30 | 2024-01-30 | 汇能微电子技术(深圳)有限公司 | 碳化硅半导体结构及其制备方法、碳化硅半导体器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116053122B (zh) | 2024-03-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116053122B (zh) | 碳化硅mosfet栅氧化层的制备方法 | |
| US6930026B2 (en) | Method of forming a semiconductor wafer having a crystalline layer thereon containing silicon, germanium and carbon | |
| EP1463121B1 (en) | Semiconductor device and production method therefor | |
| CN113990750B (zh) | 一种碳化硅衬底的处理方法 | |
| JP3733792B2 (ja) | 炭化珪素半導体素子の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| CN104103503A (zh) | 半导体器件栅氧化层的形成方法 | |
| CN112820639B (zh) | 一种改进的碳化硅mosfet器件的制备工艺 | |
| WO2023178914A1 (zh) | 超薄氮氧化硅界面材料、遂穿氧化钝化结构及其制备方法和应用 | |
| US20170365672A1 (en) | Composite gate dielectric layer applied to group iii-v substrate and method for manufacturing the same | |
| CN112864006B (zh) | 一种半导体衬底的制备方法 | |
| Tchikatilov et al. | Improvement of SiGe oxide grown by electron cyclotron resonance using H2O vapor annealing | |
| JPH10270434A (ja) | 半導体ウエーハの洗浄方法及び酸化膜の形成方法 | |
| CN112599408A (zh) | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 | |
| CN113113288A (zh) | 一种新型的含氯元素的碳化硅氧化工艺 | |
| CN111640794A (zh) | 一种高介电常数栅介质材料及其制备方法 | |
| CN110808282A (zh) | 一种制备碳化硅mosfet栅介质层的方法 | |
| CN111192921A (zh) | 碳化硅绝缘栅场效应晶体管栅氧化层的制备方法 | |
| EP4163955A1 (en) | Sic semiconductor element manufacturing method and sic semiconductor element | |
| KR101386135B1 (ko) | ＳｉＣ와 ＳｉＯ2 계면의 계면 준위가 감소된 ＳｉＣ 소자의 제조방법 | |
| CN113823555B (zh) | 一种在绝缘体上制备锗薄膜的方法 | |
| CN116246956A (zh) | 用于氮化物半导体器件的钝化层制备方法及器件制备方法 | |
| CN118762993A (zh) | 降低SiO2/4H-SiC界面态密度的方法及应用 | |
| JP2003528443A (ja) | バイポーラトランジスタの層状構造体およびその製造法 | |
| CN118522637A (zh) | 一种低导通电阻金属氧化物半导体场效应晶体管的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |