CN111640794A - 一种高介电常数栅介质材料及其制备方法 - Google Patents
一种高介电常数栅介质材料及其制备方法 Download PDFInfo
- Publication number
- CN111640794A CN111640794A CN202010524341.4A CN202010524341A CN111640794A CN 111640794 A CN111640794 A CN 111640794A CN 202010524341 A CN202010524341 A CN 202010524341A CN 111640794 A CN111640794 A CN 111640794A
- Authority
- CN
- China
- Prior art keywords
- layer
- alo
- aln
- temperature
- gate dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003989 dielectric material Substances 0.000 title claims abstract description 56
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims abstract description 30
- 229910052593 corundum Inorganic materials 0.000 claims abstract description 30
- 229910001845 yogo sapphire Inorganic materials 0.000 claims abstract description 30
- 238000000034 method Methods 0.000 claims description 92
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 91
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 65
- 230000008569 process Effects 0.000 claims description 59
- 238000000151 deposition Methods 0.000 claims description 42
- 238000004140 cleaning Methods 0.000 claims description 39
- 238000005468 ion implantation Methods 0.000 claims description 38
- 239000002243 precursor Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 36
- 238000006243 chemical reaction Methods 0.000 claims description 35
- 239000002052 molecular layer Substances 0.000 claims description 35
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 31
- 238000007254 oxidation reaction Methods 0.000 claims description 30
- 230000003647 oxidation Effects 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 23
- 238000000231 atomic layer deposition Methods 0.000 claims description 21
- 230000008021 deposition Effects 0.000 claims description 21
- 238000004381 surface treatment Methods 0.000 claims description 21
- 229910052757 nitrogen Inorganic materials 0.000 claims description 16
- 238000002513 implantation Methods 0.000 claims description 15
- 229910052782 aluminium Inorganic materials 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 12
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 11
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 8
- 239000011574 phosphorus Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 7
- 239000001301 oxygen Substances 0.000 claims description 7
- 229910052760 oxygen Inorganic materials 0.000 claims description 7
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 6
- 229910052796 boron Inorganic materials 0.000 claims description 6
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 4
- GQPLMRYTRLFLPF-UHFFFAOYSA-N Nitrous Oxide Chemical compound [O-][N+]#N GQPLMRYTRLFLPF-UHFFFAOYSA-N 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052786 argon Inorganic materials 0.000 claims description 2
- 239000001272 nitrous oxide Substances 0.000 claims description 2
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 229910052720 vanadium Inorganic materials 0.000 claims description 2
- LEONUFNNVUYDNQ-UHFFFAOYSA-N vanadium atom Chemical compound [V] LEONUFNNVUYDNQ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 11
- 229910017109 AlON Inorganic materials 0.000 description 26
- 238000012360 testing method Methods 0.000 description 21
- 230000015556 catabolic process Effects 0.000 description 17
- 230000005684 electric field Effects 0.000 description 15
- 239000003990 capacitor Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- 239000013078 crystal Substances 0.000 description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 10
- 241000252506 Characiformes Species 0.000 description 7
- 229910052681 coesite Inorganic materials 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 229910052906 cristobalite Inorganic materials 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- 229910052682 stishovite Inorganic materials 0.000 description 7
- 229910052905 tridymite Inorganic materials 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 229910017105 AlOxNy Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000007797 corrosion Effects 0.000 description 4
- 238000005260 corrosion Methods 0.000 description 4
- 239000000243 solution Substances 0.000 description 4
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- -1 aluminum ions Chemical class 0.000 description 3
- 238000006731 degradation reaction Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000376 reactant Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000003153 chemical reaction reagent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000012713 reactive precursor Substances 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical group [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 150000001721 carbon Chemical class 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000005516 deep trap Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 125000001967 indiganyl group Chemical group [H][In]([H])[*] 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000001000 micrograph Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 238000004626 scanning electron microscopy Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Composite Materials (AREA)
- Materials Engineering (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
本发明属于半导体器件制备技术领域，具体涉及一种高介电常数栅介质材料及其制备方法。该高介电常数栅介质材料，自下至上，包括依次叠加的AlN层、AlOxNy层和Al2O3层；该栅介质层具有较高的界面质量、界面态密度和高可靠性，同时该栅介质层的均匀性较好，漏电流的问题较少。
Description
技术领域
本发明属于半导体器件制备技术领域，具体涉及一种高介电常数栅介质材 料及其制备方法。
背景技术
作为第三代宽禁带半导体材料的典范，SiC半导体材料具有较宽4H～SiC的 理论值为3.2eV)、较高的击穿电场强度(2.2MV/cm)、较高的高饱和电子迁移 速率(2.0×107cm/s)、较高的高热导率(5.0W/cm K)、极好的物理化学稳定性 等特性，适合于作为大功率、高电压、高工作温度、高工作频率功率半导体器 件的制造材料。
与其它化合物半导体材料相比，SiC可以像硅那样自然氧化形成致密的高 质量的SiO2，一方面让SiC工艺与常规CMOS工艺具有更高的工艺兼容性和成 熟性，另一方面也为SiC基MOS型器件提供相应的栅介质生长工艺，使得SiC 功率MOS器件制造具有更成熟的制造工艺。
目前来说，高温热氧化工艺为SiC基MOSFET器件提供了重要的技术支撑， 成为其栅介质工艺的主流工艺。虽然高温热氧化工艺在SiC基MOSFET器件工 艺中取得成功的应用，但是，相对于Si的氧化工艺，其也存在着一些重要问题， 比如，(1)由于SiC的高度化学稳定性(3.2g·cm-3高原子密度和
短化 学键长)，使得其热氧化温度(1200～1400℃)要远比Si的高，由此带来了工 艺引入型缺陷，包括深能级陷阱和表面质量劣化等问题；(2)相比较Si的热氧 化，SiC由于其中C的存在，使得热氧化机理远比Si的复杂，也因此产生比Si 要高至少2个数量级以上的界面态缺陷，在SiC被氧化生成SiO2氧化过程中， 氧化反应产生的会出现的碳残余以悬挂键和碳团簇的形式存在，是造成SiC/ SiO2的界面处存在较高密度的界面态的主要原因之一；(3)作为密排六方体晶 型的4H-SiC存在很强的各向异性，使得其在不同晶向上的氧化速率和氧化质量 都不一样，这在对于像具有沟槽栅结构的VMOS、UMOS等结构的SiC器件产 生不利影响，需要较厚氧化层的沟槽栅底部的氧化速率较低，而侧壁沟道部位 需要较薄的栅介质层却有着较高的氧化速率，而且不同面的氧化速率还不一致；(4)由于SiC所具有的高临界击穿电场强度(2.2～2.5MV cm-1)，约为Si的临 界击穿电场强度的10倍，而热氧化得到的SiO2的介电常数KO只有3.9，比SiC 的介电常数(KO＝9.7)低2.5倍，使得在SiC/SiO2界面电场强度分布上因为在 SiO2侧会出现较高电场强度而限制了SiC高击穿电场强度优势的发挥。
因此，针对上述问题，SiC基MOS器件栅介质在材料和工艺方法上，都存 在改进的需要和空间。而在解决优化界面处电场分布，充分发挥SiC的高本征 临界电场强度的优势方面，高介电常数(HK)材料具有天然的优势。目前，通 过包括原子层淀积(ALD)工艺在内的化学气相沉积(CVD)工艺是淀积各种 HK介质材料的典型工艺技术。
HK介质材料诸如HfO2等已经成功用于90nm制程及更先进的Si基CMOS 标准工艺中。但对于宽禁带半导体材料如SiC(禁带宽度3.2eV)，则需要HK 介质材料同时具备足够宽的禁带宽度、击穿场强和足够高介电常数。然而，研 究显示，材料的禁带宽度与介电常数通常成倒数关系，因此需要在这些参数上 取得折中。
在所研究的HK介质材料中，Al2O3以其在禁带宽度和击穿场强上最接近 SiO2，分别可以达到8.8eV和10eV，而其介电常数约为SiO2的2.5倍，同时具 有极好的热稳定性。这些使得Al2O3成为替代SiO2作为SiC MOS器件栅介质材 料的合适选择。在4H-SiC上作为栅介质和钝化介质材料，通过包括ALD、 MOCVD、反应性离子溅射等方式生长/淀积的方式生长Al2O3的工艺得到广泛 研究。但是研究中发现，由于其与SiC等晶格失配度较大、导带底的能量差仅 为1.7eV等，使得其界面质量、漏电和可靠性均不是很理想，需要加以改良。
发明内容
因此，本发明要解决的技术问题在于克服现有技术中的栅介质材料的界面 质量较差、易发生漏电、可靠性差等缺陷，从而提供一种高介电常数栅介质材 料及其制备方法。
为此，本发明提供了以下技术方案。
本发明提供了一种高介电常数栅介质材料，自下至上，包括依次叠加的AlN 层、AlOxNy层和Al2O3层；
其中，x、y是xAlO/yAlN层中的AlO与AlN的摩尔比，x的取值范围为 1～10，y的取值范围为1～10。
本发明还提供了一种制备上述高介电常数栅介质材料的方法，包括，
对碳化硅外延片进行预处理；
然后在碳化硅外延片上依次淀积AlN层、xAlO/yAlN层和AlO层；
经热退火后依次形成AlN层、AlOxNy层、Al2O3层，得到栅介质材料。
所述热退火是在氮气、氩气或一氧化二氮的气氛下进行的；
所述热退火采用快速退火法，退火温度为800～1200℃，时间为10～60s；或，
所述热退火的温度为600～1000℃，时间为30～60min。
所述xAlO/yAlN层是通过交替淀积AlO纳米层和AlN纳米层得到；其中， AlO纳米层中的AlO和AlN纳米层中的AlN的摩尔比为x：y。
所述AlO纳米层的反应前驱体A为TMA，反应前驱体B为O3或H2O；
所述AlN纳米层的反应前驱体A为TMA，反应前驱体B为N2和/或H2；
所述AlO纳米层和AlN纳米层的淀积温度为200-350℃；
所述xAlO/yAlN层的厚度为10～100nm。
所述淀积的方法为原子层沉积工艺；
所述AlN层的淀积温度为100～350℃，反应前驱体A为TMA，反应前驱 体B为N2和/或H2，所述AlN层的厚度为1～5nm；
所述AlO层的淀积温度为100～350℃，反应前驱体A为TMA，反应前驱 体B为O3或H2O，所述AlO层的厚度为1～10nm。
所述预处理包括依次对外延片进行第一清洗、离子注入、第二清洗、高温 牺牲氧化处理和高温表面处理的操作步骤。
所述第一清洗和所述第二清洗的方法均包括标准Piranha工艺清洗、RCA 工艺清洗和DHF工艺清洗。
所述离子注入和所述第二清洗之间还包括刻蚀的步骤。
所述刻蚀的深度根据外延层的厚度确定。
所述高温牺牲氧化处理具体包括将第二清洗后的碳化硅外延片置于 1000～1400℃、氧气气氛下氧化10～30min后得到牺牲氧化层，经湿法腐蚀除去 牺牲氧化层的操作步骤；其中，氧气的流量为0.1～10slm，纯度为6N。
所述牺牲氧化层的厚度为1～50nm。
所述湿法刻蚀采用的溶剂为1～50％的DHF溶液或者BOE溶液；所述湿法 刻蚀是在常温下进行的。
所述高温表面处理包括在HCl气体环境下对外延片的表面进行高温表面化 处理的操作步骤；所述高温表面化处理的温度为1000～1500℃，时间为0.1～4h， HCl的纯度为6N，HCl的流量为0.01～1slm。
所述碳化硅外延片包括衬底和外延层；
所述衬底为n型4H-SiC或6H-SiC，厚度为100～1000μm；
所述衬底为氮或磷重掺杂的碳化硅衬底，电阻率为0.001～0.1Ω·cm；或， 所述衬底为钒掺杂或者无掺杂半绝缘的碳化硅衬底，电阻率大于105Ω·cm；
所述外延层为n型4H-SiC或6H-SiC，厚度为2～300μm。
所述外延层为掺杂碳化硅外延层，掺杂浓度为1×1013～1×1016cm-3；或，
所述外延层包括第一层外延层、第二层外延层和第三层外延层；
所述第一层外延层为n型氮或磷掺杂的碳化硅外延片，掺杂浓度为1× 1013～1×1016cm-3，所述第一外延层的厚度为2～300μm；
所述第二外延层为p型铝或硼掺杂的碳化硅外延片，掺杂浓度为1×1015～1 ×1017cm-3，所述第二外延层的厚度为0.2～10μm；
所述第三外延层为n型氮或磷掺杂的碳化硅外延片，掺杂浓度为1×1018～1 ×1020cm-3，所述第三外延层的厚度为0.1～0.5μm。
所述离子注入包括阱区离子注入、基极接触区离子注入和源极接触区离子 注入；
所述阱区离子注入的离子为铝或硼，注入深度为0.2～1.0μm，浓度为1× 1015～1×1017cm-3；
基极接触区离子注入的离子为铝或硼，注入深度为0.1～0.8μm，浓度为1 ×1019～1×1021cm-3；
源极接触区离子注入的离子为氮或磷，注入深度为0.1～0.5μm，浓度为1 ×1018～1×1020cm-3。
所述离子注入工艺结束后，所有离子注入区在保护性掩膜和惰性气氛保护 下在1500～2100℃下退火10～30min。
本发明技术方案，具有如下优点：
1.本发明提供的高介电常数栅介质材料，自下至上，包括依次叠加的AlN 层、AlOxNy层和Al2O3层；该栅介质层具有较高的界面质量、界面态密度和高 可靠性，同时该栅介质层的均匀性较好，漏电流的问题较少。
2.本发明提供的高介电常数栅介质材料的制备方法，该方法通过淀积 xAlO/yAlN层，经热退火工艺后可以形成高介电常数和宽禁带宽度的复合HK 栅介质优化的AlOxNy层，在AlOxNy层下方设置AlN层，可以优化栅介质材料 的界面结构，提高界面质量，降低界面态密度；在AlOxNy层上方设置AlO层， 可以引入宽禁带和高致密度的Al2O3；本发明提供的制备方法可以提高栅介质 材料的质量，降低介质界面态密度，提高SiC MOS功率器件耐压能力，改善漏 电特性和可靠性。
通过AlN与碳化硅外延片有较好的结合面，晶格失配＜1％，AlN层、 xAlO/yAlN层和AlO层通过热退火后可以生长成致密、均匀、高质量的 AlN/AlOxNy/AlO复合栅介质材料。
3.本发明提供的高介电常数栅介质材料的制备方法，通过采用ALD工艺淀 积AlN和AlO纳米层，调整AlO纳米层中AlO和AlN纳米层中AlN的摩尔比， 结合热退火工艺，有助于形成高介电常数和宽禁带宽度的AlOxNy层；
通过调整AlO纳米层中AlO和AlN纳米层中AlN的摩尔比，以及 xAlO/yAlN层的厚度，可以控制述AlO纳米层的厚度为0.1～5nm，AlN纳米层 的厚度为0.1～5nm。
高温牺牲氧化处理有助于消除SiC外延片表面和近表面的晶格损伤，降低SiC/栅介质的界面处因表面晶格缺陷造成的界面各种缺陷(界面态)；通过高温 HCl表面处理对表面进行高温表面腐蚀处理，处理后的SiC表面呈原子级表面 平整度，有助于改进和消除SiC晶圆本身及后期加工工艺后带来的表面粗糙度 劣化，有助于提高SiC/栅介质的界面平整度。高温牺牲氧化处理和高温表面处 理的两个操作步骤结合在一起有助于提高SiC功率MOSFET器件的载流子沟道 迁移率、导通特性、稳定性和可靠性。
4.本发明提供的高介电常数栅介质材料的制备方法，本发明所选用的ALD 技术兼具有常规化学气相沉积(CVD)的高均匀性、可以在任何复杂形状的表 面淀积出均匀可控的且具有复杂结构的HK介质材料，也有ALD技术特有的对 介质层厚度控制的精确性以及真正的低热温淀积工艺特性，避免了常规高温 SiC热氧化工艺带来的界面质量劣化造成的高界面态密度和氧化的各向异性的 特性带来的不同晶向形成的氧化层厚度不一致等问题，本发明制备得到的栅介 质材料适用于包括具有沟槽栅结构在内的SiC MOS器件工艺制造。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将 对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见 地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来 讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例1中的制备方法的流程示意图；
图2是本发明实施例1中的碳化硅外延片的结构示意图；
图3是本发明实施例1中完成离子注入工艺后的结构示意图；
图4是本发明实施例1中完成高温牺牲氧化处理后的结构示意图；
图5是本发明实施例1中完成高温表面处理后的结构示意图；
图6是本发明实施例1中完成淀积后的结构示意图；
图7是本发明实施例1中完成热退火工艺后的结构示意图；
图8是本发明实施例2中的碳化硅外延片的结构示意图；
图9是本发明实施例2中完成沟槽刻蚀后的结构示意图；
图10是本发明实施例2中完成高温牺牲氧化处理后的结构示意图；
图11是本发明实施例2中完成高温表面处理后的结构示意图；
图12是本发明实施例2中完成淀积后的结构示意图；
图13是本发明实施例2中完成热退火工艺后的结构示意图；
图14是本发明实施例3中的碳化硅外延片的结构示意图；
图15是本发明实施例3中完成离子注入工艺后的结构示意图；
图16是本发明实施例3中完成高温牺牲氧化处理后的结构示意图；
图17是本发明实施例3中完成高温表面处理后的结构示意图；
图18是本发明实施例3中完成淀积后的结构示意图；
图19是本发明实施例3中完成热退火工艺后的结构示意图；
图20是本发明试验例中的MOS电容的结构示意图；
图21是本发明试验例中的AlN/AlON/Al2O3栅介质材料的扫描电子显微镜 图；
图22是本发明试验例中的测试MOS电容的C-V特性；
图23是本发明试验例中的测试MOS电容的界面态密度分布特性；
图24-26分别是本发明试验例中的Al2O3、AlON复合HK材料和 AlN/AlON/Al2O3栅介质材料的MOS电容TZDB测试所得的电流特性(I-V) 曲线；
图27是本发明试验例中的测试MOS电容在电场强度为4MV/cm时的漏电 电流分布；
图28是本发明试验例中的测试MOS电容的击穿电场强度的Weibull分布 附图标记：
1-铝栅电极；2-栅介质材料；3-4H-SiC；4-Ni底电极。
具体实施方式
提供下述实施例是为了更好地进一步理解本发明，并不局限于所述最佳实 施方式，不对本发明的内容和保护范围构成限制，任何人在本发明的启示下或 是将本发明与其他现有技术的特征进行组合而得出的任何与本发明相同或相近 似的产品，均落在本发明的保护范围之内。
实施例中未注明具体实验步骤或条件者，按照本领域内的文献所描述的常 规实验步骤的操作或条件即可进行。所用试剂或仪器未注明生产厂商者，均为 可以通过市购获得的常规试剂产品。
实施例1
本实施例提供了一种高介电常数栅介质材料的制备方法，其流程图见图1， 包括，
(1)对碳化硅外延片进行预处理
碳化硅外延片110包括衬底101和外延层102，如图2所示，衬底为具有4 倾角的(0001)n型氮掺杂的4H-SiC，厚度为350μm，电阻率为0.001Ω·cm； 外延层为氮掺杂6H-SiC，晶向与衬底相同，掺杂浓度为1×1015cm-3，厚度为 12μm；
对外延片进行第一清洗，第一清洗包括标准Piranha工艺清洗、RCA工艺 清洗和DHF工艺清洗；清洗后在碳化硅外延片进行离子注入工艺，使外延层内 形成阱区111、基极接触区113和源极接触区112，如图3所示，其中，阱区 111为铝离子注入，注入深度为0.8μm，注入浓度为1×1016cm-3；基极接触区 113为铝离子注入，注入深度为0.1μm，注入浓度为1×1019cm-3；源极接触区 112为氮离子注入，注入深度为0.1μm，注入浓度为1×1018cm-3；阱区、基极 接触区和源极接触区的离子注入工艺是在保护性掩膜和惰性气氛的保护条件下 进行，离子注入在500℃下进行，注入结束后，所有离子注入区在保护性掩膜 和氩气气氛保护下在1700℃下退火30min；
然后对离子注入后的外延片进行第二清洗，第二清洗包括标准Piranha工艺 清洗、RCA工艺清洗和DHF工艺清洗，然后在1250℃的纯氧的环境中进行氧 化，得到牺牲氧化层121，如图4所示，其中，氧气的纯度为6N，流量为10slm， 氧化时间为10min，厚度为20nm；然后再通过5％的DHF，在常温下进行腐蚀， 使牺牲氧化层完全被腐蚀除去；
如图5所示，去除牺牲氧化层的外延片在HCl环境、1400℃下进行高温表 面处理，得到光滑的H钝化表面131，高温表面处理的时间为1h，HCl的流 量为1slm，纯度为6N，高温表面处理的设备为箱式炉。
(2)在碳化硅外延片上依次淀积AlN层、xAlO/yAlN层和AlO层；
如图6所示，采用ALD淀积方法，反应前驱体A采用TMA，前驱体B采 用N2/H2的混合气体，淀积反应温度为300℃，在碳化硅外延片上淀积厚度为 5nm的AlN层142；然后采用ALD淀积方法，在AlN层上交替淀积AlO纳米 层151和AlN纳米层152，得到xAlO/yAlN层150，其中x、y均为1；AlO纳 米层151的反应前驱体A采用TMA，前驱体B采用O3；AlN纳米层152的反 应前驱体A采用TMA，前驱体B采用N2/H2混合气体，AlO纳米层中的AlO 与AlN纳米层中的AlN的摩尔比为1:1；xAlO/yAlN层的厚度为40nm；采用 ALD淀积方法，在xAlO/yAlN层上淀积AlO层141，反应前驱体A为TMA， 前驱体B为O3，淀积反应温度为300℃，AlO层的厚度为5nm。
(3)经热退火后依次形成AlN层、AlOxNy层、Al2O3层
如图7所示，在900℃下进行热退火处理60s得到AlN/AlON/Al2O3复合栅 介质层，其中，热退火的气体为氮气，纯度为6N，流量为50sccm，纳米层状 结构的AlO 151和AlN 152在经过相互渗透和反应得到了单相均一的反应物 AlON 162，AlO层141在淀积后退火后形成Al2O3 161，AlN层142在淀积后 退火后得到致密化的AlN 163，即得到AlN/AlON/Al2O3高介电常数栅介质材料。
实施例2
本实施例提供了一种高介电常数栅介质材料的制备方法，包括，
(1)对碳化硅外延片进行预处理
如图8所示，碳化硅外延片210包括衬底201、第一外延层202、第二外延 层203和第三外延层204，第一外延层、第二外延层和第三外延层是在衬底晶 面上同晶向生长；其中，衬底201为具有4倾角的(0001)n型氮掺杂的4H-SiC， 电阻率为0.001Ω·cm，厚度为350μm；第一外延层202为具有与衬底同晶向的 n型氮掺杂4H-SiC，掺杂浓度为5×1015cm-3，厚度为12μm；第二外延层203 为具有与衬底同晶向的p型铝掺杂4H-SiC，掺杂浓度为5×1016cm-3，厚度为 0.8μm；第三外延层204为具有与衬底同晶向的n型氮掺杂4H-SiC，掺杂浓度 为1×1019cm-3，厚度为0.2μm。
对外延片210进行第一清洗，第一清洗包括标准Piranha工艺清洗、RCA 工艺清洗和DHF工艺清洗，清洗后的碳化硅外延片进行基极接触区211离子注 入工艺，基极接触区211离子注入为铝离子注入，注入深度为0.8μm，注入浓 度1×1019cm-3，离子注入为选择性离子注入，通过开了合适窗口的淀积的氧化 硅等硬掩膜对外延片210进行基极接触区211离子注入工艺，离子注入温度 500℃；注入结束后，基极接触区离子注入工艺在保护性掩膜和惰性气氛保护下 进行注入后退火，退火温度为1700℃，时间30min；退火后，对外延片210进 行沟槽212刻蚀，如图9所示，刻蚀采用Cl基气体的ICP等离子体刻蚀及氧化 硅刻蚀用硬掩膜，沟槽212刻蚀将穿过外延层204和203，并进入第一外延层 202，进入深度为0.2μm；
对外延片进行第二清洗，第二清洗包括标准Piranha工艺清洗、RCA工艺 清洗和DHF工艺清洗；如图10所示，第二清洗后的外延片在1250℃的纯氧的 环境中进行氧化，得到牺牲氧化层221，其中，氧气的纯度为6N，流量为10slm， 氧化时间为10min，厚度为20nm；然后再通过BOE腐蚀液在常温下进行腐蚀 直至牺牲氧化层被完全腐蚀除去；
如图11所示，去除牺牲氧化层的外延片在HCl环境、1400℃下进行高温 表面处理，得到光滑的H钝化表面231，HCl流量在1.0slm，HCl纯度在6N， 高温表面处理的时间为1h，高温表面处理的设备为箱式炉。
(2)在碳化硅外延片上依次淀积AlN层、xAlO/yAlN层和AlO层；
如图12所示，采用ALD淀积方法，反应前驱体A采用TMA，前驱体B 采用N2/H2的混合气体，淀积反应温度为300℃，在碳化硅外延片上淀积厚度为 5nm的AlN层242；然后采用ALD淀积方法，在AlN层上交替淀积AlO纳米 层251和AlN纳米层252，得到xAlO/yAlN层250，其中x、y均为1；AlO纳 米层251的反应前驱体A采用TMA，前驱体B采用O3；AlN纳米层252的反 应前驱体A采用TMA，前驱体B采用N2/H2混合气体，AlO纳米层中的AlO 与AlN纳米层中的AlN的摩尔比为1:1；xAlO/yAlN层的厚度为40nm；采用 ALD淀积方法，在xAlO/yAlN层上淀积AlO层241，反应前驱体A为TMA， 前驱体B为O3，淀积反应温度为300℃，AlO层的厚度为5nm。
(3)经热退火后依次形成AlN层、AlOxNy层、Al2O3层
如图13所示，在900℃下进行热退火处理60s得到AlN/AlOxNy/Al2O3复合 栅介质层，其中，热退火的气体为氮气，纯度为6N，流量为50sccm，纳米层 状结构的AlO 251和AlN252在经过相互渗透和反应得到了单相均一的反应物 AlON 262，AlO层241在淀积后退火后形成Al2O3 261，AlN层242在淀积后 退火后得到致密化的AlN263，即得到AlN/AlON/Al2O3高介电常数栅介质材料。
实施例3
本实施例提供了一种高介电常数栅介质材料的制备方法，包括，
(1)对碳化硅外延片进行预处理
碳化硅外延片310包括衬底301和外延层302，如图14所示，衬底为半绝 缘的无掺杂的具有4倾角的(0001)4H-SiC，电阻率大于105Ω·cm，厚度为 350μm，外延层为n型氮掺杂的4H-SiC，晶向与衬底相同，掺杂浓度为 5×1015cm-3，外延层厚度为12μm；
对外延片310进行第一清洗，第一清洗包括标准Piranha工艺清洗、RCA 工艺清洗和DHF工艺清洗；清洗后的碳化硅外延片进行离子注入工艺，使外延 层内形成阱区311、基极接触区313和源极接触区312，其中，阱区311离子注 入为铝(Al)离子注入，注入深度为1.0μm，注入浓度4×1016cm-3，基极接触 区313离子注入为铝(Al)离子注入，注入深度为0.2μm，注入浓度1×1020cm-3； 源极接触区312离子注入为氮(N)离子注入，注入深度为0.1μm，注入浓度1 ×1019cm-3。离子注入为选择性离子注入，通过开了合适窗口的淀积的氧化硅等硬掩膜对外延片310进行阱区311、基极接触区313和源极接触区312的离子 注入工艺，离子注入温度为500℃。经过离子注入工艺后，所有离子注入区在 保护性掩膜和氩气气氛保护下在1700℃下注入，注入后退火30min；
然后对离子注入后的外延片进行第二清洗，第二清洗包括标准Piranha工艺 清洗、RCA工艺清洗和DHF工艺清洗，然后在1500℃的纯氧的环境中进行氧 化，得到牺牲氧化层321，如图16所示，其中，氧气的纯度为6N，流量为10slm， 氧化时间为10min，牺牲氧化层的厚度为20nm；然后再通过5％的DHF在常温 下进行刻蚀，直到牺牲氧化层完全腐蚀去除。
如图17所示，去除氧化层的外延片在HCl环境、1400℃下进行高温表面 处理，得到光滑的钝化表面331，HCl流量在1.0slm，纯度是6N，高温表面处 理的时间为1h，高温表面处理的设备为箱式炉。
(2)在碳化硅外延片上依次淀积AlN层、xAlO/yAlN层和AlO层；
如图18所示，采用ALD淀积方法，反应前驱体A采用TMA，前驱体B 采用N2/H2的混合气体，淀积反应温度为300℃，在碳化硅外延片上淀积厚度为 5nm的AlN层342；然后采用ALD淀积方法，在AlN层上交替淀积AlO纳米 层351和AlN纳米层352，得到xAlO/yAlN层350，其中x、y均为1；AlO纳 米层351的反应前驱体A采用TMA，前驱体B采用O3；AlN纳米层352的反 应前驱体A采用TMA，前驱体B采用N2/H2混合气体，AlO纳米层中的AlO 与AlN纳米层中的AlN的摩尔比为1:1；xAlO/yAlN层的厚度为40nm；采用 ALD淀积方法，在xAlO/yAlN层上淀积AlO层341，反应前驱体A为TMA， 前驱体B为O3，淀积反应温度为300℃，AlO层的厚度为5nm。
(3)经热退火后依次形成AlN层、AlOxNy层、Al2O3层
如图19所示，在900℃下进行热退火处理60s得到AlN/AlOxNy/Al2O3复合 栅介质层，其中，热退火的气体为氮气，纯度为6N，流量为50sccm，纳米层 状结构的AlO 351和AlN352在经过相互渗透和反应得到了单相均一的反应物 AlON 362，AlO层341在淀积后退火后形成Al2O3 361，AlN层342在淀积后 退火后得到致密化的AlN 363，即得到AlN/AlON/Al2O3高介电常数栅介质材料。
试验例
本试验例提供了实施例1制备得到的栅介质材料的性能测试，具体如下：
本试验例是基于SiC MOS电容作为试验载体进行的。栅介质材料的界面 特性和可靠性通常是用MOS电容作为测试试样进行。用于本发明的MOS电容 结构示意图如图20所示，由MOS电容Al栅电极1、栅介质材料2、4H-SiC 外延片3和Ni-底电极4构成。在本试验例中，三种基于ALD技术工艺淀积的 栅介质材料被用于比较栅介质材料与半导体的界面质量和栅介质的质量和可靠 性，三种栅介质材料分别是Al2O3、AlON材料和AlN/AlON/Al2O3栅介质材料 (本发明实施例1提供)。图21为淀积的AlN/AlON/Al2O3栅介质材料的截面的 扫描电子显微镜图，从图21中可以看出，本发明制备得到了栅介质材料。
栅介质材料与半导体的界面质量通常用MOS电容的电容特性(C-V)测 试，并通过计算界面态(表面缺陷)密度表征。有多种方法可以测试表征栅介 质层与半导体的界面态密度，包括高频C-V(HFCV)法，高-低频C-V(Hi-Lo CV)法，电导法，C-ψs法等，本试验例用常规的HFCV法测试表征栅介质层 与半导体的界面态密度。
图22为Al2O3、AlON材料和AlN/AlON/Al2O3栅介质材料复合的n-型 4H-SiC MOS电容在100kHz下的HFCV特性曲线。从HFCV特性曲线，可以 按照Terman方法，计算出在栅介质的禁带能量空间分布的界面态密度DIT：
EIT-Ei＝qφB-qψs
界面态密度DIT计算结果见图23。从图23中可以看出，本发明制备得到 的AlN/AlON/Al2O3栅介质材料的界面态密度在为5.62×1012eV-1cm-2。结果显示， AlN/AlON/Al2O3栅介质材料的界面态密度比Al2O3栅介质材料减少了78％，比 AlON复合栅介质材料减少了37％，说明本发明制备得到的栅介质材料明显改 进了界面质量。
栅介质的质量和可靠性是通过对MOS电容的栅极漏电流和介质的零时击 穿(TZDB)或者经时击穿(TDDB)测试和表征的。本发明采用了零时击穿 (TZDB)的测试和表征方法。零时击穿(TZDB)是在MOS电容试样上施加 一定速率的阶梯波或者斜坡电压/电流直到试样栅介质电击穿。通过TZDB测 试，可以得到一定电场强度下的栅介质漏电流和击穿电场强度情况，以此表征 栅介质的质量和可靠性，即漏电流低的栅介质的质量高，击穿电场强度高的栅 介质的可靠性好。
图24-26为栅介质为Al2O3、AlON材料和AlN/AlON/Al2O3栅介质材料的 MOS电容TZDB测试所得的电流特性(I-V)曲线。本试验例取电场强度为 4MV/cm下的栅电流作为漏电流比较，比较结果见图27所示的箱线图(Box Plot)，以中位值比较，图24-26和图27相结合，可以看出AlN/AlON/Al2O3栅 介质层的漏电比Al2O3的低了33倍，比AlON材料低2倍，本发明制备得到的 栅介质材料的质量有了明显的提高。
栅介质层的TZDB的击穿电场强度通过Weibull分布进行表征，见图28， 其EBD(63.2％)用于表征其耐电场强度/可靠性的指标。从图28可以看出， AlN/AlON/Al2O3栅介质层的EBD(63.2％)，比Al2O3的低了10％，比AlON低 了4％，本发明制备得到的栅介质层的可靠性也有相应的改善。
综上，证明本发明提供的方法制备得到的AlN/AlON/Al2O3栅介质材料额界 面特性、质量、可靠性均较好。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的 限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其 它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由 此所引申出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (13)
1.一种高介电常数栅介质材料，其特征在于，自下至上，包括依次叠加的AlN层、AlOxNy层和Al2O3层；
其中，x、y是xAlO/yAlN层中的AlO与AlN的摩尔比，x的取值范围为1～10，y的取值范围为1～10。
2.一种制备权利要求1所述的高介电常数栅介质材料的方法，其特征在于，包括，
对碳化硅外延片进行预处理；
然后在碳化硅外延片上依次淀积AlN层、xAlO/yAlN层和AlO层；
经热退火后依次形成AlN层、AlOxNy层、Al2O3层，得到栅介质材料。
3.根据权利要求2所述的制备方法，其特征在于，所述热退火是在氮气、氩气或一氧化二氮的气氛下进行的；
所述热退火采用快速退火法，退火温度为800～1200℃，时间为10～60s；或，
所述热退火的温度为600～1000℃，时间为30～60min。
4.根据权利要求2或3所述的制备方法，其特征在于，所述xAlO/yAlN层是通过交替淀积AlO纳米层和AlN纳米层得到；其中，AlO纳米层中的AlO和AlN纳米层中的AlN的摩尔比为x：y。
5.根据权利要求4所述的制备方法，其特征在于，所述AlO纳米层的反应前驱体A为TMA，反应前驱体B为O3或H2O；
所述AlN纳米层的反应前驱体A为TMA，反应前驱体B为N2和/或H2；
所述AlO纳米层和AlN纳米层的淀积温度为200-350℃；
所述xAlO/yAlN层的厚度为10～100nm。
6.根据权利要求2-5任一项所述的制备方法，其特征在于，所述淀积的方法为原子层沉积工艺；
所述AlN层的淀积温度为100～350℃，反应前驱体A为TMA，反应前驱体B为N2和/或H2，所述AlN层的厚度为1～5nm；
所述AlO层的淀积温度为100～350℃，反应前驱体A为TMA，反应前驱体B为O3或H2O，所述AlO层的厚度为1～10nm。
7.根据权利要求2-6任一项所述的制备方法，其特征在于，所述预处理包括依次对外延片进行第一清洗、离子注入、第二清洗、高温牺牲氧化处理和高温表面处理的操作步骤。
8.根据权利要求7所述的制备方法，其特征在于，所述离子注入和所述第二清洗之间还包括刻蚀的步骤。
9.根据权利要求7或8所述的制备方法，其特征在于，所述高温牺牲氧化处理具体包括将第二清洗后的碳化硅外延片置于1000～1400℃、氧气气氛下氧化10～30min后得到牺牲氧化层，经湿法腐蚀除去牺牲氧化层的操作步骤；其中，氧气的流量为0.1～10slm，纯度为6N。
10.根据权利要求7-9任一项所述的制备方法，其特征在于，所述高温表面处理包括在HCl气体环境下对外延片的表面进行高温表面化处理的操作步骤；所述高温表面化处理的温度为1000～1500℃，时间为0.1～4h，HCl的纯度为6N，HCl的流量为0.01～1slm。
11.根据权利要求7-10任一项所述的制备方法，其特征在于，所述碳化硅外延片包括衬底和外延层；
所述衬底为n型4H-SiC或6H-SiC，厚度为100～1000μm；
所述衬底为氮或磷重掺杂的碳化硅衬底，电阻率为0.001～0.1Ω·cm；或，所述衬底为钒掺杂或者无掺杂半绝缘的碳化硅衬底，电阻率大于105Ω·cm；
所述外延层为n型4H-SiC或6H-SiC，厚度为2～300μm。
12.根据权利要求11所述的制备方法，其特征在于，所述外延层为掺杂碳化硅外延层，掺杂浓度为1×1013～1×1016cm-3；或，
所述外延层包括第一层外延层、第二层外延层和第三层外延层；
所述第一层外延层为n型氮或磷掺杂的碳化硅外延片，掺杂浓度为1×1013～1×1016cm-3，所述第一外延层的厚度为2～300μm；
所述第二外延层为p型铝或硼掺杂的碳化硅外延片，掺杂浓度为1×1015～1×1017cm-3，所述第二外延层的厚度为0.2～10μm；
所述第三外延层为n型氮或磷掺杂的碳化硅外延片，掺杂浓度为1×1018～1×1020cm-3，所述第三外延层的厚度为0.1～0.5μm。
13.根据权利要求7-12任一项所述的制备方法，其特征在于，所述离子注入包括阱区离子注入、基极接触区离子注入和源极接触区离子注入；
所述阱区离子注入的离子为铝或硼，注入深度为0.2～1.0μm，浓度为1×1015～1×1017cm-3；
基极接触区离子注入的离子为铝或硼，注入深度为0.1～0.8μm，浓度为1×1019～1×1021cm-3；
源极接触区离子注入的离子为氮或磷，注入深度为0.1～0.5μm，浓度为1×1018～1×1020cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010524341.4A CN111640794A (zh) | 2020-06-10 | 2020-06-10 | 一种高介电常数栅介质材料及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010524341.4A CN111640794A (zh) | 2020-06-10 | 2020-06-10 | 一种高介电常数栅介质材料及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111640794A true CN111640794A (zh) | 2020-09-08 |
Family
ID=72333386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010524341.4A Pending CN111640794A (zh) | 2020-06-10 | 2020-06-10 | 一种高介电常数栅介质材料及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111640794A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871468A (zh) * | 2021-07-20 | 2021-12-31 | 厦门大学 | 一种具有叠栅结构的碳化硅mis器件及其制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140094027A1 (en) * | 2012-10-03 | 2014-04-03 | Osaka University | Film forming method and film forming apparatus |
| CN103887163A (zh) * | 2014-04-03 | 2014-06-25 | 中国科学院半导体研究所 | 用于SiC基MOS器件栅介质薄膜的制备方法 |
| JP2015198185A (ja) * | 2014-04-02 | 2015-11-09 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| CN108257858A (zh) * | 2016-12-28 | 2018-07-06 | 全球能源互联网研究院 | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 |
-
2020
- 2020-06-10 CN CN202010524341.4A patent/CN111640794A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140094027A1 (en) * | 2012-10-03 | 2014-04-03 | Osaka University | Film forming method and film forming apparatus |
| JP2015198185A (ja) * | 2014-04-02 | 2015-11-09 | 東京エレクトロン株式会社 | 成膜方法及び成膜装置 |
| CN103887163A (zh) * | 2014-04-03 | 2014-06-25 | 中国科学院半导体研究所 | 用于SiC基MOS器件栅介质薄膜的制备方法 |
| CN108257858A (zh) * | 2016-12-28 | 2018-07-06 | 全球能源互联网研究院 | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113871468A (zh) * | 2021-07-20 | 2021-12-31 | 厦门大学 | 一种具有叠栅结构的碳化硅mis器件及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101253633B (zh) | 用于制造碳化硅半导体器件的方法 | |
| EP1523032B1 (en) | Method of production of a silicon carbide-oxide layered structure | |
| US9748410B2 (en) | N-type aluminum nitride single-crystal substrate and vertical nitride semiconductor device | |
| CN108257858B (zh) | 一种高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| JP2009149481A (ja) | 半導体基板の製造方法 | |
| CN104637801A (zh) | 一种制备SiC MOSFET栅氧化层的方法 | |
| CN111341839A (zh) | 一种p型氮掺杂氧化镓薄膜及其制备方法 | |
| JP2008205296A (ja) | 炭化珪素半導体素子及びその製造方法 | |
| JP2005136386A5 (zh) | ||
| CN104658903A (zh) | 一种制备SiC MOSFET栅氧化层的方法 | |
| US7198997B2 (en) | Method for producing semiconductor substrate, method for producing field effect transistor, semiconductor substrate, and field effect transistor | |
| CN108257855B (zh) | 高k栅介质层的制备方法及碳化硅MOS功率器件 | |
| JP2005136386A (ja) | 炭化珪素−酸化物積層体，その製造方法及び半導体装置 | |
| JP2008222509A (ja) | ＳｉＣエピタキシャル膜付き単結晶基板の製造方法 | |
| JPH09321323A (ja) | 炭化けい素半導体基板とその製造方法およびその基板を用いた炭化けい素半導体素子 | |
| CN111640794A (zh) | 一种高介电常数栅介质材料及其制备方法 | |
| WO2020253807A1 (zh) | 一种p/n型碳化硅欧姆接触的制备方法 | |
| CN116053122A (zh) | 碳化硅mosfet栅氧化层的制备方法 | |
| Takai et al. | Porous silicon layers and its oxide for the silicon‐on‐insulator structure | |
| CN115295407A (zh) | 一种SiC功率器件的栅氧结构制备方法和栅氧结构 | |
| Kim et al. | Growth of highly oriented TiO2 thin films on InP (100) substrates by metalorganic chemical vapor deposition | |
| KR20230132455A (ko) | 에피택셜 웨이퍼의 제조방법 | |
| CN112599408A (zh) | 具有复合氧化层的碳化硅金属氧化物半导体制备方法 | |
| JP2011023502A (ja) | 炭化珪素半導体素子及びその製造方法並びに炭化珪素エピタキシャル基板の製造方法 | |
| WO2019049876A1 (ja) | エピタキシャルシリコン薄膜の製造に用いられるシリコン基板及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |