CN111341839A - 一种p型氮掺杂氧化镓薄膜及其制备方法 - Google Patents

一种p型氮掺杂氧化镓薄膜及其制备方法 Download PDF

Info

Publication number
CN111341839A
CN111341839A CN202010059433.XA CN202010059433A CN111341839A CN 111341839 A CN111341839 A CN 111341839A CN 202010059433 A CN202010059433 A CN 202010059433A CN 111341839 A CN111341839 A CN 111341839A
Authority
CN
China
Prior art keywords
gallium oxide
type nitrogen
doped gallium
oxide thin
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010059433.XA
Other languages
English (en)
Other versions
CN111341839B (zh
Inventor
方志来
蒋卓汛
闫春辉
吴征远
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202010059433.XA priority Critical patent/CN111341839B/zh
Publication of CN111341839A publication Critical patent/CN111341839A/zh
Application granted granted Critical
Publication of CN111341839B publication Critical patent/CN111341839B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0321—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
    • H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
    • H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
    • H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
    • H01L31/108—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type
    • H01L31/1085—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier being of the Schottky type the devices being of the Metal-Semiconductor-Metal [MSM] Schottky barrier type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明公开了一种p型氮掺杂氧化镓薄膜及其制备方法，通过热氧化生长，自氮化镓薄膜上表面向氮化镓薄膜下表面扩散生长p型氧化镓薄膜，制得的p型氧化镓薄膜载流子浓度为1.0×1011/cm3～1.0×1020/cm3，薄膜表面粗糙度为1nm‑100nm，膜电阻率≤100Ω·cm。该发明提供了一种工艺简单且可重复稳定制备p型氧化镓薄膜的方法，制备的p型氧化镓薄膜氮掺杂含量高、载流子浓度高、迁移率高、电阻率低，提升了p型氧化镓材料的质量，推动了氧化镓材料的产业化进程。

Description

一种p型氮掺杂氧化镓薄膜及其制备方法
技术领域
本发明属于半导体材料技术领域，具体涉及一种p型氮掺杂氧化镓薄膜及其 制备方法。
背景技术
基于硅材料的功率半导体器件经过多年发展，器件的性能已经趋近硅材料 的理论极限，而随着功率转换电路和系统需求的日益增加，目前功率半导体器件 正进入以碳化硅、氮化镓、氧化锌、金刚石、氮化铝以及氧化镓为代表的第三代 宽禁带半导体时代。其中，单斜晶系β-氧化镓作为一种超宽禁带半导体，禁带 宽度为4.7～4.9eV，是制备高性能深紫外日盲光电探测器的可选材料。目前高质 量氧化镓材料生长与高性能深紫外光电探测器制备已成为研究热点。随着氧化 镓材料质量和器件性能的逐步提升，氧化镓深紫外光电探测器有望在未来实现 产业化。现阶段，氧化镓材料生长和p型掺杂，金属-半导体接触，探测器的探 测能力以及器件稳定性等问题是氧化镓的研究重点。
关于β-Ga2O3材料的研究主要还是集中在材料的生长，更为细致的研究集 中在材料缺陷和杂质的引入对β-Ga2O3材料的影响。β-Ga2O3材料往往更倾向 于呈现n型导电性，这是由于缺陷与氧空位的存在而引入的施主能级，所以β- Ga2O3材料退火的环境会对材料的导电性有很直观的影响，例如β-Ga2O3材料在 氧氛围下退火会抑制材料中的自由电子浓度，而在氢气或氮气氛围下退火却能 提升自由电子浓度，达到提升n型导电性的效果。由于Ga2O3材料具有很高的 空穴有效质量、极易引入的氧空位与缺陷等施主能级，所以即便是未掺杂的氧化 镓材料也会呈现出n型材料的导电特性，这就使得Ga2O3材料在n型材料制备 上突破不断，但在p型材料制备方面却举步维艰，迟迟未能有大突破。
近年来对p型氧化镓薄膜的研究主要集中在氮替位氧形成的氮掺杂氧化镓 薄膜和锌替位镓形成的锌掺杂氧化镓薄膜，虽然对于p型氧化镓的研究取得了 一定的进展，但在已有的p型氧化镓材料制备中，面临着材料掺杂浓度低，重复 率低，迁移率低，载流子浓度低，电阻率高等无法满足实用性的需求。能否提高 材料p型掺杂水平，能否快捷有效的制备高迁移率，高载流子浓度，低电阻率的 p型氧化镓薄膜，是关系到氧化镓材料产业化推广的重要因素之一。
由于p型氧化镓材料的缺失，现阶段氧化镓材料的器件研究都是基于n型 氧化镓。基于n型氧化镓薄膜制备的深紫外光电探测器，面临着响应度不高的 问题。基于p型氧化镓薄膜制备的场效应晶体管，其性能表现一直都是盲区。在 获得p型氧化镓薄膜的前提下，无论是对p型氧化镓深紫外光电探测器的研究， 还是对p型氧化镓场效应管的研究，都是对氧化镓材料发展的巨大推动。
发明内容
为解决上述问题，本发明提供一种p型氮掺杂氧化镓薄膜，包括衬底和p型 氮掺杂氧化镓薄层，所述p型氮掺杂氧化镓薄膜的载流子浓度为 1.0×1011/cm3～1.0×1020/cm3，即每立方厘米包含的载流子数量为1.0×1011～1.0×1020个，所述p型氮掺杂氧化镓薄膜表面粗糙度为1nm-100nm，所述p型氮掺杂氧 化镓薄膜电阻率≤100Ω·cm。
优选的，所述衬底材料选自蓝宝石、硅、碳化硅、石墨烯、氮化硼。
优选的，所述衬底材料选自蓝宝石、硅、碳化硅、石墨烯、氮化硼。
优选的，所述p型氮掺杂氧化镓薄层厚度为1μm～4μm。
基于同样的发明构思，本发明另提供一种p型氮掺杂氧化镓薄膜制备方法， 包括
至少在第一温度、第二温度、第三温度下变温退火，至少在第一氧含量和第 二氧含量下进行热氧化使得氧气掺杂入氮化镓薄膜内部制得载流子浓度为1.0×1011/cm3～1.0×1020/cm3的p型氮掺杂氧化镓薄膜。
优选的，所述第二温度≥第一温度≥第三温度，所述第二氧含量≥第一氧含 量。
优选的，通过空气、氨气、二茂镁、或二茂锌作为掺杂气源以提高载流子浓 度。
优选的，所述热氧化生长方式具体为
步骤1：先将包含衬底的氮化镓薄膜放置于热生长设备腔体中，抽出腔内空 气，使腔体内压强维持在1.01×10-2Pa～1.01×106Pa；
步骤2：持续通入吹扫气体，使腔体内达第一氧含量1.0×10-15mol/L～1.0×10-9mol/L；
步骤3：第一温度下退火，氧气自氮化镓薄膜上表面向内部注入，热氧化形 成氮化镓-氧化镓异质结，氧气注入深度小于所述氮化镓薄膜厚度；
步骤4：继续在第二温度下退火，提升腔体内至第二氧含量1.0×10-9mol/L～ 1.0×10-6mol/L，氧气继续注入至深度与所述氮化镓薄膜厚度一致；
步骤5：提升腔体内压强，在第三温度下退火，完成p型氮掺杂氧化镓薄膜 制备。
优选的，所述p型氮掺杂氧化镓薄膜的氮掺杂浓度为 1.0×1012/cm3～1.0×1020/cm3。
优选的，通过调控退火温度、氧含量、腔体内压强调控p型氧化镓薄膜的氮 掺杂量和载流子浓度。
优选的，所述步骤2中持续通入的吹扫气体为任一惰性气体或氮气；所述 气体流量为10sccm～700sccm。
优选的，第一温度为800℃～1200℃，退火时间10min～30min。
优选的，第二温度为1200℃～1400℃，退火时间30min～240min。
优选的，第三温度为500℃～800℃，腔体内压强提升至1.01×105Pa～1.01×106Pa。
优选的，通过控制用于氧化的氮化镓薄膜厚度与所述步骤中的退火时间调 控p型氧化镓薄膜的厚度。
本发明另提供一种顶栅晶体管，该顶栅晶体管外延结构包括上述任一所述 的p型氮掺杂氧化镓薄膜或任一方法制备的p型氮掺杂氧化镓薄膜，还包括位 于所述p型氮掺杂氧化镓薄膜两端部的源电极和漏电极、位于所述p型氮掺杂 氧化镓薄膜上靠近中间位置的第一绝缘层以及位于所述第一绝缘层上的栅电极； 所述外延结构上设有第二绝缘层。
本发明还提供一种深紫外探测器，该深紫外探测器包括上述任一所述的p型 氮掺杂氧化镓薄膜或任一方法制备的p型氮掺杂氧化镓薄膜，还包括位于所述p 型氮掺杂氧化镓薄膜两端部的电极和所述电极之间的弓形沟槽。
一种顶栅晶体管制备方法，采用上述任一所述的p型氮掺杂氧化镓薄膜任 一所述方法制备的p型氮掺杂氧化镓薄膜，进行如下步骤：
S1：在所述p型氮掺杂氧化镓薄膜两端部沉积源电极和漏电极；
S2：在所述p型氮掺杂氧化镓薄膜中央沉积第一绝缘层；
S3：在所述第一绝缘层上沉积栅电极；
S4：在所述源电极、漏电极、栅电极和所述p型氮掺杂氧化镓薄膜上沉积第 二绝缘层。
优选的，所述源电极、漏电极与栅电极的厚度为10～200nm；所述电极材料 为金、银、铝、钛、铬、镍、铂及其合金任一种。
优选的，所述S2沉积方式为热蒸发、电子束蒸镀或测控溅射。
优选的，所述第一绝缘层和所述第二绝缘层材料为二氧化硅、三氧化二铝、 二氧化铪任一种或多种。
优选的，采用上述任一所述的p型氮掺杂氧化镓薄膜或上述任一所述方法制 备的p型氮掺杂氧化镓薄膜，进行如下步骤：
S1：在所述p型氮掺杂氧化镓薄膜两端部沉积电极；
S2：在所述电极之间形成弓形沟槽。
优选的，所述电极厚度为10nm～200nm；所述电极材料为金、银、铝、钛、 铬、镍、铂及其合金任一种。
优选的，所述电极选自铬、镍及其合金。
本发明具备的有益效果：
(1)可制备出掺杂率高、重复率高、高迁移率、高载流子浓度且极低电阻率 的p型氧化镓薄膜，推动了氧化镓材料产业化发展；
(2)薄膜厚度、氮掺杂量、载流子浓度都可以调控，满足各类生产所需。
(3)p型氧化镓场效应晶体管的开启电压为负，是现阶段唯一具有p型氧化镓 转移特性的器件，并且可与诸多材料结合，广泛的扩展氧化镓材料的应用。
(4)首次将p型氮掺杂氧化镓薄膜用于深紫外光电探测器，制备的p型氮掺杂 氧化镓薄膜具有极高的响应度，深紫外光电探测器性能优异、稳定性好，具备实 用潜力。
附图说明
图1为实施例1氮化镓薄膜的示意图。
图2为实施例1制备p型氮掺杂氧化镓薄膜示意图。
图3为实施例1生长的氧化镓薄膜的霍尔测试结果的对比。
图4为实施例1生长的p型氧化镓薄膜的拉曼测试结果。
图5为实施例1生长的p型氧化镓薄膜原子力显微镜测试结果。
图6为实施例1生长的p型氧化镓薄膜透射电子显微镜截面测试结果。
图7为实施例1生长的p型氧化镓薄二次离子质谱仪元素深度剖析结果。
图8为本发明实例2中的p型氧化镓的顶栅晶体管的示意图。
图9为本发明实例2中的p型氧化镓顶栅晶体管光学显微镜图。
图10为本发明实例2中的p型氧化镓顶栅晶体管电学测试的结果。
图11为本发明实例3中深紫外光电探测器侧视图。
图12为本发明实例3中深紫外光电探测器俯视图。
图13沉积金属电极后器件的光学显微镜图。
图14为本发明实例3中制备器件的电学性能图。
图15为本发明实例3中制备器件的电学稳定性曲线。
图16为本发明实例3中制备器件在不同波长下的响应度。
衬底1，氮化镓薄膜2，p型氮掺杂氧化镓薄膜3，源电极3，漏电极4，第一 绝缘层5，栅电极6，第二绝缘层7，金属电极9，沟槽10
具体实施方法
实施例1：本实施例提供一种p型氧化镓薄膜及其生长方法
如图2所示，为制备P型氮掺杂氧化镓薄膜制备方法，包括如下步骤：
(1)放置氮化镓薄膜于腔体中，使腔体内形成特定的氧含量
如图1所示为氮化镓薄膜示意图，将包含衬底的氮化镓薄膜放入化学气相 沉积设备腔体后，维持化学气相沉积设备腔体内压强稳定在1.01×103Pa，并持 续通入流量为700sccm的氩气，持续通入120分钟，使腔体内达到1.0×10-15的 少氧环境。
(2)高温生长氧化镓薄膜
达到1.0×10-15的少氧环境后，氩气流量减少为200sccm，并维持化学气相沉 积设备腔体压强稳定。将腔体快速升温至1100℃，维持1100℃退火30分钟，氮 化镓薄膜表面自远离衬底的表面向靠近衬底的表面扩散式生长氧化镓薄膜，此 阶段氮化镓层并未完全被氧化，氧气注入深度小于氮化镓薄膜厚度，此阶段用于 形成平整的p型氧化镓薄膜上表面。
(3)提升腔体内氧含量后，继续高温生长氧化镓薄膜
1100℃生长氧化镓薄膜30min后，通入少量氧气，调整腔体内氧含量到1.0 ×10- 8mol/L。调整完毕氧含量后将腔体温度提升至1250℃，继续高温生长氧化 镓薄膜120min，此阶段通过控制氧含量和调控反应温度控制p型氧化镓薄膜的 掺杂含量、载流子浓度及薄膜厚度。
(4)提升腔体内压强，低温退火
p型氧化镓薄膜生长结束后，将腔体内压强提升至1.01×105Pa，并将温度降 低至600℃，使薄膜在相对高压以及相对低温的环境中完成对薄膜内部氧空位的 填补以及对掺杂的激活，从而制备出表面平整且具有高迁移率、极高载流子浓度、 极低电阻率的p型氧化镓薄膜。
热氧化反应过程中存在的氮原子替换氧化镓中氧原子是制备p型氧化镓薄 膜的关键，因此可使用化学气相沉积设备、分子束外延设备、原子层沉积设备、 脉冲激光沉积设备及溅射设备实现上述原子间的替换，达到制备p型氧化镓薄 膜的目的。
生长结束后，对生长所得的氧化镓薄膜进行霍尔测试，如图3所示，为生长 的氧化镓薄膜的霍尔测试结果与常规方法制备的p型氧化镓薄膜的参数对比， 如结果所示，生长所得的氧化镓薄膜为p型，具有大于40cm2/v.s的霍尔迁移率、 大于2×1015/cm3的载流子浓度以及低于60Ω·cm的电阻率。
与常规的制备技术相比，实施例1制备的材料在载流子浓度上有6个量级 的提升，10倍左右的迁移率提升，以及电阻率方面有5个量级的降低。图4为 生长的p型氧化镓薄膜的拉曼测试结果，结果显示生长的p型氧化镓薄膜内部 应力小；图5为生长的p型氧化镓薄膜原子力显微镜测试结果，结果显示p型 氧化镓薄膜表面光滑，粗糙度低至3nm；图6为生长的p型氧化镓薄膜透射电 子显微镜截面测试结果，结果显示制备的p型氧化镓薄膜晶体质量高。图7为 生长的p型氧化镓薄二次离子质谱仪元素深度剖析结果，结果显示生长的p型氧化镓薄膜成功的掺杂了氮元素，且掺杂氮元素的浓度高达2×1017/cm3。
实施例2：本实施例提供一种基于p型氧化镓的顶栅晶体管制备方法
如图8所示为晶体管示意图，晶体管结构包括p型氮掺杂氧化镓薄膜结构、 位于所述氧化镓薄膜结构两端部的源电极和漏电极、位于所述氧化镓薄膜结构 中央的第一绝缘层、位于所述第一绝缘层上的栅电极、位于所述源电极、所述漏 电极、所述栅电极和所述p型氮掺杂氧化镓结构的第二绝缘层。
顶栅晶体管制备方法包括如下步骤：
(1)放置氮化镓薄膜于腔体中，使腔体内形成特定的氧含量
将包含衬底的氮化镓薄膜放入化学气相沉积设备腔体后，维持化学气相沉 积设备腔体内压强稳定在1.01×105Pa，并持续通入流量为500sccm的氩气，持 续通入60分钟，使腔体内达到1.0×10-13的少氧环境。
(2)高温生长氧化镓薄膜
达到1.0×10-15的少氧环境后，氩气流量减少为200sccm，并维持化学气相沉 积设备腔体压强稳定。将腔体快速升温至1000℃，维持1000℃退火60分钟，氮 化镓薄膜表面自远离衬底的表面向靠近衬底的表面扩散式生长氧化镓薄膜，此 阶段氮化镓层并未完全被氧化，氧气注入深度小于氮化镓薄膜厚度。
(3)提升腔体内氧含量后，继续高温生长氧化镓薄膜
1000℃生长氧化镓薄膜60min后，通入少量氧气，调整腔体内氧含量到1.0 ×10- 7mol/L。调整完毕氧含量后将腔体温度提升至1400℃，继续高温生长氧化 镓薄膜180min，至氮化镓薄膜完全被氧化。
(4)提升腔体内压强，低温退火
p型氧化镓薄膜生长结束后，将腔体内压强提升至1.01×105Pa，并将温度降 低至700℃。
(5)在该p型氮掺杂氧化镓薄膜结构上表面两端部通过磁控溅射先沉积10nm 厚的钛，再沉积50nm厚的金作为源、漏电极；
(6)在该p型氮掺杂氧化镓薄膜结构上表面中央位置通过原子气相沉积的方 法，沉积一层二氧化硅作为第一绝缘层；
(7)在第一绝缘层上表面通过磁控溅射沉积50nm厚的金作为栅电极。
(8)在源电极、漏电极、栅电极以及源漏电极之间的p型氮掺杂氧化镓薄膜 结构上，通过原子气相沉积的方法，沉积一层二氧化铪作为第二绝缘层，阻断源 漏电极与栅电极的连接，图9为制备的p型氧化镓顶栅晶体管光学显微镜图。
对制备的p型氧化镓顶栅晶体管进行电学测试，图10为制备的p型氧化镓顶栅 晶体管电学测试的结果，如左图暗电流曲线所示，基于p型氧化镓制备的顶栅晶 体管为肖特基接触，如右图转移特性曲线所示，该发明制备的器件开启电压为负， 与现有的n型氧化镓器件相反。
实例2中器件存在的肖特基接触，可通过电极材料选择、电极沉积前的材料界 面处理等改善金属与半导体接触的方法，改善成为欧姆接触。
实施例3：本实施例提供一种基于p型氧化镓的深紫外探测器制备方法 如图11所示为探测器侧视图，器件结构包括：厚度为2μm的蓝宝石衬底、 p型氧化镓层、金属电极和沟槽，如图12所示为探测器俯视图，沟槽成弓形结 构。
深紫外探测器制备方法包括：
(1)放置氮化镓薄膜于腔体中，使腔体内形成特定的氧含量
将包含衬底的氮化镓薄膜放入化学气相沉积设备腔体后，维持化学气相沉 积设备腔体内压强稳定在0.101Pa，并持续通入流量为400sccm的氩气，持续通 入60分钟，使腔体内达到1.0×10-14的少氧环境。
(2)高温生长氧化镓薄膜
达到1.0×10-14的少氧环境后，氩气流量减少为150sccm，并维持化学气相沉 积设备腔体压强稳定。将腔体快速升温至900℃，维持900℃退火10min，氮化 镓薄膜表面自远离衬底的表面向靠近衬底的表面扩散式生长氧化镓薄膜，此阶 段氮化镓层并未完全被氧化，氧气注入深度小于氮化镓薄膜厚度。
(3)提升腔体内氧含量后，继续高温生长氧化镓薄膜
900℃生长氧化镓薄膜30min后，通入少量氧气，调整腔体内氧含量到 1.0×10- 7mol/L。调整完毕氧含量后将腔体温度提升至1300℃，继续高温生长氧化 镓薄膜120min，至氮化镓薄膜完全被氧化。
(4)提升腔体内压强，低温退火
p型氧化镓薄膜生长结束后，将腔体内压强提升至1.01×105Pa，并将温度降 低至500℃，使薄膜在相对高压以及相对低温的环境中完成对薄膜内部氧空位的 填补以及对掺杂的激活，从而制备出表面平整且具有高迁移率、极高载流子浓度、 极低电阻率的p型氧化镓薄膜。
(5)在该p型氮掺杂氧化镓结构上表面通过磁控溅射先沉积10nm厚的钛， 再沉积50nm厚的金作为电极形成肖特基接触，并在所述p型氮掺杂氧化镓结构 上形成弓形结构沟槽，图13为沉积金属电极后器件的光学显微镜图。
对制备的器件进行电学测试，图14为制备器件的电学性能图，从左图可以看 出，制备的器件是肖特基接触，器件属于金属-半导体-金属(MSM)探测器；从右 图可以看出，该器件具有较低的暗电流，且在光照下具有很大的光电流，很高的 开关比(2V时可达105)。图15为制备器件的电学稳定性曲线，如图中所示，在正 常工作一小时后，器件仍然运行稳定，可靠性高。图16为制备器件在不同波长下 的响应度，从实际测试数据中可以得出，当偏压为5V时，该器件在深紫外区具 有极高的响应度(9.5×103A/W，250nm)，对可见光与深紫外光具有很高的抑制 比(6×103，250nm/400nm)。
本实施例中器件的肖特基接触，可通过电极材料选择、电极沉积前的材料界 面处理等改善金属与半导体接触的方法，使器件的接触成为欧姆接触，从而使 MSM探测器成为光电导(Photoconductor)探测器。
以上内容是结合优选技术方案对本发明所做的进一步说明，所描述的实例 是本发明的一部分实例，而不是全部实例。对于本发明所属技术领域的研究人员 来说，在不脱离构思的前提下还可以做出简单推演和替换，在没有做出创造性劳 动前提下所获得的其他实例，都属于本发明保护的范围。

Claims (23)

1.一种p型氮掺杂氧化镓薄膜，其特征在于：包括衬底和p型氮掺杂氧化镓薄层，所述p型氮掺杂氧化镓薄膜的载流子浓度为1.0×1011/cm3～1.0×1020/cm3，所述p型氮掺杂氧化镓薄膜表面粗糙度为1nm-100nm，所述p型氮掺杂氧化镓薄膜电阻率≤100Ω·cm。
2.根据权利要求1所述的p型氮掺杂氧化镓薄膜，其特征在于：所述衬底材料选自蓝宝石、硅、碳化硅、石墨烯、氮化硼。
3.根据权利要求1所述的p型氮掺杂氧化镓薄膜，其特征在于：所述p型氮掺杂氧化镓薄层厚度为1μm～4μm。
4.一种p型氮掺杂氧化镓薄膜制备方法，其特征在于：包括
至少在第一温度、第二温度、第三温度下变温退火，至少在第一氧含量和第二氧含量下进行热氧化使得氧气掺杂入氮化镓薄膜内部制得载流子浓度为1.0×1011/cm3～1.0×1020/cm3的p型氮掺杂氧化镓薄膜。
5.如权利要求4所述的p型氮掺杂氧化镓薄膜制备方法，其特征在于：所述第二温度≥第一温度≥第三温度，所述第二氧含量≥第一氧含量。
6.如权利要求4所述的p型氮掺杂氧化镓薄膜制备方法，其特征在于：通过空气、氨气、二茂镁、或二茂锌作为掺杂气源以提高载流子浓度。
7.如权利要求4所述的p型氮掺杂氧化镓薄膜制备方法，其特征在于：所述热氧化生长方式具体为：
步骤1：先将包含衬底的氮化镓薄膜放置于热生长设备腔体中，抽出腔内空气，使腔体内压强维持在1.01×10-2Pa～1.01×106Pa；
步骤2：持续通入吹扫气体，使腔体内达第一氧含量1.0×10-15mol/L～1.0×10-9mol/L；
步骤3：第一温度下退火，氧气自氮化镓薄膜上表面向内部注入，热氧化形成氮化镓-氧化镓异质结，氧气注入深度小于所述氮化镓薄膜厚度；
步骤4：继续在第二温度下退火，提升腔体内至第二氧含量1.0×10-9mol/L～1.0×10- 6mol/L，氧气继续注入至深度与所述氮化镓薄膜厚度一致；
步骤5：提升腔体内压强，在第三温度下退火，完成p型氮掺杂氧化镓薄膜制备。
8.根据权利要求7所述的制备方法，其特征在于：所述p型氮掺杂氧化镓薄膜的氮掺杂浓度为1.0×1012/cm3～1.0×1020/cm3。
9.根据权利要求7所述的制备方法，其特征在于：通过调控退火温度、氧含量、腔体内压强调控p型氧化镓薄膜的氮掺杂量和载流子浓度。
10.根据权利要求7所述的制备方法，其特征在于：所述步骤2中持续通入的吹扫气体为任一惰性气体或氮气；所述气体流量为10sccm～700sccm。
11.根据权利要求7所述的制备方法，其特征在于：所述步骤3中第一温度为800℃～1200℃，退火时间10min～30min。
12.根据权利要求7所述的制备方法，其特征在于：所述步骤4中第二温度为1200℃～1400℃，退火时间30min～240min。
13.根据权利要求7所述的制备方法，其特征在于：所述步骤5中第三温度为500℃～800℃，腔体内压强提升至1.01×105Pa～1.01×106Pa。
14.根据权利要求7所述的制备方法，其特征在于：通过控制用于氧化的氮化镓薄膜厚度与所述步骤中的退火时间调控p型氧化镓薄膜的厚度。
15.一种顶栅晶体管，其特征在于：该顶栅晶体管外延结构包括如权利要求1-3任一所述的p型氮掺杂氧化镓薄膜或权利要求4-14任一方法制备的p型氮掺杂氧化镓薄膜，还包括位于所述p型氮掺杂氧化镓薄膜两端部的源电极和漏电极、位于所述p型氮掺杂氧化镓薄膜上靠近中间位置的第一绝缘层以及位于所述第一绝缘层上的栅电极；所述外延结构上设有第二绝缘层。
16.一种深紫外探测器，其特征在于：该深紫外探测器包括如权利要求1-3任一所述的p型氮掺杂氧化镓薄膜或权利要求4-14任一方法制备的p型氮掺杂氧化镓薄膜，还包括位于所述p型氮掺杂氧化镓薄膜两端部的电极和所述电极之间的弓形沟槽。
17.一种顶栅晶体管制备方法，其特征在于：采用如权利要求1-3任一所述的p型氮掺杂氧化镓薄膜或权利要求4-14任一所述方法制备的p型氮掺杂氧化镓薄膜，进行如下步骤：
S1：在所述p型氮掺杂氧化镓薄膜两端部沉积源电极和漏电极；
S2：在所述p型氮掺杂氧化镓薄膜中央沉积第一绝缘层；
S3：在所述第一绝缘层上沉积栅电极；
S4：在所述源电极、漏电极、栅电极和所述p型氮掺杂氧化镓薄膜上沉积第二绝缘层。
18.根据权利要求17所述的制备方法，其特征在于：所述源电极、漏电极与栅电极的厚度为10～200nm；所述电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
19.根据权利要求17所述的制备方法，其特征在于：所述S2沉积方式为热蒸发、电子束蒸镀或测控溅射。
20.根据权利要求17所述的制备方法，其特征在于：所述第一绝缘层和所述第二绝缘层材料为二氧化硅、三氧化二铝、二氧化铪任一种或多种。
21.一种深紫外探测器制备方法，其特征在于：采用如权利要求1-3任一所述的p型氮掺杂氧化镓薄膜或权利要求4-14任一所述方法制备的p型氮掺杂氧化镓薄膜，进行如下步骤：
S1：在所述p型氮掺杂氧化镓薄膜两端部沉积电极；
S2：在所述电极之间形成弓形沟槽。
22.根据权利要求21所述的制备方法，其特征在于：所述电极厚度为10nm～200nm；所述电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
23.根据权利要求22所述的制备方法，其特征在于：所述电极选自铬、镍及其合金。
CN202010059433.XA 2020-01-19 2020-01-19 一种p型氮掺杂氧化镓薄膜及其制备方法 Active CN111341839B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010059433.XA CN111341839B (zh) 2020-01-19 2020-01-19 一种p型氮掺杂氧化镓薄膜及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010059433.XA CN111341839B (zh) 2020-01-19 2020-01-19 一种p型氮掺杂氧化镓薄膜及其制备方法

Publications (2)

Publication Number Publication Date
CN111341839A true CN111341839A (zh) 2020-06-26
CN111341839B CN111341839B (zh) 2022-01-25

Family

ID=71181479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010059433.XA Active CN111341839B (zh) 2020-01-19 2020-01-19 一种p型氮掺杂氧化镓薄膜及其制备方法

Country Status (1)

Country Link
CN (1) CN111341839B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053730A (zh) * 2021-03-05 2021-06-29 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113223927A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法
CN114597281A (zh) * 2022-02-26 2022-06-07 太原理工大学 掺β-Ga2O3和P型金刚石的紫外探测器的制备方法
CN115376886A (zh) * 2022-07-25 2022-11-22 湖北大学 一种氮元素掺杂p型氧化镓薄膜及其制备方法和应用
CN115863149A (zh) * 2022-12-12 2023-03-28 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017751A (ko) * 2005-08-08 2007-02-13 성균관대학교산학협력단 발광소자 및 그 제조방법
CN109346400A (zh) * 2018-10-17 2019-02-15 吉林大学 一种高质量Ga2O3薄膜及其异质外延制备方法
CN109742180A (zh) * 2018-12-28 2019-05-10 中国科学院宁波材料技术与工程研究所 一种基于非晶氧化镓基薄膜晶体管的深紫外光电探测器
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070017751A (ko) * 2005-08-08 2007-02-13 성균관대학교산학협력단 발광소자 및 그 제조방법
CN109346400A (zh) * 2018-10-17 2019-02-15 吉林大学 一种高质量Ga2O3薄膜及其异质外延制备方法
CN109742180A (zh) * 2018-12-28 2019-05-10 中国科学院宁波材料技术与工程研究所 一种基于非晶氧化镓基薄膜晶体管的深紫外光电探测器
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113053730A (zh) * 2021-03-05 2021-06-29 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113053730B (zh) * 2021-03-05 2024-05-03 中国科学院苏州纳米技术与纳米仿生研究所 多孔氧化镓外延层及其制备方法
CN113223927A (zh) * 2021-04-16 2021-08-06 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法
CN113223927B (zh) * 2021-04-16 2023-02-10 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法
CN114597281A (zh) * 2022-02-26 2022-06-07 太原理工大学 掺β-Ga2O3和P型金刚石的紫外探测器的制备方法
CN114597281B (zh) * 2022-02-26 2024-01-30 太原理工大学 掺β-Ga2O3和P型金刚石的紫外探测器的制备方法
CN115376886A (zh) * 2022-07-25 2022-11-22 湖北大学 一种氮元素掺杂p型氧化镓薄膜及其制备方法和应用
CN115863149A (zh) * 2022-12-12 2023-03-28 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法
CN115863149B (zh) * 2022-12-12 2023-07-21 中国科学院上海微系统与信息技术研究所 氧化镓结构的制备方法

Also Published As

Publication number Publication date
CN111341839B (zh) 2022-01-25

Similar Documents

Publication Publication Date Title
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
Al-Jawhari A review of recent advances in transparent p-type Cu2O-based thin film transistors
CN111403475B (zh) 一种二维二碲化钼垂直异质结及其制备方法和应用
CN110350028B (zh) 一种氮掺杂氧化镓薄膜结构及其制备方法
CN106145103B (zh) 一种基于石墨烯的二维层状异质结的制备方法
Lu et al. A comparative study on fluorination and oxidation of indium–gallium–zinc oxide thin-film transistors
EP1430518B1 (en) Method for improving inversion layer mobility in a silicon carbide metal-oxide semiconductor field-effect transistor
JP2009149481A (ja) 半導体基板の製造方法
US20100126580A1 (en) CdTe deposition process for solar cells
WO2024051493A1 (zh) 一种半导体器件及其制作方法
CN1317749C (zh) 含三种掺杂剂的p型氧化锌薄膜及其制造方法
KR102348439B1 (ko) 산화갈륨/탄화규소 이종접합 다이오드 및 그 제작 방법
CN111415977B (zh) 一种氮化水平异质p-n结结构器件及其制备方法
WO2024051166A1 (zh) 一种半导体器件及其制作方法
CN109616533A (zh) 一种晶硅异质结太阳电池及其制备方法
CN112951948B (zh) 基于氧化镓能带调控的同质结光电探测器及其制备方法
CN115763230A (zh) 一种p型氧化镓薄膜及其制备方法和应用
CN110890280B (zh) 一种利用钯/钯氧化物双层肖特基电极制备氧化物半导体肖特基二极管的方法
CN111640794A (zh) 一种高介电常数栅介质材料及其制备方法
CN111312579A (zh) 远程氮等离子体掺杂过渡金属硫族化合物的方法
CN110571310A (zh) (100)取向n型单晶金刚石电极欧姆接触形成方法
CN105986321B (zh) 在Ge衬底上生长GaAs外延薄膜的方法
Rose et al. Effects of oxygen during close-spaced sublimation of CdTe Solar Cells
Gaman et al. Effect of chalcogenide elements on the electrical characteristics of GaAs MIS structures
CN113488463B (zh) 新型GaN共源放大器及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20230412

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230707

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518109

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

TR01 Transfer of patent right