CN111415977B - 一种氮化水平异质p-n结结构器件及其制备方法 - Google Patents

一种氮化水平异质p-n结结构器件及其制备方法 Download PDF

Info

Publication number
CN111415977B
CN111415977B CN202010133714.5A CN202010133714A CN111415977B CN 111415977 B CN111415977 B CN 111415977B CN 202010133714 A CN202010133714 A CN 202010133714A CN 111415977 B CN111415977 B CN 111415977B
Authority
CN
China
Prior art keywords
material layer
type material
type
substrate
nitrided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010133714.5A
Other languages
English (en)
Other versions
CN111415977A (zh
Inventor
方志来
闫春辉
蒋卓汛
吴征远
田朋飞
张国旗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Naweilang Technology Shenzhen Co ltd
Original Assignee
Shenzhen Third Generation Semiconductor Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Third Generation Semiconductor Research Institute filed Critical Shenzhen Third Generation Semiconductor Research Institute
Priority to CN202010133714.5A priority Critical patent/CN111415977B/zh
Publication of CN111415977A publication Critical patent/CN111415977A/zh
Application granted granted Critical
Publication of CN111415977B publication Critical patent/CN111415977B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02538Group 13/15 materials
    • H01L21/0254Nitrides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/02636Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种氮化水平异质p‑n结结构器件及其制备方法,属于半导体器件领域,所述氮化水平异质p‑n结结构器件包括:衬底、p型材料层、嵌入所述p型材料层内部的n型材料层、以及p型材料层和n型材料层上表面上的金属电极。其中,通过在p型材料层上覆盖有特定图案的掩膜层,实现n型材料层的选择性生长,生长结束后可获得水平方向的异质p‑n结结构。该发明工艺简单,有望扩展诸如氧化镓、氧化铟等氧化物半导体材料的应用。

Description

一种氮化水平异质p-n结结构器件及其制备方法
技术领域
本发明属于半导体领域,特别涉及一种氮化水平异质p-n结结构器件及其制备方法。
背景技术
随着半导体行业迅速发展,氧化物半导体p-n结成为了研究的热点。由于氧化物的本征缺陷及制备技术上的限制,稳定的高性能p型空穴导电材料显得稀缺。对多数的氧化物晶体来说,其n型半导体容易形成,通过Si、Sn等原子的掺杂已经实现了对于载流子浓度在一个较大范围内的调控。
近期的研究中,p型氧化物材料已成为研究的热点,已初步实现了诸多高质量p 型材料的制备。作为p型材料的重要应用之一,p-n结在电子器件领域占据了十分重要的位置,常见的p-n结制备方法有生长法、合金烧结法、离子注入法与扩散法等。生长法是指在生长单晶时,先在半导体中掺入施主型杂质,这样生长出来的部分晶体便是n 型,然后再掺入受主型杂质,受主型杂质的浓度要远高于施主型杂质,这样生长出来的部分便是p型晶体。但生长法的缺陷有很多,例如工艺复杂、p-n结面不平整、掺杂控制困难等;合金法是指首先将一种导电类型杂质的合金熔化后渗入到另一种导电类型的半导体中,再通过再结晶形成p-n结。同样合金法也存在缺点,例如p-n结面不平整,结深和结面的大小不易控制等;离子注入法是指将杂质原子首先转换成电离的杂质离子,然后再将其在极强的电场下高速的射向半导体,使之进入半导体内部,达到掺杂的目的。离子注入法虽然克服了前两种方法的缺点,但是其对设备的要求极高,成本高昂,生产效率低;扩散法是目前最常用的一种制造p-n结的方法,是指利用杂质在高温下向半导体内部扩散,使得p型杂质进入n型半导体或n型杂质进入p型半导体来形成p-n结。这种方法不仅能精确控制结深和结面积,还能保持结面平整以及掺杂浓度,但扩散法在制备p-n结时引入的高温可能会造成材料的晶格缺陷增多。
这些生长方法中所面临的问题,正是半导体材料研究,特别是半导体p-n结制备相关研究的重点与难点。如何高效、便宜的制备出p-n结面平整、结深和结面大小易控、掺杂浓度易控的p-n结,不仅是氧化物半导体,也是整个半导体行业发展所面临的难题。
发明内容
本发明旨在解决上述问题,提供了一种氮化水平异质p-n结结构器件及其制备方法,该器件包括:衬底;位于所述衬底上的p型材料层;嵌入所述p型材料层内部的n 型材料层;位于所述p型材料层与n型材料层上表面的金属电极;其中,所述n型材料层的载流子浓度为1×1011~1×1020/cm3
优选的,所述p型材料层和所述n型材料层在水平方向上交替排布,所述p型材料与所述n型材料之间形成异质p-n结。
优选的,所述p型材料层为III-V族化合物氧化而获得的p型氧化物,如p型氧化镓、p型氧化铟、p型氧化铝、p型氧化镓铝或p型氧化镓铟。
优选的,所述n型材料层包括但不限于n型氮化镓、n型氮化铟、n型氮化铝、n 型氮化镓铝、n型氮化镓铟等n型III-V族化合物。
优选的,所述衬底包括蓝宝石衬底、硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,氮化硼衬底、氧化铝衬底、氧化镓同质衬底、氧化硼衬底、石墨烯衬底或铜镍柔性衬底。
优选的,所述金属电极的厚度为10~200nm;电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
优选的,所述p型材料层的厚度为100nm~5000nm。
优选的,所述氮化水平异质p-n结结构器件可用于制作自供电探测器、晶体二极管、晶体三极管或异质p-n结场效应管。
本发明还提供了一种如权利要求1-8任一项所述的氮化水平异质p-n结结构器件的制备方法,该方法包括如下步骤:
步骤一,在衬底上生长一层p型材料层;
步骤二,在所述p型材料层上,覆盖有一定图案的掩膜物;
步骤三,通过热氮化的方法,在所述p型材料层上未覆盖所述掩膜物的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1019/cm3的n型材料层,使n 型材料层嵌入p型材料层,形成交替排布的p型材料层和n型材料层;
步骤四,刻蚀去除所述掩膜物,使所述p型材料层与所述n型材料层的上表面露出;
步骤五,分别在露出的所述p型材料层和所述n型材料层的上表面沉积金属电极。
优选的,所述n型材料层是由所述p型材料层热氮化生长获得,所述n型材料层的厚度通过调节热氮化生长的生长温度、生长时间进行调控。
优选的,所述n型材料层的厚度与所述p型材料层的厚度相同。
优选的,所述掩膜物为二氧化硅、三氧化二铝、二氧化铪及氮化硅中的任一种。
优选的,所述掩膜物沉积方式为电镀、物理气相沉积、溅射、热蒸发、旋涂或原子层沉积。
优选的,所述掩膜物刻蚀方式为等离子体刻蚀或反应性等离子体刻。
优选的,所述金属电极采用热蒸发、电子束蒸镀或磁控溅射沉积。
优选的,选用低功函数金属及其合金作为与n型材料层直接接触的金属;选用高功函数金属及其合金作为与p型材料层直接接触的金属。
本发明具有的有益效果:
(1)本发明通过掩膜物实现了n型材料的选区域生长。
(2)通过热氮化方法自p型材料表面向下扩散制备n型材料层,能够在氮含量的环境中完成对选区内部氧原子与氮原子的替换,从而实现氮化制备n型材料。
(3)本发明通过热氮化生长的方法,采用扩散方式制备的p-n结,不仅结面平整,而且通过调控热氮化的生长温度、生长时间和氮含量,可以调控p-n结结深与结面大小。
(4)本发明对设备要求低,生产成本低,p-n结制备效率高。
(5)通过本发明的制备方法制备的水平p-n结可进一步制作为晶体二极管、晶体三极管等电子器件。
附图说明
图1为本发明实例1中氮化水平异质p-n结结构器件示意图。
图2为本发明实例2中生长的p型氧化镓层示意图。
图3为本发明实例2中在p型氧化镓层上沉积掩膜物后的示意图。
图4为本发明实例2中生长的n型氮化镓层示意图。
图5为本发明实例2中去除掩膜物之后的示意图。
图6为本发明实例3中异质结场效应晶体管器件示意图。
图7为本发明实例3中在p型氧化镓层上沉积掩膜物后的示意图。
图8为本发明实例3中生长的n型氮化镓层示意图。
衬底1,p型材料层2,掩膜物3,n型材料层4,金属电极5,金属电极6,金属电极7。
具体实施方式
下文结合具体实施例详细解释本发明的技术方案。此处的实施例及各种特征和有关细节将参考附图中图示以及以下描述中详述的非限制性实施例而进行更完整的解释。省略众所周知的部件和处理技术的描述,以免不必要的使此处的实施例难以理解。此处使用的示例仅仅是为了帮助理解此处的实施例可以被实施的方式,以及进一步使得本领域技术人员能够实施此处的实施例。因而,不应将此处的示例理解为限制此处的实施例的范围。
需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例1
本实施例提供一种氮化水平异质p-n结结构器件,该p-n结结构器件包括:蓝宝石衬底、p型氧化镓层、嵌入所述p型氧化镓层内部的n型氮化镓层、金属电极。如图1 所示为氮化水平异质p-n结结构器件示意图。底层为蓝宝石衬底1,衬底1还可以为硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,也可以为氮化硼、石墨烯、铜镍等柔性衬底。衬底1上为交替排布的p型氧化镓层2和n型氮化镓层4。n型氮化镓层4的载流子浓度为1×1011~1×1019/cm3。p型氧化镓层还可以替换为p型氧化铟层、p型氧化铝层、p型氧化镓铝层、p型氧化镓铟层等可由III-V族化合物氧化而获得的p型氧化物层。p型氧化镓层厚度为100nm~5000nm。p型氧化镓层2的上表面上有金属电极6,n型氮化镓层4的上表面上有金属电极5和7。
实施例2
本实施例提供实施例1的氮化水平异质p-n结结构器件的制备方法。主要包括以下步骤:
步骤(1),在蓝宝石衬底1上生长一层p型氧化镓层2,厚度为3μm,图2为生长的p型氧化镓层示意图。
步骤(2),在p型氧化镓层2上,通过原子气相沉积的方法,在p型氧化镓层2上沉积一层一定图案的氮化硅掩膜物3,图3为在p型氮化镓层上沉积掩膜层后的示意图。
步骤(3),通过化学气相沉积法,在p型氧化镓层2上未覆盖掩膜物3的区域,由上表面往下表面方向热氮化扩散生长载流子浓度为1×1011~1×1020/cm3的n型氮化镓层4,从而使n型氮化镓层嵌入p型氧化镓层,形成交替排布的p型氧化镓层和n型氮化镓层。图4为生长的氧化镓层示意图。
步骤(4),使用等离子体刻蚀去除掩膜物3,使p型氧化镓层2与n型氮化镓层4 的上表面露出,图5为去除掩膜物之后的示意图。
步骤(5),在露出的p型氧化镓层的上表面通过磁控溅射先沉积10nm厚的铬,再沉积50nm的金作为金属电极;在露出的n型氮化镓层的上表面通过磁控溅射先沉积 10nm厚的钛,再沉积50nm厚的金作为金属电极。图1为沉积了金属电极的示意图。
该实施例中,通过掩膜物和化学气相沉积法,在p型氧化镓的表面选择性地嵌入生长n型氮化镓,使得氧化镓与氮化镓构成水平异质p-n结阵列。本发明的水平异质p-n 结可经过变化掩膜物的图案形状以及进一步的刻蚀得到常见的二极管、三极管(NPN型与PNP型),更进一步的扩展了本发明的适用范围,实现了对氧化镓材料与氮化镓材料应用的进一步扩展。
实施例3
本实施例提供一种基于水平异质p-n结结构制备的异质结场效应晶体管器件及其制备方法,该异质结场效应晶体管器件包括:蓝宝石衬底1、p型氧化镓层2、嵌入所述 p型氧化镓层2内部的n型氮化镓层4、以及金属电极5、6、7。如图6所示为异质p-n 结场效应晶体管器件示意图。
该异质结场效应晶体管器件的制备方法包括:
步骤(1),在蓝宝石衬底1上生长一层p型氧化镓层2,厚度为3μm,图2为生长的氧化镓层示意图。
步骤(2),在所述p型氧化镓层2上,通过原子气相沉积的方法,在p型氧化镓层上中间区域沉积一层二氧化铪作为掩膜物3,图7为在p型氧化镓层上沉积掩膜物3后的示意图。
步骤(3),通过化学气相沉积法,在所述p型氧化镓2层上未覆盖掩膜物3的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1019/cm3的n型氮化镓层4,并控制生长的n型氮化镓层4的厚度不超过所述p型氧化镓2的厚度的一半。图8为生长的氮化镓层示意图。
步骤(4),在作为绝缘层的掩膜物 3上沉积50nm的金作为栅电极6;在露出的n 型氮化镓层4的上表面上沉积10nm厚的钛,再沉积50nm厚的金作为源电极5和漏电极7。图6为沉积金属电极的示意图。
该实施例中通过控制n型材料层的厚度,制备出异质场效应晶体管。
实施例4
本实施例提供一种实施例3步骤(3)中扩散生长载流子浓度为1×1011~1× 1020/cm3的n型氮化镓层的方法,具体步骤如下:
(1)维持化学气相沉积设备腔体内压强稳定在1.01×105Pa,并持续通入流量为500sccm的氨气作为反应气体,持续通入60分钟。
(2)将腔体快速升温至750℃,维持750℃退火60分钟,在p型氧化镓层2上未覆盖掩膜物3的区域,自远离衬底的表面向靠近衬底的表面扩散式生长氮化镓薄膜。
以上内容是结合优选技术方案对本发明所做的进一步说明,所描述的实例是本发明的一部分实例,而不是全部实例。对于本发明所属技术领域的研究人员来说,在不脱离构思的前提下还可以做出简单推演和替换,在没有做出创造性劳动前提下所获得的其他实例,都属于本发明保护的范围。

Claims (13)

1.一种氮化水平异质p-n结结构器件,其特征在于,包括:
衬底;
位于所述衬底上的p型材料层;
嵌入所述p型材料层内部的n型材料层,所述n型材料层为所述p型材料层热氮化形成,所述p型材料层和所述n型材料层在水平方向上交替排布,所述p型材料与所述n型材料之间形成异质p-n结;
位于所述p型材料层与n型材料层上表面的金属电极;
其中,所述n型材料层的载流子浓度为1×1011~1×1020/cm3
2.如权利要求1所述的氮化水平异质p-n结结构器件,其特征在于,所述p型材料层为p型氧化镓、p型氧化铟、p型氧化铝、p型氧化镓铝或p型氧化镓铟;所述n型材料层为n型氮化镓、n型氮化铟、n型氮化铝、n型氮化镓铝或n型氮化镓铟。
3.如权利要求1或2所述的氮化水平异质p-n结结构器件,其特征在于,所述衬底为蓝宝石衬底、硅衬底、碳化硅衬底、金刚石衬底、氮化铝衬底、氮化镓同质衬底,氮化硼衬底、氧化铝衬底、氧化镓同质衬底、氧化硼衬底、石墨烯衬底或铜镍柔性衬底。
4.如权利要求1所述的氮化水平异质p-n结结构器件,其特征在于,所述金属电极的厚度为10~200nm;电极材料为金、银、铝、钛、铬、镍、铂及其合金任一种。
5.如权利要求2所述的氮化水平异质p-n结结构器件,其特征在于,所述p型材料层的厚度为100nm~5000nm。
6.如权利要求1所述的氮化水平异质p-n结结构器件,其特征在于,所述氮化水平异质p-n结结构器件用于制作自供电探测器、晶体二极管、晶体三极管或异质p-n结场效应管。
7.一种如权利要求1-6任一项所述的氮化水平异质p-n结结构器件的制备方法,其特征在于,该方法包括如下步骤:
步骤一,在衬底上生长一层p型材料层;
步骤二,在所述p型材料层上,覆盖有一定图案的掩膜物;
步骤三,通过热氮化的方法,在所述p型材料层上未覆盖所述掩膜物的区域,由上表面往下表面方向扩散生长载流子浓度为1×1011~1×1020/cm3的n型材料层,使n型材料层嵌入p型材料层,形成水平方向上交替排布的p型材料层和n型材料层;
步骤四,刻蚀去除所述掩膜物,使所述p型材料层与所述n型材料层的上表面露出;
步骤五,分别在露出的所述p型材料层和所述n型材料层的上表面沉积金属电极。
8.如权利要求7所述的制备方法,其特征在于,所述p型材料层为III-V族化合物氧化而获得的p型氧化物。
9.如权利要求7或8所述的制备方法,其特征在于,所述掩膜物为二氧化硅、三氧化二铝、二氧化铪及氮化硅中的任一种。
10.如权利要求7所述的制备方法,其特征在于,所述掩膜物沉积方式为电镀、物理气相沉积、溅射、热蒸发、旋涂或原子层沉积。
11.如权利要求7所述的制备方法,其特征在于,所述掩膜物刻蚀方式为等离子体刻蚀或反应性等离子体刻蚀。
12.如权利要求7所述的制备方法,其特征在于,所述金属电极采用热蒸发、电子束蒸镀或磁控溅射沉积。
13.如权利要求7所述的制备方法,其特征在于,选用低功函数金属及其合金作为与n型材料层直接接触的金属;选用高功函数金属及其合金作为与p型材料层直接接触的金属。
CN202010133714.5A 2020-02-28 2020-02-28 一种氮化水平异质p-n结结构器件及其制备方法 Active CN111415977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010133714.5A CN111415977B (zh) 2020-02-28 2020-02-28 一种氮化水平异质p-n结结构器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010133714.5A CN111415977B (zh) 2020-02-28 2020-02-28 一种氮化水平异质p-n结结构器件及其制备方法

Publications (2)

Publication Number Publication Date
CN111415977A CN111415977A (zh) 2020-07-14
CN111415977B true CN111415977B (zh) 2022-02-15

Family

ID=71494212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010133714.5A Active CN111415977B (zh) 2020-02-28 2020-02-28 一种氮化水平异质p-n结结构器件及其制备方法

Country Status (1)

Country Link
CN (1) CN111415977B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113223927B (zh) * 2021-04-16 2023-02-10 西安电子科技大学 一种利用弯曲应力实现p型掺杂氧化镓的制备方法
CN116754617B (zh) * 2023-08-17 2023-10-27 太原理工大学 一种GaN-Metal/PANI氨气传感器及其制备方法和应用

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931225A (zh) * 2011-08-09 2013-02-13 旺宏电子股份有限公司 一种双极结晶体管及其制造方法
CN103681807A (zh) * 2012-09-05 2014-03-26 无锡华润上华半导体有限公司 一种双极结型晶体管及其制作方法
CN106206697A (zh) * 2015-05-27 2016-12-07 意法半导体公司 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt)
CN109478571A (zh) * 2016-07-26 2019-03-15 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102931225A (zh) * 2011-08-09 2013-02-13 旺宏电子股份有限公司 一种双极结晶体管及其制造方法
CN103681807A (zh) * 2012-09-05 2014-03-26 无锡华润上华半导体有限公司 一种双极结型晶体管及其制作方法
CN106206697A (zh) * 2015-05-27 2016-12-07 意法半导体公司 绝缘体上硅(soi)衬底上的横向双极结型晶体管(bjt)
CN109478571A (zh) * 2016-07-26 2019-03-15 三菱电机株式会社 半导体装置及半导体装置的制造方法
CN110350028A (zh) * 2019-07-02 2019-10-18 深圳第三代半导体研究院 一种氮掺杂氧化镓薄膜结构及其制备方法
CN110379857A (zh) * 2019-07-02 2019-10-25 深圳第三代半导体研究院 一种包含p型氧化镓薄层的开关器件及其制备方法

Also Published As

Publication number Publication date
CN111415977A (zh) 2020-07-14

Similar Documents

Publication Publication Date Title
US9716004B2 (en) Crystal laminate structure and method for producing same
US8158455B2 (en) Boron-doped diamond semiconductor
JP2023017839A (ja) 太陽電池の製造
CN111415977B (zh) 一种氮化水平异质p-n结结构器件及其制备方法
CN111341839B (zh) 一种p型氮掺杂氧化镓薄膜及其制备方法
KR101682307B1 (ko) 전이금속 디칼코제나이드 대면적 성장 방법 및 상기 방법에 사용되는 장치
TW201342574A (zh) 鑽石半導體系統及其方法
CN105874567A (zh) 碳化硅半导体元件的制造方法
CN109868454A (zh) 一种二维硫化铬材料的制备方法
KR100450595B1 (ko) 결정실리콘 반도체장치 및 그 장치의 제조방법
JP2013187291A (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
WO2019090880A1 (zh) 一种快速软恢复二极管芯片的制造方法
US8115196B2 (en) High performance SiGe:C HBT with phosphorous atomic layer doping
CN111415978B (zh) 一种氧化水平异质p-n结结构器件及其制备方法
JPS6222475A (ja) シヨツトキダイオ−ドにかゝる順方向電圧を制御する方法
CN110600366A (zh) (100)晶向金刚石n沟道结型场效应晶体管及其制备方法
CN111415979A (zh) 一种垂直异质p-n结结构器件及其制备方法
TW201906016A (zh) 半導體裝置中的肖特基位障的控制方法
JPH0770695B2 (ja) 炭化珪素半導体装置の製造方法
CN117276352B (zh) 一种晶体管结构及其制备方法、记录媒体和系统
CN107248541B (zh) 基于GeSn材料的LED
CN107123712B (zh) 一种红外led及其制备方法
US20240055256A1 (en) Method for manufacturing a contact on a silicon carbide semiconductor substrate, and silicon carbide semiconductor device
KR20240081881A (ko) 갈륨 산화물 박막의 제조 방법 및 이를 이용한 반도체 소자의 제조 방법
CN115602526A (zh) 一种二维半导体碲化钼薄膜的可控掺杂方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230412

Address after: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA

Address before: Taizhou building, No. 1088, Xueyuan Avenue, Xili University Town, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SHENZHEN THIRD GENERATION SEMICONDUCTOR Research Institute

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230711

Address after: Building 1, Building 409, No. 1310 Kukeng Sightseeing Road, Kukeng Community, Guanlan Street, Longhua District, Shenzhen City, Guangdong Province, 518109

Patentee after: Naweilang Technology (Shenzhen) Co.,Ltd.

Address before: No. 1088, Xueyuan Avenue, Taoyuan Street, Nanshan District, Shenzhen City, Guangdong Province

Patentee before: SOUTH University OF SCIENCE AND TECHNOLOGY OF CHINA