CN103681807A - 一种双极结型晶体管及其制作方法 - Google Patents
一种双极结型晶体管及其制作方法 Download PDFInfo
- Publication number
- CN103681807A CN103681807A CN201210325333.2A CN201210325333A CN103681807A CN 103681807 A CN103681807 A CN 103681807A CN 201210325333 A CN201210325333 A CN 201210325333A CN 103681807 A CN103681807 A CN 103681807A
- Authority
- CN
- China
- Prior art keywords
- conductivity type
- region
- well region
- bipolar junction
- junction transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 21
- 238000002347 injection Methods 0.000 claims description 64
- 239000007924 injection Substances 0.000 claims description 64
- 238000000034 method Methods 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 9
- 238000002513 implantation Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 230000003321 amplification Effects 0.000 abstract description 3
- 238000003199 nucleic acid amplification method Methods 0.000 abstract description 3
- 238000009826 distribution Methods 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- 238000005516 engineering process Methods 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 238000002360 preparation method Methods 0.000 description 3
- 230000001105 regulatory effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
- H01L29/7322—Vertical transistors having emitter-base and base-collector junctions leaving at the same surface of the body, e.g. planar transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
Abstract
本发明公开了一种双极结型晶体管及其制作方法。该双极结型晶体管，包括：第一导电型底阱区；位于第一导电型底阱区上的第二导电型阱区；分别位于第二导电型阱区两侧且在所述第一导电型底阱区上的第一导电型阱区；位于第二导电型阱区上的第一导电型发射区；位于第一导电型发射区两侧的第二导电型基区；位于第一导电型阱区上的第一导电型集电区；其中，在第一导电型发射区下设有第二导电型注入区。该双极结型晶体管在保证满足放大倍数的需求情况下，具有较好的耐高压性能，其制作方法可与现有的制造工艺兼容。
Description
技术领域
本发明涉及一种半导体器件结构及制作方法，尤其涉及一种双极结型晶体管及其制作方法，属于半导体器件制造领域。
背景技术
双极结型晶体管（Bipolar Junction Transistor—BJT）又称为半导体三极管，它是通过一定的工艺将两个PN结结合在一起的器件，基本结构可分为PNP和NPN两种类型，其外部引出有三个极：集电极、发射极和基极，其中集电极从集电区引出，发射极从发射区引出，基极从基区引出。双极结型晶体管具有放大作用，广泛应用于各类电路设计中，例如: 检波，整流、放大、开关、稳压、信号调制…等等。
传统的双极结型晶体管受限于放大倍数(Hfe)的需求，基区浓度不高或基区很窄，集电极至发射极的击穿电压(BVceo)约为10~30V左右，限制了其在高压领域的应用。对于日渐兴起的高压半导体集成电路工艺而言，提高双极结型晶体管的击穿电压(BVceo)及其他耐高压性能，以满足更多的芯片设计需求，成为一个研究课题。
中国专利申请号为CN200810147770.3的发明专利申请就公开了一种能够应用于大功率变换器等领域的双极结型晶体管。该双极结型晶体管包括衬底、集电区、发射区、基区、发射极电极、基极电极和集电极电极，其特征在于，在基区内部设置有浮空埋层，且所述浮空埋层材料与基区材料相异。该BJT结构通过在基区内部制作浮空埋层，实现了较高的击穿电压，然而该结构需要在基区内部制作不同材料的浮空埋层，工艺较为复杂，成本也较高。
为了满足更多高压半导体集成电路的设计需求，实有必要提供一种工艺简单的双极结型晶体管结构，在保证Hfe满足需求的情况下，提高器件的击穿电压BVceo，并与现有CMOS制程兼容。
发明内容
本发明要解决的技术问题在于提供一种双极结型晶体管及其制作方法，该双极结型晶体管在保证满足放大倍数的需求情况下，具有较好的耐高压性能，其制作方法可与现有的制造工艺兼容。
为了解决上述技术问题，本发明采用如下技术方案：
一种双极结型晶体管，包括：
第一导电型底阱区；
位于所述第一导电型底阱区上的第二导电型阱区；
分别位于所述第二导电型阱区两侧且在所述第一导电型底阱区上的第一导电型阱区；
位于所述第二导电型阱区上的第一导电型发射区；
位于所述第一导电型发射区两侧的第二导电型基区；
位于所述第一导电型阱区上的第一导电型集电区；
其中，在第一导电型发射区下设有第二导电型注入区。
作为本发明的优选方案，第二导电型注入区的浓度高于第二导电型阱区的浓度。
作为本发明的优选方案，第二导电型注入区数量为1个或多个。
作为本发明的优选方案，在第二导电型基区周围设置有第二导电型基区注入区，所述第二导电型基区注入区部分延伸至第一导电型发射区下方。
作为本发明的优选方案，所述第二导电型基区注入区的浓度高于第二导电型阱区的浓度。
上述双极结型晶体管的制作方法，包括如下步骤：
步骤一、在半导体衬底上形成第一导电型底阱区、第二导电型阱区和第一导电型阱区，所述第二导电型阱区和第一导电型阱区位于第一导电型底阱区上且第一导电型阱区位于第二导电型阱区两侧；
步骤二、在所述第二导电型阱区上形成一个或多个第二导电型注入区；
步骤三、在所述第二导电型阱区上形成第一导电型发射区和第二导电型基区，所述第二导电型基区位于第一导电型发射区两侧，且使第一导电型发射区位于一个或多个第二导电型注入区之上；
步骤四、在所述第一导电型阱区上形成第一导电型集电区。
作为本发明的优选方案，形成所述一个或多个第二导电型注入区采用离子注入的方法。
作为本发明的优选方案，所述第二导电型注入区的浓度高于第二导电型阱区的浓度。
作为本发明的优选方案，步骤二中，在形成一个或多个第二导电型注入区同时形成第二导电型基区注入区，使第二导电型基区由第二导电型注入区包围，且所述第二导电型基区注入区部分延伸至第一导电型发射区下方。
作为本发明的优选方案，形成所述第二导电型基区注入区采用离子注入的方法。
作为本发明的优选方案，所述第二导电型基区注入区的浓度高于第二导电型阱区的浓度。
本发明的有益效果在于：
本发明提供的双极结型晶体管，通过在发射区下方增设了额外的注入区，从而可调整发射区下方的杂质分布，与传统的双极结型晶体管相比，在相同的Hfe下可以获得更高的BVceo；其制作工艺简单，制成条件皆可与典型的CMOS/LDMOS集成电路制造工艺兼容。
附图说明
图1为本发明实施例中高压双极结型晶体管的结构示意图。
图2为本发明实施例中普通双极结型晶体管的结构示意图。
图3为本发明实施例中B1B1’和B2B2’处的杂质分布对比图。
图4为本发明实施例中高压双极结型晶体管的Ic/Ib-Vbe的Gummel曲线。
图5为本发明实施例中高压双极结型晶体管的Hfe-Ic曲线。
图6为本发明实施例中高压双极结型晶体管的BVceo曲线。
图7为本发明实施例中高压双极结型晶体管的Ic-Vc的电流-电压特性曲线。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行清楚、完整地描述，为了示出的方便附图并未按照比例绘制。显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
正如背景技术部分所述，传统的双极结型晶体管受限于放大倍数(Hfe)的需求，基区浓度不高或基区很窄，集电极至发射极的击穿电压(BVceo)约为10~30V左右，限制了其在高压领域的应用。为了在保证Hfe满足需求的情况下，提高器件的击穿电压BVceo，本发明对传统双极结型晶体管结构进行改良，提供了一种耐高压的双极结型晶体管结构，该结构通过在发射区下方增设额外的注入区，从而可调整发射区下方的杂质分布，在相同的Hfe下可以获得更高的BVceo。下面结合附图对本发明方案进行详细的描述。
图1为本发明实施例中高压双极结型晶体管的结构示意图。如图1所示，该双极结型晶体管包括：
第一导电型底阱区100，通常制作于半导体衬底上；
位于所述第一导电型底阱区100上的第二导电型阱区101；
分别位于所述第二导电型阱区101两侧且在所述第一导电型底阱区100上的第一导电型阱区102；
位于所述第二导电型阱区101上的第一导电型发射区103；
位于所述第一导电型发射区103两侧的第二导电型基区104；
位于所述第一导电型阱区102上的第一导电型集电区105；
其中，在第一导电型发射区103下设有第二导电型注入区106。
优选地，第二导电型注入区106的浓度要高于第二导电型阱区101的浓度。例如，第二导电型阱区101的浓度为1e14~1e16 cm-3，第二导电型注入区106的浓度为1e16~1e18 cm-3。此外，虽然图1中仅示出一个第二导电型注入区106，但本发明中第二导电型注入区106的数量不限制为1个，在本发明的其他实例中也可以是两个、三个或者更多个。作为本发明的优选实施例，第二导电型基区104周围还设置有第二导电型基区注入区107，所述第二导电型基区注入区107部分延伸至第一导电型发射区103下方。优选地，所述第二导电型基区注入区107的浓度要高于第二导电型阱区101的浓度，例如，第二导电型基区注入区107的浓度可以与第二导电型注入区106的浓度相同，为1e16~1e18 cm-3。
需要说明的是，第二导电型注入区106及第二导电型基区注入区107的数量、形状（例如圆形或者方形）及具体排列方式并不是限制性的，本领域技术人员可以根据具体器件的需要进行设计调整，通过调整其浓度、宽度、数量以及间距可获得最优的器件特性。
当第一导电型为N型，第二导电型为P型时，该BJT为NPN型；当第一导电型为P型，第二导电型为N型时，该BJT为PNP型。
为了对比传统BJT与本发明的高压BJT的耐高压性能，图2给出了一种普通的双极结型晶体管的结构示意图，包括：第一导电型底阱区200、第二导电型阱区201、第一导电型阱区202、第一导电型发射区203、第二导电型基区204和第一导电型集电区205。图2所示的普通BJT结构与图1所示的高压BJT结构相比，其在第一导电型发射区203下没有设置第二导电型注入区和第二导电型基区注入区。即图2的普通BJT结构在A2A2’和B2B2’处的杂质分布是相同的，而图1所示的高压BJT在A1A1’和B1B1’处的杂质分布是不同的，其中A1A1’与A2A2’处的杂质分布相同，B1B1’和B2B2’处的杂质分布对比图如图3所示。
普通双极结型晶体管的BVceo及Hfe几乎完全由第二导电型阱区201（PWell）决定，受限于器件的需求，第二导电型阱区201不可以随意调整。即使第二导电型阱区201可以根据双极结型晶体管的高压需求做适当调整，在第二导电型阱区201浓度提高时，Hfe会迅速下降，而BVceo却提高的很缓慢。而本发明提供的高压双极结型晶体管，通过在发射区下方增设了额外的注入区，从而可调整发射区下方的杂质分布，这样较低浓度的阱区可以保证其较高的Hfe，而较高浓度的额外注入区却可以保证其较高的BVceo，因此与传统的双极结型晶体管相比，在相同的Hfe下可以获得更高的BVceo，使其可以应用于更高的输入电压。
图4、图5、图6、图7分别为本发明一实施例的高压双极结型晶体管的Ic/Ib-Vbe的Gummel曲线、Hfe-Ic曲线、BVceo曲线以及Ic-Vc的电流-电压特性曲线，该高压BJT的Hfe约为28，BVceo约为60V，经过实验对比，可见其击穿电压BVceo与普通BJT相比确实有较大幅度的提高。
制作该高压BJT的方法可以包括以下步骤。
步骤一、在半导体衬底上形成第一导电型底阱区、第二导电型阱区和第一导电型阱区，所述第二导电型阱区和第一导电型阱区位于第一导电型底阱区上且第一导电型阱区位于第二导电型阱区两侧。
其中，半导体衬底可选为硅衬底。形成第一导电型底阱区、第二导电型阱区和第一导电型阱区可采用现有的CMOS/LDMOS集成电路制造工艺，此为本领域技术人员习知的工艺，故在此不赘述。
步骤二、在所述第二导电型阱区上形成一个或多个第二导电型注入区。
其中，形成所述一个或多个第二导电型注入区可采用离子注入的方法，通过离子注入工艺可以调整该注入区的浓度、宽度、数量以及间距，从而可以根据不同器件的具体需求获得最优的Hfe与BVceo特性。在该注入区的浓度不同时，其宽度、数量以及间距也可以不同。
作为本发明的优选实例，步骤二中，在形成一个或多个第二导电型注入区同时还可形成第二导电型基区注入区，使第二导电型基区由第二导电型注入区包围，且所述第二导电型基区注入区部分延伸至第一导电型发射区下方。
其中，形成所述第二导电型基区注入区可采用离子注入的方法，通过离子注入工艺可以调整该注入区的浓度、宽度、数量以及间距，从而可以根据不同器件的具体需求获得最优的Hfe与BVceo特性。在该注入区的浓度不同时，其宽度、数量以及间距也可以不同。
其中，所述第二导电型注入区的浓度应高于第二导电型阱区的浓度，所述第二导电型基区注入区的浓度应高于第二导电型阱区的浓度。
步骤三、在所述第二导电型阱区上形成第一导电型发射区和第二导电型基区，所述第二导电型基区位于第一导电型发射区两侧，且使第一导电型发射区位于一个或多个第二导电型注入区之上。
步骤四、在所述第一导电型阱区上形成第一导电型集电区。
最后，由集电区引出集电极，发射区引出发射极，基区引出基极。
可见，该高压BJT结构的制作工艺，除了需增加一次光刻并进行离子注入之外，其余的工艺流程、制成条件皆可与典型的CMOS/LDMOS集成电路制造工艺兼容。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。
Claims (9)
1.一种双极结型晶体管，其特征在于，包括：
第一导电型底阱区；
位于所述第一导电型底阱区上的第二导电型阱区；
分别位于所述第二导电型阱区两侧且在所述第一导电型底阱区上的第一导电型阱区；
位于所述第二导电型阱区上的第一导电型发射区；
位于所述第一导电型发射区两侧的第二导电型基区；
位于所述第一导电型阱区上的第一导电型集电区；
其中，在第一导电型发射区下设有第二导电型注入区。
2.根据权利要求1所述的双极结型晶体管，其特征在于：第二导电型注入区的浓度高于第二导电型阱区的浓度。
3.根据权利要求1或2所述的双极结型晶体管，其特征在于：第二导电型注入区数量为1个或多个。
4.根据权利要求1-3中任一项所述的双极结型晶体管，其特征在于：在第二导电型基区周围设置有第二导电型基区注入区，所述第二导电型基区注入区部分延伸至第一导电型发射区下方。
5.根据权利要求4所述的双极结型晶体管，其特征在于：所述第二导电型基区注入区的浓度高于第二导电型阱区的浓度。
6.一种双极结型晶体管的制作方法，其特征在于，包括如下步骤：
步骤一、在半导体衬底上形成第一导电型底阱区、第二导电型阱区和第一导电型阱区，所述第二导电型阱区和第一导电型阱区位于第一导电型底阱区上且第一导电型阱区位于第二导电型阱区两侧；
步骤二、在所述第二导电型阱区上形成一个或多个第二导电型注入区；
步骤三、在所述第二导电型阱区上形成第一导电型发射区和第二导电型基区，所述第二导电型基区位于第一导电型发射区两侧，且使第一导电型发射区位于一个或多个第二导电型注入区之上；
步骤四、在所述第一导电型阱区上形成第一导电型集电区。
7.根据权利要求6所述的双极结型晶体管的制作方法，其特征在于：形成所述一个或多个第二导电型注入区采用离子注入的方法，所述第二导电型注入区的浓度高于第二导电型阱区的浓度。
8.根据权利要求6所述的双极结型晶体管的制作方法，其特征在于：步骤二中，在形成一个或多个第二导电型注入区同时形成第二导电型基区注入区，使第二导电型基区由第二导电型注入区包围，且所述第二导电型基区注入区部分延伸至第一导电型发射区下方。
9.根据权利要求8所述的双极结型晶体管的制作方法，其特征在于：形成所述第二导电型基区注入区采用离子注入的方法，所述第二导电型基区注入区的浓度高于第二导电型阱区的浓度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210325333.2A CN103681807B (zh) | 2012-09-05 | 2012-09-05 | 一种双极结型晶体管及其制作方法 |
| PCT/CN2013/080674 WO2014036872A1 (zh) | 2012-09-05 | 2013-08-01 | 一种双极结型晶体管及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210325333.2A CN103681807B (zh) | 2012-09-05 | 2012-09-05 | 一种双极结型晶体管及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103681807A true CN103681807A (zh) | 2014-03-26 |
| CN103681807B CN103681807B (zh) | 2016-08-03 |
Family
ID=50236513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210325333.2A Active CN103681807B (zh) | 2012-09-05 | 2012-09-05 | 一种双极结型晶体管及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN103681807B (zh) |
| WO (1) | WO2014036872A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415977A (zh) * | 2020-02-28 | 2020-07-14 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050108200A (ko) * | 2004-05-12 | 2005-11-16 | 매그나칩 반도체 유한회사 | 바이폴라 정션 트랜지스터의 제조방법 |
| CN101064305A (zh) * | 2006-04-24 | 2007-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| GB2459695A (en) * | 2008-05-01 | 2009-11-04 | Lime Microsystems Ltd | CMOS compatible NPN bipolar transistors |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101118652B1 (ko) * | 2004-12-17 | 2012-03-07 | 삼성전자주식회사 | 씨모스 공정과 통합될 수 있는 높은 이득을 갖는 바이폴라접합 트랜지스터 및 그 형성 방법 |
| US20070023866A1 (en) * | 2005-07-27 | 2007-02-01 | International Business Machines Corporation | Vertical silicon controlled rectifier electro-static discharge protection device in bi-cmos technology |
| CN102637743B (zh) * | 2012-05-02 | 2015-04-29 | 杭州士兰微电子股份有限公司 | 一种功率器件及其制造方法 |
-
2012
- 2012-09-05 CN CN201210325333.2A patent/CN103681807B/zh active Active
-
2013
- 2013-08-01 WO PCT/CN2013/080674 patent/WO2014036872A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20050108200A (ko) * | 2004-05-12 | 2005-11-16 | 매그나칩 반도체 유한회사 | 바이폴라 정션 트랜지스터의 제조방법 |
| CN101064305A (zh) * | 2006-04-24 | 2007-10-31 | 三洋电机株式会社 | 半导体装置及其制造方法 |
| GB2459695A (en) * | 2008-05-01 | 2009-11-04 | Lime Microsystems Ltd | CMOS compatible NPN bipolar transistors |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111415977A (zh) * | 2020-02-28 | 2020-07-14 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
| CN111415977B (zh) * | 2020-02-28 | 2022-02-15 | 深圳第三代半导体研究院 | 一种氮化水平异质p-n结结构器件及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103681807B (zh) | 2016-08-03 |
| WO2014036872A1 (zh) | 2014-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101042140B1 (ko) | 바이폴라 트랜지스터 베이스 스내치를 사용한 대칭 블로킹 과도전압 억제기 | |
| CN105428402B (zh) | 双极晶体管 | |
| TWI677073B (zh) | 雙載子接面電晶體佈局結構 | |
| US10043894B2 (en) | Transistor amplifier circuit and integrated circuit | |
| CN204088329U (zh) | 双向触发二极管芯片 | |
| CN206574717U (zh) | 一种横向高压双极结型晶体管 | |
| CN104241349B (zh) | 一种逆导型绝缘栅双极型晶体管 | |
| US20060043528A1 (en) | Lateral PNP transistor and the method of manufacturing the same | |
| CN103681807A (zh) | 一种双极结型晶体管及其制作方法 | |
| CN106229349B (zh) | 一种超低电容低压半导体放电管芯片及其制造方法 | |
| CN206574716U (zh) | 一种横向高压功率双极结型晶体管 | |
| CN113725213B (zh) | 具有补偿阱可控硅结构的瞬态电压抑制保护器件及其制作方法 | |
| US8669639B2 (en) | Semiconductor element, manufacturing method thereof and operating method thereof | |
| CN102412237A (zh) | 用于高电压静电放电防护的低电压结构的防护装置 | |
| CN108389899A (zh) | Rc-igbt器件及其工艺方法 | |
| CN101764100A (zh) | 与bcd集成制造工艺兼容的垂直双极型器件制造工艺 | |
| CN106158924A (zh) | 一种稳压二极管及其制作方法 | |
| CN103035748B (zh) | 锗硅BiCMOS工艺中的齐纳二极管及制造方法 | |
| US20240055507A1 (en) | Electrostatic discharge protection circuit | |
| CN105355594B (zh) | 集成电路结构 | |
| CN208538857U (zh) | 功率晶体管元件 | |
| CN111863804B (zh) | 触发电压可调双向esd保护器件、结构及制备方法 | |
| CN103489859B (zh) | 化合物半导体组件晶圆整合结构 | |
| CN104205337B (zh) | 具有提高的击穿电压-截止频率乘积的SiGe异质结双极晶体管 | |
| Dinh et al. | An SiGe heterojunction bipolar transistor with very high open-base breakdown voltage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20171204 Address after: 214028 Xinzhou Road, Wuxi national hi tech Industrial Development Zone, Jiangsu, China, No. 8 Patentee after: Wuxi Huarun Shanghua Technology Co., Ltd. Address before: 214028 Wuxi provincial high tech Industrial Development Zone, Hanjiang Road, No. 5, Jiangsu, China Patentee before: Wuxi CSMC Semiconductor Co., Ltd. |
|
| TR01 | Transfer of patent right |