JPS6222475A - シヨツトキダイオ−ドにかゝる順方向電圧を制御する方法 - Google Patents
シヨツトキダイオ−ドにかゝる順方向電圧を制御する方法Info
- Publication number
- JPS6222475A JPS6222475A JP61167743A JP16774386A JPS6222475A JP S6222475 A JPS6222475 A JP S6222475A JP 61167743 A JP61167743 A JP 61167743A JP 16774386 A JP16774386 A JP 16774386A JP S6222475 A JPS6222475 A JP S6222475A
- Authority
- JP
- Japan
- Prior art keywords
- chamber
- metal layer
- deposition
- gas
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28537—Deposition of Schottky electrodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/139—Schottky barrier
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/14—Schottky barrier contacts
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/909—Controlled atmosphere
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｎ−型半導体と、アルミニウムのような金属
層とで構成されたショットキダイオードにか−る順方向
電圧を制御する方法に係る。
層とで構成されたショットキダイオードにか−る順方向
電圧を制御する方法に係る。
従来の技術
通常、ショットキダイオードと称する金属−半導体の整
流素子は、バイポーラ集積回路（Ｉ Ｃ）に広く利用さ
れている。ショットキダイオードを形成する場合、カソ
ードとして働くＮ−型半導体領域を有した部分的に仕上
げられたＩＣが典型的に蒸着チャンバ内に設置され、そ
の圧力が非常に低いレベルに減少される。金属又は金属
合金がＮ−型領域に蒸着される。これにより形成された
金属層が選択的にエツチングされ、この層が多数の分離
したセグメントに分割される。それらのうちの１つは、
Ｎ−型領域の一部分と整流接合を形成するアノードであ
る。別の金属セグメントは、上記部分より強くドープさ
れ九Ｎ−型領域の別の部分とオーミック接合するカソー
ド接触部である。
流素子は、バイポーラ集積回路（Ｉ Ｃ）に広く利用さ
れている。ショットキダイオードを形成する場合、カソ
ードとして働くＮ−型半導体領域を有した部分的に仕上
げられたＩＣが典型的に蒸着チャンバ内に設置され、そ
の圧力が非常に低いレベルに減少される。金属又は金属
合金がＮ−型領域に蒸着される。これにより形成された
金属層が選択的にエツチングされ、この層が多数の分離
したセグメントに分割される。それらのうちの１つは、
Ｎ−型領域の一部分と整流接合を形成するアノードであ
る。別の金属セグメントは、上記部分より強くドープさ
れ九Ｎ−型領域の別の部分とオーミック接合するカソー
ド接触部である。
整流接合が順方向に導通する時のアノードとカソード接
触部との間のスレッシュホールド電圧ＶＦが多くの使用
目的に対するショットキダイオードの特徴を定める。ミ
ュータ（Ｍｕｌｌｅｒ）氏等の「集積回路用の電子装置
（Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉｃｓｆｏｒ Ｉｎ
ｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ）Ｊ （１９７
７年ニューヨークのＪｏｈｎＷｉｌｅｙ ＆ ５ｏｎｓ
）の第２章には、上記ＶＦに影響する種々のファクタが
述べられている。
触部との間のスレッシュホールド電圧ＶＦが多くの使用
目的に対するショットキダイオードの特徴を定める。ミ
ュータ（Ｍｕｌｌｅｒ）氏等の「集積回路用の電子装置
（Ｄｅｖｉｃｅ Ｅｌｅｃｔｒｏｎｉｃｓｆｏｒ Ｉｎ
ｔｅｇｒａｔｅｄ Ｃ１ｒｃｕｉｔｓ）Ｊ （１９７
７年ニューヨークのＪｏｈｎＷｉｌｅｙ ＆ ５ｏｎｓ
）の第２章には、上記ＶＦに影響する種々のファクタが
述べられている。
例えば、ＶＦは、金属又は金属状の物体ごとに異なるも
のである。整流接合の半導電面におけるＮ−型ドーパン
トの正味密度は、順方向電圧に影響を及ぼす。これらの
ファクタは、ＶＦを最適にするための材料を選択する上
で広い裕度を与える。
のである。整流接合の半導電面におけるＮ−型ドーパン
トの正味密度は、順方向電圧に影響を及ぼす。これらの
ファクタは、ＶＦを最適にするための材料を選択する上
で広い裕度を与える。
発明が解決しようとする問題点
アルミニウムーシリコンのショットキダイオードのよう
な幾つかの形式のショットキダイオードの場合、ＩＣ内
の特定のダイオード位置におけるＶＦは、成るバッチで
処理されたＩＣと別のバッチで処理されたＩＣとで著し
く異なることがしばしばある。このような変化は通常は
望ましくないことである。これは、装置の性能を著しく
低下させたり装置の故障を招いたりする。金属蒸着装置
を清浄に保つことによってＶＦの変化を最小とするよう
に試みられてはいるが、アルミニウムーシリコンのショ
ットキダイオードで僅かに成功を収めているに過ぎない
、このような形式のショットキダイオードの場合、順方
向電圧に影響を及ぼす処理ファクタを探知してその値を
ＩＣごとに良好に制御できることが所望される。
な幾つかの形式のショットキダイオードの場合、ＩＣ内
の特定のダイオード位置におけるＶＦは、成るバッチで
処理されたＩＣと別のバッチで処理されたＩＣとで著し
く異なることがしばしばある。このような変化は通常は
望ましくないことである。これは、装置の性能を著しく
低下させたり装置の故障を招いたりする。金属蒸着装置
を清浄に保つことによってＶＦの変化を最小とするよう
に試みられてはいるが、アルミニウムーシリコンのショ
ットキダイオードで僅かに成功を収めているに過ぎない
、このような形式のショットキダイオードの場合、順方
向電圧に影響を及ぼす処理ファクタを探知してその値を
ＩＣごとに良好に制御できることが所望される。
問題点を解決するための手段
本発明は、半導体上にアルミニウムのような金属を低圧
力で蒸着してショットキダイオードを形成する間に酸素
やアルゴンや窒素のような成る種のガスの有無がそのス
レッシュホールド順方向電圧に影響を及ぼすという発見
に基づいている。
力で蒸着してショットキダイオードを形成する間に酸素
やアルゴンや窒素のような成る種のガスの有無がそのス
レッシュホールド順方向電圧に影響を及ぼすという発見
に基づいている。
特に、高真空のチャンバ内に配置された構造体のＮ−型
半導体領域に金属層を付着して、Ｎ−型領域の第１部分
と金属層のセグメントとの間にショットキ整流接合が形
成される。この付着段階中に、Ｎ型領域の第２部分にオ
ーミック接触するように形成される電気導体と金属セグ
メントとの間の電圧ＶＦを制御するために少なくとも１
つの選択されたガスがチャンバに導入される。
半導体領域に金属層を付着して、Ｎ−型領域の第１部分
と金属層のセグメントとの間にショットキ整流接合が形
成される。この付着段階中に、Ｎ型領域の第２部分にオ
ーミック接触するように形成される電気導体と金属セグ
メントとの間の電圧ＶＦを制御するために少なくとも１
つの選択されたガスがチャンバに導入される。
付着段階は、１０−’ｔｏｒｒ以下の初期チャンバ圧力
において蒸着技術によって行なうのが好ましい。例えば
、金属層が実質的にアルミニウムである一方、Ｎ−型領
域がシリコンである場合ｉこは、チャンバに酸素又はア
ルゴンを注入することによってＶＦが増加される。これ
に対し、窒素を注入すると、スレッシュホールド順方向
電圧が減少される。
において蒸着技術によって行なうのが好ましい。例えば
、金属層が実質的にアルミニウムである一方、Ｎ−型領
域がシリコンである場合ｉこは、チャンバに酸素又はア
ルゴンを注入することによってＶＦが増加される。これ
に対し、窒素を注入すると、スレッシュホールド順方向
電圧が減少される。
実施例
本発明においては、Ｎ−型半導体に金属層を低圧力で蒸
着して整流接合を形成する間にその整流接合の付近に１
つ以上のガスを導入することによりショットキダイオー
ドにが＼るスレッシュホールド順方向電圧ＶＦが制御さ
れる。上記半導体は、シリコンであるのが好ましい。或
いは又、ゲルマニウム、砒化ガリウム、燐化ガリウム及
びその他第ｎｒ−ｖ族の混合化合物であってもよい。金
属層としてはアルミニウムが好ましい。更に別の候補と
しては、銅や、金や、銀や、ニッケルや。
着して整流接合を形成する間にその整流接合の付近に１
つ以上のガスを導入することによりショットキダイオー
ドにが＼るスレッシュホールド順方向電圧ＶＦが制御さ
れる。上記半導体は、シリコンであるのが好ましい。或
いは又、ゲルマニウム、砒化ガリウム、燐化ガリウム及
びその他第ｎｒ−ｖ族の混合化合物であってもよい。金
属層としてはアルミニウムが好ましい。更に別の候補と
しては、銅や、金や、銀や、ニッケルや。
パラジウムや、白金や、クロムや、モリブデンや、タン
グステンや、チタンや、イリジウムが含まれる。これら
の金属は、別々に使用されてもよいし。
グステンや、チタンや、イリジウムが含まれる。これら
の金属は、別々に使用されてもよいし。
互いに色々に組み合わせた合金及び／又はシリコンのよ
うな他の物質と組み合わせた合金として使用されてもよ
い。又、金属層は、蒸着したケイ化金属のような金属状
の化合物で構成されてもよい。
うな他の物質と組み合わせた合金として使用されてもよ
い。又、金属層は、蒸着したケイ化金属のような金属状
の化合物で構成されてもよい。
添付図面の第１図には、本発明によって形成されたガー
ド−リング型のショットキダイオードの実施例が示され
ている。このダイオードのＶＦを製造中にいかに制御す
るかについて以下に説明する。特に指示のない限り、種
々の製造段階は、室温（約２５℃）及び大気圧において
行なうものとする１種々のドープ領域及び金属領域を形
成する場合には従来のマスキング及び清掃工程が使用
声される。これらの工程及びその他の公知工
程の説明は一般に以下の説明から除去する。
ド−リング型のショットキダイオードの実施例が示され
ている。このダイオードのＶＦを製造中にいかに制御す
るかについて以下に説明する。特に指示のない限り、種
々の製造段階は、室温（約２５℃）及び大気圧において
行なうものとする１種々のドープ領域及び金属領域を形
成する場合には従来のマスキング及び清掃工程が使用
声される。これらの工程及びその他の公知工
程の説明は一般に以下の説明から除去する。
出発材料は、ホウ素でドープされたＰ−型の単結晶シリ
コン基体２０であり、この基体には、埋設領域２２のた
めの一般的な位置に砒素が選択的に拡散される。基体２
０の上部を露出した後、この基体の上面に砒素でドープ
したＮ一層２４がエピタキシャル成長される。エピタキ
シャル層２４の正味の平均ドーパント密度は、２Ｘ１０
”原子／ａｌ（０，０５Ωａ１）以下テアリ、ダイオー
ド接合がオーミック即ち非整流接合ではなくて整流接合
となるようにされる。層２４の正味のドーパント密度は
、１．４ Ｘ １０１Ｇ原子／ｆｆ１（０，４５Ω口）
であるのが好ましい。エピタキシャル成長及びその後の
処理中に、砒素が適当に再分布して、約８００Ω／平方
のシート抵抗の強くドープされたＮ十埋設領域２２を形
成する。
コン基体２０であり、この基体には、埋設領域２２のた
めの一般的な位置に砒素が選択的に拡散される。基体２
０の上部を露出した後、この基体の上面に砒素でドープ
したＮ一層２４がエピタキシャル成長される。エピタキ
シャル層２４の正味の平均ドーパント密度は、２Ｘ１０
”原子／ａｌ（０，０５Ωａ１）以下テアリ、ダイオー
ド接合がオーミック即ち非整流接合ではなくて整流接合
となるようにされる。層２４の正味のドーパント密度は
、１．４ Ｘ １０１Ｇ原子／ｆｆ１（０，４５Ω口）
であるのが好ましい。エピタキシャル成長及びその後の
処理中に、砒素が適当に再分布して、約８００Ω／平方
のシート抵抗の強くドープされたＮ十埋設領域２２を形
成する。
この構造体の上部に沿って二酸化シリコンの層が熱的に
成長される。この酸化物層に適当な窓を形成した後、こ
の窓を通してホウ素が拡散され、基体２０へと延びる強
くドープされた環状のＰ＋領域２６が形成される。この
Ｐ＋領域２６は、Ｎ一層２４の活性半導体部分２８を横
方向に取り巻き、この構造体を含むウェハにおいて部分
２８を他のこのような活性半導体部分から横方向に電気
的に分離する。
成長される。この酸化物層に適当な窓を形成した後、こ
の窓を通してホウ素が拡散され、基体２０へと延びる強
くドープされた環状のＰ＋領域２６が形成される。この
Ｐ＋領域２６は、Ｎ一層２４の活性半導体部分２８を横
方向に取り巻き、この構造体を含むウェハにおいて部分
２８を他のこのような活性半導体部分から横方向に電気
的に分離する。
この構造体の上部に二酸化シリコンが熱的に成長されて
上記の窓を閉じ、その後、これによって形成された酸化
物層に新たな窓があけられる。
上記の窓を閉じ、その後、これによって形成された酸化
物層に新たな窓があけられる。
この新たな窓を通してホウ素が拡散され、強くドープさ
れた浅いＰ＋ガードリング３ｏが形成される。これは、
整流接合３２用として意図された位置を横方向に取り巻
く。酸化物成長、新たな窓の形成及び拡散の工程を燐で
繰り返し、ダイオードのカソード接触部に対してオーミ
ック接合３６を形成するための意図された位置に強くド
ープされた浅いＮ十部分３４が一般的に形成される。Ｎ
＋のプラグ３４は、約５ Ｘ １０”ＪＸ子／ｄ （１
０Ｑ／平方）の正味Ｎ＋トド−ント密度を有している。
れた浅いＰ＋ガードリング３ｏが形成される。これは、
整流接合３２用として意図された位置を横方向に取り巻
く。酸化物成長、新たな窓の形成及び拡散の工程を燐で
繰り返し、ダイオードのカソード接触部に対してオーミ
ック接合３６を形成するための意図された位置に強くド
ープされた浅いＮ十部分３４が一般的に形成される。Ｎ
＋のプラグ３４は、約５ Ｘ １０”ＪＸ子／ｄ （１
０Ｑ／平方）の正味Ｎ＋トド−ント密度を有している。
二酸化シリコンが更に熱的に成長されて、プラグ３４の
窓を閉じる。これにより生じる酸化物層が層３８であり
、これは活性領域２８に隣接する。
窓を閉じる。これにより生じる酸化物層が層３８であり
、これは活性領域２８に隣接する。
この酸化物層３８には、接合３２及び３６の位置に次の
窓があけられる。整流接合３２のための窓は、ガードリ
ング３０の上部内周にわたって延びる。次いで、構造体
を清掃し、その後、窓に残っている二酸化シリコンをエ
ツチング除去する。
窓があけられる。整流接合３２のための窓は、ガードリ
ング３０の上部内周にわたって延びる。次いで、構造体
を清掃し、その後、窓に残っている二酸化シリコンをエ
ツチング除去する。
この構造体を含むウェハを次いで第２図に示す金属蒸着
装置に入れる。特に、ウェハは、この装置の蒸着チャン
バ４４内の遊星支持体４２に配置されたウェハ４０の１
つである。真空ポンプ４６が作動されて、チャンバ４４
内の圧力が少なくとも１，３３３Ｘ１０−３Ｐａまで減
圧される。チャンバの圧力は、約６，６６６Ｘ１０−’
Ｐａまで減圧されるのが好ましい。ヒータランプ４８は
、チャンバ４４内の温度を室温から約４５０℃の値まで
セットする。チャンバの温度は、１５０”Ｃであるのが
好ましい。
装置に入れる。特に、ウェハは、この装置の蒸着チャン
バ４４内の遊星支持体４２に配置されたウェハ４０の１
つである。真空ポンプ４６が作動されて、チャンバ４４
内の圧力が少なくとも１，３３３Ｘ１０−３Ｐａまで減
圧される。チャンバの圧力は、約６，６６６Ｘ１０−’
Ｐａまで減圧されるのが好ましい。ヒータランプ４８は
、チャンバ４４内の温度を室温から約４５０℃の値まで
セットする。チャンバの温度は、１５０”Ｃであるのが
好ましい。
遊星支持体４２が回転を開始した後に、残留ガス分析器
５０が制御弁５２の一方を作動し、ガスボトル５４の一
方から選択されたガスを僅かに流し、ガス入口５６の関
連する一方を通してチャンバ４４に送り込むことができ
る。ガスの注入中及び金属の蒸着中に、真空ポンプ４６
が連続的に作動し、チャンバ４４に約１，３３Ｘ１０−
’Ｐａの作動圧力を維持する。ガス分析器５０は、チャ
ンバ４４内に配置されたセンサ５８を用いて選択された
ガスの分圧を測定する。このフィードバックループによ
り１分析器５０は、選択されたガスの流量を、所望の分
圧を得るに必要な値に調整することができる。
５０が制御弁５２の一方を作動し、ガスボトル５４の一
方から選択されたガスを僅かに流し、ガス入口５６の関
連する一方を通してチャンバ４４に送り込むことができ
る。ガスの注入中及び金属の蒸着中に、真空ポンプ４６
が連続的に作動し、チャンバ４４に約１，３３Ｘ１０−
’Ｐａの作動圧力を維持する。ガス分析器５０は、チャ
ンバ４４内に配置されたセンサ５８を用いて選択された
ガスの分圧を測定する。このフィードバックループによ
り１分析器５０は、選択されたガスの流量を、所望の分
圧を得るに必要な値に調整することができる。
金属ソース６０の電子ビームユニットは、実質的に純粋
なアルムニウムの溶融源を加熱して、Ａ１原子を蒸発さ
せる０分析器５０がガスに対して所望される分圧を確立
した後に、金属ソース６０のシャッタが開けられる。Ａ
１原子は、第１図の構造体の上面に蒸着し、接合３２及
び３６を形成する。アルムニウムの厚みが０．６ないし
０．８μｍに達した時に、シャッタが閉ざされ、ソース
６０がオフにされる。その後１作動された弁５２がオフ
にされ、ガスの注入を停止する。チャンバ４４に大気圧
を通じさせた後にウェハ４０をチャンバ４４から取り出
す。
なアルムニウムの溶融源を加熱して、Ａ１原子を蒸発さ
せる０分析器５０がガスに対して所望される分圧を確立
した後に、金属ソース６０のシャッタが開けられる。Ａ
１原子は、第１図の構造体の上面に蒸着し、接合３２及
び３６を形成する。アルムニウムの厚みが０．６ないし
０．８μｍに達した時に、シャッタが閉ざされ、ソース
６０がオフにされる。その後１作動された弁５２がオフ
にされ、ガスの注入を停止する。チャンバ４４に大気圧
を通じさせた後にウェハ４０をチャンバ４４から取り出
す。
次いで、アルミニウム層を選択的にエツチングし、アル
ミニウムセグメント６２及び６４を形成する。Ａ１セグ
メント６２は、ショットキダイオードのアノードである
。Ａ１セグメント６４は、一般的に活性領域２８のＮ−
型部分より成るカソードの外部接触部である。ダイオー
ドが順方向に導通である時には、アノード６２からの（
正の）電流が接合３２を横切って下方に流れ、その下に
存在する活性領域２８の部分を通り、埋設領域２２に沿
って流れ、強くドープされた部分３４を通って上方に流
れ、カソード接触部６４へ流れ込む。
ミニウムセグメント６２及び６４を形成する。Ａ１セグ
メント６２は、ショットキダイオードのアノードである
。Ａ１セグメント６４は、一般的に活性領域２８のＮ−
型部分より成るカソードの外部接触部である。ダイオー
ドが順方向に導通である時には、アノード６２からの（
正の）電流が接合３２を横切って下方に流れ、その下に
存在する活性領域２８の部分を通り、埋設領域２２に沿
って流れ、強くドープされた部分３４を通って上方に流
れ、カソード接触部６４へ流れ込む。
ＶＦは、アノード６２と接触部６４との間の電圧である
。接合３２の面積は、約５ｏｏμｏｌｔである。
。接合３２の面積は、約５ｏｏμｏｌｔである。
酸素、アルゴン及び窒素は、Ａ１の蒸着中にチャンバ４
４へ注入されるガスとして調査されている。以下の表は
、順方向バイアス時に整流接合３２に流れる一定電流Ｉ
Ｄにおいてこれらガスの１つを注入することによってＶ
Ｆがいかに変化するかを示している。
４へ注入されるガスとして調査されている。以下の表は
、順方向バイアス時に整流接合３２に流れる一定電流Ｉ
Ｄにおいてこれらガスの１つを注入することによってＶ
Ｆがいかに変化するかを示している。
ＶＦＯは、ガスを注入しない時のＶＦの値である。
ΔＶＦは、Ａ１の蒸着中にガスの特定の１つをチャンバ
４４へ導入した時のＶＦの値とＶＦＯとの間の差である
。テストＡ、Ｂ、Ｃ及びＤの各組に対し、前記形式のシ
ョットキダイオードがＡｌ蒸着／ガス注入以外は一緒に
処理された６個のウェハについて調査された。３個はガ
ス注入を受け、他の３個は、ＶＦＯ基準値として働くよ
うにガス注入せずに処理された。上記テストの組Ｂにお
ける酸素分圧は、ガス注入して処理した３個のウェハの
場合、テストの組Ａの酸素分圧の約半分であった。
４４へ導入した時のＶＦの値とＶＦＯとの間の差である
。テストＡ、Ｂ、Ｃ及びＤの各組に対し、前記形式のシ
ョットキダイオードがＡｌ蒸着／ガス注入以外は一緒に
処理された６個のウェハについて調査された。３個はガ
ス注入を受け、他の３個は、ＶＦＯ基準値として働くよ
うにガス注入せずに処理された。上記テストの組Ｂにお
ける酸素分圧は、ガス注入して処理した３個のウェハの
場合、テストの組Ａの酸素分圧の約半分であった。
上記の表は、アルミニウムの蒸着中にチャンバ４４に酸
素又はアルゴンを注入した時にＶＦが増加することを示
している。窒素の場合には、これと反対のことがいえる
。ＶＦの相違は、実質的に、最初の１０枚のアルミニウ
ム単原子層の蒸着中に生じるガス注入によるものである
ことが明らかである。
素又はアルゴンを注入した時にＶＦが増加することを示
している。窒素の場合には、これと反対のことがいえる
。ＶＦの相違は、実質的に、最初の１０枚のアルミニウ
ム単原子層の蒸着中に生じるガス注入によるものである
ことが明らかである。
前記の形式のショットキダイオードに対し、アルゴンの
分圧と共にＶＦがいかに変化するかを測定するために更
にテストを行なった。第３図は、より高いＩＤレベルで
得られた結果を示している。
分圧と共にＶＦがいかに変化するかを測定するために更
にテストを行なった。第３図は、より高いＩＤレベルで
得られた結果を示している。
縦座標は、１ｍＡの順方向電流において測定した順方向
電圧の値ＶＦをｍＶ単位で表わしている。横座標には、
アルゴンの分圧の値がＰａで示されている。曲線６６は
、ウェハのＡ１セグメント６２及び６４を形成するため
の選択的なエツチングの後に直接測定したＶＦの変化を
示している。これらのウェハは、実質的に従来の方法で
完成されたものである。益終的な処理段階中に生じた熱
サイクルにより、最終処理の後に測定した時のＶＦの変
化を表わしている曲線６８で示されたように、順方向電
圧が低下された。曲線６６及び６８は、アルゴン分圧の
増加と共にＶＦがはゾ対数的に増加することを示してい
る。
電圧の値ＶＦをｍＶ単位で表わしている。横座標には、
アルゴンの分圧の値がＰａで示されている。曲線６６は
、ウェハのＡ１セグメント６２及び６４を形成するため
の選択的なエツチングの後に直接測定したＶＦの変化を
示している。これらのウェハは、実質的に従来の方法で
完成されたものである。益終的な処理段階中に生じた熱
サイクルにより、最終処理の後に測定した時のＶＦの変
化を表わしている曲線６８で示されたように、順方向電
圧が低下された。曲線６６及び６８は、アルゴン分圧の
増加と共にＶＦがはゾ対数的に増加することを示してい
る。
酸素及び窒素についても同様のグラフを形成することが
できる。注入するガス、ひいては、その分圧を適当に選
択することにより、ＶＦを特定の用途に最も適したもの
とすることができる。
できる。注入するガス、ひいては、その分圧を適当に選
択することにより、ＶＦを特定の用途に最も適したもの
とすることができる。
特定の実施例を参照して本発明を説明したが、これは単
なる説明に過ぎず、本発明をこれに限定するものではな
い０例えば、選択されたガスの流れは、金属蒸着段階の
終了の前にオフにすることができる。又、金属の蒸着中
に２つ以上のガスを蒸着チャンバに同時に挿入すること
ができる。従って、特許請求の範囲に規定した本発明の
精神及び範囲から逸脱せずに種々の変更及び修正がなさ
。
なる説明に過ぎず、本発明をこれに限定するものではな
い０例えば、選択されたガスの流れは、金属蒸着段階の
終了の前にオフにすることができる。又、金属の蒸着中
に２つ以上のガスを蒸着チャンバに同時に挿入すること
ができる。従って、特許請求の範囲に規定した本発明の
精神及び範囲から逸脱せずに種々の変更及び修正がなさ
。
れ得ることが当業者に明らかであろう。
第１図は１本発明により製造されたショットキダイオー
ドの構造を示す断面図。 第２図は、第１図のダイオードを形成するのに使用され
る蒸着装置の概略ブロック図、そして第３図は、第１図
のショットキダイオードに対しアルゴン分圧の関数とし
てスレッシュホールド順方向電圧を示したグラフである
。 ２０・・・単結晶シリコン基体 ２２・・・Ｎ十埋設領域 ２４・・・砒素をドープしたＮ一層 ２６・・・強くドープした環状のＰ十領域２８・・・活
性半導体部分 ３０・・・ガードリング ３２・・・整流接合 ３４・・・強くドープしたＮ十部分 ３６・・・オーミック接合 ４０・・・ウェハ ４２・・・遊星支持体４４・・・
蒸着チャンバ ４６・・・真空ポンプ
ドの構造を示す断面図。 第２図は、第１図のダイオードを形成するのに使用され
る蒸着装置の概略ブロック図、そして第３図は、第１図
のショットキダイオードに対しアルゴン分圧の関数とし
てスレッシュホールド順方向電圧を示したグラフである
。 ２０・・・単結晶シリコン基体 ２２・・・Ｎ十埋設領域 ２４・・・砒素をドープしたＮ一層 ２６・・・強くドープした環状のＰ十領域２８・・・活
性半導体部分 ３０・・・ガードリング ３２・・・整流接合 ３４・・・強くドープしたＮ十部分 ３６・・・オーミック接合 ４０・・・ウェハ ４２・・・遊星支持体４４・・・
蒸着チャンバ ４６・・・真空ポンプ
Claims (10)
- （１）高真空のチャンバ内に配置された構造体のＮ−型
半導体領域に金属層を付着してこのＮ−型領域の第１部
分と金属層のセグメントとの間に整流接合を形成しそし
て上記Ｎ−型領域の第２部分にオーミック接触するよう
に電気導体を形成する方法において、上記の整流接合が
順方向に導通する時の上記金属セグメントと導体との間
の電圧ＶＦを制御するように、付着工程中に上記チャン
バに少なくとも１つの選択されたガスを導入する段階を
具備したことを特徴とする方法。 - （２）ガスを導入して付着を行なう段階の前に、上記チ
ャンバを１０＾−＾５ｔｏｒｒ以下の圧力に排気する段
階を具備した特許請求の範囲第１項に記載の方法。 - （３）上記付着段階の前にガス導入段階を開始する特許
請求の範囲第２項に記載の方法。 - （４）上記金属層の少なくとも最初の１０枚の単原子層
を付着する間にガス導入段階を実行する特許請求の範囲
第３項に記載の方法。 - （５）各々の選択されたガスは、調整された分圧でチャ
ンバに導入する特許請求の範囲第３項に記載の方法。 - （６）各々の選択されたガスは、酸素、窒素又はアルゴ
ンである特許請求の範囲第３項に記載の方法。 - （７）上記チャンバの圧力は、上記付着工程中１，３３
×１０＾−＾４Ｐａ程度である特許請求の範囲第６項に
記載の方法。 - （８）上記第２部分は第１部分よりも強くドープされ、
上記付着段階はＮ型領域に金属層の原子を蒸着すること
より成り、金属層を選択的にエッチングして複数の分離
された部分に分割し、そのうちの２つが上記セグメント
及び導体であり、上記金属層は、アルミニウム、銅、金
、銀、ニッケル、パラジウム、白金、クロム、モリブデ
ン、タングステン、チタン及びイリジウムの少なくとも
１つで構成される特許請求の範囲第３項に記載の方法。 - （９）上記金属層は、実質的にアルムニウムで構成され
、上記Ｎ−型領域は、実質的にドープされた単結晶シリ
コンで構成され、上記ガス導入段階が実質的に上記チャ
ンバに酸素又はアルゴンを導入することより成る場合に
は上記整流接合に流れる一定電流でＶＦが増加する特許
請求の範囲第３項に記載の方法。 - （１０）上記金属層は、実質的にアルムニウムで構成さ
れ、上記Ｎ−型領域は、実質的にドープされた単結晶シ
リコンで構成され、上記ガス導入段階が実質的に上記チ
ャンバに窒素を導入することより成る場合には上記の整
流接合に流れる一定電流でＶＦが減少する特許請求の範
囲第３項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US757038 | 1985-07-19 | ||
| US06/757,038 US4692991A (en) | 1985-07-19 | 1985-07-19 | Method of controlling forward voltage across Schottky diode |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6222475A true JPS6222475A (ja) | 1987-01-30 |
Family
ID=25046099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61167743A Pending JPS6222475A (ja) | 1985-07-19 | 1986-07-16 | シヨツトキダイオ−ドにかゝる順方向電圧を制御する方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4692991A (ja) |
| EP (1) | EP0209196A3 (ja) |
| JP (1) | JPS6222475A (ja) |
| CA (1) | CA1243129A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4972247A (en) * | 1985-10-28 | 1990-11-20 | Silicon Systems, Inc. | High energy event protection for semiconductor devices |
| AU4163789A (en) * | 1988-10-03 | 1990-04-05 | Boc Group, Inc., The | Refractory metal silicide layers on semiconductor substrates |
| US5250834A (en) * | 1991-09-19 | 1993-10-05 | International Business Machines Corporation | Silicide interconnection with schottky barrier diode isolation |
| US5397716A (en) * | 1993-05-03 | 1995-03-14 | Motorola, Inc. | Method of forming an insulated gate semiconductor device |
| JP2741745B2 (ja) * | 1995-03-24 | 1998-04-22 | 工業技術院長 | 半導体電極形成方法および装置 |
| US6184564B1 (en) * | 1998-12-28 | 2001-02-06 | International Rectifier Corp. | Schottky diode with adjusted barrier height and process for its manufacture |
| DE10015884A1 (de) * | 2000-03-30 | 2001-10-11 | Philips Corp Intellectual Pty | Schottky-Diode |
| US8901699B2 (en) | 2005-05-11 | 2014-12-02 | Cree, Inc. | Silicon carbide junction barrier Schottky diodes with suppressed minority carrier injection |
| US7388271B2 (en) * | 2005-07-01 | 2008-06-17 | Texas Instruments Incorporated | Schottky diode with minimal vertical current flow |
| US7821095B2 (en) * | 2006-07-14 | 2010-10-26 | Semiconductor Components Industries, Llc | Method of forming a Schottky diode and structure therefor |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4056642A (en) * | 1976-05-14 | 1977-11-01 | Data General Corporation | Method of fabricating metal-semiconductor interfaces |
| US4243865A (en) * | 1976-05-14 | 1981-01-06 | Data General Corporation | Process for treating material in plasma environment |
| US4310568A (en) * | 1976-12-29 | 1982-01-12 | International Business Machines Corporation | Method of fabricating improved Schottky barrier contacts |
| FR2413780A1 (fr) * | 1977-12-29 | 1979-07-27 | Thomson Csf | Procede de realisation d'un contact " metal-semi-conducteur " a barriere de potentiel de hauteur predeterminee, et composant semi-conducteur comportant au moins un contact obtenu par ce procede |
| US4357178A (en) * | 1978-12-20 | 1982-11-02 | Ibm Corporation | Schottky barrier diode with controlled characteristics and fabrication method |
| US4313971A (en) * | 1979-05-29 | 1982-02-02 | Rca Corporation | Method of fabricating a Schottky barrier contact |
| JPS57166068A (en) * | 1981-04-07 | 1982-10-13 | Toshiba Corp | Semiconductor device |
| US4379832A (en) * | 1981-08-31 | 1983-04-12 | International Business Machines Corporation | Method for making low barrier Schottky devices of the electron beam evaporation of reactive metals |
-
1985
- 1985-07-19 US US06/757,038 patent/US4692991A/en not_active Expired - Lifetime
-
1986
- 1986-07-15 EP EP86201232A patent/EP0209196A3/en not_active Withdrawn
- 1986-07-16 JP JP61167743A patent/JPS6222475A/ja active Pending
- 1986-07-17 CA CA000514008A patent/CA1243129A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| EP0209196A3 (en) | 1989-01-18 |
| CA1243129A (en) | 1988-10-11 |
| US4692991A (en) | 1987-09-15 |
| EP0209196A2 (en) | 1987-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4063964A (en) | Method for forming a self-aligned schottky barrier device guardring | |
| US4206472A (en) | Thin film structures and method for fabricating same | |
| US6410947B1 (en) | Semiconductor device and process of production of same | |
| US4977098A (en) | Method of forming a self-aligned bipolar transistor using amorphous silicon | |
| US4159915A (en) | Method for fabrication vertical NPN and PNP structures utilizing ion-implantation | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| US4843033A (en) | Method for outdiffusion of zinc into III-V substrates using zinc tungsten silicide as dopant source | |
| EP0165971A1 (en) | METHOD FOR PRODUCING A BIPOLAR TRANSISTOR. | |
| US5387545A (en) | Impurity diffusion method | |
| US4307132A (en) | Method for fabricating a contact on a semiconductor substrate by depositing an aluminum oxide diffusion barrier layer | |
| JPS6222475A (ja) | シヨツトキダイオ−ドにかゝる順方向電圧を制御する方法 | |
| US5068705A (en) | Junction field effect transistor with bipolar device and method | |
| US20110180849A1 (en) | Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate | |
| US7759172B2 (en) | Method of forming a planar combined structure of a bipolar junction transistor and n-type and p-type metal semiconductor field-effect transistors and method for forming the same | |
| US3765960A (en) | Method for minimizing autodoping in epitaxial deposition | |
| US6218222B1 (en) | Method of manufacturing a semiconductor device with a schottky junction | |
| King et al. | Electrical characterization of in-situ epitaxially grown Si pn junctions fabricated using limited reaction processing | |
| JP3062065B2 (ja) | 半導体装置の製造方法 | |
| RU2227344C2 (ru) | Способ изготовления мощных свч полевых транзисторов с барьером шоттки | |
| JP2000349244A (ja) | 半導体装置およびその製造方法 | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| JPH02116700A (ja) | エピタキシャル膜成長方法 | |
| JP2929084B2 (ja) | 化合物半導体低接触抵抗電極の形成方法 | |
| EP0374544A1 (en) | A hetero bipolar transistor and a fabricating method thereof | |
| JPS5891631A (ja) | 半導体装置 |