JPH05275467A - 化合物半導体装置およびその製造方法 - Google Patents
化合物半導体装置およびその製造方法Info
- Publication number
- JPH05275467A JPH05275467A JP9873492A JP9873492A JPH05275467A JP H05275467 A JPH05275467 A JP H05275467A JP 9873492 A JP9873492 A JP 9873492A JP 9873492 A JP9873492 A JP 9873492A JP H05275467 A JPH05275467 A JP H05275467A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- compound semiconductor
- metal
- semiconductor layer
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】 （修正有）
【構成】 その表面にｎ型ＩｎＰ系化合物半導体層がエ
ピタキシャル成長されてなる基板またはｎ型ＩｎＰ系化
合物半導体基板８上に、Ｃｄ，Ｍｇ，Ｍｎ，Ｚｎ，Ｈｇ
などアクセプタ準位を形成可能な金属の薄膜を１０原子
層以下に被着させ、この金属を基板表面に拡散させて深
さ１０原子層以下のｐ型半導体層１２を形成した後、こ
のｐ型半導体層の上にショットキ電極１３を形成するよ
うにした。 【効果】 ｐ型領域による障壁高さが加わってショット
キ障壁高さが充分に高いショットキ電極が得られ、これ
によって、逆方向リーク電流が小さく耐圧の高いショッ
トキゲート電極を有する特性の良好なＭＥＳＦＥＴおよ
びショットキ・ダイオードを安価で、安全に、再現性良
く製造することができる。
ピタキシャル成長されてなる基板またはｎ型ＩｎＰ系化
合物半導体基板８上に、Ｃｄ，Ｍｇ，Ｍｎ，Ｚｎ，Ｈｇ
などアクセプタ準位を形成可能な金属の薄膜を１０原子
層以下に被着させ、この金属を基板表面に拡散させて深
さ１０原子層以下のｐ型半導体層１２を形成した後、こ
のｐ型半導体層の上にショットキ電極１３を形成するよ
うにした。 【効果】 ｐ型領域による障壁高さが加わってショット
キ障壁高さが充分に高いショットキ電極が得られ、これ
によって、逆方向リーク電流が小さく耐圧の高いショッ
トキゲート電極を有する特性の良好なＭＥＳＦＥＴおよ
びショットキ・ダイオードを安価で、安全に、再現性良
く製造することができる。
Description
【０００１】
【産業上の利用分野】本発明は、化合物半導体を基体と
する電子デバイスおよびその製造方法に関し、特にＩｎ
Ｐ単結晶およびその三元、四元混晶の基板上にショット
キ・ダイオード、ＭＥＳＦＥＴ（ＭＥＳ型電界効果トラ
ンジスタ）等のショットキ電極を有する化合物半導体装
置を製造する場合に利用して最も効果のある技術に関す
る。
する電子デバイスおよびその製造方法に関し、特にＩｎ
Ｐ単結晶およびその三元、四元混晶の基板上にショット
キ・ダイオード、ＭＥＳＦＥＴ（ＭＥＳ型電界効果トラ
ンジスタ）等のショットキ電極を有する化合物半導体装
置を製造する場合に利用して最も効果のある技術に関す
る。
【０００２】
【従来の技術】ＧａＡｓ，ＩｎＰなどの化合物半導体は
電子の移動度がＳｉよりも高く、また耐放射線性、耐熱
性などに優れ、Ｓｉに代わる高周波、高速の電子デバイ
スとしてその将来性が見込まれ、数多くの研究がなされ
てきたが、界面準位密度の小さな安定な酸化膜が得られ
ないためＭＯＳＦＥＴはまだ実用化されるに至っていな
い。そこで、ＧａＡｓにおいては、ショットキ電極を用
いたＭＥＳＦＥＴ（金属−半導体接合型ＦＥＴ）が実用
化され、ディスクリートの高周波ＦＥＴや、小規模のデ
ィジタルＩＣが実用化されている。しかし、ＧａＡｓＭ
ＥＳＦＥＴはショットキ障壁電位が小さいために、論理
振幅が大きくとれず、大規模のディジタルＩＣを高歩留
りで製造することができないという欠点を有している。
一方、ＩｎＰは、電子飽和速度が大きく、また熱伝導率
がＧａＡｓの１．５倍と大きいとともに、ブレークダウ
ン電圧も大きいことから超高速素子、特に高出力の超高
周波素子の材料として期待され、ＦＥＴへの応用が検討
されている。
電子の移動度がＳｉよりも高く、また耐放射線性、耐熱
性などに優れ、Ｓｉに代わる高周波、高速の電子デバイ
スとしてその将来性が見込まれ、数多くの研究がなされ
てきたが、界面準位密度の小さな安定な酸化膜が得られ
ないためＭＯＳＦＥＴはまだ実用化されるに至っていな
い。そこで、ＧａＡｓにおいては、ショットキ電極を用
いたＭＥＳＦＥＴ（金属−半導体接合型ＦＥＴ）が実用
化され、ディスクリートの高周波ＦＥＴや、小規模のデ
ィジタルＩＣが実用化されている。しかし、ＧａＡｓＭ
ＥＳＦＥＴはショットキ障壁電位が小さいために、論理
振幅が大きくとれず、大規模のディジタルＩＣを高歩留
りで製造することができないという欠点を有している。
一方、ＩｎＰは、電子飽和速度が大きく、また熱伝導率
がＧａＡｓの１．５倍と大きいとともに、ブレークダウ
ン電圧も大きいことから超高速素子、特に高出力の超高
周波素子の材料として期待され、ＦＥＴへの応用が検討
されている。
【０００３】
【発明が解決しようとする課題】しかしながら、ＩｎＰ
はショットキ障壁高さが、ＧａＡｓ（０．８ｅＶ）に比
べて小さい（０．３〜０．４ｅＶ）ため、逆方向リーク
電流が大きく、ゲート耐圧が小さいなど実用上大きな欠
点を有していた。そこで、ＩｎＰでは、ＳｉＯ2，Ｓｉ
Ｎｘ，Ａｌ2Ｏ3，ＰＮｘのような絶縁膜をＣＶＤ法、プ
ラズマＣＶＤ法、光励起ＣＶＤ法、スパッタ法、蒸着法
などにより低温堆積させるＭＩＳＦＥＴの研究が数多く
なされてきた。しかるに、低温堆積された絶縁膜を有す
るＭＩＳＦＥＴにあっては、絶縁膜と基板との界面準位
密度がかなり大きくなってしまうため、良好な特性を有
するＭＩＳＦＥＴが得られていない。
はショットキ障壁高さが、ＧａＡｓ（０．８ｅＶ）に比
べて小さい（０．３〜０．４ｅＶ）ため、逆方向リーク
電流が大きく、ゲート耐圧が小さいなど実用上大きな欠
点を有していた。そこで、ＩｎＰでは、ＳｉＯ2，Ｓｉ
Ｎｘ，Ａｌ2Ｏ3，ＰＮｘのような絶縁膜をＣＶＤ法、プ
ラズマＣＶＤ法、光励起ＣＶＤ法、スパッタ法、蒸着法
などにより低温堆積させるＭＩＳＦＥＴの研究が数多く
なされてきた。しかるに、低温堆積された絶縁膜を有す
るＭＩＳＦＥＴにあっては、絶縁膜と基板との界面準位
密度がかなり大きくなってしまうため、良好な特性を有
するＭＩＳＦＥＴが得られていない。
【０００４】Ｎ型半導体表面に、この基板半導体に対し
てアクセプター単位を形成可能な金属を添加した薄いＰ
導電型の高ドーピング層を設けることにより、金属に対
する実効ショットキ障壁を高くすることが可能であるこ
とをＥｇｌａｓｈは示した（S.J.Eglash.M.Newman.S.Pa
o.D.Mo.K.Shenai.W.E.Spicar.F.A.Ponce.and D.M.Colli
ns.J.Appl.Phys..62.(11) 1 June 1987 p5159）。彼
は、ＭＢＥ法によりＮ導電型ＧａＡｓ表面に１×１０18
cm-3〜６×１０19cm-3のキャリア濃度、５０−３６０Å
の膜厚のｐ+型デルタ・ドーピング層を挿入することによ
り、最大１．３９ｅＶまでショットキ障壁を高くできる
ことを示した。ＰｅｏｔｏｎはＭＯＣＶＤ法でＮ導電型
ＧａＡｓ中にＣまたはＺｎを添加したｐ+型デルタ・ド
ーピング層（５０Å、１．５×１０20cm-3)を挿入する
ことにより、０．９８ｅＶのショットキ障壁を得てい
る。また、ｐ+型デルタ・ドーピング層を２層とするこ
とにより、ショットキ障壁を１．６７ｅＶまで増加させ
ている（S.J.Pearton.F.Reo.C.R.Abernathy.W.S.Hobso
n.S.N.G.Chu.and J.Kovalchick.Appl.Phys.Lett..55(1
3).25 September1989 p1342）。Ａｂｉｄは、ガスソー
スＭＢＥで、Ｎ導電型ＩｎＰ活性層中に５×１０18ｃｍ
-3のｐ+型デルタ・ドーピング層の形成を行い、ショット
キ障壁高さ０．９５ｅＶを得ている（Z.Abid.A.Gapinat
h.F.Willianson.M.Nathan.3rd International Conferen
ce on Indium Phospide and Related Materials 1991 p
431）。
てアクセプター単位を形成可能な金属を添加した薄いＰ
導電型の高ドーピング層を設けることにより、金属に対
する実効ショットキ障壁を高くすることが可能であるこ
とをＥｇｌａｓｈは示した（S.J.Eglash.M.Newman.S.Pa
o.D.Mo.K.Shenai.W.E.Spicar.F.A.Ponce.and D.M.Colli
ns.J.Appl.Phys..62.(11) 1 June 1987 p5159）。彼
は、ＭＢＥ法によりＮ導電型ＧａＡｓ表面に１×１０18
cm-3〜６×１０19cm-3のキャリア濃度、５０−３６０Å
の膜厚のｐ+型デルタ・ドーピング層を挿入することによ
り、最大１．３９ｅＶまでショットキ障壁を高くできる
ことを示した。ＰｅｏｔｏｎはＭＯＣＶＤ法でＮ導電型
ＧａＡｓ中にＣまたはＺｎを添加したｐ+型デルタ・ド
ーピング層（５０Å、１．５×１０20cm-3)を挿入する
ことにより、０．９８ｅＶのショットキ障壁を得てい
る。また、ｐ+型デルタ・ドーピング層を２層とするこ
とにより、ショットキ障壁を１．６７ｅＶまで増加させ
ている（S.J.Pearton.F.Reo.C.R.Abernathy.W.S.Hobso
n.S.N.G.Chu.and J.Kovalchick.Appl.Phys.Lett..55(1
3).25 September1989 p1342）。Ａｂｉｄは、ガスソー
スＭＢＥで、Ｎ導電型ＩｎＰ活性層中に５×１０18ｃｍ
-3のｐ+型デルタ・ドーピング層の形成を行い、ショット
キ障壁高さ０．９５ｅＶを得ている（Z.Abid.A.Gapinat
h.F.Willianson.M.Nathan.3rd International Conferen
ce on Indium Phospide and Related Materials 1991 p
431）。
【０００５】以上のように、ショットキ障壁を増加させ
るためには、下地のＮ導電型基板ないしＮ導電型のエピ
タキシャル膜上に、Ｐ導電型を有する薄層を形成させれ
ば良く、形成手段としてＭＢＥ法、ＭＯＣＶＤ法、ガス
ソースＭＢＥ法が有効であることがわかる。これらの形
成法が薄膜形成に有効である理由は、他の成長法である
ＬＰＥ法、ハライドＣＶＤ法に比べて、成長速度の大幅
な低減が可能であり、１原子オーダの膜厚を制御できる
能力を有しているためである。しかしながら、これらの
装置を用いてｐ+型デルタ・ドーピング層を形成するこ
とは容易ではない。いずれの装置も大変高価であり、特
にＭＯＣＶＤ装置に関しては、危険性ガス原料を用いる
ため、安全装置及び除害装置に多額の費用を要する。ま
た、数原子層レベルの膜厚制御を行うためには、反応ガ
スが停滞せず、かつ圧力変動の少ない反応管構造が要求
され、下地の基板全面に渡り均一な膜厚、キヤリア濃度
を有するエピタキシャル膜を形成することは容易ではな
い。また、ＭＢＥ法に関しては、１０-10Ｔｏｒｒ程度
の超高真空状態を維持させる必要があることから、メン
テナンスに多大な労力を要する。本発明は、以上の問題
点を克服すべく、ＩｎＰ系化合物半導体基板において、
Ｎ導電型基板上に１原子層オーダで制御された均一なｐ
+導電型層を、安価で、安全に、再現性良く形成し、逆
方向リーク電流が小さくゲート耐圧の高いショットキゲ
ート電極を有する特性の良好なＭＥＳＦＥＴ及びショッ
トキ・ダイオードとその製造方法を提供することにあ
る。
るためには、下地のＮ導電型基板ないしＮ導電型のエピ
タキシャル膜上に、Ｐ導電型を有する薄層を形成させれ
ば良く、形成手段としてＭＢＥ法、ＭＯＣＶＤ法、ガス
ソースＭＢＥ法が有効であることがわかる。これらの形
成法が薄膜形成に有効である理由は、他の成長法である
ＬＰＥ法、ハライドＣＶＤ法に比べて、成長速度の大幅
な低減が可能であり、１原子オーダの膜厚を制御できる
能力を有しているためである。しかしながら、これらの
装置を用いてｐ+型デルタ・ドーピング層を形成するこ
とは容易ではない。いずれの装置も大変高価であり、特
にＭＯＣＶＤ装置に関しては、危険性ガス原料を用いる
ため、安全装置及び除害装置に多額の費用を要する。ま
た、数原子層レベルの膜厚制御を行うためには、反応ガ
スが停滞せず、かつ圧力変動の少ない反応管構造が要求
され、下地の基板全面に渡り均一な膜厚、キヤリア濃度
を有するエピタキシャル膜を形成することは容易ではな
い。また、ＭＢＥ法に関しては、１０-10Ｔｏｒｒ程度
の超高真空状態を維持させる必要があることから、メン
テナンスに多大な労力を要する。本発明は、以上の問題
点を克服すべく、ＩｎＰ系化合物半導体基板において、
Ｎ導電型基板上に１原子層オーダで制御された均一なｐ
+導電型層を、安価で、安全に、再現性良く形成し、逆
方向リーク電流が小さくゲート耐圧の高いショットキゲ
ート電極を有する特性の良好なＭＥＳＦＥＴ及びショッ
トキ・ダイオードとその製造方法を提供することにあ
る。
【０００６】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、その表面にｎ型ＩｎＰ系化合物半導体層
がエピタキシャル成長されてなる基板またはｎ型ＩｎＰ
系化合物半導体基板上に、アクセプタ準位を形成可能な
金属の薄膜を１０原子層以下に被着させ、この金属を基
板表面に拡散させて深さ１０原子以下のｐ型半導体層を
形成した後、このｐ型半導体層の上にショットキ電極を
形成するようにしたものである。また、上記の金属薄膜
の被着方法とて、キャリアガスを金属原料設置部側から
基板設置部側へ流して基板上に金属薄膜を被着させる気
相輸送法が適しているが、好ましくは、金属原料設置部
の温度よりも基板設置部の温度の方が０．１℃以上１０
℃以下高くなるように温度を制御しながらキャリアガス
を金属原料設置部側から基板設置部側へ流して基板上に
金属薄膜を被着させる気相輸送法により行なう。上記の
場合、好ましくは金属原料としてＣｄ，Ｍｇ，Ｍｎ，Ｚ
ｎもしくはＨｇを用いる。
め、本発明は、その表面にｎ型ＩｎＰ系化合物半導体層
がエピタキシャル成長されてなる基板またはｎ型ＩｎＰ
系化合物半導体基板上に、アクセプタ準位を形成可能な
金属の薄膜を１０原子層以下に被着させ、この金属を基
板表面に拡散させて深さ１０原子以下のｐ型半導体層を
形成した後、このｐ型半導体層の上にショットキ電極を
形成するようにしたものである。また、上記の金属薄膜
の被着方法とて、キャリアガスを金属原料設置部側から
基板設置部側へ流して基板上に金属薄膜を被着させる気
相輸送法が適しているが、好ましくは、金属原料設置部
の温度よりも基板設置部の温度の方が０．１℃以上１０
℃以下高くなるように温度を制御しながらキャリアガス
を金属原料設置部側から基板設置部側へ流して基板上に
金属薄膜を被着させる気相輸送法により行なう。上記の
場合、好ましくは金属原料としてＣｄ，Ｍｇ，Ｍｎ，Ｚ
ｎもしくはＨｇを用いる。
【０００７】
【作用】上記の方法によれば、大気圧下で、Ｎ2ないし
Ａｒ等のキャリアガスを用いるため、ＭＯＣＶＤ法のよ
うに危険性ガスを用いることなく、安全に金属薄膜を形
成することが可能となり、ＭＢＥ法やガスソースＭＢＥ
法のように超高真空状態を形成する必要もない。また、
反応管構造にとらわれることなく、原料温度と基板温度
を制御するだけで、任意のサイズの基板に対して、１０
原子層以下の均一な厚さの金属薄膜を形成でき、この結
果、時間を制御させることにより、基板表面から１０原
子層以下の拡散深さで、Ｐ型半導体層を再現性良く形成
することが可能である。このｐ型半導体層の上にショッ
トキ電極が形成されていると、図３に示すようにｐ型領
域による障壁高さが加わってショットキ障壁高さが充分
に高いショットキ電極が得られ、これによって、逆方向
リーク電流が小さく耐圧の高いショットキゲート電極を
有する特性の良好なＭＥＳＦＥＴおよびショットキ・ダ
イオードを製造することが可能となる。
Ａｒ等のキャリアガスを用いるため、ＭＯＣＶＤ法のよ
うに危険性ガスを用いることなく、安全に金属薄膜を形
成することが可能となり、ＭＢＥ法やガスソースＭＢＥ
法のように超高真空状態を形成する必要もない。また、
反応管構造にとらわれることなく、原料温度と基板温度
を制御するだけで、任意のサイズの基板に対して、１０
原子層以下の均一な厚さの金属薄膜を形成でき、この結
果、時間を制御させることにより、基板表面から１０原
子層以下の拡散深さで、Ｐ型半導体層を再現性良く形成
することが可能である。このｐ型半導体層の上にショッ
トキ電極が形成されていると、図３に示すようにｐ型領
域による障壁高さが加わってショットキ障壁高さが充分
に高いショットキ電極が得られ、これによって、逆方向
リーク電流が小さく耐圧の高いショットキゲート電極を
有する特性の良好なＭＥＳＦＥＴおよびショットキ・ダ
イオードを製造することが可能となる。
【０００８】
【実施例】以下、ＩｎＰ基板上にショットキ電極を形成
する場合を例にとって説明する。まず、裏面にＡｕＧｅ
／Ｎｉ／Ａｕ等からなるオーミック電極を形成したノン
ドープｎ型ＩｎＰ基板（Ｎ＝５×１０15ｃｍ-3）を用意
する。次に、上記基板表面をエッチングした後、図１に
示すような装置を用いて金属薄膜を形成する。図１にお
いて、１は円筒状の石英反応管で、この石英反応管１の
一端（図では左端）にはガス導入管２が、また石英反応
管１の他端（図では右端）にはガス排気管３が接続され
ている。上記ガス導入管２の途中には、マスフローコン
トローラ４が設けられ、石英反応管１内に流すガスの流
量を調整できるように構成されているとともに、石英反
応管１の外側には、ヒーター５ａ，５ｂが配置され、反
応管内の温度を制御できるように構成されている。
する場合を例にとって説明する。まず、裏面にＡｕＧｅ
／Ｎｉ／Ａｕ等からなるオーミック電極を形成したノン
ドープｎ型ＩｎＰ基板（Ｎ＝５×１０15ｃｍ-3）を用意
する。次に、上記基板表面をエッチングした後、図１に
示すような装置を用いて金属薄膜を形成する。図１にお
いて、１は円筒状の石英反応管で、この石英反応管１の
一端（図では左端）にはガス導入管２が、また石英反応
管１の他端（図では右端）にはガス排気管３が接続され
ている。上記ガス導入管２の途中には、マスフローコン
トローラ４が設けられ、石英反応管１内に流すガスの流
量を調整できるように構成されているとともに、石英反
応管１の外側には、ヒーター５ａ，５ｂが配置され、反
応管内の温度を制御できるように構成されている。
【０００９】この実施例では、上記石英反応管１の上流
側にアクセプタ準位を形成可能な金属原料６を入れたボ
ート７を設置し、石英反応管１の下流側にｎ型ＩｎＰ基
板８を設置する。それから、上記ヒーター５ａ，５ｂに
給電して、基板設置部の温度Ｔ２が上記原料ボート部の
温度Ｔ１よりも０．１℃以上１０℃以下高くなるように
制御する。また、ガス導入管２より水素もしくはアルゴ
ンのような不活性ガスを供給し、ボート７内の原料金属
の蒸気を下流側へ運んで、ＩｎＰ基板８上に化学吸着さ
せて、１０原子層以下の金属薄膜を成長させ、この間に
金属を基板内へ拡散させる。
側にアクセプタ準位を形成可能な金属原料６を入れたボ
ート７を設置し、石英反応管１の下流側にｎ型ＩｎＰ基
板８を設置する。それから、上記ヒーター５ａ，５ｂに
給電して、基板設置部の温度Ｔ２が上記原料ボート部の
温度Ｔ１よりも０．１℃以上１０℃以下高くなるように
制御する。また、ガス導入管２より水素もしくはアルゴ
ンのような不活性ガスを供給し、ボート７内の原料金属
の蒸気を下流側へ運んで、ＩｎＰ基板８上に化学吸着さ
せて、１０原子層以下の金属薄膜を成長させ、この間に
金属を基板内へ拡散させる。
【００１０】このように、基板設置部の温度Ｔ２が上記
原料ボート部の温度Ｔ１よりも０．２℃以上１０℃以下
高くなるように制御し、金属の蒸気をキャリアガスで基
板側へ運んでやることにより、ＩｎＰ基板８上に１０原
子層以下の金属薄膜を成長させることができる。すなわ
ち、基板設置部の温度Ｔ２が上記原料ボート部の温度Ｔ
１よりも低い（Ｔ２＜Ｔ１）と、基板上への原料金属の
堆積反応が一方的に進行するため、数原子層単位での厚
みの制御が行なえないとともに、温度Ｔ２とＴ１との差
が０．１℃未満であると、温度揺らぎによって堆積の速
度にむらが生じるため数原子層単位での厚みの制御が行
なえない。また、温度Ｔ２とＴ１との差が１０℃を越え
ると、基板上への金属の堆積反応が進行しない。
原料ボート部の温度Ｔ１よりも０．２℃以上１０℃以下
高くなるように制御し、金属の蒸気をキャリアガスで基
板側へ運んでやることにより、ＩｎＰ基板８上に１０原
子層以下の金属薄膜を成長させることができる。すなわ
ち、基板設置部の温度Ｔ２が上記原料ボート部の温度Ｔ
１よりも低い（Ｔ２＜Ｔ１）と、基板上への原料金属の
堆積反応が一方的に進行するため、数原子層単位での厚
みの制御が行なえないとともに、温度Ｔ２とＴ１との差
が０．１℃未満であると、温度揺らぎによって堆積の速
度にむらが生じるため数原子層単位での厚みの制御が行
なえない。また、温度Ｔ２とＴ１との差が１０℃を越え
ると、基板上への金属の堆積反応が進行しない。
【００１１】一方、アクセプタ準位を形成可能な金属の
基板内への拡散後は、電子ビーム蒸着装置等によりｐ型
半導体層１２上にショットキ電極１３を形成する（図２
参照）。１４は予め形成しておいたオーミック電極であ
る。なお、上記実施例では、金属原料として例えばＣ
ｄ，Ｍｇ，Ｍｎ，ＺｎもしくはＨｇのようにアクセプタ
準位を形成可能な金属を用いる。
基板内への拡散後は、電子ビーム蒸着装置等によりｐ型
半導体層１２上にショットキ電極１３を形成する（図２
参照）。１４は予め形成しておいたオーミック電極であ
る。なお、上記実施例では、金属原料として例えばＣ
ｄ，Ｍｇ，Ｍｎ，ＺｎもしくはＨｇのようにアクセプタ
準位を形成可能な金属を用いる。
【００１２】一例として、金属原料としてＣｄを用い、
基板設置部の温度Ｔ２と原料ボート部の温度Ｔ１との温
度差ΔＴを２℃（ただし、Ｔ２＞Ｔ１）、温度Ｔ２を８
１０℃として、約３０分かけてＩｎＰ基板の表面上に１
原子層のＣｄ層を吸着させてこのＣｄを基板内に拡散さ
せた後、基板表面に直径１．２ｍｍの金電極１３を１５
００Å形成して、図２に示すようなショットキダイオー
ドを作製した。得られたデバイスについて、電極１３，
１４間に印加する電圧を変えながら、電圧−電流特性を
測定した。その結果、ショットキ障壁は一般のＩｎＰシ
ョットキ電極の０．５ｅＶを上回り、０．７０ｅＶで、
逆方向電圧１Ｖでのリーク電流は５×１０-8Ａ／cm
2で、耐圧は約９０Ｖと良好であった。さらに、上記の
ようにしてＣｄ拡散させた基板表面を、オージェ（Ａｕ
ｇｅｒ）電子分光装置によって測定したところ、約１５
ÅのＣｄ拡散層が形成されていることが分かった。
基板設置部の温度Ｔ２と原料ボート部の温度Ｔ１との温
度差ΔＴを２℃（ただし、Ｔ２＞Ｔ１）、温度Ｔ２を８
１０℃として、約３０分かけてＩｎＰ基板の表面上に１
原子層のＣｄ層を吸着させてこのＣｄを基板内に拡散さ
せた後、基板表面に直径１．２ｍｍの金電極１３を１５
００Å形成して、図２に示すようなショットキダイオー
ドを作製した。得られたデバイスについて、電極１３，
１４間に印加する電圧を変えながら、電圧−電流特性を
測定した。その結果、ショットキ障壁は一般のＩｎＰシ
ョットキ電極の０．５ｅＶを上回り、０．７０ｅＶで、
逆方向電圧１Ｖでのリーク電流は５×１０-8Ａ／cm
2で、耐圧は約９０Ｖと良好であった。さらに、上記の
ようにしてＣｄ拡散させた基板表面を、オージェ（Ａｕ
ｇｅｒ）電子分光装置によって測定したところ、約１５
ÅのＣｄ拡散層が形成されていることが分かった。
【００１３】
【発明の効果】以上説明したように本発明は、その表面
にｎ型ＩｎＰ系化合物半導体層がエピタキシャル成長さ
れてなる基板またはｎ型ＩｎＰ系化合物半導体基板上
に、アクセプタ準位を形成可能な金属の薄膜を１０原子
層以下に被着させ、この金属を基板表面に拡散させて深
さ１０原子層以下のｐ型半導体層を形成した後、このｐ
型半導体層の上にショットキ電極を形成するようにした
ので、ｐ型領域による障壁高さが加わってショットキ障
壁高さが充分に高いショットキ電極が得られ、これによ
って、逆方向リーク電流が小さく耐圧の高いショットキ
ゲート電極を有する特性の良好なＭＥＳＦＥＴおよびシ
ョットキ・ダイオードを安価で、安全に、再現性良く製
造することが可能となる。
にｎ型ＩｎＰ系化合物半導体層がエピタキシャル成長さ
れてなる基板またはｎ型ＩｎＰ系化合物半導体基板上
に、アクセプタ準位を形成可能な金属の薄膜を１０原子
層以下に被着させ、この金属を基板表面に拡散させて深
さ１０原子層以下のｐ型半導体層を形成した後、このｐ
型半導体層の上にショットキ電極を形成するようにした
ので、ｐ型領域による障壁高さが加わってショットキ障
壁高さが充分に高いショットキ電極が得られ、これによ
って、逆方向リーク電流が小さく耐圧の高いショットキ
ゲート電極を有する特性の良好なＭＥＳＦＥＴおよびシ
ョットキ・ダイオードを安価で、安全に、再現性良く製
造することが可能となる。
【図１】本発明方法における金属薄膜形成に使用して好
適な装置の一例を示す断面正面図である。
適な装置の一例を示す断面正面図である。
【図２】実施例において製造したデバイスの構造を示す
断面図である。
断面図である。
【図３】基板表面にｐ型半導体層を形成した場合のショ
ットキ電極−半導体接合部のバンド構造を示す図であ
る。
ットキ電極−半導体接合部のバンド構造を示す図であ
る。
１ 石英反応管 ２ ガス導入管 ３ ガス排気管 ４ マスフローコントローラ ５ａ，５ｂ ヒーター ６ 金属原料 ７ ボート ８ 成長用基板（ＩｎＰ基板） １２ ｐ型半導体層 １３ ショットキ電極（金電極） １４ オーミック電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 29/48 Ｈ 7738−4Ｍ
Claims (6)
- 【請求項１】 その表面にｎ型ＩｎＰ系化合物半導体層
がエピタキシャル成長されてなる基板またはｎ型ＩｎＰ
系化合物半導体基板の表面には、アクセプタ準位を形成
可能な金属を不純物とし深さ１０原子層以下のｐ型半導
体層が形成され、このｐ型半導体層の上にショットキ電
極が形成されていることを特徴とする化合物半導体装
置。 - 【請求項２】 上記アクセプタ準位を形成可能な金属は
Ｃｄ，Ｍｇ，Ｍｎ，ＺｎもしくはＨｇであることを特徴
とする請求項１記載の化合物半導体装置。 - 【請求項３】 その表面にｎ型ＩｎＰ系化合物半導体層
がエピタキシャル成長されてなる基板またはｎ型ＩｎＰ
系化合物半導体基板上に、アクセプタ準位を形成可能な
金属の薄膜を１０原子層以下に被着させ、この金属を基
板表面に拡散させて深さ１０原子層以下のｐ型半導体層
を形成した後、この拡散層の上にショットキ電極を形成
するようにしたことを特徴とする化合物半導体装置の製
造方法。 - 【請求項４】 請求項３の金属薄膜の被着方法として、
キャリアガスを金属原料設置部側から基板設置部側へ流
して基板上に金属薄膜を被着させるようにしたことを特
徴とする化合物半導体装置の製造方法。 - 【請求項５】 請求項４において、金属原料設置部の温
度よりも基板設置部の温度の方が０．１℃以上１０℃以
下高くなるように温度を制御するようにしたことを特徴
とする化合物半導体装置の製造方法。 - 【請求項６】 上記金属として、Ｃｄ，Ｍｇ，Ｍｎ，Ｚ
ｎもしくはＨｇを用いることを特徴とする請求項３，４
または５記載の化合物半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9873492A JPH05275467A (ja) | 1992-03-24 | 1992-03-24 | 化合物半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9873492A JPH05275467A (ja) | 1992-03-24 | 1992-03-24 | 化合物半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05275467A true JPH05275467A (ja) | 1993-10-22 |
Family
ID=14227746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9873492A Pending JPH05275467A (ja) | 1992-03-24 | 1992-03-24 | 化合物半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05275467A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278144B1 (en) | 1998-02-12 | 2001-08-21 | Nec Corporation | Field-effect transistor and method for manufacturing the field effect transistor |
| JP2005302861A (ja) * | 2004-04-08 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置 |
| WO2009119248A1 (ja) * | 2008-03-26 | 2009-10-01 | 日産自動車株式会社 | 半導体装置 |
-
1992
- 1992-03-24 JP JP9873492A patent/JPH05275467A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6278144B1 (en) | 1998-02-12 | 2001-08-21 | Nec Corporation | Field-effect transistor and method for manufacturing the field effect transistor |
| JP2005302861A (ja) * | 2004-04-08 | 2005-10-27 | Matsushita Electric Ind Co Ltd | Ｉｉｉ−ｖ族窒化物半導体を用いた半導体装置 |
| WO2009119248A1 (ja) * | 2008-03-26 | 2009-10-01 | 日産自動車株式会社 | 半導体装置 |
| JP2009260278A (ja) * | 2008-03-26 | 2009-11-05 | Nissan Motor Co Ltd | 半導体装置 |
| EP2276068A1 (en) * | 2008-03-26 | 2011-01-19 | Nissan Motor Co., Ltd. | Semiconductor device |
| CN101981702A (zh) * | 2008-03-26 | 2011-02-23 | 日产自动车株式会社 | 半导体装置 |
| KR101250070B1 (ko) * | 2008-03-26 | 2013-04-03 | 닛산 지도우샤 가부시키가이샤 | 반도체 장치 |
| EP2276068A4 (en) * | 2008-03-26 | 2013-10-16 | Nissan Motor | SEMICONDUCTOR DEVICE |
| US9136400B2 (en) | 2008-03-26 | 2015-09-15 | Nissan Motor Co., Ltd. | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5920105A (en) | Compound semiconductor field effect transistor having an amorphous gas gate insulation layer | |
| JPH03120865A (ja) | ダイヤモンド半導体素子 | |
| GB2024506A (en) | Ohmic contacts to n-type group iii-v semiconductors | |
| US5135885A (en) | Method of manufacturing silicon carbide fets | |
| US3994755A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| JP4429459B2 (ja) | 高抵抗ＧａＮ結晶層の製造方法 | |
| US4692991A (en) | Method of controlling forward voltage across Schottky diode | |
| EP0825652B1 (en) | Ohmic electrode and method of forming the same | |
| US3765960A (en) | Method for minimizing autodoping in epitaxial deposition | |
| US20050009221A1 (en) | Method for manufacturing nitride film including high-resistivity GaN layer and epitaxial substrate manufactured by the method | |
| Matsushita et al. | A SIPOS-Si heterojunction transistor | |
| US5793109A (en) | Structure of ohmic electrode for semiconductor by atomic layer doping | |
| JPH05275467A (ja) | 化合物半導体装置およびその製造方法 | |
| Okamoto et al. | Nonalloyed ohmic contact to n-GaAs with GaS/GaAs quasi-metal-insulator-semiconductor structure | |
| US4028147A (en) | Liquid phase epitaxial process for growing semi-insulating GaAs layers | |
| JPH0770695B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2750330B2 (ja) | 化合物半導体装置の製造方法 | |
| US4032950A (en) | Liquid phase epitaxial process for growing semi-insulating gaas layers | |
| Hong et al. | Low-resistance ohmic contacts to AlGaAs/GaAs and In 0.52 Al 0.48 As/In 0.53 Ga 0.47 As modulation-doped structures obtained by halogen lamp annealing | |
| JPH08335695A (ja) | 化合物半導体装置及びその製造方法 | |
| Ishida et al. | GaAs MESFET ring oscillator on Si substrate | |
| Kondo et al. | Hetero-emitter-like characteristics of phosphorus doped polysilicon emitter transistors. Part I: band structure in the polysilicon emitter obtained from electrical measurements | |
| JP2987405B2 (ja) | 化合物半導体装置の製造方法 | |
| JP2936617B2 (ja) | 化合物半導体結晶の気相成長法 | |
| Shao et al. | Low resistance ohmic contacts to p-Ge/sub 1-x/C x on Si |