JP2741745B2 - 半導体電極形成方法および装置 - Google Patents

半導体電極形成方法および装置

Info

Publication number
JP2741745B2
JP2741745B2 JP7065561A JP6556195A JP2741745B2 JP 2741745 B2 JP2741745 B2 JP 2741745B2 JP 7065561 A JP7065561 A JP 7065561A JP 6556195 A JP6556195 A JP 6556195A JP 2741745 B2 JP2741745 B2 JP 2741745B2
Authority
JP
Japan
Prior art keywords
electrode
electrode material
oxide semiconductor
semiconductor
present
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP7065561A
Other languages
English (en)
Other versions
JPH08264486A (ja
Inventor
貴思 清水
Original Assignee
工業技術院長
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 工業技術院長 filed Critical 工業技術院長
Priority to JP7065561A priority Critical patent/JP2741745B2/ja
Priority to US08/615,106 priority patent/US5610097A/en
Publication of JPH08264486A publication Critical patent/JPH08264486A/ja
Application granted granted Critical
Publication of JP2741745B2 publication Critical patent/JP2741745B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/139Schottky barrier
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/14Schottky barrier contacts

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体的な特性を有す
る酸化物と電極材料とを接合した機能性材料を作製する
際に、酸化物からの酸素脱離を伴わずに酸化物表面の電
気的特性を向上させることができる半導体電極形成方法
および装置に関するものである。
【0002】
【従来の技術】従来、酸化物半導体上に電極材料を接合
する場合、次の2つの方法が行なわれていた。バルクの
酸化物半導体上に電極材料を接合する場合、酸化物の表
面処理として酸などによる化学的なエッチングを行な
い、その後に試料を真空装置内に導入して電極材料を堆
積していた。また、薄膜の酸化物半導体と電極材料の接
合の場合、酸化物薄膜作製装置内で酸化物半導体を作製
し、試料を一旦装置外に取り出した後で特に表面処理す
ることなく別の電極材料堆積装置内に導入し、電極材料
を堆積するという方法がとられていた。これらの方法で
は格別特殊な方法がとられていないため、簡易に酸化物
と電極材料の接合が作製できるという利点を有してい
た。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来法による酸化物と電極材料の接合では、電極材料を堆
積する前に酸化物表面を大気にさらしてしまうため、大
気に含まれる二酸化炭素などの影響により酸化物表面の
電気的特性が劣化してしまうという重大な問題点があっ
た。そのため、従来法で作製した酸化物半導体と電極材
料の接合デバイスの機能は、通常の半導体と電極材料の
接合デバイスに比べ著しく劣っていた。
【0004】本発明の目的は、酸化物半導体に電気的特
性の優れた電極を形成することができる半導体電極形成
方法および装置を提供することにある。
【0005】
【課題を解決するための手段】上記従来の問題点を解決
するために、本発明にかかる半導体電極形成方法は、反
応性酸化ガスを導入することによって既に大気中で劣化
した酸化物半導体表面の電気的特性を回復させ、その
後、大気にさらすことなく電極材料を堆積するものであ
る。
【0006】また、本発明にかかる半導体電極形成装置
は、真空槽内で酸化物半導体の表面上に電極材料を堆積
させて電極を形成する電極材料堆積装置と、前記酸化物
半導体の少なくとも電極材料を堆積させる表面に反応性
酸化ガスを導入する反応性酸化ガス供給装置とからなる
ものである。
【0007】
【作用】本発明の半導体電極形成方法によれば、反応性
酸化ガスを導入することにより、劣化した酸化物表面の
電気的特性を低温かつ低圧で回復させる。そして、真空
槽内、あるいは電極材料堆積装置内で電気的特性が回復
した後の試料表面を大気にさらすことなく電極材料が堆
積される。
【0008】本発明の半導体電極形成装置によれば、従
来の電極材料堆積装置に反応性酸化ガス供給装置を付設
することで、容易に反応性酸化ガスを酸化物半導体の表
面に導入することができる。
【0009】
【実施例】本発明の半導体電極形成装置の一実施例の構
成を図1に示す。図1において、1は電極材料堆積装置
で、試料設置台2,試料加熱ヒータ3,電子銃式電極材
料堆積部4,抵抗加熱式電極材料堆積部5が真空槽6内
に設けられている。7は排気装置で、真空槽6内を真空
にするためのものである。ここまでの構成は従来と同じ
である。8はオゾンガス等の反応性酸化ガス供給装置
で、供給管9を介して真空槽6内に制御された量が供給
される。なお、Sは酸化物半導体で、試料設置台2に取
り付けられる。また、図1では供給管9中を通る反応性
酸化ガスの流量を制御する弁や制御部は省略してある。
さらに、図1では電子銃式電極材料堆積部4と抵抗加熱
式電極材料堆積部5とが設けられているが、どちらか一
方でもよい。
【0010】従来の電極形成装置では反応性酸化ガス供
給装置8が組み込まれていなかったため、酸化物半導体
Sの表面劣化層の除去を行う場合には、真空中で高温に
加熱し酸化物半導体Sの試料表面を蒸発させるか、高エ
ネルギーのイオンを照射して試料表面を削りとるしかで
きなかった。そのため従来法の場合どちらも、劣化層の
除去にともない酸化物半導体試料自体から酸素が脱離し
てしまい、実用上優れた電極形成が困難であった。本発
明では、大気中で劣化した酸化物半導体Sの表面に反応
性酸化ガスを導入し、低温での加熱処理を行うと酸化物
半導体Sからの酸素脱離を伴わずに、試料表面の電気的
特性を向上できる。反応性酸化ガス供給装置8として、
例えば高純度オゾン供給装置を用いる。高純度オゾン供
給装置は1015〜1017cm-2s-1 の流束密度のオゾン分
子を10-7〜10-5Torrの低圧で真空槽6内に導入でき
るため、試料から酸素が脱離しない温度までオゾンを照
射し続けながら冷却した後、速やかに真空槽6内を10
-8Torr以下の高真空にし、電極材料を堆積することがで
きる。また、金など酸化しにくい電極材料の場合、反応
性酸化ガス雰囲気中で電極材料を堆積することも可能で
ある。以下、酸化物半導体S上の電極形成とその電気的
特性についてSrTiO3 と金、TiO2 と金の2つの
例で具体的に記述する。NbをドープしたSrTiO3
と金、NbをドープしたTiO2 と金によって作られる
ショットキー接合の電流−電圧特性と静電容量−電圧特
性を、本発明による電極形成法で作製した場合と、従来
法通り作製した場合とを比較することによって電気的特
性を評価する。 (1)SrTiO3 上の金電極 NbをドープしたSrTiO3 はn型半導体として知ら
れている酸化物である。光学研磨したドープ量0.01
%のNbドープSrTiO3 単結晶試料を硝酸で化学的
にエッチングし、1000℃で1時間、400℃で4時
間酸素中で加熱処理すると、原子間力顕微鏡で見る限り
大気中でも平坦で整った表面が観測される。この試料
を、本発明の半導体電極形成装置の電極材料堆積装置1
内に導入し、反応性酸化ガス供給装置8からオゾン圧3
×10-5Torrの雰囲気中で400〜500℃に加熱、約
1時間アニール処理を施した後、100℃以下に冷却し
てからオゾン雰囲気中で金電極を電子銃式電極材料堆積
部4によって蒸着し、ショットキー電極を作製した。電
極サイズは2×10-3cm2 である。裏面にオーミック電
極としてアルミニウムを蒸着して形成されたショットキ
ーダイオードの電流−電圧特性を図2の黒丸の曲線
(A)に示す。ショットキーダイオードの順方向電圧の
電流−電圧特性は以下の式で表されることが一般に知ら
れている。 I∝exp(eV/nkT) ここでIは電流、Vは電圧、eは電気素量、kはボルツ
マン定数、Tは温度である。nは理想因子と呼ばれる数
値で材料と温度に依存して1と2の間の値をとるが、S
iやGaAsなどの通常の半導体ではほぼ1に近い値に
なっている。図2の曲線(A)に示した順方向の電流−
電圧特性のn値は1.16であり、これまででNbをド
ープしたn型SrTiO3 を用いて作製されたショット
キーダイオードの電流−電圧特性の中で最も1に近い値
である。すなわち、このように優れた順方向の電流−電
圧特性は本発明によって初めて実現された。
【0011】一方、前記酸素処理した0.01%Nbド
ープSrTiO3 を従来通りオゾン加熱処理せずに10
-7Torr程度の真空中で直接金電極を蒸着してショットキ
ー電極を作製し、裏面にアルミニウムを蒸着してオーミ
ック電極を作製すると、その電流−電圧特性は図2の白
丸の曲線(B)のようになる。電極サイズは2×10-3
cm2 である。図2の曲線(B)に示した順方向電流のn
値は1.24であり、図2の曲線(A)より大きい。ま
た、図2の曲線(A)と図2の曲線(B)の最も大きな
違いは、逆方向電圧をかけたときのリーク電流の大きさ
である。逆方向電圧−1.5Vのときの図2の曲線
(B)のリーク電流が10-8A台なのに対して、図2の
曲線(A)のリーク電流は10-12 A以下であり、測定
系のリーク電流にほぼ等しい値であった。本発明法によ
って作製したショットキーダイオードでは、−8Vの逆
方向電圧でリーク電流が1×10-11 Aであった。この
ような極めて小さなリーク電流もこれまでに報告例がな
く本発明によって初めて実現されたものである。
【0012】ショットキー接合では、静電容量Cの2乗
分の1が空乏層の厚みに対応して直線的な電圧依存性を
示す。本発明によって作製したショットキーダイオード
の逆方向電圧をかけたときの静電容量Cの2乗分の1の
電圧依存性を、図3に示す。直線的な電圧依存性が−8
V以下まで明瞭に観測することができる。オゾン加熱処
理をしない、リーク電流の大きな試料では、−1V以下
から電圧依存性の直線性が失われており(図示せず)、
静電容量からも本発明により作製されたショットキーダ
イオードの電気的特性が優れていることが判明した。 (2)TiO2 上の金電極 NbをドープしたTiO2 もn型半導体として知られて
いる酸化物である。光学研磨したドープ量0.01%の
NbドープTiO2 単結晶試料をSrTiO3同様硝酸
で化学的にエッチングし、1000℃で1時間、400
℃で4時間の酸素中加熱処理後、半導体電極形成装置の
電極材料堆積装置1内に導入し、反応性酸化ガス供給装
置8からオゾン圧3×10-5Torrの雰囲気中で400〜
500℃に加熱、約1時間アニール処理を施し、100
℃以下に冷却してからオゾン雰囲気中で金電極を蒸着し
た。このショットキー電極のサイズは2×10-3cm2
ある。裏面も同様にアルミニウムを抵抗加熱式電極材料
堆積部5により蒸着した。このショットキーダイオード
の電流−電圧特性を図4の黒丸の曲線(A)に示す。順
方向電流のn値は1.27でSrTiO3 に比べやや大
きいが、逆方向リーク電流は−1.5Vで10-12 A以
下と小さい。図4の白丸の曲線(B)の従来法によるシ
ョットキーダイオードの電流−電圧特性と比べると、順
方向、逆方向ともに本発明により作製したショットキー
ダイオードの方がはるかに良い電気的特性をしているの
がわかる。
【0013】本発明によって作製したn型TiO2 のシ
ョットキーダイオードでは−8Vのときの逆方向リーク
電流は9×10-12 Aであった。静電容量の電圧依存性
では、本発明によるショットキーダイオードで静電容量
Cの2乗分の1が、図5に示すように直線的な電圧依存
性を示したのに対し、従来法では直線的でない電圧依存
性(図示せず)が観測された。
【0014】以上本発明により、SrTiO3 ,TiO
2 の2種類の酸化物半導体で電気的特性の優れた電極を
形成できることが実証された。
【0015】なお、上記の実施例では、反応性酸化ガス
としてオゾンを用いたが、その他、原子状酸素、二酸化
窒素、酸素イオン、酸素プラズマのうち一つ、または複
数を混合したものを用いることができる。
【0016】
【発明の効果】本発明の半導体電極形成方法は、酸化物
半導体の表面上に、オゾン、原子状酸素、二酸化窒素、
酸素イオン、酸素プラズマのうちの一つまたは複数の反
応性酸化ガスを導入し、そのまま大気にさらすことなく
電極材料を前記酸化物半導体の表面上に堆積するように
したので、従来不可能であった、順方向電流のn値〜
1、逆方向電圧−8Vでの逆方向リーク電流1×10
-11 A以下の酸化物半導体によるショットキーダイオー
ドの作製が実現できる。また、本発明を利用して従来不
可能であった電気的特性の優れた電流、電圧導入端子を
形成できる。
【0017】また、本発明の半導体電極形成装置は、真
空槽内で酸化物半導体の表面上に電極材料を堆積させて
電極を形成する電極材料堆積装置と、前記酸化物半導体
の少なくとも電極材料を堆積させる表面に反応性酸化ガ
スを導入する反応性酸化ガス供給装置とからなるので、
全体を新設するほか、既存の半導体電極形成装置に反応
性酸化ガス供給装置を付設することで簡単に構成するこ
とができる。
【図面の簡単な説明】
【図1】本発明にかかる半導体電極形成装置の一実施例
を示す構成略図である。
【図2】n型SrTiO3 を酸化物半導体とする、本発
明ならびに従来例によるショットキーダイオードの電流
−電圧特性図である。
【図3】n型SrTiO3 を酸化物半導体とし、本発明
によって作製したショットキーダイオードの静電容量の
2乗分の1の電圧依存性図である。
【図4】n型TiO2 を酸化物半導体とする、本発明な
らびに従来例によるショットキーダイオードの電流−電
圧特性図である。
【図5】n型TiO2 を酸化物半導体とし、本発明によ
って作製したショットキーダイオードの静電容量の2乗
分の1の電圧依存性図である。
【符号の説明】
1 電極材料堆積装置 2 試料設置台 3 試料加熱ヒータ 4 電子銃式電極材料堆積部 5 抵抗加熱式電極材料堆積部 6 真空槽 7 排気装置 8 反応性酸化ガス供給装置 9 供給管

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 劣化した酸化物半導体表面の電気的特性
    を回復させた後、真空中で該酸化物半導体表面に電極材
    料を堆積する半導体電極形成方法において、 前記酸化物
    半導体の表面上に、オゾン、原子状酸素、二酸化窒素、
    酸素イオン、酸素プラズマのうちの一つまたは複数の
    を導入し、そのまま大気にさらすことなく真空にして
    電極材料を前記酸化物半導体の表面上に堆積することを
    特徴とする半導体電極形成方法。
  2. 【請求項2】 劣化した酸化物半導体表面の電気的特性
    を回復させた後、真空中で該酸化物半導体表面に電極材
    料を堆積する半導体電極形成装置において、真空槽内で
    酸化物半導体の表面上に電極材料を堆積させて電極を形
    成する電極材料堆積手段と、前記酸化物半導体の少なく
    とも電極材料を堆積させる表面にオゾン、原子状酸素、
    二酸化窒素、酸素イオン、酸素プラズマのうちの一つま
    たは複数のガスを導入するガス供給手段とからなること
    を特徴とする半導体電極形成装置。
JP7065561A 1995-03-24 1995-03-24 半導体電極形成方法および装置 Expired - Lifetime JP2741745B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP7065561A JP2741745B2 (ja) 1995-03-24 1995-03-24 半導体電極形成方法および装置
US08/615,106 US5610097A (en) 1995-03-24 1996-03-14 Method for forming electrode on semiconductor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7065561A JP2741745B2 (ja) 1995-03-24 1995-03-24 半導体電極形成方法および装置

Publications (2)

Publication Number Publication Date
JPH08264486A JPH08264486A (ja) 1996-10-11
JP2741745B2 true JP2741745B2 (ja) 1998-04-22

Family

ID=13290555

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7065561A Expired - Lifetime JP2741745B2 (ja) 1995-03-24 1995-03-24 半導体電極形成方法および装置

Country Status (2)

Country Link
US (1) US5610097A (ja)
JP (1) JP2741745B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6096597A (en) * 1997-01-31 2000-08-01 Texas Instruments Incorporated Method for fabricating an integrated circuit structure
WO1999040758A2 (en) * 1998-01-08 1999-08-12 The University Of Tennessee Research Corporation Remote exposure of workpieces using a one atmosphere uniform glow discharge plasma
US6406759B1 (en) 1998-01-08 2002-06-18 The University Of Tennessee Research Corporation Remote exposure of workpieces using a recirculated plasma
AU3180099A (en) 1998-01-08 1999-07-26 Government of the United States of America as represented by the Administrator of the National Aeronautics and Space Administration (NASA), The Paraelectric gas flow accelerator
JP4077647B2 (ja) * 2002-04-08 2008-04-16 日鉱金属株式会社 酸化マンガンの製造方法
JP2008244006A (ja) * 2007-03-26 2008-10-09 Japan Science & Technology Agency ダイオード及びその製造方法
WO2011135987A1 (en) * 2010-04-28 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692991A (en) * 1985-07-19 1987-09-15 Signetics Corporation Method of controlling forward voltage across Schottky diode
JPS62185316A (ja) * 1986-02-10 1987-08-13 Meidensha Electric Mfg Co Ltd 電極の形成方法
JPS6450527A (en) * 1987-08-21 1989-02-27 Toshiba Corp Manufacture of semiconductor device
JPH0817229B2 (ja) * 1988-03-31 1996-02-21 サンケン電気株式会社 半導体装置
US5221638A (en) * 1991-09-10 1993-06-22 Sanken Electric Co., Ltd. Method of manufacturing a Schottky barrier semiconductor device

Also Published As

Publication number Publication date
US5610097A (en) 1997-03-11
JPH08264486A (ja) 1996-10-11

Similar Documents

Publication Publication Date Title
JP3352842B2 (ja) ガスクラスターイオンビームによる薄膜形成方法
KR20010107651A (ko) 실리콘막을 스퍼터링하기 위한 장치 및 방법
JP3272532B2 (ja) 半導体装置の製造方法
US4292343A (en) Method of manufacturing semiconductor bodies composed of amorphous silicon
JP2789587B2 (ja) 絶縁薄膜の製造方法
JP2741745B2 (ja) 半導体電極形成方法および装置
JP2663471B2 (ja) 絶縁薄膜の製造方法
US4214018A (en) Method for making adherent pinhole free aluminum films on pyroelectric and/or piezoelectric substrates
JP4032889B2 (ja) 絶縁膜の形成方法
JP3729536B2 (ja) ダイヤモンドへの整流電極の形成方法
JP3212442B2 (ja) ダイヤモンド表面吸着水素量の低減方法
JPH04219301A (ja) 酸化物超伝導薄膜の作製方法
JPS62291081A (ja) 金属−絶縁物−金属型素子
KR100274351B1 (ko) 반도체소자의게이트산화막형성방법
JPH079059B2 (ja) 炭素薄膜の製造方法
JP2605148B2 (ja) 酸化物薄膜の製造方法
US20220013354A1 (en) Method and system for depositing a p-type oxide layer on a substrate
JPH107494A (ja) 酸化物薄膜の形成方法
JPH05166726A (ja) 化合物薄膜の製造方法
JP2881929B2 (ja) アルミナ膜の製造方法
Yang Interface Electronic State Characterization of Dielectrics on Diamond and C-BN
JP2713979B2 (ja) 絶縁膜の形成方法
JP3450818B2 (ja) 表面および結合性が向上された窒化アルミニウム薄膜の製造方法
JP2977150B2 (ja) 二酸化シリコン絶縁膜の製造方法
JPS62116773A (ja) 透明導電膜

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term
S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370