JP3272532B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3272532B2
JP3272532B2 JP04952894A JP4952894A JP3272532B2 JP 3272532 B2 JP3272532 B2 JP 3272532B2 JP 04952894 A JP04952894 A JP 04952894A JP 4952894 A JP4952894 A JP 4952894A JP 3272532 B2 JP3272532 B2 JP 3272532B2
Authority
JP
Japan
Prior art keywords
film
conductive film
group
growth
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04952894A
Other languages
English (en)
Other versions
JPH07235502A (ja
Inventor
裕 瀧澤
健一 梁井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP04952894A priority Critical patent/JP3272532B2/ja
Priority to US08/297,155 priority patent/US5429983A/en
Priority to FR9411304A priority patent/FR2714523B1/fr
Priority to US08/407,957 priority patent/US5620924A/en
Publication of JPH07235502A publication Critical patent/JPH07235502A/ja
Priority to US08/730,662 priority patent/US5900646A/en
Application granted granted Critical
Publication of JP3272532B2 publication Critical patent/JP3272532B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1884—Manufacture of transparent electrodes, e.g. TCO, ITO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Photovoltaic Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、より詳しくは、透明導電膜上での半導体選択成
長工程を含む半導体装置の製造方法に関する。
【０００２】
【従来の技術】携帯用情報処理装置は個人レベルでのＥ
ＤＰを行うために必須であり、これを実現するために必
要なマンマシーンインターフェースとして液晶表示装置
が使用されている。画像表示装置には、画像処理等のよ
り高度な情報処理を行い得る高密度・高演色な表示を低
コストで実現することが望まれている。
【０００３】アクティブマトリクス型の液晶表示装置
は、画素と呼ばれる数多くの表示単位の全てにスイッチ
ング素子を接続した構造を有し、これにより高品位の表
示を可能としている。そのスイッチング素子としては、
例えばダイオードやトランジスタの半導体素子が用いら
れている。スイッチング素子の特性は、液晶表示装置の
階調数や表示容量を決定する要因の１つであるため、そ
の特性が優れていることが必要である。また、それらス
イッチング素子は微細加工を伴った複雑なプロセスを経
ているため、そのプロセスは液晶表示装置全体のプロセ
スの簡素化を左右する。
【０００４】スイッチング素子の製造工程の簡略化の手
段としては、既に基板上に形成されたパターンを用いて
その上に新たなパターンを形成する、所謂セルフアライ
ンが考えられている。そのようなセルフアラインの考え
方を用いたプロセスの一つとして、導電パターン上にの
み選択的に薄膜を成長させる技術がある。選択成長で
は、基板上にパターニングされた薄膜に対してのみ選択
的に層を形成できるために、フォトリソグラフィの工程
が不要となり、また、選択形成プロセス後に、更に別の
薄膜を真空を破らず連続的に成長できるため、層間の界
面での汚染が少なく、スイッチング素子特性が良好にな
る。
【０００５】ところで、これまで開発されてきた多くの
選択成長の技術では、化学気相成長法（ＣＶＤ；Chemic
al Vapor Deposition)を利用し、層表面の化学的性質の
相違によって選択成長を達成するようにしている。ＣＶ
Ｄ法は、半導体や金属の成長法として良く用いられてい
るが、通常は、層表面の化学的性質を反映するような条
件で成長速度を制御することが行われないために、通常
は選択的な膜の堆積が現れない。しかし、成長ガスを他
のガスで希釈したりして堆積速度を減少させたり、エッ
チングと堆積を平衡状態に近づけたりすることにより、
層表面の化学的性質を反映させて選択的な成長を行うこ
とができる様になってきた。
【０００６】シリコンの選択成長の技術としては、例え
ば、特許公開昭58−120595に開示されている、ＥＬＯ(E
pitaxial Lateral Overgrowth)の方法が有る。これはシ
リコンが成長する領域とシリコンが成長し難い領域を有
する基板に対して、堆積とエッチングを交互に繰り返す
ことで、シリコンの選択成長プロセスのマージンを拡大
する方法である。
【０００７】この技術が、太陽電池やアクティブマトリ
クス型液晶表示装置の製造などで広く用いられているプ
ラズマＣＶＤ法においても適用可能であることが、米国
特許5242530に開示されていた。これらの技術では、層
を構成する物質の違いにより生じるシリコン成長速度の
僅かな相違を利用することにより、エッチングと堆積を
交互に繰り返すことにより強調していることが特色であ
る。
【０００８】
【発明が解決しようとする課題】ところが、層の表面の
化学的状態は構成物質に依存し、化学的性質の似通った
物質間で選択性を得るためには、極めてマージンの狭い
条件で成長を行わなければならなかった。従って、プロ
セス時間の短縮のために成膜速度を大きくすれば、選択
性のある成長条件から外れてしまうので、選択成長を行
うためには、成膜速度を落として長時間のプロセスを行
わなければならないという問題を生じていた。
【０００９】大面積のアクティブマトリクスにおいて、
選択成長を均一にするためには不要部分に堆積したシリ
コン膜の除去を確実に行うために、全プロセス時間中に
占めるエッチングの割合を大きくする必然性がある。こ
の結果、実効的な膜堆積時間が減少して選択成長プロセ
ス時間全体が長くなり、生産性を悪化させる要因とな
る。
【００１０】また、シリコンが成長するかどうかは、膜
が成長される層の表面を構成する物質に依存し、更に、
汚染や自然酸化によっても表面の状態が変化するため、
実際に選択成長の技術を製造プロセスとしの観点から検
討した場合、実用性にやや欠けていた。例えば、ＩＴＯ
は、電気的には縮退した半導体の性質を示して電極とし
て機能するが、酸化物であるために、基板を構成する石
英、ガラスのような酸化物である酸化シリコンと化学的
性質が似通っており、シリコンの堆積過程も大きな差異
が無い。
【００１１】従って、選択成長を行う事が困難であり、
実際、発明の検討によれば、選択成長の再現性に乏し
く、しばしば非選択的なシリコン膜の堆積を生じたり、
時には、石英基板上のみシリコン膜が堆積するという結
果をもたらした。本発明はこのような問題に鑑みてなさ
れたものであって、透明導電膜の上に容易に半導体を選
択成長することができる半導体装置の製造方法を提供す
る事を目的とする。
【００１２】
【課題を解決するための手段】上記した課題は、図１、
３、１５、１６、１７、１８に例示するように、金属、
金属酸化物又は金属間化合物からなる導電膜３，13，3
6，42，53を絶縁膜１，12，23，35，41，52の上に形成
する工程と、前記導電膜３，13，36，42，53の少なくと
も表面に、前記導電膜３，13，36，42，53及び前記絶縁
膜１，12，23，35，41，52を構成しないIIIb族、IVb
族、Ｖb 族、 VIIb 族の何れかの元素を含む成長核層
５，15，37，43，53a を形成する工程と、前記成長核層
５，15，37，43，53a の上に半導体６，16，30，40，4
4，54を選択成長する工程とを有することを特徴とする
半導体装置の製造方法によって達成する。
【００１３】前記半導体６，16，30，40，44，54は、シ
リコン又はゲルマニウムであることを特徴とする半導体
装置の製造方法により解決する。図１、３に例示するよ
うに、前記成長核層５，15は、前記元素を含む活性雰囲
気中に前記導電膜３，13を曝すことにより前記導電膜の
表面に前記元素を付着させることを特徴とする半導体装
置の製造方法により解決する。
【００１４】前記活性雰囲気の励起は、減圧雰囲気下の
プラズマ放電、光照射、雰囲気中の気体加熱、基板加熱
のいずれかによりなされることを特徴とする半導体装置
の製造方法により解決する。前記導電層３，13，36，42
は、酸化物透明導電材から構成されていることを特徴と
する半導体装置の製造方法により解決する。前記酸化物
透明導電材は、インジウム酸化物、スズ酸化物、亜鉛の
酸化物のうち少なくとも１つを含むことを特徴とする半
導体装置の製造方法により解決する。
【００１５】図３に例示するように、前記導電膜13は、
酸化物透明導電材から構成され、前記導電膜13を前記活
性雰囲気に曝す際の前記導電膜13の温度は２００℃以下
であることを特徴とする半導体装置の製造方法により解
決する。前記活性雰囲気には、窒素、アンモニア、ホス
フィンのうち少なくとも１つが導入されることを特徴と
する半導体装置の製造方法により解決する。
【００１６】図１６に例示するように、前記成長核層37
は、 III−Ｖ族半導体、II−VI族半導体、半導体金属間
化合物、金属酸化物のうちいずれか一つを前記導電膜36
の上に成長することにより形成されることを特徴とする
薄膜素子の製造方法。図１７に例示するように、前記成
長核層43は、前記導電膜42を構成する複数の元素のうち
少なくとも１種の元素のみを選択的に除去することを特
徴とする半導体装置の製造方法により解決する。
【００１７】図１８に例示するように、前記成長核層53
aは、前記導電膜53の成長の際にIIIb族、IVb族、Vb族、
VIIb族の何れかの前記元素を成長雰囲気に含ませること
により形成されることを特徴とする半導体装置の製造方
法により解決する。前記導電膜53はクロム膜であって、
前記元素は酸素であることを特徴とする半導体装置の製
造方法により解決する。
【００１８】前記成長核層は、IIIb族、IVb 族、Ｖb
族、 VIIb 族の何れかの前記元素を前記導電膜にイオン
注入することにより形成されることを特徴とする半導体
装置の製造方法により解決する。前記半導体６，16，3
0，40，44，54は、エッチングと成膜とを少なくとも１
回以上繰り返すことにより選択成長されることを特徴と
する半導体装置の製造方法により解決する。
【００１９】
【００２０】
【００２１】
【作 用】本発明によれば、選択成長の下地となる導電
膜の表面に、その導電膜及びその周囲の絶縁層を構成し
ないIIIb族、IVb 族、Ｖb 族、 VIIb 族の何れかの元素
を含む成長核層を形成し、その上に半導体を選択成長す
るようにしている。これにより、導電膜の表面とその周
囲の絶縁層との化学的性質を変えて半導体層が容易に選
択成長される。
【００２２】
【００２３】この保護膜は、Ｖb 族元素を含む活性雰囲
気に透明導電膜を置くことによって透明導電膜の表面で
の酸素とＶb 族元素の置換により自己整合的に形成され
る。このため、特別な加工技術やパターニング技術を用
いる必要がなく、例えば透明導電膜の上に半導体を形成
して半導体デバイスを製造する場合にも、半導体の成長
の前処理として簡単に形成される。
【００２４】活性雰囲気でVb族元素含有層を２００℃以
上の雰囲気で形成すると、透明導電膜からの酸素の脱離
反応が主になってVb族元素含有層が形成され難くなるの
で、２００℃以下にする必要がある。特に、Ｖb 族元素
の蒸気圧を小さくするために室温が好ましい。
【００２５】
【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。 （第１実施例）図１は、本発明の一実施例の選択成長の
工程を示す断面図である。まず、図１(a) に示すよう
に、ガラス、石英などからなる透明な絶縁性基板１の上
にＤＣスパッタにより金属酸化物よりなる透明導電膜３
を形成する。続いてフォトレジスト４を塗布し、これを
露光、現像してパターンを形成する。金属酸化物として
例えばスズを添加した酸化インジウム膜(ITO;Indium Ti
n Oxide)がある。
【００２６】次に、そのフォトレジスト４をマスクにし
てフォトリソグラフィー技術により透明導電膜３をパタ
ーニングする。パターニングを終えた後にフォトレジス
ト４はパターニング後に除去される。この後に、周期律
表（IUPAC,1972年暫定表記) IIIb族、IVb 族又はＶb 族
の元素を含む活性雰囲気内に絶縁性基板１を置き、その
元素を透明導電膜３の表面に付着及び導入する。その活
性雰囲気としては、例えば、プラズマ化されたNH3 やPH
3 を含む雰囲気がある。
【００２７】これにより、図１(c) に示すように、その
表面にはIIIb族、IVb 族又はＶb 族元素を含む金属酸化
物よりなる成長核層５が形成される。この成長核層は、
透明導電膜３の表面にのみ自己整合的に形成されるた
め、特別な加工技術やパターニング技術を用いる必要は
ない。この後に、図１(d) に示すように、成長核層５で
覆われた透明導電膜３の上に気相成長法を用いて非晶質
の半導体膜６を選択成長する。
【００２８】ところで、透明導電膜３としてＩＴＯ膜を
用い、絶縁性基板１として石英基板を用いて、以下の条
件によりＩＴＯ膜上にのみシリコン膜を選択成長させ
た。まず、図１(b) に示す状態から、平行平板電極型の
プラズマＣＶＤ装置のチャンバ（不図示）内に絶縁性基
板１を入れる。続いて、チャンバ内部を１．０Torrに保
ちながらその内部に水素で希釈したホスフィン（PH3 ）
ガス（濃度0.5%）を導入し、基板温度を２００℃以下、
好ましくは室温に保って、絶縁性基板１を囲む電極間に
１３．５６MHz 、３００Ｗの高周波（ＲＦ）電源を接続
する。このような条件で絶縁性基板１を２０分間、ホス
フィンプラズマ雰囲気に置くことにより、酸化物である
透明導電膜３の表面を燐（Ｐ）を含むように改質を行
い、透明導電膜３の表面に成長核層５を形成する。
【００２９】ホスフィンプラズマ処理されたＩＴＯより
なる透明導電膜３表面の化学的な状態をＥＳＣＡ(Elect
ron Spectroscopy for Chemical Analysys) で分析した
結果を第２図に示す。ＩＴＯ膜の内部では、インジウム
酸素（In2O3)が主たる成分となっているが、ＩＴＯ膜の
表面では、酸化インジウム燐（In-POxx ）が主たる成分
であり、表面の化学状態が異なっていることが分かる。
【００３０】このように成長核層５を形成した後に、基
板温度を１００〜２００℃に変え、水素を導入してチャ
ンバ内の圧力を0.６Torrとし、電極間に１３．５６MHz
、４００ＷのＲＦ電源を電極間に接続してプラズマ発
生条件を整え、チャンバ内にシラン（SiH4）、PH3 の混
合ガスを数十秒間に１回数秒間導入する操作を１００回
程度行ったところ、ＩＴＯよりなる透明導電膜３の上に
シリコン（半導体層６）が選択成長した。なお、この工
程で導入するPH3 は、半導体層６をｎ型化するために使
用される。
【００３１】ところで、ＩＴＯは電気的には縮退した半
導体の性質を示すが、酸化物であるために、絶縁性基板
１を構成する石英やガラス、即ち、酸化物である酸化シ
リコンと化学的性質が似通っており、従来の方法による
選択成長ではＩＴＯの領域と石英の領域を比べてもそれ
らのシリコンの堆積過程も大きな差異は無い。実際、発
明者等の実験によれば、選択成長の再現性に乏しく、し
ばしば非選択的なシリコン膜の堆積を生じたり、時に
は、石英基板上のみシリコン膜が堆積するという結果を
もたらした。
【００３２】これに対し、本実施例によれば、絶縁性基
板１と透明導電膜３を比べると、的な状態が未処理の基
板に比べて大きいために、再現性良くシリコンを選択成
長できることが確認された。なお、上記した説明では、
透明導電膜をプラズマ雰囲気に置くことによりその表面
の化学的な性質の改質を行ったが、その改質方法はこれ
に限るものではなく、熱励起による化学反応や、光化学
反応により透明導電膜の表層に成長核層を形成してもよ
い。また、透明導電膜の表面を改質するためのガスとし
てアンモニア（NH3 ）ガス、そのIIIb族、IVb 族、Ｖb
族、VIb 族、又はVIIb族の元素を含むガスでもよく、絶
縁性基板の表面に対して化学的性質を変えられるガスで
あればよい。なお、NH3 ガスによりＩＴＯ膜の表面を改
質すると、その表面には透明な窒化インジウム層が形成
される。
【００３３】以上のように、IIIb族、IVb 族、Ｖb 族、
VIb 族又はVIIb族の元素は、シリコンやゲルマニウムと
の結合が安定なために、核成長層５は、選択成長促進作
用があり、絶縁基板１に対して十分に選択成長が生じ
る。このため、本発明をアクティブマトリクス型液晶表
示装置や太陽電池素子に適用することが期待される。と
ころで、透明導電膜の表面に形成された成長核層は、シ
リコン選択成長の際の水素プラズマなどによる還元から
透明導電膜を保護するという機能も有する。そこで、第
２実施例として耐還元性の成長核層について詳細に説明
する。
【００３４】（第２実施例）図３は、本発明の第２実施
例に係る透明導電膜の膜質劣化防止工程を示す断面図で
ある。まず、図３(a) に示すように、ガラス、石英など
からなる透明な絶縁性基板１１の上に絶縁膜１２を形成
し、その上にＤＣスパッタによりＩＴＯのような金属酸
化物よりなる透明導電膜１３を形成する。
【００３５】次に、フォトレジスト１４を塗布し、これ
を露光、現像してパターンを形成する。続いて、図３
(b) に示すように、そのフォトレジスト１４をマスクに
してフォトリソグラフィー技術により透明導電膜１３を
パターニングする。パターニングを終えた後にフォトレ
ジスト１４を除去する。この後に、周期律表（IUPAC,19
72年暫定表記) Ｖb 族の元素を含む活性雰囲気を透明導
電膜１３の周囲に発生させて、その元素を透明導電膜１
３の表面に付着及び導入すると、これにより、図３(c)
に示すように、その表面にはＶb 族元素を含む金属酸化
物よりなる成長核層１５が形成される。この成長核層
は、透明導電膜１３の表面にのみ自己整合的に形成され
るため、特別な加工技術やパターニング技術を用いる必
要もない。
【００３６】この後に、図３(d) に示すように、成長核
層１５で覆われた透明導電膜１３の上に気相成長法によ
り非晶質の半導体膜１６を成長する。この半導体膜１６
の成長の際に透明導電膜１３の周囲に還元雰囲気が存在
しても、Ｖb 族元素を含む成長核層１６は還元されにく
く、透明導電膜１３の劣化が防止される。また、酸化雰
囲気が存在しても透明導電膜１３が酸化されることはな
い。
【００３７】以上の各工程における試料を３つ作製し、
それらの膜の組成を分析した。試料は次の条件で作製し
た。まず、ガラス製の絶縁性基板１１の上に、プラズマ
ＣＶＤ法により窒化シリコンよりなる絶縁膜１２を３０
００Åの厚さに成長し、続いてＩＴＯよりなる透明導電
膜１３をＤＣスパッタ法により５００Åの厚さに形成し
（図３(a))、続いて透明導電膜１３をパターニングした
（図３(b))。これを、試料Ａとする。
【００３８】次に、試料Ａと同じ条件で絶縁膜１２、透
明導電膜１３が形成された絶縁性基板１１をプラズマＣ
ＶＤ装置のチャンバ内の電極の上に載置し、そのチャン
バ内に約０．５％のホスフィン(PH3) を含む水素(H2)ガ
スを１８０SCCMを導入しながらチャンバ内の圧力を１．
０Torrに保ち、電極に３００Ｗ、１３．５６MHz の高周
波電源を接続する。
【００３９】これにより、絶縁性基板１１の周囲にプラ
ズマを発生させる。この場合、絶縁性基板１１の温度を
２００℃以下、好ましくは室温に保持する。この状態を
２０分間保持し、燐を含む成長核層１５を透明導電膜１
３の表面に形成する（図３(c))。これを試料Ｂとする。
次に、ＣＶＤ装置のチャンバ内で、試料Ｂと同じ条件で
透明導電膜１３の表面を処理した後に、同じチャンバ内
にH2ガスを一定流量で導入しつつ、SiH4とPH3の混合ガ
スを間欠的に導入し、これにより燐がドープされたシリ
コンよりなる半導体膜１６を透明導電膜１３の上にのみ
選択的に成長する。SiH4とPH3 は、数十秒間隔をおいて
数秒間だけ導入する。
【００４０】このシリコン成長法は、低抵抗で微結晶な
シリコンを成長できる点で優れているが、成長核層１５
の無い裸の透明導電膜１３が水素プラズマに長時間曝さ
れと、透明導電膜１３の膜質が劣化する原因となる。こ
の後に、いわゆるグロー放電によるシリコン製の半導体
膜を形成した（図３(d))。これを試料Ｃとする。なお、
シリコンの選択成長については、次の文献(1) に記載さ
れている。
【００４１】(1)G. N. Parsons (Applied Physics Lett
er, 59 (1991) pp.2546-2548 このような３つの試料Ａ，Ｂの透明導電膜１３と、試料
Ｃの透明導電膜１３と半導体膜１５の試料の元素組成を
オージェ電子分光分析法（ＡＥＳ；Auger Electron Spe
ctroscopy)により分析したところ、図４(a) 、図４(b)
及び、図５に示すような結果が得られた。
【００４２】なお、これらの図には、スズの曲線が示さ
れていないが、これは、上記した工程ではスズは透明導
電膜１３中に安定して存在するからである。 図４(a) は試料Ａの分析結果を示し、ＩＴＯよりなる
透明導電膜１３には、酸素とインジウムが深さ方向に均
等に存在することを示している。なお、燐やシリコンを
示す曲線は測定誤差の範囲であり、それらの元素は実際
には存在しないと考えてよい。
【００４３】図４(b) は試料Ｂの分析結果を示し、透
明導電膜（ＩＴＯ膜）１３の表面には燐を含む化合物、
即ち成長核層１５が存在しているとがわかる。試料Ｂに
ついて、さらに、ＥＳＣＡ（Electron Spectroscopy fo
r Chemical Analysis)によって透明導電膜１３の表面を
燐に着目して観察した結果を図６(a)に示す。これによ
れば、その表面には、インジウムと酸素の結合（In-O）
が見られずに、ＩＴＯの酸素の一部が燐と置換してなる
InPO4 とP からなる成長核層１５が堆積していることが
わかる。
【００４４】また、ＥＳＣＡにより透明導電膜１３の表
面をインジウム原子に着目して観察したところ、図６
(b) に示すような結果が得られた。これにより、酸化さ
れたインジウムの存在にピークがあり、ＩＴＯの組成が
崩れていないことがわかる。さらに、ＥＳＣＡにより透
明導電膜１３のバルクをインジウム原子に着目して観察
したところ、図６(c) に示すような結果が得られ、酸化
されたインジウムの存在にピークがある一方で、InPO4
とP の存在がなく燐による膜質の劣化が生じていないこ
とがわかる。これにより成長核層１５は、透明導電膜１
３の表面にのみに形成されていることが実証される。
【００４５】図５は、試料Ｃの分析結果を示し、この
スペクトルでは、透明導電膜（ＩＴＯ）１３と半導体膜
（Si）１６の界面にはそれらの電気的接続を妨げるよう
な物質は存在せず、しかも、透明導電膜１３の表面のイ
ンジウムの落ち込みも少ないことがわかる。これに対
し、上記した成長核層１５を形成せずに、ＩＴＯよりな
る透明導電膜の表面を還元雰囲気であるSiH4プラズマに
曝して、この透明導電膜の上にノンドープシリコン膜を
選択成長し、そのシリコン膜と透明導電膜１３をＡＥＳ
法により分析したところ、図７に示すような結果が得ら
れた。
【００４６】これによれば、還元によってＩＴＯ膜から
遊離した酸素がシリコン内に取り込まれ、シリコン膜と
ＩＴＯ膜の界面にSiOxが存在するとともに、ＩＴＯ膜と
シリコン膜の界面のインジウム量が図５に比べて低下し
ていることがわかる。そのSiOxは、絶縁膜として存在す
るためにシリコン膜とＩＴＯ膜の電気的接触が断たれる
原因となる。
【００４７】そこで、成長核層の無いその試料の組成を
詳細に調べるために、その試料をＥＳＣＡ法により観察
したところ、図８(a) 〜図８(c) に示す結果が得られ
た。まず、図８(a) の実線に示すように、ＩＴＯ膜とシ
リコン膜の界面にはSiOxが形成していることがわかる。
これは、還元によりＩＴＯ膜から遊離した酸素がシリコ
ンと結合した結果である。
【００４８】また、その界面では、図８(b) に示すよう
に、ＩＴＯの存在を示すIn2O3 よりもインジウム（In）
を示す結合エネルギーにピークがある。これは、還元さ
れた透明導電膜の表面にInが残るからであり、そのIn
は、異常成長の原因になる。その異常成長を透過型電子
顕微鏡（ＴＥＭ; Transmisson Electron Microscopy)で
観察すると、図９(a),(b) の写真に見られるように、絶
縁性基板１７の上でInが透明導電膜１８から離れてシリ
コン膜１９中に固まりとなって存在する。この固まりに
よってシリコン膜１９の表面に凸部が形成され、膜の平
坦性や膜質を損なう原因となる。
【００４９】また、ＩＴＯ膜のバルクの組成を調べたと
ころ、図８(a) の一点鎖線と図８(c) の実線に示す分析
結果が得られ、ＩＴＯ膜の組成が崩れていないことがわ
かった。これらの実験結果によって、成長核層に覆われ
ないＩＴＯの表面がシリコンの成長の際に還元されるこ
とがわかった。
【００５０】次に、他の還元性雰囲気に対する透明導電
膜の変化を示す一例として、水素プラズマに透明導電膜
を曝した場合の実験結果を説明する。基板温度２００℃
で１０分間水素プラズマ中におき、その後にシリコンを
堆積させた場合のＩＴＯ膜の表面のＥＳＣＡによる分析
例を図１０に示す。ＩＴＯ膜とシリコン膜の界面を示す
図１０(b) では、ＩＴＯの表面が還元されて金属状のイ
ンジウム（In）や低酸化数のIn-Ox の生成が見られ、こ
れらが存在する膜の上にa-Si:Hなどを形成すると、先に
述べたようなa-Si:H中へのInの拡散を招き、シリコンの
異常成長が生じる原因となる。なお、図１０(b) に示す
ように、ＩＴＯ膜のバルクでは組成が崩れていない。
【００５１】これに対して、本発明のようにＩＴＯより
なる透明導電膜１３の表面にＶb 族元素を含む成長核層
１５を形成し、その上に前述のような水素プラズマを有
する雰囲気中で半導体膜１６を形成すると、図１１に示
す写真のようにインジウムの固まりや半導体膜１６の凹
凸が見られず、しかも、ＥＳＣＡによる分析によっても
ＩＴＯの表面における低酸化数のIn-Ox の生成は見られ
ない。なお、成長核層１５を構成するＶb 族元素は、半
導体膜１６を形成する際にその中に取り込まれる等のた
めに層としては存在しない。
【００５２】なお、上記した成長核層１５を形成する際
に、活性雰囲気としてプラズマを発生させてＶb 族元素
を付着又は注入したが、プラズマに限られるものではな
く、例えば、紫外線による表面反応の励起を利用した光
ＣＶＤや、ガス又は基板を加熱する熱ＣＶＤであっても
良く、また、これらの方法を同時に使用する方法であっ
ても良い。
【００５３】ところで、上記した説明では、成長核層１
５を形成する際に用いるガスとしてPH3 とH2の混合ガス
を用いたが、NH3 、N2、AsH3、その他のＶb 族元素を含
むガスであれば同様に適用できる。例えばNH3 を用いて
成長核層１５を形成する場合には次のような条件とす
る。上述したようなパターニングされた透明導電膜（Ｉ
ＴＯ）１３をプラズマＣＶＤ装置のチャンバ内の電極に
載置し、NH3 ガスをチャンバ内に１００SCCMの流量で導
入し、圧力を１．０Torrに保ち、電極に１３．５６MHz
、３００Ｗの電力を投入し、これによりＩＴＯ膜の周
囲にプラズマを発生させる。
【００５４】そして、絶縁性基板１１を２００℃以下、
望ましくは室温に保ち、こをプラズマ中に２０分間放置
した。この時のＩＴＯ膜をＳＩＭＳ（Secondary Ion Ma
ss Spectroscopy)法により分析したところ、図１２に示
すような結果が得られた。これによれば、透明導電膜１
３の最表面から内部に向かって約１００Åの厚さの窒化
インジウム起源と考えられる窒素（Ｎ）が検出されてい
る。この層は、還元性雰囲気に対して耐性を示し、成長
核層として機能する。例えば、高周波電力２００Ｗで生
じさせたプラズマ中に、その透明導電膜を基板温度２７
０℃で１０分間曝しても、その透明導電膜に変質は生じ
なかった。
【００５５】次に、透明導電膜の表面に成長核層を形成
する際の基板温度を２００℃以下とした理由を述べる。
例えば、ＩＴＯ膜の表面にプラズマＣＶＤにより膜を形
成する工程において、そのプラズマ雰囲気が還元性のあ
る物質を含む場合、例えば水素を含む場合にはＩＴＯ膜
から酸素が放出されることは良く知られている。
【００５６】ＩＴＯ膜の温度が２００℃以下の場合に
は、プラズマ中の還元性物質、例えば水素ラジカルはＩ
ＴＯ膜の表面で酸素を僅かに引き抜くとと同時に、酸素
が脱離した箇所にＶb 族元素が結合するという反応が促
進する。しかし、ＩＴＯ膜の温度が２００℃以上になる
と、ＩＴＯ膜とＶb 族元素との結合反応よりも酸素の離
脱現象が主となり、膜の組成が分解されて劣化する。
【００５７】これに加えて、燐を含む化合物により成長
核層１５を形成する場合に、２００℃以上の雰囲気では
燐の蒸気圧が２×１０-1Torrになってしまうので、一般
的なプラズマＣＶＤプロセスの雰囲気の圧力０．００１
〜１０Torrでは燐が揮発し易くなって成長核層１５が形
成されにくくなる。これに対して、室温付近の雰囲気で
は燐の蒸気圧は２×１０-10 Torrとなるので燐が揮発し
にくくなり、成長核層１５の形成が容易になる。
【００５８】これらの点を考慮すると、成長核層形成の
ための基板温度は２００℃以下であればよいが、室温が
最も好ましいといえる。 （第３実施例）本実施例は、液晶表示装置におけるＴＦ
Ｔの形成方法を示す実施例であって、上記した透明導電
膜の表面に成長核層を形成する工程を有している。
【００５９】実施例の説明に先立ってその液晶表示装置
の一般的な構造を図１３に基づいて説明する。液晶表示
装置では、図１３(a) に示すように、第１の絶縁性透明
基板Ｓ1 の上面と第二の絶縁性透明基板Ｓ2 の下面が間
隔をおいて向かい合うように配置され、第一の絶縁性透
明基板Ｓ1 の上面にはマトリクス回路ＭＣが形成され、
第二の絶縁性透明基板Ｓ2 の下面には透明電極ＴＥが形
成されている。また、透明電極ＴＥとマトリクス回路Ｍ
Ｃの間には液晶ＬＱが介在されている。
【００６０】マトリクス回路ＭＣは、マトリクス状に配
置された複数のＴＦＴ、及びＴＦＴと対となる複数の画
素電極ＰＥを有している。ＴＦＴのゲートは、図１３
(b) に示すように一方に延びるゲートバスラインＧＢに
接続され、また、ＴＦＴのドレインは、ゲートバスライ
ンＧＢに直交する方向に延びるドレインバスラインＤＢ
に接続され、さらに、ＴＦＴのソースは画素電極ＰＥに
接続されている。なお、ゲートバスラインＧＢとドレイ
ンバスラインＤＢは、図示しない絶縁膜を介して絶縁さ
れている。
【００６１】そして、画素電極ＰＥと透明電極ＴＥの間
に印加される信号電極により、画素の上にある領域の液
晶ＬＱの光透過方向を変えて画素表示を実現する。な
お、ゲートバスラインＧＢはスキャンバスライン、ドレ
インバスラインＤＢはデータバスラインと呼ばれること
もある。次に、画素電極とこれに接続されるＴＦＴの形
成工程を図１４、図１５に基づいて説明する。
【００６２】まず、ガラス、石英などよりなる絶縁性の
透明基板２１の上にCr膜をＤＣスパッタにより１０００
Åの厚さに形成する。そして、図１４(a) に示すように
フォトリソグラフィーによりCr膜をパターンをパターニ
ングしてＴＦＴ形成領域に遮光膜２２を形成する。この
遮光膜２２は、作製しようとするＴＦＴの暗電流の増加
を防止するために形成される。
【００６３】次に、図１４(b) に示すように、遮光膜２
２と透明基板２１を覆う層間絶縁膜２３として SiNx を
プラズマＣＶＤによって形成する。この後に、図１４
(c) に示すように、ＤＣスパッタによって膜厚５００Å
のＩＴＯ膜２４と膜厚１５００ÅのCr膜２５を順に形成
する。続いて、Cr膜２５の上にフォトレジスト２６を塗
布し、これを露光、現像してドレインバスライン形成領
域に沿ったパターンを形成する。そして、フォトレジス
ト２６をマスクに使用し、硝酸第二アンモニウムセリウ
ムと過塩素酸からなるエッチング液を用いてCr膜２５を
パターニングし、これにより、Cr膜２５よりなるドレイ
ンバスラインＤＢを形成する。
【００６４】フォトレジスト２６を除去した後に、さら
に別のフォトレジスト（不図示）のパターンをＩＴＯ膜
２４の上に形成し、このフォトレジストと硝酸・塩酸系
のエッチング液を使用してＩＴＯ膜２４をパターニング
する。これにより、図１４(d) に示すように、遮光膜２
２の上で分離されたソース電極２７とドレイン電極２８
を形成するとともに、ソース電極２７と一体化した画素
電極ＰＥを形成する。
【００６５】次に、フォトレジストを除去した後に、図
示しないプラズマＣＶＤ装置のチャンバ内の一対の電極
の一方に透明基板２１を載置し、ついで、そのチャンバ
内を減圧した後に、その中にPH3 を０．５％含む水素ガ
スを１８０SCCMの流量で導入し、そして圧力を１．０To
rrの保持し、さらに、１３．５６MHz で３００Ｗの高周
波電源を電極に接続する。この条件により、透明基板２
１の周囲にプラズマを発生させる。
【００６６】この場合の透明基板２１の温度は、ヒータ
によって２００℃以下であって室温以上の範囲で一定温
度に加熱するか、好ましくは室温に保持する。このよう
な条件でプラズマ雰囲気中に置かれたＩＴＯ膜２４の表
面には燐が付着し、その表面には還元防止用の成長核層
２９が形成される。この後に、不活性ガスによりチャン
バ内の反応ガスをバージする。
【００６７】続いて、チャンバ内にH2ガスを４００sccm
の流量で導入し、圧力を１．０Torrに保持し、透明基板
２１の温度を２７０℃に上げる。そして、高周波電源の
出力を２００Ｗに下げる。この状態では、透明基板２１
の周囲には水素プラズマが発生している。このような条
件下で、SiH4とPH3 の混合ガスを間欠的に導入し、これ
により燐ドープトシリコン膜を透明導電膜の上にのみ選
択的に成長する。その選択成長は、濃度５％のPH3 を含
む水素ガスを１５０sccm、SiH4を２５sccmの混合ガスを
使用する。そして、５０秒中の４秒間その混合ガスを導
入する操作を１サイクルとしてこれを合計１２０サイク
ル（１００分間）行って図１５(a) に示すような微結晶
のｎ+ 型シリコン層３０を２００Åの厚さに形成する。
【００６８】このシリコン成長の際に、水素プラズマに
よってＩＴＯ膜２４が長時間曝されるが、耐還元性の成
長核層２９によって膜質の劣化が防止される。その詳細
については、第２実施例で既に述べたので省略する。こ
れに続いて、プラズマＣＶＤにより、動作半導体層３１
となるアモルファスシリコン膜を８００Å、ゲート絶縁
膜３２となる SiNx 膜を３０００Åの厚さに連続的に形
成した後に、透明基板２１をチャンバから取り出す。つ
いで、ＤＣスパッタによりゲート電極３３となるアルミ
ニウム膜を３０００Åの厚さに堆積する。
【００６９】ここまでの各層の断面を示すと、図１１に
示した写真のようになり、動作半導体層３１に凹凸が発
生していないことがわかる。次に、フォトリソグラフィ
ー技術を用いて、アルミニウム膜から動作半導体層まで
を連続してパターニングして、アルミニウム膜からなる
ゲート電極３３と図示しないゲートバスライン（ＧＢ）
を形成するとともに、ゲート絶縁膜３２と動作半導体層
３１の素子間分離を一括して行う。
【００７０】これにより、画素電極とＴＦＴの形成工程
を終了する。以上のような工程によれば、ＴＦＴのソー
ス電極２７とドレイン電極２８を構成するＩＴＯ膜２４
の膜質劣化が防止され、トランジスタのオン・オフ電流
ともに液晶駆動に十分な特性を示し、従来のような異常
成長による不良は生じなかった。また、画素電極ＰＥを
構成するＩＴＯ膜２４の膜質も劣化せずに、光透過率と
導電率の低下が抑制される。
【００７１】ところで、上記した説明では、窒化シリコ
ンよりなる層間絶縁膜２３を窒化シリコンより形成し、
その上に形成されたＩＴＯ膜の上にシリコンを選択成長
しているが、層間絶縁膜２３を酸化シリコンにより形成
してもＩＴＯ膜の上には成長核層が存在するためにその
上にはシリコンが選択成長する。また、層間絶縁膜を形
成せずに、石英基板、ガラス基板等の上にＩＴＯよりな
る画素電極を形成し、画素電極の表面に成長核層を形成
する構造では、その画素電極の上にはシリコン層が選択
成長する。その詳細は第１実施例に述べた。
【００７２】（第４実施例）第１の実施例では、シリコ
ンが選択成長される下地層として透明導電膜を使用し、
その表面に内部とは異なった化学的な性質を持つ成長核
層を形成するために、IIIb族、IVb 族、Ｖb 族、VIb 族
又はVIIb族の元素を含む反応性雰囲気中で透明導電膜を
置いていた。その内部とな異なった化学的な成長核層と
して本実施例では、成膜技術を用いている。次にその方
法を説明する。
【００７３】第１６図は、本発明の第４実施例の選択成
長を示す断面図である。まず、図１６(a) に示すよう
に、石英、ガラスなどよりなる絶縁性基板３５の上に、
例えばＩＴＯよりなる透明導電膜３６をスパッタ法によ
り５００Åの厚さに形成する。その上にＭＢＥ法、ＭＯ
ＣＶＤ法などによりIII-Ｖ族、II−VI族の半導体を成長
し、これを成長核層３７として使用する。特に窒化イン
ジウム（InN ）、窒化ガリウム（GaN ）などの広いエネ
ルギーバンドギャップを有する材料を用いることによ
り、光透過性の良い成長核層が得られ、透明導電膜３６
の上に形成する材料として好ましい。InN やGaN は３eV
以上のエネルギーバンドギャップを有する。
【００７４】次に、図１６(b) に示すように、フォトレ
ジスト３８を塗布し、これを露光、現像してパターンを
形成した後に、そのフォトレジスト３８をマスクにして
透明導電膜３６及び成長核層３７をエッチングして導電
性パターン３９を形成する。続いて、図１６(c) に示す
ようにフォトレジスト３８を除去した後に、図１６(d)
に示すように第１実施例で例示した条件でエッチングと
堆積を１回以上繰り返してシリコン層４０を選択成長す
る。
【００７５】この方法では、第１実施例と同じように、
導電性パターン３９の周囲にある絶縁性透明基板３５と
化学的性質が異なるので、優れた選択成長が得られる。
しかも、透明導電膜と同時に成長核層３７をパターニン
グできるので、成長核層３７のパターン精度が損なわれ
ることはない。しかも、成長核層の材質を自由に設定で
きる点で、第１実施例よりも優れている。
【００７６】なお、成長核層として金属とシリコンの金
属間化学物、いわゆるシリサイドを適用しても同様な効
果が得られる。 （第５実施例）図１７は、本発明の第５実施例の選択成
長法を示す断面図である。まず、図１７(a) に示すよう
に、酸化物透明導電膜であるＩＴＯよりなる透明導電膜
４２を絶縁性基板４１の上に形成し、フォトリソグラフ
ィの技術によってその透明導電膜４２のパターンを形成
をする。
【００７７】次に、通常の平行平板型のプラズマＣＶＤ
装置中で、基板温度を270 ℃とし、水素ガスをチャンバ
内に導入して、圧力を０．１Torr以上で５０Torr以下の
範囲、望ましくは、1 ．０Torrの圧力に保ち、基板を挟
む電極に周波数１３．５６MHz 、出力２００Ｗの高周波
電力を供給して水素プラズマを発生させる。これにより
水素プラズマの還元性雰囲気によって酸化物であるＩＴ
Ｏの表面が還元され、選択成的に酸素が水素と結合して
昇華する。この結果、透明導電膜４２の表面にはIn、Sn
よりなる成長核層４３が形成される。
【００７８】この後に、図１７(c) に示すように、第１
実施例で例示した条件でエッチングと堆積を１回以上繰
り返して透明導電膜４２の上にシリコン層４４を選択成
長したところ、還元処理をしない場合に比べて良好な選
択成長が得られた。これは、金属化したIn、Snからなる
面が、ＩＴＯに比べてシリコンと結合し易いからであ
る。ただし、還元作用を利用して成長核層４４を形成す
ると、第２実施例で述べたようにＩＴＯが変質して導電
性が低下するおそれもあるので、還元は極めて短い時
間、例えば１分以下にしなければならない。
【００７９】また、シリコン層４４を選択成長する際に
遊離し易いIn元素を安定化するために、燐（Ｐ）などの
ようなInやSnと化合しやすい物質を水素プラズマ中に添
加しても良く、例えば、0.5 ％程度の濃度になる様にPH
3 ガスを添加してもよい。本実施例では、成長核層を形
成する方法として、選択成長法において、透明導電膜を
構成する酸化物電極や化合物半導体などの化合物を構成
する材料のうちの一部の種類の元素を選択的に除去する
ことにより、導電導電膜の周囲の表面との化学的性質を
異ならせている点で特徴がある。
【００８０】（第６実施例）上記した実施例では、膜が
選択成長される下地層の形成と成長核層との形成を異な
る工程によっている。本実施例では、その下地層と成長
核を同じ工程で形成する方法について説明する。図１８
は、本発明の第６実施例に係る選択成長法を示す断面図
である。
【００８１】まず、図１８(a) に示すように、石英、ガ
ラス等の絶縁性基板５１上に窒化シリコン膜５２をプラ
ズマＣＶＤ法によって堆積する。これに続いて、窒化シ
リコン膜５２の上に膜厚１０００Åのクロム（Cr）膜５
３を蒸着法で堆積した。その際、Cr膜５３のうちの３０
Åの上層を形成する際に酸素を蒸着装置のチャンバ内に
導入して5 ×１０-5Torrの雰囲気とし、Cr膜５３の表層
中に約１０％の酸素を導入して、酸素含有クロム(Cr
Ox ) 層（成長核層）５３ａを形成する。
【００８２】この後に、図１８(b) に示すように、フォ
トリソグラフィー法により酸素含有クロム層５３ａとCr
膜５２をパターニングする。次に、図１８(c) に示すよ
うに、第１実施例で例示した条件でエッチングと堆積を
１回以上繰り返してCr膜５３の上にシリコン膜５４を選
択成長したところ、CrOx 層５３ａを形成しない場合に
比べて選択成長性に優れていることが分かった。例えば
CrOx 層５３ａを形成した場合には３Å／分のシリコン
膜の成長速度が得られ、 CrOx 層５３ａを有しない場合
には１Å／分の成長速度が得られた。Cr膜５３中に含ま
れる酸素は、シリコンの選択成長の際に SiOx となって
シリコンを固定する働きをして選択成長を助け、その結
果、プロセスのマージンが拡大した。
【００８３】このような実施例を分析するために次のよ
うな実験を行った。まず、上記したように少なくとも表
面に酸素を積極的に含有させたCr膜をガラス基板上に形
成した第１の試料と、ＤＣスパッタ法によりガラス基板
上にCr膜形成した第２の試料を用意した。それらのCr膜
の厚さはともに１０００Åとした。そして、第１実施例
で例示したプラズマＣＶＤによる選択成長によりｎ型の
シリコン膜を第１及び第２の試料のCr膜の上に形成し
た。
【００８４】図１９、図２０は、第１及び第２の試料に
ついて、Cr膜上にシリコン選択成長を行った後の深さ方
向の組成分析を行った結果である。それらを比較する
と、第１の試料の方がシリコンの膜厚が厚くなってお
り、シリコン膜の体積が酸素の存在により促進されたこ
とがわかる。第２の試料でもCr膜とシリコン膜の界面に
酸素が見られるが、これは自然酸化膜によるものであ
り、その程度の酸素量では、シリコンを選択成長するに
は十分ではなく、外部から積極的、意図的に酸素を含ま
せる必要がある。
【００８５】なお、酸素はCr層５３内全体に酸素を含ま
せてもよいが、酸素の過剰な導入は、電気的特性の劣化
を招くので、酸素の導入を変調して酸素含有層をCr膜５
３の表面にのみ偏在させることが好ましい。また、本実
施例では、選択成長される下地層の形成と同時に、その
下地層を構成しないIIIb族、IVb 族、Ｖb 族、VIb 族又
はVIIb族の元素を少なくともその表面に導入し、これに
より化学処理を不要としている点を特徴としている。シ
リコンを固定する元素として酸素を用いたが、これに限
る分けではなく、例えば炭素、イオン、ハロゲン族元素
などを用いてもよい。
【００８６】なお、金属膜は、第３実施例で示したよう
なＴＦＴのソース／ドレイン電極として使用され、ま
た、その上に形成する不純物含有シリコン層は、チャネ
ル層とのコンタクト層として使用される。 （その他の実施例）第１の実施例では、選択成長しよう
とする下地層の表面にその内部とは異なった化学的な性
質を持つ成長核層を形成するために、IIIb族、IVb 族、
Ｖb 族、VIb 族又はVIIb族のいずれかの元素を含む反応
性雰囲気中にその層を置いていた。
【００８７】その成長核層を形成する方法はそれに限ら
れるものではなく、例えばそのような元素のイオンを加
速して下地層の表面に注入して形成して成長核層を形成
してもよい。なお、以上で述べた実施例では、透明導電
膜の材料として主にＩＴＯを使用する場合について説明
したが、その他の材料、即ちIIb 族元素、IIIb族元素、
IVb族元素（IUPAC,1972年暫定表記) のうち少なくとも
１つの元素よりなる酸化物透明導電材、例えばIn2O3 、
SnO2、ZnO を用いる場合でも表面に IIIb 族、IVb 族、
Ｖb 族、VIb 族又はVIIb族を付着させて選択成長の最適
化を図れる。しかも、その表面にＶb 族元素を付着する
ことにより還元作用が抑制される。
【００８８】また、上記した実施例ではシリコンを選択
成長したが、ゲルマニウムであってもよい。
【００８９】
【発明の効果】以上述べたように本発明によれば、選択
成長の下地となる導電膜の表面に、その導電膜及びその
周囲の絶縁層を構成しないIIIb族、IVb 族、Ｖb 族、 V
IIb 族の何れかの元素を含む成長核層を形成し、その上
に半導体を選択成長するようにしているので、導電膜の
表面とその周囲の絶縁層との化学的性質を変えて半導体
層が容易に選択成長できる。
【００９０】また、本発明によれば、酸化物よりなる透
明導電膜の表面に少なくともＶb 族元素を含ませてVb族
元素含有層を形成しているので、透明導電膜を還元雰囲
気においた場合に、Vb族元素含有層により透明導電膜の
還元を抑制でき、透明導電膜の膜質の劣化を防止し、導
電率や透明度の低下を抑制できる。この保護膜は、Ｖb
族元素を含む活性雰囲気に透明導電膜を置くことによっ
て透明導電膜の表面反応により自己整合的に形成される
ので、特別な加工技術やパターニング技術を用いる必要
がなく、例えば透明導電膜の上に半導体を形成して半導
体デバイスを製造する場合にも、半導体の成長の前処理
として簡単に形成できる。
【図面の簡単な説明】
【図１】図１は、本発明の第１実施例に係る選択成長方
法を示す断面図である。
【図２】図２は、本発明の第１実施例に適用した導電膜
の表面と内部の元素分布図である。
【図３】図３は、本発明の第２実施例に係る透明導電膜
の膜質劣化防止の処理工程を示す断面図である。
【図４】図４(a) は、本発明の第２実施例における膜質
劣化防止処理の前の透明導電膜のＡＥＳ法による分析結
果を示す元素分布図で、図４(b) は、その膜質劣化防止
処理の後のＡＥＳ法による分析結果を示す元素分布図で
ある。
【図５】図５は、本発明の第２実施例において保護層に
覆われた透明導電膜の上に半導体を形成した後のＡＥＳ
法による分析結果を示す元素分布図である。
【図６】図６(a) は、膜質劣化防止処理が施された透明
導電膜の表面を燐原子に着目してＥＳＣＡ法により分析
した結果のスペクトルを示す図、図６(b) は、その透明
導電膜の表面をインジウム原子に着目してＥＳＣＡ法に
より分析した結果のスペクトルを示す図、図６(b) は、
その透明導電膜のバルクをインジウム原子に着目してＥ
ＳＣＡ法により分析した結果のスペクトルを示す図であ
る。
【図７】図７は、膜質劣化防止処理をせずに透明導電膜
の上にプラズマ雰囲気で半導体を成長した従来の層構造
のＡＥＳ法による分析結果を示す元素分布図である。
【図８】図８(a) は、図５と同じ従来の層構造における
透明導電膜と半導体膜の界面と、その透明導電膜のバル
クとを酸素原子に着目してＥＳＣＡ法により分析した結
果のスペクトルを示す図、図８(b) は、その透明導電膜
の表面をインジウム原子に着目してＥＳＣＡ法により分
析した結果のスペクトルを示す図、図８(b) は、その透
明導電膜のバルクをインジウム原子に着目してＥＳＣＡ
法により分析した結果のスペクトルを示す図である。
【図９】図９(a),(b) は、膜質劣化防止処理をせずに透
明導電膜の上に半導体を成長した従来の層構造の断面を
ＴＥＭにより観察した写真である。
【図１０】図１０(a) は、膜質劣化防止処理をせずに透
明導電膜を水素プラズマに曝した後に半導体を成長した
積層構造における透明導電膜と半導体膜の界面をインジ
ウム原子に着目してＥＳＣＡ法により分析した結果のス
ペクトルを示す図、図１０(b) は、その透明導電膜のバ
ルクをインジウム原子に着目してＥＳＣＡ法により分析
した結果のスペクトルを示す図である。
【図１１】図１１は、本発明の第２実施例に係る膜質劣
化防止処理を行った場合の積層構造を示す写真である。
【図１２】図１２は、本発明の第２実施例に係る膜質劣
化防止処理として窒素系ガスを使用した場合の透明導電
膜のインジウムと窒素のＳＩＭＳ分析結果を示す元素の
分布図である。
【図１３】図１３(a) は、液晶表示装置の概要構成図、
図１３(b) は、その液晶表示装置の画素とＴＦＴを示す
等価回路図である。
【図１４】図１４は、本発明の第３実施例に係る画素電
膜とＴＦＴの形成工程を示す断面図（その１）である。
【図１５】図１５は、本発明の第３実施例に係る画素電
膜とトップゲート型ＴＦＴの形成工程を示す断面図（そ
の２）である。
【図１６】図１６は、本発明の第２実施例に係る選択成
長方法を示す断面図である。
【図１７】図１７は、本発明の第３実施例に係る選択成
長方法を示す断面図である。
【図１８】図１８は、本発明の第４実施例に係る選択成
長方法を示す断面図である。
【図１９】図１９は、本発明の第４実施例の半導体選択
成長により得られた層構造の元素分布図である。
【図２０】図２０は、従来の技術により半導体を選択成
長した場合の層構造の元素分布図である。
【符号の説明】
１、１１、１７、３５、４１、５１ 絶縁性基板 １２ 絶縁膜 ３、１３、１８、３６、４２ 透明導電膜 ４、１４ フォトレジスト ５、１５、３７、４３、５３ａ 成長核層（IV族元素
含有層） ６、１６、１９、４０、４４、５４ 半導体膜 ２１ 透明基板 ２２ 遮光膜 ２３ 層間絶縁膜 ２４ ＩＴＯ膜 ２５ クロム膜 ２６ フォトレジスト ２７ ソース電極 ２８ ドレイン電極 ２９ 成長核層（IV族元素含有層） ３０ コンタクト層 ３１ 動作半導体層 ３２ ゲート絶縁膜 ３３ ゲート電極 ５３ Cr膜
フロントページの続き (56)参考文献 特開 平３−132015（ＪＰ，Ａ) 特開 昭64−52696（ＪＰ，Ａ) 特開 平５−102509（ＪＰ，Ａ) 特開 昭63−296381（ＪＰ，Ａ) 特開 平３−235374（ＪＰ，Ａ) 特開 平５−136087（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/205 H01L 21/336 H01L 29/40 H01L 31/04

Claims (14)

    (57)【特許請求の範囲】
  1. 【請求項１】金属、金属酸化物又は金属間化合物からな
    る導電膜（３，13，36，42，53）を絶縁膜（１，12，2
    3，35，41，52）の上に形成する工程と、 前記導電膜（３，13，36，42，53）の少なくとも表面
    に、前記導電膜（３，13，36，42，53）及び前記絶縁膜
    （１，12，23，35，41，52）を構成しないIIIb族、IVb
    族、Ｖb 族、 VIIb 族の何れかの元素を含む成長核層
    （５，15，37，43，53a）を形成する工程と、 前記成長核層（５，15，37，43，53a ）の上に半導体
    （６，16，30，40，44，54）を選択成長する工程とを有
    することを特徴とする半導体装置の製造方法。
  2. 【請求項２】前記半導体（６，16，30，40，44，54）は
    シリコン又はゲルマニウムであることを特徴とする請求
    項１記載の半導体装置の製造方法。
  3. 【請求項３】前記成長核層（５，15）は、前記元素を含
    む活性雰囲気中に前記導電膜（３，13）を曝すことによ
    り前記導電膜の表面に前記元素を付着させることを特徴
    とする請求項１記載の半導体装置の製造方法。
  4. 【請求項４】前記活性雰囲気の励起は、減圧雰囲気下の
    プラズマ放電、光照射、雰囲気中の気体加熱、基板加熱
    のいずれかによりなされることを特徴とする請求項３記
    載の半導体装置の製造方法。
  5. 【請求項５】前記導電層（３，13，36，42）は、酸化物
    透明導電材から構成されていることを特徴とする請求項
    １記載の半導体装置の製造方法。
  6. 【請求項６】前記酸化物透明導電材は、インジウム酸化
    物、スズ酸化物、亜鉛の酸化物のうち少なくとも１つを
    含むことを特徴とする請求項５記載の半導体装置の製造
    方法。
  7. 【請求項７】前記導電膜（13）は、酸化物透明導電材か
    ら構成され、前記導電膜（13）を前記活性雰囲気に曝す
    際の前記導電膜（13）の温度は２００℃以下であること
    を特徴とする請求項３記載の半導体装置の製造方法。
  8. 【請求項８】前記活性雰囲気には、窒素、アンモニア、
    ホスフィンのうち少なくとも１つが導入されることを特
    徴とする請求項３記載の半導体装置の製造方法。
  9. 【請求項９】前記成長核層（37）は、III−Ｖ族半導
    体、II−VI族半導体、半導体金属間化合物、金属酸化物
    のうちいずれか一つを前記導電膜（36）の上に成長する
    ことにより形成されることを特徴とする請求項１記載の
    半導体装置の製造方法。
  10. 【請求項１０】前記成長核層（43）は、前記導電膜（4
    2）を構成する複数の元素のうち少なくとも１種の元素
    のみを選択的に除去することを特徴とする請求項１記載
    の半導体装置の製造方法。
  11. 【請求項１１】前記成長核層（53ａ）は、前記導電膜
    （53）の成長の際にIIIb族、IVb 族、Ｖb 族、 VIIb 族
    の何れかの前記元素を成長雰囲気に含ませることにより
    形成されることを特徴とする請求項１記載の半導体装置
    の製造方法。
  12. 【請求項１２】前記導電膜（53）はクロム膜であって、
    前記元素は酸素であることを特徴とする請求項１１記載
    の半導体装置の製造方法。
  13. 【請求項１３】前記成長核層は、IIIb族、IVb 族、Ｖb
    族、 VIIb 族の何れかの前記元素を前記導電膜にイオン
    注入することにより形成されることを特徴とする請求項
    １記載の半導体装置の製造方法。
  14. 【請求項１４】前記半導体（６，16，30，40，44，54）
    は、エッチングと成膜とを少なくとも１回以上繰り返す
    ことにより選択成長されることを特徴とする請求項１記
    載の半導体装置の製造方法。
JP04952894A 1993-12-27 1994-03-18 半導体装置の製造方法 Expired - Fee Related JP3272532B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP04952894A JP3272532B2 (ja) 1993-12-27 1994-03-18 半導体装置の製造方法
US08/297,155 US5429983A (en) 1993-12-27 1994-08-29 Method of manufacturing semiconductor device
FR9411304A FR2714523B1 (fr) 1993-12-27 1994-09-22 Procédé d'empêchement de la détérioration de la qualité de film d'un film conducteur transparent, dispositif à semiconducteur et son procédé de fabrication.
US08/407,957 US5620924A (en) 1993-12-27 1995-03-22 Method of preventing deterioration of film quality of transparent conductive film
US08/730,662 US5900646A (en) 1993-12-27 1996-10-11 Method of preventing deterioration of film quality of transparent conductive film a semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP5-330661 1993-12-27
JP33066193 1993-12-27
JP04952894A JP3272532B2 (ja) 1993-12-27 1994-03-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH07235502A JPH07235502A (ja) 1995-09-05
JP3272532B2 true JP3272532B2 (ja) 2002-04-08

Family

ID=26389931

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04952894A Expired - Fee Related JP3272532B2 (ja) 1993-12-27 1994-03-18 半導体装置の製造方法

Country Status (3)

Country Link
US (3) US5429983A (ja)
JP (1) JP3272532B2 (ja)
FR (1) FR2714523B1 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3315834B2 (ja) * 1995-05-31 2002-08-19 富士通株式会社 薄膜トランジスタマトリクス装置及びその製造方法
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
JP3796030B2 (ja) * 1997-11-16 2006-07-12 キヤノンアネルバ株式会社 薄膜作成装置
US6579749B2 (en) * 1998-11-17 2003-06-17 Nec Corporation Fabrication method and fabrication apparatus for thin film transistor
KR100344777B1 (ko) * 2000-02-28 2002-07-20 엘지.필립스 엘시디 주식회사 박막트랜지스터를 포함하는 소자 제조방법
AU2001285055A1 (en) * 2000-08-18 2002-03-04 Midwest Research Institute High carrier concentration p-type transparent conducting oxide films
US6930025B2 (en) * 2001-02-01 2005-08-16 Canon Kabushiki Kaisha Transparent conductive film formation process, photovoltaic device production process, transparent conductive film, and photovoltaic device
US7517784B2 (en) * 2001-08-17 2009-04-14 Alliance For Sustainable Energy, Llc Method for producing high carrier concentration p-Type transparent conducting oxides
JP4739356B2 (ja) * 2008-01-28 2011-08-03 純一 半那 導電性パターン
US8980066B2 (en) * 2008-03-14 2015-03-17 Applied Materials, Inc. Thin film metal oxynitride semiconductors
US8896065B2 (en) * 2008-04-14 2014-11-25 Sharp Laboratories Of America, Inc. Top gate thin film transistor with independent field control for off-current suppression
KR101610606B1 (ko) 2009-07-03 2016-04-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US20110206578A1 (en) * 2010-02-23 2011-08-25 Life Technologies Corporation Treatment of metal oxide surfaces
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6053098B2 (ja) 2011-03-28 2016-12-27 株式会社半導体エネルギー研究所 半導体装置
JP5843734B2 (ja) * 2012-09-10 2016-01-13 三菱電機株式会社 光電変換素子およびその製造方法
TWI565080B (zh) * 2014-12-02 2017-01-01 國立中山大學 薄膜電晶體的製作方法
JP6832776B2 (ja) * 2017-03-30 2021-02-24 東京エレクトロン株式会社 選択成長方法
DE102018124576A1 (de) 2018-10-05 2020-04-09 Osram Opto Semiconductors Gmbh Verfahren zur herstellung eines halbleiterbauelements mit durchführung einer plasmabehandlung und halbleiterbauelement

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57193025A (en) * 1981-05-25 1982-11-27 Semiconductor Energy Lab Co Ltd Manufacture of film
IN157312B (ja) * 1982-01-12 1986-03-01 Rca Corp
JPS58175674A (ja) * 1982-04-08 1983-10-14 Fuji Xerox Co Ltd 熱磁気記録装置
JPS60213062A (ja) * 1984-04-09 1985-10-25 Hosiden Electronics Co Ltd 薄膜トランジスタの製造方法
US4592792A (en) * 1985-01-23 1986-06-03 Rca Corporation Method for forming uniformly thick selective epitaxial silicon
JPS6281057A (ja) * 1985-10-04 1987-04-14 Hosiden Electronics Co Ltd 透明導電膜
EP0217406B1 (en) * 1985-10-04 1992-06-10 Hosiden Corporation Thin-film transistor and method of fabricating the same
JPS6296667A (ja) * 1985-10-22 1987-05-06 Seiko Epson Corp 薄膜作製方法
US4849797A (en) * 1987-01-23 1989-07-18 Hosiden Electronics Co., Ltd. Thin film transistor
CA1321121C (en) * 1987-03-27 1993-08-10 Hiroyuki Tokunaga Process for producing compound semiconductor and semiconductor device using compound semiconductor obtained by same
FI81926C (fi) * 1987-09-29 1990-12-10 Nokia Oy Ab Foerfarande foer uppbyggning av gaas-filmer pao si- och gaas-substrater.
US4873118A (en) * 1988-11-18 1989-10-10 Atlantic Richfield Company Oxygen glow treating of ZnO electrode for thin film silicon solar cell
US5141893A (en) * 1988-12-22 1992-08-25 Ford Microelectronics Growth of P type Group III-V compound semiconductor on Group IV semiconductor substrate
WO1991003834A1 (en) * 1989-09-05 1991-03-21 Mcnc Method for selectively depositing material on substrates
US5134091A (en) * 1989-09-29 1992-07-28 National Research Institute For Metals Quantum effective device and process for its production
US5242580A (en) * 1990-11-13 1993-09-07 Esso Resources Canada Limited Recovery of hydrocarbons from hydrocarbon contaminated sludge
US5242530A (en) * 1991-08-05 1993-09-07 International Business Machines Corporation Pulsed gas plasma-enhanced chemical vapor deposition of silicon
US5229332A (en) * 1992-02-25 1993-07-20 Texas Instruments Incorporated Method for the growth of epitaxial metal-insulator-metal-semiconductor structures

Also Published As

Publication number Publication date
US5620924A (en) 1997-04-15
JPH07235502A (ja) 1995-09-05
FR2714523B1 (fr) 1999-04-16
US5900646A (en) 1999-05-04
FR2714523A1 (fr) 1995-06-30
US5429983A (en) 1995-07-04

Similar Documents

Publication Publication Date Title
JP3272532B2 (ja) 半導体装置の製造方法
US6338990B1 (en) Method for fabricating thin-film transistor
JP2762968B2 (ja) 電界効果型薄膜トランジスタの製造方法
US6972433B2 (en) Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device
US6846728B2 (en) Semiconductor thin film, semiconductor device employing the same, methods for manufacturing the same and device for manufacturing a semiconductor thin film
KR20010107651A (ko) 실리콘막을 스퍼터링하기 위한 장치 및 방법
KR100338125B1 (ko) 박막 트랜지스터 및 그 제조방법
US7026200B2 (en) Method for manufacturing a semiconductor device
US6777354B2 (en) Semiconductor device and method of manufacturing the same
JP2002151693A (ja) ボトムゲート薄膜トランジスタとその製造方法およびエッチング装置と窒化装置
JPH0738110A (ja) 半導体装置の製造方法
KR100480367B1 (ko) 비정질막을결정화하는방법
JPH0738111A (ja) 薄膜トランジスタの形成方法
JPH0282578A (ja) 薄膜トランジスタの製造方法
KR100469503B1 (ko) 비정질막을결정화하는방법
JPH07120806B2 (ja) 薄膜電界効果トランジスターの製造方法
JPS5965479A (ja) 薄膜トランジスタとその製造方法
JPS63169767A (ja) 薄膜トランジスタの製造方法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JPH05291220A (ja) 半導体装置の製造方法
JP3357038B2 (ja) 薄膜トランジスタの製造方法と液晶表示装置の製造方法
JPH0661192A (ja) 半導体薄膜素子の製造方法
JPH0344968A (ja) 半導体装置およびその製造方法
JPH0653503A (ja) 薄膜トランジスタ及びその製造方法
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020115

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080125

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090125

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100125

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110125

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120125

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130125

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees