JPH0653503A - 薄膜トランジスタ及びその製造方法 - Google Patents

薄膜トランジスタ及びその製造方法

Info

Publication number
JPH0653503A
JPH0653503A JP19974992A JP19974992A JPH0653503A JP H0653503 A JPH0653503 A JP H0653503A JP 19974992 A JP19974992 A JP 19974992A JP 19974992 A JP19974992 A JP 19974992A JP H0653503 A JPH0653503 A JP H0653503A
Authority
JP
Japan
Prior art keywords
film
gas
sio
plasma
teos
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19974992A
Other languages
English (en)
Other versions
JP3130660B2 (ja
Inventor
Michio Arai
三千男 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP04199749A priority Critical patent/JP3130660B2/ja
Publication of JPH0653503A publication Critical patent/JPH0653503A/ja
Application granted granted Critical
Publication of JP3130660B2 publication Critical patent/JP3130660B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【目的】 本発明は薄膜トランジスタ及びその製造方法
に関し、TEOSガス+O2 ガスによるプラズマCVD
法によって大面積基板上に均一な膜厚でかつ均質なゲー
ト酸化膜に適したSiO2 膜を成膜することを目的とす
る。 【構成】 TEOSガスとO2 ガスの他にCl2 ガスも
用いてプラズマCVD法を行う際、O2 ガスとCl2
スをプラズマ化して450℃〜600℃の成膜温度でS
iO2 膜を形成し、これをTFTのゲート酸化膜とす
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は薄膜トランジスタ(Th
in Film Transistor以下TFTとい
う)とその製造方法に係り、特にTFTのゲート酸化膜
として適した良好な膜質である上に、均一な膜厚のSi
2 膜を有するTFT及びその製造方法に関する。
【0002】
【従来の技術】ファクシミリ用のイメージセンサ、液
晶、薄膜IC等に用いられるTFTのゲート酸化膜は、
大面積基板上にTFTを構成するとき、均一な膜質であ
るとともに、その膜厚の均一性も求められる。
【0003】従来このようなTFTに適したゲート酸化
膜用SiO2 は、CVD法で形成することがよく知られ
ている。またCVD法によりSiO2 膜を形成すること
も周知である(例えば、特開昭61−63020号公
報、特開昭62−216261号公報、特開平1−23
8024号公報、特開平2−93069号公報、特開平
2−170974号公報等参照)。
【0004】従来の代表的なゲート酸化膜用SiO2
には次のようなものがある。 (1) テトラエトキシシラン〔Si(OC2 5 4
(以下TEOSという)とO2 ガスによる減圧CVD法
(LP−CVD法)により形成したSiO2 膜、(2) ス
パッタ法により形成したSiO2 膜、(3) ECRプラズ
マCVD法により形成したSiO2 膜、(4) TEOSと
2 ガスによるプラズマCVD法(P−CVD法)によ
り形成したSiO2 膜等である。
【0005】これらのゲート酸化膜用SiO2 膜の特性
を表1に示す。
【0006】
【表1】
【0007】一般にゲート酸化膜用SiO2 としては耐
圧6MV/cm以上、界面準位密度は1×1011/cm
2 ・eV以下、屈折率1.46程度のものが求められて
いる。
【0008】表1から明らかな如く(1) TEOS+O2
ガスのLP−CVD法によるSiO 2 膜は耐圧が低く、
屈折率が変動するなどの問題点がある。 (2) スパッタ法によるSiO2 膜はステップカバレージ
が悪く、ゲートリークを発生し易いという問題点があ
る。
【0009】(3) ECRプラズマ又はCVD法によるS
iO2 膜は界面準位密度が大きく、TFTを形成した場
合、素子のオフ電流が大きいという問題点がある。 (4) TEOS+O2 ガスのP−CVD法によるSiO2
膜は表1に示す特性では最もすぐれたものである。
【0010】
【発明が解決しようとする課題】ところがTEOS+O
2 ガスによるP−CVD法によって成膜するための従来
の装置はサス・ステンレス・チャンバーを使用しなけれ
ばならない。そして、このサス・ステンレス・チャンバ
ーの不純物が、生成する酸化膜中に混入し易いこと、酸
化膜の成膜温度が450℃以下と低く、高温での膜生成
が不可能であるという問題点がある。
【0011】さらにこのTEOS+O2 ガスによるP−
CVD法によって大面積基板上にSiO2 膜を成膜する
場合、膜厚と膜質の均一性を得るために、チャンバー内
に均一なプラズマを発生させる。そのためチャンバーの
外側に設ける平板電極を平行にし、このサス又はAl電
極内で製造しなければならない。
【0012】このため、この平行平板電極のサイズより
大きな基板にSiO2 膜を成膜するのは困難であった。
従って、本発明の目的はTEOSガスを用いたCVD法
によって大面積基板上に均一な膜厚でかつ均質なゲート
酸化膜に適したSiO2 膜を成膜することである。
【0013】
【課題を解決するための手段】前記目的を達成するた
め、本発明者は鋭意研究の結果、TEOS+O2 ガスに
Cl2 ガスを加えたプラズマCVD法を用いることによ
り、大面積基板に均一な膜厚と膜質を有するSiO2
生成することができることを見出した。成膜温度は45
0〜600℃の範囲である。
【0014】この時、O2 プラズマを発生させるための
電極は、チャンバー内に均一なプラズマを発生させる必
要はなく、棒状電極で十分均質なSiO2 膜を得ること
ができる。
【0015】
【作用】TEOS+O2 ガス+Cl2 ガスによるプラズ
マCVD法によれば膜の均質性、膜厚の均一性が得られ
ることはもちろん、SiO2 膜の成膜速度(グロースレ
ート)が早くなる上、反応のために必要な成膜温度をさ
らに下げることもできる。
【0016】
【実施例】本発明の一実施例を図1〜図4により説明す
る。図1は本発明の一実施例に使用するCVD装置を示
す概略構成図であり、図1(a)は装置の断面図、図1
(b)は装置の平面図である。
【0017】図1において1は石英チャンバー、2は試
料基板、3、4、5はガス導入口、6は排気ポンプ、7
はヒータ、8、8′は棒状電極を示す。ガス導入口3、
4、5からそれぞれ、O2 ガス、TEOSガス、Cl2
ガスが石英チャンバー1に導入される。また排気ポンプ
6により、石英チャンバー1内を減圧する。
【0018】石英チャンバー1の外部に設けられたヒー
タ7により石英チャンバー内の成膜温度を制御する。本
実施例においては、石英チャンバー1とヒータ7の間に
例えば直径2cmの一対の棒状電極8、8′が設けられ
ており、両者に電圧を印加することにより、石英チャン
バー1内に酸素プラズマ、塩素プラズマを発生させる。
【0019】この装置を用いたSiO2 膜の成膜方法に
ついて説明する。石英チャンバー1内に例えば30cm
×30cm角の大面積の試料基板2・・・を図示しない
支持台上に対向する形で載置し、次に示す如き成膜条件
によって試料基板上2上にSiO2 膜を成膜する。
【0020】TEOSガス 50SCCM2 ガス 500SCCM Cl2 ガス 5SCCM 電力 100W 成膜温度 600℃ 圧力 0.05Torr〜2.0Torr この条件で成膜した後550℃以上の温度で長時間アニ
ールすることにより、より安定化したSiO2 膜を得る
ことができる。なお、TEOSガスやO2 ガスのそれぞ
れの量を変えても同様な安定したSiO2 膜を得ること
ができる。
【0021】形成したSiO2 膜は屈折率1.46、耐
圧、界面準位密度はともに従来のTEOS+O2 ガスの
P−CVD法によるSiO2 膜と変わらない良好な特性
を示す。しかもCVD法で成膜したので、ステップカバ
レージも良好である。
【0022】また、本発明においては添加するCl2
スの量によって、成膜したSiO2膜の膜厚にバラツキ
が生じることがある。図2に、30cm×25cm基板
に成膜した本発明のSiO2 膜の膜厚のバラツキと成膜
温度との関係及びCl2 ガスの量によって変化するSi
2 膜の膜厚のバラツキと成膜温度との関係を示す。
【0023】なお、この時の成膜条件は次の通りであ
る。 TEOS 50SCCM2 ガス 300SCCM Cl2 ガス 5SCCM(曲線A)、20SCCM(曲線
B)、50SCCM(曲線C) 電力 100(W) 図2の曲線Aによれば、Cl2 ガスを5SCCM導入した場
合、成膜温度を530℃以上とすることにより膜厚の均
性が満足できるものとなる。さらにCl2 ガスの濃度を
増加すれば450℃以上のより低い温度領域で膜厚のバ
ラツキを非常に少なくすることができる。
【0024】また、Cl2 ガスを導入することによって
SiO2 膜の成膜速度(グロスレート)を上昇させるこ
とができる。さらにNa等のゲッタリング効果を期待で
きる。
【0025】熱CVD法によるSiO2 膜の成膜は62
0℃から始まるが、本発明ではプラズマをかけるためよ
り低い温度領域においても均一なSiO2 膜を生成でき
る。図2からも明らかな如く450℃〜600℃が適当
である。
【0026】また電力についても同様の理由から必要に
応じて10〜500Wの間の値をとることができる。次
に本発明によるSiO2 膜をゲート酸化膜として用いた
TFTの一例として、ガラス基板上にC−MOSFET
から成るTFTを形成する場合の製造工程を図3、図4
によって説明する。
【0027】まずガラス基板として、例えば日本電気ガ
ラス社製のネオセラム(商品名)ガラス基板31を用意
し、このネオセラムガラス基板31上にジシラン(Si
2 6 )ガスを用いた減圧CVD法によりa−Si層3
2を約1000Åの厚さで成膜する(図3(a)参
照)。
【0028】成膜条件はSi2 6 ガス:100SCCM
圧力:0.3Torr、Heガス:200SCCM、加熱温
度:450℃〜570℃であり、膜の成長速度は50Å
〜500Å/分である。
【0029】次にa−Si層32を550℃〜600℃
で8時間〜56時間加熱し、固相成長させ固相成長した
膜32′とする。固相成長した膜32′にフィールド酸
化膜用のSiO2 膜33をRFスパッタリングにより形
成した後、レジストによりパターニングしてチャネル部
を開孔する(図3(b)参照)。
【0030】SiO2 膜33を含む基板上に本発明のゲ
ート酸化膜用のSiO2 膜34′を形成する。成膜条件
は前記実施例と同様にし次の通りである。
【0031】 TEOSガス 50SCCM2 ガス 300SCCM Cl2 ガス 20SCCM 電力 100W 成膜温度 600℃ 圧力 0.05Torr〜2.0Torr この条件で膜厚500Å〜1500Åで成膜した後55
0℃以上の温度で長時間アニールする。
【0032】次にこの上にゲート電極用のa−Si層3
5′を形成する(図3(c)参照)。レジストを用いた
2段階のエッチングにより、ゲート電極のパターニング
を行い、ゲート酸化膜34、ゲート電極35を形成する
(図3(d)参照)。
【0033】イオン打込み用のマスクとして、一方のチ
ャネル部開孔部にレジスト36を形成し、開孔部に第1
のドーパントイオン、例えばリン(P)イオンをドープ
する(図3(e)参照)。
【0034】このレジスト36を剥離し、第2のイオン
打込み用マスクのためのレジスト37を形成し、開孔部
に第2のドーパントイオン、例えばホウ素(B)イオン
をドープし、C−MOSFETを形成する(図3(f)
参照)。
【0035】次にレジスト37を剥離後、N2 雰囲気中
で550℃〜600℃で24時間加熱し、ドーパントの
活性化とゲート電極a−Si層35の結晶化を行う。さ
らに例えばH2 雰囲気中で400℃、30分間加熱して
水素化を行い、チャネル層を含む半導体層の欠陥準位を
減少させる(図4(a)参照)。
【0036】この後、基板全体にスパッタリングによっ
て層間絶縁膜としてSiO2 膜38を形成する(図4
(b)参照)。次にこのSiO2 膜38にコンタクトホ
ールを形成し、電極用Al膜を成膜後、パターニングし
て、ガラス基板上の非単結晶半導体層中に低温プロセス
によりC−MOSFETを完成する。
【0037】
【発明の効果】本発明により形成するゲート酸化膜用S
iO2 膜は従来のTEOS+O2 ガスによるP−CVD
法によるSiO2 膜と同様に良質なSiO2 膜を、例え
ば30cm×30cm角の如き大面積基板に均一な膜厚
を保持しつつ、より低い温度領域で成膜できる。その上
成膜速度が早くなる。
【0038】また本発明により形成したSiO2 膜を用
いることにより、ステップカバレージがすぐれ、界面準
位密度が小さく、耐圧の大きいゲート酸化膜が得られ
る。従って、このゲート酸化膜を用いたTFTは活性S
i層の厚みを厚くでき、TFTの移動度を大きくするこ
とが出来る効果がある。
【図面の簡単な説明】
【図1】本発明による薄膜トランジスタを製造するCV
D装置の概略構成図である。
【図2】本発明により成膜したSiO2 膜の膜厚のバラ
ツキと成膜温度の関係を示す図である。
【図3】本発明により成膜したSiO2 膜を用いたC−
MOSFETの製造工程説明図の一部である。
【図4】本発明により成膜したSiO2 膜を用いたC−
MOSFETの製造工程説明図のうち図3の次工程説明
図である。
【符号の説明】
1 石英チャンバー 2 試料基板 3 ガス導入口 4 ガス導入口 5 ガス導入口 7 ヒータ 8 棒状電極 34 ゲート酸化膜 35 ゲート電極

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 薄膜トランジスタに用いるゲート酸化膜
    として、テトラエトキシシラン(TEOS)ガスと酸素
    ガスと塩素ガスによるプラズマCVD法によって形成す
    るSiO2 膜であって、その成膜温度を450〜600
    ℃にし、棒状電極によってプラズマを発生させつつ成膜
    した均質なSiO2 膜を用いることを特徴とする薄膜ト
    ランジスタ。
  2. 【請求項2】 薄膜トランジスタに用いるゲート酸化膜
    として、TEOSガスと酸素ガスと塩素ガスによるプラ
    ズマCVD法であって、その成膜温度を450〜600
    ℃とし、反応室内に棒状電極によりプラズマを発生させ
    つつSiO2 膜を成膜する工程を含む薄膜トランジスタ
    の製造方法。
JP04199749A 1992-07-27 1992-07-27 薄膜トランジスタ及びその製造方法 Expired - Fee Related JP3130660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04199749A JP3130660B2 (ja) 1992-07-27 1992-07-27 薄膜トランジスタ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04199749A JP3130660B2 (ja) 1992-07-27 1992-07-27 薄膜トランジスタ及びその製造方法

Publications (2)

Publication Number Publication Date
JPH0653503A true JPH0653503A (ja) 1994-02-25
JP3130660B2 JP3130660B2 (ja) 2001-01-31

Family

ID=16412996

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04199749A Expired - Fee Related JP3130660B2 (ja) 1992-07-27 1992-07-27 薄膜トランジスタ及びその製造方法

Country Status (1)

Country Link
JP (1) JP3130660B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6993119B2 (ja) 2017-06-21 2022-01-13 株式会社島津製作所 超臨界流体クロマトグラフ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6586346B1 (en) 1990-02-06 2003-07-01 Semiconductor Energy Lab Method of forming an oxide film
US6960812B2 (en) 1990-02-06 2005-11-01 Semiconductor Energy Laboratory Co., Ltd. Method of forming an oxide film
US7301211B2 (en) 1990-02-06 2007-11-27 Semiconductor Energy Laboratory Co. Ltd. Method of forming an oxide film
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device

Also Published As

Publication number Publication date
JP3130660B2 (ja) 2001-01-31

Similar Documents

Publication Publication Date Title
TWI291235B (en) Low temperature process for TFT fabrication
EP0344863B1 (en) A method of producing a thin film transistor
JPH05211127A (ja) プラズマ強化化学気相成長法
US5627089A (en) Method for fabricating a thin film transistor using APCVD
JPH07235502A (ja) 半導体装置の製造方法
JPS63194326A (ja) 半導体装置の製造方法
JPH04218928A (ja) 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法
US6514803B1 (en) Process for making an amorphous silicon thin film semiconductor device
JP3130660B2 (ja) 薄膜トランジスタ及びその製造方法
JP3130661B2 (ja) 薄膜トランジスタ及びその製造方法
JPH0351094B2 (ja)
JP3130659B2 (ja) 薄膜トランジスタ及びその製造方法
JP2751420B2 (ja) 半導体装置の製造方法
JP3119988B2 (ja) 半導体装置の作製方法
JPH0818063A (ja) 薄膜トランジスタの製造方法、薄膜トランジスタおよび液晶表示装置
JPH034564A (ja) 半導体装置の製造方法
JP2794833B2 (ja) 薄膜トランジスタの製造方法
JP3690287B2 (ja) 半導体膜形成方法及び薄膜半導体装置の製造方法
JPH0393273A (ja) 薄膜半導体装置の製造方法
JPS58192375A (ja) 薄膜トランジスタの製造方法
JPH04318973A (ja) 薄膜トランジスタ及びその製造方法
JPH05259458A (ja) 半導体装置の製法
JP3038898B2 (ja) 薄膜半導体装置の製造方法
JP3786580B2 (ja) 化学気相堆積装置及びそれを用いた半導体膜の製造方法
JP3564505B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees