JP3690287B2 - 半導体膜形成方法及び薄膜半導体装置の製造方法 - Google Patents
半導体膜形成方法及び薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3690287B2 JP3690287B2 JP2001028242A JP2001028242A JP3690287B2 JP 3690287 B2 JP3690287 B2 JP 3690287B2 JP 2001028242 A JP2001028242 A JP 2001028242A JP 2001028242 A JP2001028242 A JP 2001028242A JP 3690287 B2 JP3690287 B2 JP 3690287B2
- Authority
- JP
- Japan
- Prior art keywords
- reaction chamber
- film
- pressure
- substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜半導体装置や集積回路、太陽電池、電荷結合装置等に適応されるシリコン膜等の半導膜の形成方法及び、半導体膜形成に用いる減圧化学気相堆積装置とアクティブマトリックス液晶ディスプレイ等に適応される半導体膜を用いた薄膜半導体装置に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイの大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては、透過型ディスプレイを可能ならしめる溶融石英板や硝子などの透明絶縁基板が使用されている。
【０００３】
しかしながら、表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。従って、この経済性を維持して尚、アクティブマトリックス方式の液晶ディスプレイを動作させる薄膜トランジスタを安価なガラス基板上に安定した性能で形成する事が可能な技術が望まれていた。
【０００４】
薄膜トランジスタの能動層としては、通常アモルファスシリコンや多結晶シリコンなどの半導体膜が用いられるが、駆動回路まで一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。
【０００５】
この様に通常のガラス基板上に多結晶シリコン膜等の半導体膜を能動層とする薄膜半導体装置を作成する技術が求められているが、通常のガラス基板を用いる際には最高プロセス湿度が約600℃程度とのガラス歪点温度以下とする大きな制約が有る。即ち低温プロセスで液晶ディスプレイを動作し得る薄膜トランジスタと、駆動回路を高速作動し得る薄膜トランジスタの能動層を形成する技術が望まれている。
【０００６】
従来LPCVD法で該半導体膜を堆積するには、第一に到達最低背景圧力が10-3〜10-4torrのLPCVD装置を用いて堆積圧力を40mtorr程度以上として、ガラス歪点温度と同等、もしくはそれよりも若干高い温度（610℃〜640℃）迄堆積温度を上げてシリコン膜等の半導体膜を堆積していた。或いは、反応室に於ける実効排気速度が1SCCM／mtorrから3SCCM／mtorr程度以下で有るLPCVD装置を用いて、堆積温度をガラス基板を使用し得る最高温度（600℃〜620℃）程度に迄高め、原料ガスであるモノシラン（SiH4）を10SCCM程度流し、モノシラン分圧を数mtorrとしてシリコン膜等の半導体膜を体積していた（Solid State Devices and Materials 1991,Extended Abstracts,P.614）。
【０００７】
その他の方法で能動層半導体膜を形成するには、第二の方法として例えば絶縁基板上に570℃以下の温度で減圧CVD法により能動層となるシリコン膜等の半導体膜を堆積し、しかる後640℃以下の温度で24時間程度の熱処理を施して結晶化した半導体膜を形成し、薄膜トランジスタの特性を高めている（特開昭63−307776）。第三の方法はRFマグネトロン・スパッタリングやプラズマCVD法で300℃程度以下の温度にてアモルファス・シリコン膜を堆積した後、各種レーザー照射を行う事でシリコン膜を形成し、薄膜トランジスタの能動層とするものである（Jpn.J.Appl.phys.28.P1871（1989）や電子情報通信学会技術研究報告EID−88−58など）。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述の従来技術にはそれそれ種々の問題が内在している。第二のシリコン膜を堆積した後、熱処理を施す方法では熱処理温度がガラス基板を使用するには高過ぎ、又この処理温度を600℃程度以下とした場合、処理時間に数十時間以上費やし、やはりガラス基板を使用し得ない。加えて第一のLPCVD法による製造方法に比較して、製造工程が冗長と化し、生産性の低下及び製品価格の上昇を招くと言った問題点が有る。第三のシリコン膜を堆積した後レーザー照射を行う方法では、半導体特性のばらつきが大きく、大面積に均一に沢山の薄膜半導体装置を作成し得ぬとの問題点が有る。加えて第一のLPCVD法に比較すると、第二の方法同様に製造工程が著しく煩雑冗長と化し、生産性の低下や高価な加工装置の購入、製品価格の上昇を招くと言った問題点が有る。
【０００９】
一方、従来のLPCVD法でシリコン膜等の半導体膜を形成する方法では、堆積装置と堆積技術が未熟で有る為、能動層としてこれらの半導体膜を用いた場合、半導体特性が不十分で有り高精細高画質液晶ディスプレイのスイッチング素子や駆動回路用としては未だ不適切であるとの問題点が有った。
【００１０】
そこで本発明はこの様な諸問題点の解決を目指し、その目的は良質な半導体膜の形成をLPCVD法のみで行うという簡略な方法を提供する事及びそうした半導体膜を利用した良好な薄膜半導体装置の製造方法及びそれを実現し得る減圧化学気相堆積装置を提供する事にある。
【００１１】
【課題を解決するための手段】
本発明の半導体膜形成方法は、反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成する半導体膜形成方法に於いて、前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含むことを特徴とする。
【００１２】
また、本発明の半導体膜形成方法において、前記シリコンは、真性シリコン膜であることを特徴とする。
【００１３】
本発明の薄膜半導体装置の製造方法は、反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成し、該半導体膜を能動層として用いる薄膜半導体装置の製造方法に於いて、前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含む事を特徴とする。
【００１４】
本発明は反応室に於ける実効排気速度が４０ＳＣＣＭ／ｍTorr以上となる様なＬＰＣＶＤ装置を用いてシリコン膜を堆積する事に依り、原料ガス流量を増して尚且つ低圧堆積を可能とした。これに依り膜表面での反応物質の吸・脱着量を増やし、基板表面反応に於ける結晶成長のアモルファス成長に対する原料ガスの選択性を増す事で良質な半導体膜を堆積したり、或いは多結晶質半導体膜の堆積温度を低下させ、これらの半導体膜を用いた薄膜半導体装置の特性を向上させたり、薄膜半導体装置の製造工程温度を低減させたもので有る。
【００１５】
【発明の実施の形態】
（実施例1）
以下本発明の実施例を説明するが、本発明が以下の実施例に限定される物では無い。
【００１６】
図1は本発明に依る減圧化学気相堆積装置（LPCVD装置）の概念図で有る。LPCVD装置は縦型炉で石英反応室101の中央部付近に300mm□のガラス基板102を水平に設置し、シラン（SiH4）ジシラン（Si2H6）或いはゲルマン（GeH4）等の原料ガスの熱分解を利用してシリコン膜等の半導体膜を堆積する。反応室101の口径は直径600mmでその容積は184．51で有る。真空排気装置は本実施例1ではターボ分子ポンプ106とロータリーポンプ107より構成されている。
【００１７】
真空排気装置はこの他にもメカニカル・ブースター・ポンプやドライポンプなどを組み合わせても良い。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じてガス導入管103を通じて反応室101に導入され、マニホールド104にゲート・バルブ及びコンダクタンス・バルブ105を介して直接取り付けられたターボ分子ポンプ106よりロータリー・ポンプ107を経して排気される。マニホールードと反応炉内に特別な区切りはなく、両者は一体化してその区別はない。反応室101の外側には3ゾーンに分かれたヒーター108が設置されて居り、それらを独立に調整する事で反応室中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約350mmの高さで広がり、その範囲内での温度のずれは、例えば600℃に、設定した時0．2℃以内で有る。従って挿入基板の間隔を10mmとすれば1バッチで35枚の基板の処理が可能で有る。本実施例1では20mm間隔で17枚の基板をターン・テーブル109上に広がる均熱帯内に設置した。
【００１８】
排気はターボ分子ポンプ106とロータリーポンプ107を直結して行った。本発明で用いたターボ分子ポンプ106は化学対応タイプでシリコン膜等半導体膜堆積中も運転可能である。又、このターボ分子ポンプは窒素に対して22001／secの排気速度を有している。反応室101入り口に於ける実効排気速度を最大限大きくする為、ターボ分子ポンプ106とゲート・バルブ及びコンダクタンスバルプ105はマニホールド104に直付けされている。この結果炉内温度600℃に於いて両ポンプを運転した状態で窒素を100SCCMガス導入管103より流した時の反応室101内平衡圧力は1．2×10-3torrとなり、実効排気速度は83．3SCCM／mtorrとなった。又同じ条件下で窒素を3．97SCCM、15・83SCCM、39．68SCCM、300SCCM流した時のそれぞれの反応室内平衡圧力は9．5×10-5torr、2．5×10-4torr、5．5×10-4torr、3．0×10-3torrで有り、対応する実効排気速度はそれそれ41．8SCCM／mtorr、63．3SCCM／mtorr、72．1SCCM／mtorr、100SCCM／mtorrとなった。
【００１９】
これらの圧力は窒素で校正された電離真空計を用いて測定された。又反応中など窒素以外のガスが流される場合は、測定値がガス種に依存しない融膜式圧力計を用いて圧力を測定した。融膜式圧力計の最小分解能は1×10-6torrで有った。
【００２０】
本実施例1で用いたターボ分子ポンプは、ターボ分子ポンプの吸気穴に於ける圧力が3mtorr程度で有る時、窒素に対するポンプ吸気穴排気速度SpはSp＝22001／secで有る。一方、反応室に於ける同圧力の実効排気速度Seは上述の如くSe＝100SCCM／mtorr＝12671／secで有る。又ゲート・バルブ及びコンダクタンス・バルブのコンダクタンスCvはCv＝31501／secで有る。従って、マニホールドやマニホールドと反応室との間のコンダクタンス等、残りのすべてのコンダクタンスの合計Cxは、
1／se＝1／Sp＋1／Cv＋1／Cx
に依り、Cx＝579371／secで有る。これは本発明がマニホールド自身の有するコンダクタンス、並びにマニホールドと反応室との間のコンダクタンスを充分大きく取った為、残りの総コンダクタンスCxをポンプ吸気穴排気速度Spに比べてはるかに大きくし得、結果として反応室に於ける実効排気速度Seを大きくし得た事を物語っている。
【００２１】
本発明に依るLPCVD装置のマニホールド部を縦（上下）方向から見た概念図を図9に示す。マニホールド104全体の内部は空洞と化しており、この広い空洞を通じて反応室からの排気が取られる。内部には所々補強の梁901が設けられて居るが、マニホールド空洞部の幅600mmに比べて充分細い為、マニホールド部のコンダクタンス低下の要因とはなり得ない。マニホールド内部の厚みは125mmで有り、ガスが通過する断面積は最も狭い部位でも700cm2以上と広く、マニホールド内部のコンダクタンスをポンプの排気速度Spやゲート・バルブ及びコンダクタンス・バルブのコンダクタンスCvより充分大きくし得ている。前述の如くマニホールド下部にはゲート・バルブ及びコンダクタンス・バルブを介してターボ分子ポンプが直付けされている。この真空排気装置の吸気穴902の直径は260mmで、従ってその断面積は531cm2で有るマニホールド下面及び上面には反応室への基板挿入口903が有る。本発明のLPCVD装置では300mm角の正方形型基板を反応室内に水平に設置可能としている為、この基板挿入口903の直径は460mmで有る。先の真空排気装置吸気穴902と基板挿入口903はマニホールドの強度が許される限り、出来るだけ接近している事が望ましい。
【００２２】
マニホールドの上面には図1に示した様に反応室101が設置されて居り、真空排気装置吸気穴902の中心と基板挿入口903の中心を結ぶ直線上で基板挿入口の中心に対して真空排気装置吸気穴と反対方向のマニホールド上にガス導入管103が立てられている。従って、反応室でのガスは上から下へ、図9に於いては右から左へと流れる。ガス導入管と、マニホールドの吸気穴を対称に配置する事に依り、反応室内での乱流発生を最小限に止め得、半導体膜を均質・均一に堆積できる。マニホールドの反応室からの吸気はマニホールド吸気部904より取られる。マニホールド吸気部904は図1に示す様にマニホールド基板挿入口に面する側面で取られる。マニホールドの基板挿入口に面する側面の内、真空排気装置方向の半円部全体が開口されて居り、これがマニホールド吸気部904となっている。基板挿入口の半径が230mmでマニホールドの厚みが125mmで有る為、マニホールド吸気部904の開口面積は903cm2と広く、事実上マニホールドと反応室とを一体化している。これが故、マニホールドと反応室との間のコンダクタンスはポンプの排気速度等に比べてはるかに大きい。又、マニホールドの反応室側の側面全体の開口は反応室とマニホールドとの区別を無意味と化し、その違いは単に温度や材質程度で有り、気体流としては両者を区別し得ない。この様にマニホールドの最も狭い部位の断面積でも真空排気装置の吸気断面積よりも広くし、更にマニホールド吸気部を可能な限り広く取った事に依り、反応室に於ける実効排気速度を前述の如く大きくし得た。
【００２３】
ターボ分子ポンプ106は運転開始後約10分間で定常回転に達する。この間ゲート・バルブ及びコンタクタンス・バルブ105を全開にしておくと、反応室を600℃に保った状態で反応室内背景圧力は1．0×10-6torrから1．5×10-6torrとなる。又ターボ分子ポンプが定常回転に達してから10分後の反応室内背景圧力は600℃で4．0×10-7torrから9．0×10-7torrの間となる。ゲート・バルブが閉じられて居り、反応室内圧力が1torr程度に維持され、ターボ分子ポンプが定常運転している状態で、ゲート・バルブを開門すると開門後10分後の反応室内背景圧力は600℃で、やはり4．0×10-7torrから9．0×10-7torrの間となる。これはターボ分子ポンプをマニホールドに直付けして、コンダクタンスを最大とした結果、反応室に於ける実効排気速度を40SCCM／mtorr以上と非常に大きくできた為、ターボ分子ポンプ定常回転到達後又はゲート・バルブ開門後僅か10分間で10-7torr代の高真空を実現し得たので有る。
【００２４】
本発明のLPCVD装置に235mm□のガラス基板を17枚挿入し、真空中で堆積温度に相当する500℃から600℃程度に加熱した際の脱ガス等の漏洩速度はおよそ2×10-5torr／minから7×10-5torr／minで有る。従って真空中10分間に於ける脱ガス等による不純物気体のもたらす圧力上昇は2×10-4torrから7×10-4torr程度で有る。
【００２５】
これに対して本発明のLPCVD装置では、ターボ分子ポンプ等の真空排気装置が定常運転している状態では、前述の如く1torrの真空度を10分以内に1×10-6torr以下へと圧力を下げる排気能力を有している。
【００２６】
従って本発明のLPCVD装置は基板やボート治具等からの不必要で必然的に生ずる脱ガスを十分排気する事が可能となっている。基板やボート治具等から発生する脱ガスには水（H20）、酸素（02）等が含まれて居り、これらの不純物ガスは良質なシリコン膜の成長を阻害する。即ち、基板やボート治具から発生した不純物ガスはシリコン膜などの半導体膜堆積に際し、堆積の初期過程では堆積膜の核となり得る。これが故、脱ガスが十分排気されない場合、沢山の不純物ガスが基板表面に吸着し、多くの核が発生する。従って堆積された半導体膜を構成する粒径が小さくなり、半導体膜の特性を劣下させる原因となる。又、非晶質半導体膜を堆積し、後に熱処理やレーザー照射等で結晶化させる場合で有っても、これらの脱ガスに起因する多量の核の存在は結晶成長後の平均粒径サイズを小さくし、やはり半導体特性を低下させる。又堆積進行中にもこれらの脱ガス不純物は成長表面に於ける原料ガスの表面マイグレーションを抑制する。これに依り、シラン・ジシラン・ゲルマン・フォスフィン（PH3）・ジボラン（B2H6）など原料ガスが結晶エネルギー的に最も安定な位置を探し出す能力が低下し、多粒界の半導体膜や非晶質成分を多く含んだ半導佐膜を形成させるに至り、低品質な半導体膜と化してしまう。又これらの脱ガス不純物が成長半導体膜内に取り込まれると、更に半導体特性は劣下する。
【００２７】
この事から良質な半導体膜を堆積するには、基板などから不可避的に発生する脱ガス不純物を十分速く排気するLPCVD装置が適当で有る。一般に真空中での脱ガス速度は10分間で10-4torr程度の圧力上昇をもたらす為、この脱ガス速度よりも大きい排気能力、即ち1torr程度の真空を10分間で10-5torr以下とする様な真空排気系を具備するLPCVD装置では脱ガス不純物を十分速く反応室外に廃棄でき、その結果良質な半導体膜が形成される。又、こうした真空排気系は真空排気装置と反応室間の不要な配管を除去し、真空排気装置がゲート・バルブやコンダクタンスバルブ等必要最小限のバルブを介して、反応室に直接設置される事に依り容易に構成されるので有る。
【００２８】
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例1ではノン・セルフ・アライン型スタガード構造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００２９】
又、本実施例1では基板201として235mm□の石英ガラスを用いたが、半導体膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。更に本実施例1では半導体膜として真性シリコン膜を用いたが、これ以外にもリンやポロンなどのドナーやアクセプターなどの不純物、或いはゲルマニウムが含まれるシリコン膜や、真性ゲルマニウム膜、又はドナーやアクセブターを含むゲルマニウム膜等も可能で有る。
【００３０】
まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をLPCVD法にて堆積した後パターニングを行い、ソース・ドレイン領域203を形成する。（図2−a）本実施例1では不純物としてリンを選び、ホスフィン（PH3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物を含んだシリコン膜を1500オングストローム堆積した。
【００３１】
次に図1に示し、前述したLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例1では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を推積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。
【００３２】
基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4．3×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．8×10-7torrで有った。又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3．0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、6分51秒間Si膜を堆積した。この時コンダクタンス・バルブの開閉を調整し反応室内圧を28．5mtorrに保った。反応中の圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。こうして得られたシリコン膜の膜厚は294オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後電子サイクロトロン共鳴プラズマ化学気相堆積法（ECR−PECVD法）やAPCVD法などでゲート絶縁膜206を形成する。本実施例1ではゲート絶縁膜としてSi02膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例1ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2−e）
この様にして試作した薄膜半導体装置のトランジスタ特性の一例Vgs−Ids曲線を図3、3−aに示した。ここでIdsはソース・ドレイン電流、Vgsはゲート電圧を示し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測定した。トランジスタチャンネル部の長さL＝10μm、幅W＝10μmで有った。Vds＝4V，Vgs＝10Vでトランジスタをオンさせたときオン電流は3．34×10-7Aで有った。又Vgs＝0Vでトランジスタをオフさせたときのオフ電流は2．24×10-13Aとなり、ゲート電圧の10Vの変調に対してIdsが6桁以上変動する良好な薄膜半導体装置が得られた。この薄膜半導体装置の飽和電流領域から求めた有効電子移動度は6．1cm2／v・secで有った。
【００３３】
一方図3、3−bに従来のLPCVD法で能動層チャンネル部シリコン膜を堆積し、それ以外の工程は総て本発明と同様にして薄膜半導体装置を製作した際のVgs−Ids曲線を比較のために掲げる。
【００３４】
図7に示したように、従来のLPCVD装置は図1に示した本発明のLPCVD装置と比べると、反応室の大きさや形状・又基板種類・枚数・挿入位置や加熱系などは同一で有るのに対し、排気系は大きく異なっている。即ち、従来のLPCVD装置ではロータリー・ポンプ107とメカニカル・ブースター・ポンプ706に依り排気される。反応室101からの排気はマニホールド104上に立てられた排気管703を通じて取られ、更にマニホールドからは真空排気装置への排気管705に依り排気される。図10に従来技術のLPCVD装置のマニホールド部を縦（上下）方向から見た概念図を示す。従来のマニホールドはドーナツ状で有り外径が600mmでマニホールドの幅が70mm厚さが125mmで断面積は87．5cm2程度で有り、コンダクタンスは非常に小さい。又、マニホールドと反応室との間には直径40mm長さ685mmの円柱管が4本排気管703として立てられている。排気管のコンダクタンスは各々11．641／secでその結果、マニホールドと反応室の間のコンダクタンスは471／sec程度で有る。その為、反応室内温度600℃でヘリウムを74SCCM流した時、反応室内平衡圧が25．2mtorrとなる実効排気速度を有して居り、又反応室の到達最低背景圧力は10-4torr代で有った。
【００３５】
こうした従来のLPCVD装置にて、堆積温度600℃、SiH4流量70SCCMで反応炉内圧力28．4mtorrで8分30秒間能動層チャンネル部となるSi膜を堆積した。堆積Si膜の膜厚は299オングストロームで有った。この様にして従来技術で作成された薄膜半導体装置のオン電流は1．1×10-7A、オフ電流は8．76×10-13飽和電流領域から求めた有効電子移動度は2．48cm2／v．secで有った。
【００３６】
これらの結果を比較すると本発明の多大な優位性を窺い知らされる。即ち本発明は従来技術に対して例えば電子移動度を2倍以上大きくし、オン電流を3倍以上に増大させ、しかもオフ電流も3分の1以下に低減し、トランジスタ特性を大きく改良なし得た。この他、製造上でも本発明の堆積速度は42.9オングストローム／minと同じ温度の同じ圧力の従来接術に於ける堆積速度35.2オングストローム／minより改善されて居り、製造時間の短縮、スループット向上に役立つもので有る。更に本発明では通常ホット・ウォール型では不可能とされていた高真空で高排気能力を有するLPCVD装置を前述した特珠真空排気系に依り実現し得た。これに依り、一バッチで多数の基板加工が可能になり、同時に窮めて優れた均一性をも確保し得た。実際、本実施例1では235mmの基板17枚を同時処理したが、各基板内での膜厚のバラツキは基板の四角のコーナーから1cm以内を除いてその他の全面に渡って1％未満で有る。即ち235mm□の基板が有する552.25cm2の面積の内、各四角以外の549.11cm2の領域内での膜厚変動は2オングストローム以下で有った。又、基板間の膜厚変動も最下層に設置された一枚30オングストローム程度薄かった事を除くと残りの16枚総て非常に均一で、これら16枚の基板で最も膜厚が薄かった物で289オングストローム、最も厚かつた基板でも298オングストロームで有った。この様に高真空・高排気能力を有する本発明のLPCVD装置に依り、高品質半導体膜を窮めて均一に、しかも多量に処理する事が可能となった。
【００３７】
一般にシリコン薄膜半導体装置ではチャンネル部を構成するシリコン膜を堆積する際の温度と圧力が重要なパラメーターとして知られて居り、これらが同じで有るならば同じ膜質のシリコン膜が堆積され、延ては同等のトランジスタ特性を有する薄膜半導体装置が作成されると考えられている。しかしながら本発明は温度と圧力が同じであっても排気系を改良する事に依り、堆積時間を短縮してスループットを上げ更に良質な半導体膜を堆積する事に依りトランジスタ特性を大幅に改良する事に成功した。
【００３８】
（実施例2）
図2（a）〜（ｂ）はMＩS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例2ではノン・セルフ・アライン型スタガード溝造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００３９】
本実施例2では基板201として235mm□の石英ガラスを用いたが、シリコン膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。又、本実施例2でも半導体膜としてシリコン膜を用いたが、本実施例1と同様、ゲルマニウム（Ge）やシリコン・ゲルマニウム（SiχGel−χ：0＜χ＜1）やドナー・アクセブターなどを含んだ半導体膜であっても構わない。
【００４０】
まず基板201上に常圧化学気相堆積法（A P C V D法）やスパッター法などで下地保護膜となる二酸化珪素膜（Sio2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をL P C V D法にて堆積した後パターニングを行い、ソース・ドレイン額域203を形成する。（図2‐ａ）本実施例2では不純物としてリンを選び、ホスフイン（PH3）とSiH4を混合して堆積温度600℃でLPCVDで不純物を含んだシリコン膜を1500オングストローム堆積した。
【００４１】
次に図1に示し、実施例1で詳述したLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2‐ｂ）本実施例2では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SMLの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4.0×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6.5×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、12分46秒間Si膜を堆積した。この間コンダクタンス・パルプは全開とし、反応炉内圧はガス種に潮定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の3分16秒間は反応室内平衡圧力は2.55mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を250SCCM流した時に得られる反応室内平衡圧力と同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係は
T（オングストローム）＝-87.9（オングストローム）＋30.4（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の三分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、原料ガス導入後11分16秒後には2.94mtorrとなり、以後堆積が終了する原料ガス導入後12分46秒迄この圧力値を維持した。反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は16.7％で、これに基づいてシラン分圧は2.10mtorrと推定される。
【００４２】
一方、本実施例2では235m□の基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ10.0％及び2.52mtorrとなった。こうして得られたシリコン膜の膜厚は301オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2‐C）
その後ECR-PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例2ではゲート絶縁膜としてSiO2膜を用い、ECR-PECVD法で1500オングストロームの膜厚に堆積した。（図2-d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはC V D法などで堆積する。本実施例2ではゲート電極材料としてクロム（Ｃr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2‐e）
この様にして試作した薄膜半導体装置のトランジスタ特性の一例Ｖgs‐Ids曲線を図4、4−aに示した。ここでIdsはソース・ドレイン電流、Vgsはゲート電圧を示し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測定した。トランジスタチャンネル部の長さL＝10μm、幅W＝10μmで有った。Vds＝4V，Vgs＝10Vでトランジスタをオンさせたときオン電流は
95％の信頼係数でION＝（2.40＋0.08、-0.07）×10-6Aで有った。又、Vgs＝0Vでトランジスタをオフさせた時のオフ電流はIOFF＝（1.82＋0.64、-0.47）×10-13Aとなり、ゲート電圧の10Vの変調に対してIdsが7桁以上変動する良好な薄膜半導体装置が得られた。この薄膜半導体装置の飽和電流領域から求めた有効電子移動度は10．84±0．29cm2／V・secで有った。この様に本発明に依り良好な薄膜半導体装置が得られた。
【００４３】
一方図4、4−bにコンダクタンスバルブを全閉として反応室に於ける実効排気速度を落として能動層チャンネル部シリコン膜を堆積し、それ以外の工程は総て本発明と同様にして薄膜半導体装置を製作した際のVgs−Ids曲線を比較のために掲げる。このコンダクタンスパルプを全閉にした際、反応室に窒素を100SCCM、200SCCM、300SCCM流した時の反応室内平衡圧力は炉内温度600℃に於いて、それぞれ1．2×10-2torr、2.6×10-2torr、4.0×10-2torrとなり、対応する実効排気速度は各々、8.33SCCM／mtorr、7.69SCCM／mtorr、7.50SCCM／mtorrとなった。この実効排気速度は従来のLPCVD装置の実効排気速度より約2倍程度大きく、従来接術を代表していないが、他の製造条件を総て本発明と同様にして比較するために実効排気速度の小さい例として薄膜半導体装置を作製した。
【００４４】
こうしたコンダクタンス・バルブ全開とした本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜を堆積した。この比較例では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査2分間施した。この時の脱ガス等の漏洩速度は4．3×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃まで1時間費やして昇温した。昇温の最初10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6．8×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、6分51秒間Si膜を堆積した。このときコンダクタンス・バルプは全閉とし、反応炉内圧は28.5mtorrとなった。反応中の圧力はガス種に判定値が依存しない隔膜式圧力計を用いて測定した。こうして得られたシリコン膜の膜厚は294オングストロームで有った。これ以外は実施例2の本発明と全く同一の製造工程で薄膜半導体装置を試作した。
【００４５】
この様にして作成された比較例の薄膜半導体装置のオン電流はION＝（3.34＋0.11、-0.12）×10-7A、オフ電流はI OFF＝（2.24＋0.79、-0.58）×10-13Aで飽和電流領域から求めた有効電子移動度は、6.12±0.29cm2／v・secで有った。この比較例から分かる様に、実効排気速度を10SCCM／mtorr以上としLPCVD装置にてチャンネル部シリコン膜を形成するという本発明により、従来の実効排気速度が10SCCM／mtorr以下で有ったL P C V D装置で薄膜半導体装置のチャンネル部シリコン膜を形成する技術に比較して、オン電流を7倍以上増大させ、且つオフ電流も低く押さえる事が出来、その結果オン・オフ比を従来に比して10倍以上増大させる事に成功した。
【００４６】
一般にシリコン薄膜半導体装置ではチャンネル部を構成するシリコン膜を堆積する際の温度と圧力が重要なパラメーターとして知られている。例えば堆積温度600℃でシリコン膜を堆積する場合、従来のLPCVD装置ではシラン分庄が3mtorr以下では実効排気速度が小さい為、堆積速度は8オングストローム／min程度と遅く、加えて半導体特性も劣悪で有った。しかるに本発明に依ると、実効排気速度を大きくする事に依り、堆積速度を増大させ、それに依り堆積時間を短縮してなお、低圧堆積に依りトランジスタ特性を大幅に改良する事に成功した。
【００４７】
（実施例3）
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例3ではノン・セルフ・アライン型スタガード構造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００４８】
本実施例3では基板201として235m□の石英ガラスを用いたが、半導体膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。更に本実施例3では半導体膜として真性シリコン膜を用いたが、半導体膜としてドナーやアクセプターを含むシリコン膜や、ゲルマニウムを含むSiχGel-χ（0＜χ＜1）或いはSiGex膜で有っても構わない。まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をLPCVD法にて堆積した後パターニングを行い、ソース・ドレイン領域203を形成する。（図2−a）本実施例3では不純物としてリンを選び、ホスフィン（PH3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物を含んだシリコン膜を1500オングストローム堆積した。
【００４９】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例3では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は3.0×10-5torr/minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。
【００５０】
昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は5．2×107torrで有った又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後原料ガスであるSｉH4を50SCCM流し、26分04秒間Si膜を堆積した。
【００５１】
この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の13分30秒間は反応室内平衡圧力は0.69mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を50SCCM流した時に得られる反応室内平衡圧力の0.67mtorrとほぼ同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係はT（オングストローム）＝-227（オングストローム）＋20.6（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の12分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、堆積が終了する直前の原料ガス導入後26分00秒後には0.86mtorrとなった。
反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。
【００５２】
従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は31．5％で、これに基づいてシラン分圧は0.45mtorr推定される。一方、本実施例3では235mm□の基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ34.0％及び0.43mtorrとなった。こうして得られたシリコン膜の膜厚は326オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後ECR‐PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例3ではゲート絶縁膜としてSi02膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例3ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2−e）
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4V，ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソース・ドレイン電流Idsをオン電流IONと定義して、95％の信頼係数でION＝（3.63＋0.12、−0.11）×10-6Aで有った。ここで測定は温度25℃の元で、チャンネル部の長さL＝10μm、幅W＝10μmのトランジスタに対してなされた。又、飽和電流領域から求めた有効電子移動度（J．Levisonetal.j,Appl,Phys.53,1193’82）は、μ＝12．91±0.29cm2/v.secで有った。この様に本発明に依り良好な薄膜体装置が得られた。
【００５３】
（実施例4）
チャンネル部シリコン膜を堆積する工程を除いてその他の工程は全て実施例3と同じ工程で薄膜半導体装置を作成した。本実施例4ではチャンネル部シリコン膜を堆積するのに、実施例1で詳述したLPCVD装置を用い、堆積温度600℃で、希釈ガスは用いず、シラン流量100SCCMから250SCCMまで、50SCCMおきに設定し、チャンネル部シリコン膜の膜厚が300オングストローム程度になるように堆積して薄膜半導体装置を作成した。この際、LPCVD装置のコンダクタンス・バルブは全開とした為、シラン流量の変化に応じて、反応室内圧力及び堆積速度、シラン反応率、シラン分圧は変化する。各試料に於けるこれらの数値を表1に揚げる。こうして得られた薄導体装置のトランジスタ特性の一例として実施例3で定義したオン電流と有効移動度を表1及び図5、図6に示す。これらの表及び図でエラー・バーは95％の信頼係数に於ける区間推定値を示している。これらの表及び図からシラン分圧が1mtorr以下となるか、または反応室内圧力が2mtorr以下としたチャンネル部シリコン膜を堆積すると、半導体膜の膜質が大きく向上する為対応するトランジスタ特性が明らかに著しく向上する事が分かる。
【００５４】
所で高生産性という観点からすると、1バッチで出来る限り多数の基板を処理する必要が生ずる。これを満たすには、原料ガスで有るシランの反応率を低く押さえ、基板間でのシラン分圧の差をなるべく小さくして、基板間の膜質を均一化せねばならない。即ち高品質膜と高生産性を両立させるには、少なくとも原料シランガスを100SCCM程度以上流して、基板間の均一性を保つ一方で、なお且つ高品質膜を堆積する為に反応炉内圧力が2mtorr以下となるのが必然と化す。実施例1で詳述した如く、本発明の真空排気装置は窒素に対して22001／secの排気速度を有して居るが故、シラン流量が100SCCMの時、反応室内最高圧力は1．49mtorrとなり、この両条件を矛盾無く満たしている。一般にはこれら二つの要請を満足させるには、少なくとも真空排気装置の排気速度は16501／sec以上でなければならない。
【００５５】
【表１】
【００５６】
（実施例5）
直径3インチの溶融石英ガラス基板上にSio2膜を堆積した後、シリコン膜を形成してその物性を調べた。まず、石英基板を沸騰している濃度60％の硝酸中に5分間浸して基板表面の汚れを取り、更に1.67％弗化水素酸水溶液に20秒間浸して基板表面の不定形酸化膜を除去した後、直ちにAPCVDで下地保護膜となるSi02を2000オングストロームの膜厚に堆積した。
【００５７】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてシリコン膜を堆積した。本実施例5では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度555℃でシリコン膜を堆積した。直径3インチの石英基板はダミー基板として設置されている17枚の235mm□基板の内で中央に位置する下から九度目の基板上に表側を上向きとして置かれ、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4.45×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の555℃迄一時間費やして昇湿した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6.0×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。
【００５８】
この時の反応室内平衡圧力は3．0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を100SCCM流し、15時間44分00秒間Si膜を堆積した。この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の17分30秒間は反応室内平衡圧力は1．21mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を100SCCM流した時に得られる反応室内平衡圧力と同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係は堆積膜厚が1000オングストローム未満の膜に対して
T（オングストローム）＝−102（オングストローム）＋5.63（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の18分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、堆積が終了する直前の原料ガス導入後15時間40分後には1．26mtorrとなった。
【００５９】
反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。
【００６０】
従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は3.4％で、これに基づいてシラン分圧は1.17mtorrと推定される。一方、本実施例5では235mm□のダミー基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ4.6％及び1.15mtorrとなった。こうして得られたシリコン膜の膜厚は5363オングストロームで有った。
【００６１】
次にこうして得られたシリコン膜の結晶性をＸ線回折法とラマン分光法に依って調べた。Ｘ線画折法では回折角2θ（θはブラック角）が28．47度、47．44度、56.18度、69．21度に強いピークが観測された。これらのピークは単結晶シリコン粉末の（111）、（220）、（311）、（400）回折に相当し、本実施例5で得られたシリコン膜が多結晶品質で有る事を明示している。又各ピーク強度は其々順に任意スケールで5118、16760、2787、498で、本実施例5で得られたシリコン膜は（110）面方向に優先配向した多結晶シリコンと認められる。ラマン分光法は顕微サンプル室に於いて後方散乱配置で測定を行った。
【００６２】
励起レーザー光に依るアニール及び試料表面の温度上昇によるピークシフト及び半値幅の広がりを避ける為、レーザー出力を10mWと小さくし、同時にビーム径を顕微測定に於ける最大の10μmとした。測定は25℃の元で行われ波数走査領域は600cm-1から100cm-1で有った。
【００６３】
本実施例5で得られたシリコン膜は、こうしたラマン分光測定の結果、波数519.50cm-1に半値幅4.27cm-1の鋭いピークを持つ事が認められ、明らかに結晶性シリコン膜で有ると証明された。又、結晶シリコンに対応する光学モード振動数520cm-1付近のラマン散乱積分確度と、アモルファス・シリコンに対応する振動数130cm-1付近の音響横波モード、290cm-1付近の音響縦波モード405cm-1付近の光学縦波モードと480cm-1付近に現れる光学横波モードのアモルファス・シリコンの散乱積分強度の和との相対比から結晶化度を求めた所、（Appl,Phys,Lett,40(6),534(1982)）本実施例5に依り得られたシリコン膜は96．6％との高い結晶化度を有すると測定された。
但しここで散乱積分強度補正係数Kの値としては0.88を採用した。
【００６４】
こうした物性測定の結果、従来堆積温度580℃以上でなければ決して堆積する事の出来なかった結晶質シリコン膜を、本発明に依るLPCVD装置を用いる事で55℃程度以下という窮めて低温で形成する事が初めて可能となった。
【００６５】
次に本実施例5で得られた真性シリコン膜に燐を添加して電気伝導体を作成した。本実施例5ではバケットタイプの質量非分離型のイオン注入装置を用いて不純物イオンの添加を施した。原料ガスとして水素中に希釈された濃度5％のホスフィンを用い、加速電圧110kVで1．6×10161／cm2の濃度に打ち込んだ。次にこの基板を窒素雰囲気下で400℃に保たれている炉に挿入して熱処理を施した。熱処理時間は3時間で有った。こうして得られたシリコン膜のシート抵抗値は185Ω／□という窮めて低い値が得られた。従来のLPCVD法で堆積温度580℃以下で作成したシリコン膜では、燐などの不純物イオンを添加しても600℃以上の温度で数十時間の熱処理を施さぬ限り、抵抗値は無限大で、事実上全く電気は流れなかった。しかるに本発明に依るLPCVD装置で形成した本発明のシリコン膜に本発明に依るイオン注入法を用いた場合では斯様に555℃という低温堆積で尚且つ400℃という低温熱処理で充分低い電気抵抗値を示し得た。従って本発明のシリコン膜は薄膜半導体装置や集積回路（LSI）、又は電荷結合装置（CCD）のゲート電極や配線など、あらゆる電子装置などに用いるシリコン膜を555℃程度以下の低温で形成出来、又こうした低温でも電気伝導体を作成し得る。これに依り素子を高温熱工程による劣化から保護する事が可能となったり、他素子、配線などを耐熱性の低い物質で形成する事が可能になり、これら電子装置の高性能化や低価格化をもたらし得る。
【００６６】
（実施例6）
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例6ではノン・セルフ・アライン型スタガード溝造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装着やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００６７】
本案施例6では基板201として235mm□の石英ガラスを用いたが、シリコン膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（Si02膜）202を形成し、次いでドナー又はアクセブターとなる不純物を含んだシリコン膜を形成後バターニングを行い、ソース・ドレイン領域203を作成する。（図2−a）
本実施例6では、図1に示し実施例1で詳述した本発明のLPCVD装置を用いて、堆積温度555℃で真性シリコン膜を1500オングストローム程度堆積した後、不純物元素として燐を選び、イオン注入法で燐を打ち込み、不純物を含んだシリコン膜を形成した。後にソース及びドレイン領域と化す真性シリコン膜は本発明のLPCVD装置にて、原料ガスで有るSiH4を100SCCM流し堆積温度555℃で4時間53分04秒間堆積した。反応室内の圧力変化や堆積膜厚T（オングストローム）と堆積時間t（min）の関係は実施例5で示された関係と同一で有った。即ち、原料ガスのSiH4を555℃の反応室に導入した直後の反応室内圧力は1.21mtorrで有り、堆積が終了する直前の原料ガス導入後4時間52分後には1.27mtorrとなった。こうして得られた真性シリコン膜の膜厚は、1571オングストロームで有った。引き続いてこの真性シリコン膜にバケット型質量非分離型のイオン注入装置を用いて燐元素を添加した。原料ガスとしては水素中に希釈された濃度5％のホスフィンを用い、高周波出力38W、加速電圧110kVで3×10151／cm2の濃度に打ち込んだ。その後室素雰囲気下400℃で1時間30分熱処理を施した所、こうして得られた不純物を含んだシリコン膜のシート抵抗値は936Ω／□で有った。
【００６８】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例6では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度555℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4．85×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の555℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．4×10-7torrで有った。又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。
【００６９】
堆積温度到達後、原料ガスであるSiH4を100 SCCM流し、58分23秒間Si膜を堆積した。この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて滑走した。原料SiH4を反応室に導入後最初の17分30秒間は反応室内平衡圧力は1.21mtorrで有った。堆積時間t（min）と堆積膜厚T（オングストローム）の関係は実施例5と同じで有る。堆積が終了する直前の原料ガス導入後58分00秒後には反応室内平衡圧力は1．27mtorrで有った。実施例5で示した様に反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ4．6％及び1.15mtorrとなる。こうして得られたシリコン膜の膜厚は199オングストロームで有った。次にこのシリコン膜をバターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例6ではゲート絶縁膜としてSiO2膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例6ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を500オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2‐ｅ）
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4V，ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソース・ドレイン電流Idsをオン電流IONと定義して、95％の信頼係数でION＝（1.45＋0.08、−0.07）×10-6Aで有った。又、Vds＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電流はIOFF＝（0.079＋0.030、−0.022）×10-12Aで有った。ここで測定は温度25℃の元で、チャンネル部の長さL＝10μm、幅W＝10μmのトランジスタに対してなされた。飽和電流額域から求めた有効電子移動度（J．Levinsonetal.J，APPl，Phys.53，1193’82）は、μ＝9.30±0.39cm2／v．secで有った。
【００７０】
この様に本発明に依り、高移動度を有し、ゲート電圧の10Vの変調に対してIdsが7桁以上も変動する窮めて優良な薄膜半導体装置を工程最高温度を555℃以下で、しかも工程最高温度に維持されている期間を数時間以内とする低温工程で初めて現実化した。これは本発明が単に半導体膜と薄膜半導体装置を高性能化するのみならず、同時にかくたる高品質半導体膜や高性能薄膜半導体装置を従来全く製造不可能と考えられていた低温工程で多量にしかも安定的に生産する手法をも初めて提供した事を意味して居る。
【００７１】
（実施例7）
図8（a）〜（d）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。
【００７２】
本実施例7では基板801として235mm□の石英ガラスを用いたが、555℃3時間程度の熱環境に耐え得る基板であるならば、その種類や大きさは問われない。
【００７３】
まず基板801上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）802を形成する。本実施例7ではAPCVD法で基板温度300℃、堆積速度3.9オングストローム／secで2000オングストロームの膜厚にSiO2膜を堆積して下地保護膜802を形成した。
【００７４】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いて半導体膜803を形成する。本実施例7では半導体膜として真性シリコン膜を用いたが、シリコン・ゲルマニウム膜やガリウム・ヒ素膜等他の半導体膜も可能で有る。
【００７５】
又、半導体膜はP型又はn型などとなる不純物を1×10191／cm3程度以下の微量を含んでいても構わない。本実施例7では堆積温度555℃でシラン流量が100SCCMで2時間5分26秒シリコン膜を推積した。堆積に際し、基板挿入温度の400℃から堆積温度の555℃まで1時間かけて昇温したが、最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．1×10-7torrで有った。又、残りの50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。又、堆積終了直前の原料ガス導入後2時間5分に於ける反応室内平衡圧力は1.26mtorrで有った。こうして得られた半導体膜の膜厚は588オングストロームで有った。次にこの半導体膜をパターニングして後にトランジスタとなる半導体膜803を形成した（図8 a）。
【００７６】
その後ECR−PECVD法やAPCVD法などでゲート絶縁膜804を形成する。本実施例7ではゲート絶縁膜としてSiO2膜を用い、ECR−PECVD法で基板温度を100℃として1500オングストロームの膜厚に堆積した。
【００７７】
次に後にゲート電極と化する導伝膜を形成し、更にキャップ層となる膜を形成する。キャップ層は後にゲート電極をマスクとしてドナー又はアクセプターとなる不純物を半導体膜に打ち込む際に、これら不純物元素がチャンネル部に達せぬ様に設けた。従ってゲート電極の膜厚が厚い等、ゲート電極に不純物添加に対する阻止能力が有ればこのキャップ層は必要とされない。本実施例7ではゲート電極805に2000オングストロームの膜厚のインジウム・錫酸化物（ITO）を選び、又キャップ層806には3500オングストロームのSiO2膜を用いた。ゲート電極805はスパッター法で基板温度150℃で形成し、キャップ層806はAPCVD法でSiO2膜を基板温度300℃にて堆積した後、それぞれこの膜をパターニングして、ゲート電極805及びキャップ層806を形成した（図8b）。
ゲート電極材料にはこの他、クロムやタングステン・モリブデン等の金属材料やモリブデン・シリサイドやタングステンシリサイドなどのシリサイド膜も可能で有る。
【００７８】
又、これらの膜が3500オングストローム程度以上の膜厚を有する時は前述したキャップ層は必要とされない。又、純アルミニウムを8000オングストローム程度スパッター法等でゲート電極として形成するのも効果的で有る。この場合もやはりキャップ層は必要とされない。キャップ層としては本実施例7で示したSiO2膜の他に、窒化シリコンやSiON膜、酸化金属膜等も可能で有る。
【００７９】
次にパケットタイプの質量非分離型のイオン注入装置を用いて、ドナー又はアクセプターとなる不純物元素をゲート電極805をマスクとして半導体膜803に打ち込む。この手法により半導体膜はソース・ドレイン領域808及びチャンネル領域807がゲート電極805に対して自己整合的に出来上がる（図8c）。
【００８０】
本実施例7ではN型MOSの作成を試みた為、原料ガスとして水素中に希釈された濃度5％のホスフィン（PH3）を用いたが、不純物元素の水素化物を水素で希釈した物で有るならば、これに限られない。例えばP型MOSの作成には水素中に希釈されたジボラン（B2H6）等も可能で有る。本実施例7では13.56MHzで出力50Wの高周波にて原将ガスをプラズマ化し、加速電圧110kvにて、PH3 +、PH2 +、PH+、H2 +、H+、等のすべてのイオン種を総イオン数で2×10161／cm2半導体膜に打ち込んだ。その後350℃2時間の窒素アニールを施し、ソース・ドレイン領域808が完成する。窒素アニール後のソース・ドレイン領域のシート抵抗値は17.01kΩ／□で有った。
【００８１】
その後、層間絶縁膜809をAPCVD法で300℃にて5000オングストローム程度堆積した後、コンタクト・ホールを開穴し、ソース・ドレイン取り出し電極810を形成して薄膜半導体装置が完成する。本実施例7ではアルミニウムを基板温度180℃にてスパッター法で8000オングストローム堆積した後パターニングを行う事によりソース・ドレイン取り出し電極810を形成した。
【００８２】
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4v、ゲート電圧Vgs＝10vでトランジスタをオンさせた時のソース・ドレイン電流I d sをオン電流と定義して、チャンネル長及び幅が共に10μmのトランジスタに対して室温でI ON＝5.62×10− 7Aが得られた。又このトランジスタの飽和電流領域から求めた有効電子移動度は95％の信頼係数でμ＝6.87±0.35cm2／v・secで有った。更にVds＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電流は同トランジスタで8.48×10− 13オングストロームで有った。この様に本発明により工程最高温度が555℃で、その温度に維持されている期間が2時間程度で有るという短時間低温工程で大面積に均一に且つ多くの優れた自己整合型薄膜半導体装置を作成する事に成功した。これは本発明に依り、555℃で良質な半導体膜803を形成後の工程最高温度を不純物活性化の350℃に依る窒素アニールに押さえ、バラツキや工程変動、スループット低下の一因となる水素化処理やレーザー照射といった工程を経る事なく薄膜半導体装置を完成させた事に依る。又本発明では555℃数時間が最も厳しい熱環境で有る為、比較的安価なガラスを基板として用いても、基板の伸縮、ゆがみ等が問題とならず、高精細、高密度の薄膜半導体装置を安価で大面積に作成する事も可能となった。
【００８３】
（実施例8）
実施例1から実施例7に渡って詳述して来た様に、反応室に於ける実効排気速度が大きい程、良質な半導体膜をより低温で堆積し得る。斯くして安価な大面積基板上に均一で優れた薄膜半導体装置を安定的に製造できるに至る。
【００８４】
図11はこの様な優れた機能を有する本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概念図で有る。LPCVD装置は反応室101の中央部付近に基板102を水平に設置し、シランやジシラン、ゲルマン等の原料ガスの熱分解を利用してシリコン膜等の半導体膜を堆積する。これらのガス及び窒素・水素・アルゴン等の希釈ガスは反応室下部に設置されたガス導入口1103より反応室に導入される。基板102は円板を数枚組み合わせたターン・テーブル109上に設置され、半導体膜堆積中はこのターン・テーブルと基板は一分間に数回転して居る。反応室に入った原料ガスはターン・テーブルと反応室の内壁の間等を流れた後、基板に達し、更に反応室上部に設置されたマニホールド104或いは真空ポンプ等に依り排気される。本実施例8ではマニホールドや真空ポンプは実施例1に詳述した本発明のLPCVD装置と同じマニホールドや真空ポンプを用いたが、例えば後述する様にマニホールドは省略されても構わぬし、ポンプの組み合わせもこれ以外にも可能で有る。反応室の外側には数ゾーンに分かれたヒーター108が設置されて居り、これらの各ゾーンの温度を独立に調整する事に依り、反応室内に所望の温度領域を形成し得る。例えばヒーター108を5ゾーンに分け一番下のヒーターから順次ヒーター温度を高くして、下側の基板から上側へと温度が一定の割合で高くなる様に反応室内に温度勾配をつける事も可能で有る。又、むろん基板間の温度が一定で有る均熱帯の設定も可能で有る。
【００８５】
本実施例8で示した縦型LPCVD装置ではガスは下方から上方へと流れる。その為、厳密に云うと反応室内に於ける圧力は上方がより低くなっている。前述の如く良質な半導体膜を得るには出来る限り高排気速度で且つ低い圧力で堆積する事が好ましい。図11に示すLPCVD装置では上方より排気を取るが故、ターン・テーブルと反応室璧とのコンダクタンスが問題にならず、マニホールドの反応室吸気穴からの排気速度が、そのまま基板の被る排気速度となり、更に高真空に依る半導体膜の形成が可能となる。又本発明では反応室の上面全体で排気を取る為、反応室内の対流の発生を大幅に低減し、基板間で更に均質な膜の形成が可能となる。加えて、半導体膜の堆積にはシラン（SiH4）、ジクロール、シラン（SiH2Cl2）等、一般に反応ガスの分子量の方が水素（H2）や塩化水素（HCl）等の生成ガスの分子量よりも大きいのが普通で有る。従って、図7に示す従来のLPCVDD装置の様に排気管を立てる方法では反応室上部に生成ガスが滞留し、堆積時間の経過と共に反応室内の反応ガスと生成ガスの比が変化する。これに対して本発明の図11に示すLPCVDでは生成ガスの滞留をなくし、堆積の初期から最後まで堆積状態を意のままに調整出来る。更に水素等の分子量の小さいガスは一般にポンプの排気速度が劣り、これらのガスが反応室内に滞留すると、結果として基板の被る排気速度も落ちるが、本発明のLPCVD装置では上方より排気を取る為、これらの軽いガスを効果的に排気し得、それが故基板自身が実際に被る排気速度を最大限大きく出来る。この様に本発明のLPCVD装置に依り、より高品質の半導体膜を555℃程度以下の低温で堆積出来、しかも堆積速度を増す事も可能となった。
【００８６】
（実施例9）
図12は本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概念図である。
【００８７】
実施例8で詳述した如く、高品質半導体膜をより効果的に形成するには高排気能力を有する縦型LPCVD装置にて、原料ガスを反応室下部より導入し、排気は反応室上面で広く取る事が望ましい。図12に示す本発明のLPCVD装置はマニホールドを有さず、反応室上面に取り付けられたゲート・バルブ及び、コンダクタンス・バルブ105を介して磁気軸受型ターボ分子ポンプ1206（例えば株式会社大阪真空機器製作所製、磁気軸受型複合分子ポンプTG2203MVなど）が直接反応室に設置されている。磁気軸受型ターボ分子ポンプを用いる事に依りターボ分子ポンプを倒立させて使用する事が出来、これに依り、均一な堆積を容易にする下方から上方へのガス流と、軽分子の高速排気を可能にし、しかもマニホールドやターン・テーブルと反応室壁との間に生ずる流体抵抗の基板への影響をゼロにして基板位置に於いて最大限の排気速度が得られる。前述した磁気軸受型ターボ分子ポンプを例として用いた場合、ポンプ吸気穴排気速度SpはSp＝22001/secで有り、ゲート・バルブ及びコンダクタンスCvがCv＝31501/secで有るから、反応室に於ける実効排気速度Seは、1／se＝1／Sp＋1／Cvに依り、Se＝12351／secと実施例1に記述した本発明のLPCVD装置（図1）と比較しても更に高い排気速度が得られる。又、本実施例9で示した本発明のLPCVD装置（図12）ではポンプ吸気穴に於ける圧力と基板に於ける圧力との差も従来のLPCVD装置や図1に示したLPCVD装置の圧力差よりもはるかに小さく、実質的により低圧での堆積が可能となる。これに依り高品質の半導体膜及び優れた薄膜半導体装置が窮めて容易に安定的に製造出来る様になった。
【００８８】
（実施例10）
図13及び図14は本発明に依る化学気相堆積装置（CVD装置）の一例を示す概念図で有る。本実施例10では発明の例としてLPCVD装置を用いたが、ここに記する本発明はプラズマCVD装置（PECVD装置）や光CVD装置等、他のCVD装置に対しても有効で有る。
【００８９】
例として述べるLPCVD装置は縦型炉で反応室101の中央付近に基板102は設置される。図13、図14では基板はターン・テーブル109上に水平に設置されて居るが、これに限らず垂直或いは傾斜状態で設置する事も可能で有る。反応室の外側にはヒーター108が設けられている。原料ガスはガス導入口1103より反応室に導入されゲート・バルブ1304を介してターボ分子ポンプ106に依り排気される。ターボ分子ポンプの排気は第二の真空ポンプ1307に依り行われる。本実施例10ではこの第二の真空ポンプとしてロータリーポンプを用いたが、ドライ・ポンプ等、他のポンプで有っても無論構わない。反応室内の圧力は圧力計1310に依って判定される。従来のLPCVD装置では反応室の圧力を調整するコンダクタンス・バルブが反応室とターボ分子ポンプとの間に設置されていたが、本発明では反応室の圧力を調整する為の圧力調整装置はターボ分子ポンプの排気口に設けられている。ターボ分子ポンプの吸気穴に於ける排気速度はターボ分子ポンプ排気口圧力と負の相関に有る為、例えば排気口の圧力を高くするとターボ分子ポンプ吸気穴に於ける排気速度は小さくなり、その結果反応室に於ける圧力は高くなる。反対に排気口の圧力を低くすると、排気速度は大きくなり、反応室の圧力は低くなる。従って反応室の圧力はターボ分子ポンプ排気口の圧力を調整する事で容易に調整し得る。図13ではターボ分子ポンプ排気口にガス流量調整器1305が設けられて居り、ヘリウム、窒素、アルゴン等の高純度不活性ガスを適当量ターボ分子ポンプ106の排気口に流し込む。このガスの流量は所望の反応室内圧力と圧力計1310で測定された実圧力との差に応じてガス流量調整器に依り調整される。従ってガス流量調整器1305でガスがターボ分子ポンプの排気口に全く供給されない時にターボ分子ポンプ吸気穴の排気速度は最大となる。一方、図14ではターボ分子ポンプ排気口にコンダクタンス・バルブ1405が設置されている。先と同様、コンダクタンス・バルブ1405の開閉度は所望の反応室内圧力と圧力計1310で測定された実圧力との差に応じて定められる。コンダクタンス・バルブ1405が全開の時にターボ分子ポンプ吸気穴の排気速度は最大となる。圧力調整装置としては上述のガス導入による方法やコンダクタンス・バルブを利用する方法単独の他、両者の組み合わせも可能で有り、これに依り高い堆積圧力が可能となる。
【００９０】
通常CVD装置では様々な種類の膜を色々な堆積条件下、一台の装置で堆積する事が求められている。この場合、使用出来る堆積条件はなるたけ広い方が望ましい。例えば堆積圧力ならば低圧から比較的高い圧力まで広い圧力範囲を一台の装置でまかなえる事が望ましい。本発明のCVD装置ではこの様に広い圧力範囲で膜を堆積する事が可能と化すにのみならず、口排気速度と低圧力が求められるCVD装置に対して窮めて効果的である。
【００９１】
ターボ分子ポンプ106として実施例9で述べた磁気軸受型ターボ分子ポンプを用いた場合、ターボ分子ポンプと反応室の間にはゲート・バルブ1304のみが存在する。このゲート・バルブ1304のコンダクタンスCGはCG＝105001／seで有るから、最大排気速度を得ようとした場合反応室に於ける実効排気速度SeはSe＝18191／secと大きくなる。こうして、反応室に窒素を100SCCM程度流した時の反応室内平衡圧力は8.4×10− 4torrとなり、超低圧堆積が可能となる。実施例9迄に述べて来た様に、100SCCH程度の比較的多量の原料ガスを反応室に導入し、且つこの様な超低圧堆積に依り良質な半導体膜をより低温で形成する事が可能になる。例えば真性シリコン膜堆積の場合、原料ガスにモノシランを用い100SCCM程流し堆積温度を555℃とした場合、堆積中のシラン分圧は0.8mtorr程度と化し、実施例5で述べた同温度での多結晶シリコン膜よりも圧力が低下した分だけ更に高結晶化率で大粒径を有する高品質多結晶シリコン膜が堆積される。又、これに限り優良な特性を有する薄膜半導体装置が低温プロセスで容易に作成される。
【００９２】
一方、例えば図13に示した本発明のLPCVD装置に於いて、ガス流量調整器1305に依り純度99.9995％程度以上の窒素を1.4SLMターボ分子ポンプ排気口に流し、ガス導入口1103より原料ガスのモノシランを100SCCM反応室に導入した場合、ターボ分子ポンプ排気口での圧力は1.12torrと高くなり、相応して反応室内圧力は0.45torrとなる。先と同様の堆積温度が555℃の場合、堆積に依り得られる膜は非晶質シリコン膜で有る。又ガス流量調整器1305より同上の窒素を2.9SLMターボ分子ポンプ排気口に流し、ガス導入口1103より原料ガスを100SCCM反応室に導入した場合、ターボ分子ポンプ排気口での圧力は2.01torrで、反応室内圧力は1.6torrとなる。この様に本発明のCVD装置ではガス導入口1103から反応室へ導入する原料ガスの流量を例えば100SCCMと固定した場合、反応室内圧力を8.4×10− 4torrの超低圧から1.6torrの比較的高い圧力まで一台の装着で自由に設定し得、最低圧力と最大圧力の比は実に2000倍にも達する。これに応じて本発明の一台のCVD装置で高結晶性の多結晶半導体膜から非晶質半導体膜まで、様々な種類の半導体膜を自由に形成できる。更に比較的圧力が高い状態の堆積に於いても、堆積前の昇温期間を高排気速度の超低圧で行う事に依り400℃以上の温度で背景圧力を10− 7torr代程度以下と高真空に保つ事が可能となる。これに依り、基板や反応室内壁からの脱ガスや、極微量のリークを充分速く排気出来、高純度半導体膜堆積が容易に行われる。
【００９３】
これに対して、図7に示す従来技術のLPCVD装置では、反応室に原料ガスを100SCCM流した時の堆積最低圧力は33mtorr、コンダクタンス・バルブを全閉にして得られる最高圧力は0.9torrで最低圧力と最大圧力の比は高々27倍程度でしかない。この従来のLPCVD装置で堆積温度を555℃とし、原料ガスにモノシランを用いた場合、非晶質シリコン膜以外堆積し得ない。
【００９４】
又図1に示す高排気速度を有するLPCVD装置で有っても、コンダクタンス・バルブが反応室（マニホールド）とターボ分子ポンプの間に有る場合、原料ガスを100SCCMガス導入間103より反応室に導入した時のコンダクタンス・バルブ開閉調整に依る最低圧力と最高圧力はそれぞれ1.2mtorrと12mtorrで有る。この様に反応室内圧力調整装置をターボ分子ポンプの排気口に設ける事に依り使用し得る圧力範囲が大きく広がり、様々な種類の半導体膜を一台のCVD装置で形成する事が可能になったり、同時に超低圧堆積に依る半導体膜の高品質化も可能となった。
【００９５】
（実施例11）
図15は本発明に依る化学気相堆積装置（CVD装置）の一例を示す概念図で有る。本実施例11では発明の例としてLPCVD装置を用いたが、ここに記する本発明はプラズマCVD装置（PECVD装置）や光CVD装置等、他のCVD装置に対しても有効で有る。
【００９６】
例として述べるLPCVD装置は縦型炉で反応室101の中央付近に基板102は設置される。図15では基板はターン・テーブル109上に水平に設置されて居るが、これに限らず垂直或いは傾斜状態で設置する事も可能で有る。反応室の外側にはヒーター101が設けられている。原料ガスはガス導入口1103より反応室に導入され反応室に直接設置されたターボ分子ポンプ106に依り排気される。ターボ分子ポンプの排気は第二の真空ポンプ1307に依り行われる。本実施例11ではこの第二の真空ポンプとしてロータリーポンプを用いたが、ドライ・ポンプ等、他のポンプで有っても無論構わない。
反応室内の圧力は圧力計1310に依って判定される。
【００９７】
従来のLPCVD装置では反応室とターボ分子ポンプとの間にゲート・バルブが設置されていたが、本発明ではゲート・バルブ1304はターボ分子ポンプの排気口に設けられている。又反応室内の圧力を調整する圧力調整装置1505はゲート・バルブ1304と第二の真空ポンプ1307の間に設けられている。圧力調整装置には高純度不活性ガスを所定量添加する方法や、コンダクタンス・バルブを用いる方法などが有る。圧力調整装置は圧力計1310に依り測定された反応室実圧力と所望圧力の差に応じて働く。
【００９８】
以下本発明のCVD装置の操作手順の一例を説明する。
まず基板挿入後、ゲート・バルブ1304を開門する。
【００９９】
この時第二の真空ポンプ1307は定常運転して居り反応室内をターボ分子ポンプ106を通じて粗引きをする。
【０１００】
反応室内圧力はゲート・バルブ開門時に大気圧で有っても1torr程度の真空で有っても構わない。ゲート・バルブ開門と同時にターボ分子ポンプ106の運転を開始する。ターボ分子ポンプが定常運転に達した後、ゲート・バルブ1304を数秒から数分間閉じ、反応室への漏洩の有無をターボ分子ポンプ106とゲート・バルブ1304の間に設けられた圧力計1510に依り調査する。
【０１０１】
異常がなければゲート・バルブ1304を再び開門し、反応室を所定の温度まで昇温する。これはガスを全く導入しない10− 7torr代程度以下の高真空で行っても良いし、高純度のガスを流しながら行っても良い。その後原料ガスを反応室に導入し、膜の堆積を行う。堆積終了後、真空引きや窒素等に依る反応室のパージを行った後、ターボ分子ポンプの運転を停止する。ターボ分子ポンプが停止後ゲート・バルブ1304を閉じ、反応室に窒素等の不活性ガスを導入し、大気圧等の所定の圧力に戻し、基板を取り出す。
【０１０２】
ターボ分子ポンプ106として実施例9で述べた磁気軸受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ吸気穴はそのまま直接基板に面している為、反応室に於いて基板近傍での実効排気速度Seは正にターボ分子ポンプの排気速度Sp）に等しく、
Se＝Sp＝22001／sec
と最大になる。こうして、反応室に窒素を100SCCM程度流した時の反応室内平衡圧力は6.9×10− 4torrとなり、超低圧堆積が可能となる。これは実施例9に比較しても更に低圧となり、この為益々高品質シリコン膜がより低温で得られる。又これに依り、優良な特性を有する薄膜半導体装置が低温プロセスにて安定的に作成され得る。
【０１０３】
更に本発明では反応室内圧力をターボ分子ポンプ排気口の圧力に依り調整する為、例えば原料ガス流量を100SCCMとした場合、反応室内圧力を上述の6.9×10− 4torrから1.6torrへと窮めて広い範囲で設定し得、一台のCVD装置に依り様々な堆積の膜形成が可能となった。
【０１０４】
以上述べて来た様に本発明に依れば反応室に於ける実効排気速度が10SCCM／mtorr以上で有るLPCVD装置か、或いは反応室内圧力が真空排気装置定常運転開始後10分以内に10− 5torr以下となるLPCVD装置を用いてシリコン膜等の半導体膜を堆積する事に依り、半導体膜品質を大幅に向上させ、以て薄膜半導体装置の特性を飛躍的に向上せしめ、且つ製造時間の短縮・安定的大量生産を実現した。のみならず、本発明に依り、結晶質シリコン膜形成温度を従来より40度程度も低下させ、又低温での導電性シリコン膜の作成が可能となった。これに依り、本発明をアクティブ・マトリックス液晶ディスプレイなどに適応した場合、安価なガラス基板などが使用できる様になり、又他の電子装置に適応した場合も熱による素子劣化などを低減する。又、本発明のCVD装置に依ると従来よりもはるかに広い圧力範囲での膜形成が可能となり、1台のCVD装置で種々の膜形成が可能となった。かくして本発明はアクティブ・マトリックス液晶ディスプレイ装置や、集積回路等の電子装置の高性能化や低価格化を実現するという多大な効果を有する。
【０１０５】
【発明の効果】
以上の様に、本発明は薄膜半導体装置や集積回路、太陽電池、電荷結合装置等に適応されるシリコン膜等の半導体膜の形成方法及び、半導体膜形成に用いる減圧化学気相堆積装置とアクティブマトリックス液晶ディスプレイ等に適応される半導体膜を用いた薄膜半導体装置に適している。
【図面の簡単な説明】
【図１】本発明に依る減圧化学気相堆積装置（LPCVD装置）の概要を示す図。
【図２】（a）〜（e）は本発明の一実施例を示す薄膜半導体装置製造の名工程に於ける素子断面図。
【図３】本発明の効果を示す図。
【図４】本発明の効果を示す図。
【図５】本発明の効果を示す図。
【図６】本発明の効果を示す図。
【図７】従来の減圧化学気相堆積装置（LPCVD装置）の概要を示す図。
【図８】（a）〜（d）は本発明の一実施例を示す薄膜半導体装置製造の各工程に於ける素子断面図。
【図９】本発明に依るLPCVD装置のマニホールド部の概要を示す図。
【図１０】従来のLPCVD装置のマニホールド部の概要を示す図。
【図１１】発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概要を示す図。
【図１２】本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概要を示す図。
【図１３】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【図１４】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【図１５】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【符号の説明】
101・・・反応室
102・・・基板
103・・・ガス導入管
104・・・マニホールド
105・・・ゲート・バルブ及びコンダクタンス・バルブ
106・・・ターボ分子ポンプ
107・・・ロータリー・ポンプ
108・・・ヒーター
109・・・ターン・テーブル
201・・・基板
202・・・下地保護膜
203・・・ソース・ドレイン領域
204・・・シリコン膜
205・・・チャンネル部シリコン膜
206・・・ゲート絶縁膜
207・・・ゲート電極
208・・・層間絶縁膜
209・・・ソース・ドレイン取り出し電極
703・・・排気管
705・・・真空排気装置への排気管
706・・・メカニカル・ブースター・ポンプ
801・・・基板
802・・・下地保護膜
803・・・半導体膜
804・・・ゲート絶縁膜
805・・・ゲート電極
806・・・キャップ層
807・・・チャンネル領域
808・・・ソース・ドレイン領域
809・・・層間絶縁膜
810・・・ソース・ドレイン取り出し電極
901・・・補強梁
902・・・真空排気装置吸気穴
903・・・基板挿入口
904・・・マニホールド吸気部
1103・・・ガス導入口
1206・・・磁気軸受型ターボ分子ポンプ
1304・・・ゲート・バルブ
1305・・・ガス流量調整器
1307・・・第二の真空ポンプ
1310・・・圧力計
1405・・・コンダクタンス・バルブ
1505・・・圧力調整器
1510・・・圧力計
【発明の属する技術分野】
本発明は薄膜半導体装置や集積回路、太陽電池、電荷結合装置等に適応されるシリコン膜等の半導膜の形成方法及び、半導体膜形成に用いる減圧化学気相堆積装置とアクティブマトリックス液晶ディスプレイ等に適応される半導体膜を用いた薄膜半導体装置に関する。
【０００２】
【従来の技術】
近年、液晶ディスプレイの大画面化、高解像度化に伴い、その駆動方式は単純マトリックス方式からアクティブマトリックス方式へ移行し、大容量の情報を表示出来るように成りつつ有る。アクティブマトリックス方式は数十万を越える画素を有する液晶ディスプレイが可能で有り、各画素毎にスイッチングトランジスタを形成するもので有る。各種液晶ディスプレイの基板としては、透過型ディスプレイを可能ならしめる溶融石英板や硝子などの透明絶縁基板が使用されている。
【０００３】
しかしながら、表示画面の拡大化や低価格化を進める場合には絶縁基板として安価な通常ガラスを使用するのが必要不可欠で有る。従って、この経済性を維持して尚、アクティブマトリックス方式の液晶ディスプレイを動作させる薄膜トランジスタを安価なガラス基板上に安定した性能で形成する事が可能な技術が望まれていた。
【０００４】
薄膜トランジスタの能動層としては、通常アモルファスシリコンや多結晶シリコンなどの半導体膜が用いられるが、駆動回路まで一体化して薄膜トランジスタで形成しようとする場合には動作速度の速い多結晶シリコンが有利である。
【０００５】
この様に通常のガラス基板上に多結晶シリコン膜等の半導体膜を能動層とする薄膜半導体装置を作成する技術が求められているが、通常のガラス基板を用いる際には最高プロセス湿度が約600℃程度とのガラス歪点温度以下とする大きな制約が有る。即ち低温プロセスで液晶ディスプレイを動作し得る薄膜トランジスタと、駆動回路を高速作動し得る薄膜トランジスタの能動層を形成する技術が望まれている。
【０００６】
従来LPCVD法で該半導体膜を堆積するには、第一に到達最低背景圧力が10-3〜10-4torrのLPCVD装置を用いて堆積圧力を40mtorr程度以上として、ガラス歪点温度と同等、もしくはそれよりも若干高い温度（610℃〜640℃）迄堆積温度を上げてシリコン膜等の半導体膜を堆積していた。或いは、反応室に於ける実効排気速度が1SCCM／mtorrから3SCCM／mtorr程度以下で有るLPCVD装置を用いて、堆積温度をガラス基板を使用し得る最高温度（600℃〜620℃）程度に迄高め、原料ガスであるモノシラン（SiH4）を10SCCM程度流し、モノシラン分圧を数mtorrとしてシリコン膜等の半導体膜を体積していた（Solid State Devices and Materials 1991,Extended Abstracts,P.614）。
【０００７】
その他の方法で能動層半導体膜を形成するには、第二の方法として例えば絶縁基板上に570℃以下の温度で減圧CVD法により能動層となるシリコン膜等の半導体膜を堆積し、しかる後640℃以下の温度で24時間程度の熱処理を施して結晶化した半導体膜を形成し、薄膜トランジスタの特性を高めている（特開昭63−307776）。第三の方法はRFマグネトロン・スパッタリングやプラズマCVD法で300℃程度以下の温度にてアモルファス・シリコン膜を堆積した後、各種レーザー照射を行う事でシリコン膜を形成し、薄膜トランジスタの能動層とするものである（Jpn.J.Appl.phys.28.P1871（1989）や電子情報通信学会技術研究報告EID−88−58など）。
【０００８】
【発明が解決しようとする課題】
しかしながら、前述の従来技術にはそれそれ種々の問題が内在している。第二のシリコン膜を堆積した後、熱処理を施す方法では熱処理温度がガラス基板を使用するには高過ぎ、又この処理温度を600℃程度以下とした場合、処理時間に数十時間以上費やし、やはりガラス基板を使用し得ない。加えて第一のLPCVD法による製造方法に比較して、製造工程が冗長と化し、生産性の低下及び製品価格の上昇を招くと言った問題点が有る。第三のシリコン膜を堆積した後レーザー照射を行う方法では、半導体特性のばらつきが大きく、大面積に均一に沢山の薄膜半導体装置を作成し得ぬとの問題点が有る。加えて第一のLPCVD法に比較すると、第二の方法同様に製造工程が著しく煩雑冗長と化し、生産性の低下や高価な加工装置の購入、製品価格の上昇を招くと言った問題点が有る。
【０００９】
一方、従来のLPCVD法でシリコン膜等の半導体膜を形成する方法では、堆積装置と堆積技術が未熟で有る為、能動層としてこれらの半導体膜を用いた場合、半導体特性が不十分で有り高精細高画質液晶ディスプレイのスイッチング素子や駆動回路用としては未だ不適切であるとの問題点が有った。
【００１０】
そこで本発明はこの様な諸問題点の解決を目指し、その目的は良質な半導体膜の形成をLPCVD法のみで行うという簡略な方法を提供する事及びそうした半導体膜を利用した良好な薄膜半導体装置の製造方法及びそれを実現し得る減圧化学気相堆積装置を提供する事にある。
【００１１】
【課題を解決するための手段】
本発明の半導体膜形成方法は、反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成する半導体膜形成方法に於いて、前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含むことを特徴とする。
【００１２】
また、本発明の半導体膜形成方法において、前記シリコンは、真性シリコン膜であることを特徴とする。
【００１３】
本発明の薄膜半導体装置の製造方法は、反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成し、該半導体膜を能動層として用いる薄膜半導体装置の製造方法に於いて、前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含む事を特徴とする。
【００１４】
本発明は反応室に於ける実効排気速度が４０ＳＣＣＭ／ｍTorr以上となる様なＬＰＣＶＤ装置を用いてシリコン膜を堆積する事に依り、原料ガス流量を増して尚且つ低圧堆積を可能とした。これに依り膜表面での反応物質の吸・脱着量を増やし、基板表面反応に於ける結晶成長のアモルファス成長に対する原料ガスの選択性を増す事で良質な半導体膜を堆積したり、或いは多結晶質半導体膜の堆積温度を低下させ、これらの半導体膜を用いた薄膜半導体装置の特性を向上させたり、薄膜半導体装置の製造工程温度を低減させたもので有る。
【００１５】
【発明の実施の形態】
（実施例1）
以下本発明の実施例を説明するが、本発明が以下の実施例に限定される物では無い。
【００１６】
図1は本発明に依る減圧化学気相堆積装置（LPCVD装置）の概念図で有る。LPCVD装置は縦型炉で石英反応室101の中央部付近に300mm□のガラス基板102を水平に設置し、シラン（SiH4）ジシラン（Si2H6）或いはゲルマン（GeH4）等の原料ガスの熱分解を利用してシリコン膜等の半導体膜を堆積する。反応室101の口径は直径600mmでその容積は184．51で有る。真空排気装置は本実施例1ではターボ分子ポンプ106とロータリーポンプ107より構成されている。
【００１７】
真空排気装置はこの他にもメカニカル・ブースター・ポンプやドライポンプなどを組み合わせても良い。原料ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガスは必要に応じてガス導入管103を通じて反応室101に導入され、マニホールド104にゲート・バルブ及びコンダクタンス・バルブ105を介して直接取り付けられたターボ分子ポンプ106よりロータリー・ポンプ107を経して排気される。マニホールードと反応炉内に特別な区切りはなく、両者は一体化してその区別はない。反応室101の外側には3ゾーンに分かれたヒーター108が設置されて居り、それらを独立に調整する事で反応室中央部付近に所望の温度で均熱帯を形成する。この均熱帯は約350mmの高さで広がり、その範囲内での温度のずれは、例えば600℃に、設定した時0．2℃以内で有る。従って挿入基板の間隔を10mmとすれば1バッチで35枚の基板の処理が可能で有る。本実施例1では20mm間隔で17枚の基板をターン・テーブル109上に広がる均熱帯内に設置した。
【００１８】
排気はターボ分子ポンプ106とロータリーポンプ107を直結して行った。本発明で用いたターボ分子ポンプ106は化学対応タイプでシリコン膜等半導体膜堆積中も運転可能である。又、このターボ分子ポンプは窒素に対して22001／secの排気速度を有している。反応室101入り口に於ける実効排気速度を最大限大きくする為、ターボ分子ポンプ106とゲート・バルブ及びコンダクタンスバルプ105はマニホールド104に直付けされている。この結果炉内温度600℃に於いて両ポンプを運転した状態で窒素を100SCCMガス導入管103より流した時の反応室101内平衡圧力は1．2×10-3torrとなり、実効排気速度は83．3SCCM／mtorrとなった。又同じ条件下で窒素を3．97SCCM、15・83SCCM、39．68SCCM、300SCCM流した時のそれぞれの反応室内平衡圧力は9．5×10-5torr、2．5×10-4torr、5．5×10-4torr、3．0×10-3torrで有り、対応する実効排気速度はそれそれ41．8SCCM／mtorr、63．3SCCM／mtorr、72．1SCCM／mtorr、100SCCM／mtorrとなった。
【００１９】
これらの圧力は窒素で校正された電離真空計を用いて測定された。又反応中など窒素以外のガスが流される場合は、測定値がガス種に依存しない融膜式圧力計を用いて圧力を測定した。融膜式圧力計の最小分解能は1×10-6torrで有った。
【００２０】
本実施例1で用いたターボ分子ポンプは、ターボ分子ポンプの吸気穴に於ける圧力が3mtorr程度で有る時、窒素に対するポンプ吸気穴排気速度SpはSp＝22001／secで有る。一方、反応室に於ける同圧力の実効排気速度Seは上述の如くSe＝100SCCM／mtorr＝12671／secで有る。又ゲート・バルブ及びコンダクタンス・バルブのコンダクタンスCvはCv＝31501／secで有る。従って、マニホールドやマニホールドと反応室との間のコンダクタンス等、残りのすべてのコンダクタンスの合計Cxは、
1／se＝1／Sp＋1／Cv＋1／Cx
に依り、Cx＝579371／secで有る。これは本発明がマニホールド自身の有するコンダクタンス、並びにマニホールドと反応室との間のコンダクタンスを充分大きく取った為、残りの総コンダクタンスCxをポンプ吸気穴排気速度Spに比べてはるかに大きくし得、結果として反応室に於ける実効排気速度Seを大きくし得た事を物語っている。
【００２１】
本発明に依るLPCVD装置のマニホールド部を縦（上下）方向から見た概念図を図9に示す。マニホールド104全体の内部は空洞と化しており、この広い空洞を通じて反応室からの排気が取られる。内部には所々補強の梁901が設けられて居るが、マニホールド空洞部の幅600mmに比べて充分細い為、マニホールド部のコンダクタンス低下の要因とはなり得ない。マニホールド内部の厚みは125mmで有り、ガスが通過する断面積は最も狭い部位でも700cm2以上と広く、マニホールド内部のコンダクタンスをポンプの排気速度Spやゲート・バルブ及びコンダクタンス・バルブのコンダクタンスCvより充分大きくし得ている。前述の如くマニホールド下部にはゲート・バルブ及びコンダクタンス・バルブを介してターボ分子ポンプが直付けされている。この真空排気装置の吸気穴902の直径は260mmで、従ってその断面積は531cm2で有るマニホールド下面及び上面には反応室への基板挿入口903が有る。本発明のLPCVD装置では300mm角の正方形型基板を反応室内に水平に設置可能としている為、この基板挿入口903の直径は460mmで有る。先の真空排気装置吸気穴902と基板挿入口903はマニホールドの強度が許される限り、出来るだけ接近している事が望ましい。
【００２２】
マニホールドの上面には図1に示した様に反応室101が設置されて居り、真空排気装置吸気穴902の中心と基板挿入口903の中心を結ぶ直線上で基板挿入口の中心に対して真空排気装置吸気穴と反対方向のマニホールド上にガス導入管103が立てられている。従って、反応室でのガスは上から下へ、図9に於いては右から左へと流れる。ガス導入管と、マニホールドの吸気穴を対称に配置する事に依り、反応室内での乱流発生を最小限に止め得、半導体膜を均質・均一に堆積できる。マニホールドの反応室からの吸気はマニホールド吸気部904より取られる。マニホールド吸気部904は図1に示す様にマニホールド基板挿入口に面する側面で取られる。マニホールドの基板挿入口に面する側面の内、真空排気装置方向の半円部全体が開口されて居り、これがマニホールド吸気部904となっている。基板挿入口の半径が230mmでマニホールドの厚みが125mmで有る為、マニホールド吸気部904の開口面積は903cm2と広く、事実上マニホールドと反応室とを一体化している。これが故、マニホールドと反応室との間のコンダクタンスはポンプの排気速度等に比べてはるかに大きい。又、マニホールドの反応室側の側面全体の開口は反応室とマニホールドとの区別を無意味と化し、その違いは単に温度や材質程度で有り、気体流としては両者を区別し得ない。この様にマニホールドの最も狭い部位の断面積でも真空排気装置の吸気断面積よりも広くし、更にマニホールド吸気部を可能な限り広く取った事に依り、反応室に於ける実効排気速度を前述の如く大きくし得た。
【００２３】
ターボ分子ポンプ106は運転開始後約10分間で定常回転に達する。この間ゲート・バルブ及びコンタクタンス・バルブ105を全開にしておくと、反応室を600℃に保った状態で反応室内背景圧力は1．0×10-6torrから1．5×10-6torrとなる。又ターボ分子ポンプが定常回転に達してから10分後の反応室内背景圧力は600℃で4．0×10-7torrから9．0×10-7torrの間となる。ゲート・バルブが閉じられて居り、反応室内圧力が1torr程度に維持され、ターボ分子ポンプが定常運転している状態で、ゲート・バルブを開門すると開門後10分後の反応室内背景圧力は600℃で、やはり4．0×10-7torrから9．0×10-7torrの間となる。これはターボ分子ポンプをマニホールドに直付けして、コンダクタンスを最大とした結果、反応室に於ける実効排気速度を40SCCM／mtorr以上と非常に大きくできた為、ターボ分子ポンプ定常回転到達後又はゲート・バルブ開門後僅か10分間で10-7torr代の高真空を実現し得たので有る。
【００２４】
本発明のLPCVD装置に235mm□のガラス基板を17枚挿入し、真空中で堆積温度に相当する500℃から600℃程度に加熱した際の脱ガス等の漏洩速度はおよそ2×10-5torr／minから7×10-5torr／minで有る。従って真空中10分間に於ける脱ガス等による不純物気体のもたらす圧力上昇は2×10-4torrから7×10-4torr程度で有る。
【００２５】
これに対して本発明のLPCVD装置では、ターボ分子ポンプ等の真空排気装置が定常運転している状態では、前述の如く1torrの真空度を10分以内に1×10-6torr以下へと圧力を下げる排気能力を有している。
【００２６】
従って本発明のLPCVD装置は基板やボート治具等からの不必要で必然的に生ずる脱ガスを十分排気する事が可能となっている。基板やボート治具等から発生する脱ガスには水（H20）、酸素（02）等が含まれて居り、これらの不純物ガスは良質なシリコン膜の成長を阻害する。即ち、基板やボート治具から発生した不純物ガスはシリコン膜などの半導体膜堆積に際し、堆積の初期過程では堆積膜の核となり得る。これが故、脱ガスが十分排気されない場合、沢山の不純物ガスが基板表面に吸着し、多くの核が発生する。従って堆積された半導体膜を構成する粒径が小さくなり、半導体膜の特性を劣下させる原因となる。又、非晶質半導体膜を堆積し、後に熱処理やレーザー照射等で結晶化させる場合で有っても、これらの脱ガスに起因する多量の核の存在は結晶成長後の平均粒径サイズを小さくし、やはり半導体特性を低下させる。又堆積進行中にもこれらの脱ガス不純物は成長表面に於ける原料ガスの表面マイグレーションを抑制する。これに依り、シラン・ジシラン・ゲルマン・フォスフィン（PH3）・ジボラン（B2H6）など原料ガスが結晶エネルギー的に最も安定な位置を探し出す能力が低下し、多粒界の半導体膜や非晶質成分を多く含んだ半導佐膜を形成させるに至り、低品質な半導体膜と化してしまう。又これらの脱ガス不純物が成長半導体膜内に取り込まれると、更に半導体特性は劣下する。
【００２７】
この事から良質な半導体膜を堆積するには、基板などから不可避的に発生する脱ガス不純物を十分速く排気するLPCVD装置が適当で有る。一般に真空中での脱ガス速度は10分間で10-4torr程度の圧力上昇をもたらす為、この脱ガス速度よりも大きい排気能力、即ち1torr程度の真空を10分間で10-5torr以下とする様な真空排気系を具備するLPCVD装置では脱ガス不純物を十分速く反応室外に廃棄でき、その結果良質な半導体膜が形成される。又、こうした真空排気系は真空排気装置と反応室間の不要な配管を除去し、真空排気装置がゲート・バルブやコンダクタンスバルブ等必要最小限のバルブを介して、反応室に直接設置される事に依り容易に構成されるので有る。
【００２８】
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例1ではノン・セルフ・アライン型スタガード構造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００２９】
又、本実施例1では基板201として235mm□の石英ガラスを用いたが、半導体膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。更に本実施例1では半導体膜として真性シリコン膜を用いたが、これ以外にもリンやポロンなどのドナーやアクセプターなどの不純物、或いはゲルマニウムが含まれるシリコン膜や、真性ゲルマニウム膜、又はドナーやアクセブターを含むゲルマニウム膜等も可能で有る。
【００３０】
まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をLPCVD法にて堆積した後パターニングを行い、ソース・ドレイン領域203を形成する。（図2−a）本実施例1では不純物としてリンを選び、ホスフィン（PH3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物を含んだシリコン膜を1500オングストローム堆積した。
【００３１】
次に図1に示し、前述したLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例1では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を推積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。
【００３２】
基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4．3×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．8×10-7torrで有った。又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3．0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、6分51秒間Si膜を堆積した。この時コンダクタンス・バルブの開閉を調整し反応室内圧を28．5mtorrに保った。反応中の圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。こうして得られたシリコン膜の膜厚は294オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後電子サイクロトロン共鳴プラズマ化学気相堆積法（ECR−PECVD法）やAPCVD法などでゲート絶縁膜206を形成する。本実施例1ではゲート絶縁膜としてSi02膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例1ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2−e）
この様にして試作した薄膜半導体装置のトランジスタ特性の一例Vgs−Ids曲線を図3、3−aに示した。ここでIdsはソース・ドレイン電流、Vgsはゲート電圧を示し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測定した。トランジスタチャンネル部の長さL＝10μm、幅W＝10μmで有った。Vds＝4V，Vgs＝10Vでトランジスタをオンさせたときオン電流は3．34×10-7Aで有った。又Vgs＝0Vでトランジスタをオフさせたときのオフ電流は2．24×10-13Aとなり、ゲート電圧の10Vの変調に対してIdsが6桁以上変動する良好な薄膜半導体装置が得られた。この薄膜半導体装置の飽和電流領域から求めた有効電子移動度は6．1cm2／v・secで有った。
【００３３】
一方図3、3−bに従来のLPCVD法で能動層チャンネル部シリコン膜を堆積し、それ以外の工程は総て本発明と同様にして薄膜半導体装置を製作した際のVgs−Ids曲線を比較のために掲げる。
【００３４】
図7に示したように、従来のLPCVD装置は図1に示した本発明のLPCVD装置と比べると、反応室の大きさや形状・又基板種類・枚数・挿入位置や加熱系などは同一で有るのに対し、排気系は大きく異なっている。即ち、従来のLPCVD装置ではロータリー・ポンプ107とメカニカル・ブースター・ポンプ706に依り排気される。反応室101からの排気はマニホールド104上に立てられた排気管703を通じて取られ、更にマニホールドからは真空排気装置への排気管705に依り排気される。図10に従来技術のLPCVD装置のマニホールド部を縦（上下）方向から見た概念図を示す。従来のマニホールドはドーナツ状で有り外径が600mmでマニホールドの幅が70mm厚さが125mmで断面積は87．5cm2程度で有り、コンダクタンスは非常に小さい。又、マニホールドと反応室との間には直径40mm長さ685mmの円柱管が4本排気管703として立てられている。排気管のコンダクタンスは各々11．641／secでその結果、マニホールドと反応室の間のコンダクタンスは471／sec程度で有る。その為、反応室内温度600℃でヘリウムを74SCCM流した時、反応室内平衡圧が25．2mtorrとなる実効排気速度を有して居り、又反応室の到達最低背景圧力は10-4torr代で有った。
【００３５】
こうした従来のLPCVD装置にて、堆積温度600℃、SiH4流量70SCCMで反応炉内圧力28．4mtorrで8分30秒間能動層チャンネル部となるSi膜を堆積した。堆積Si膜の膜厚は299オングストロームで有った。この様にして従来技術で作成された薄膜半導体装置のオン電流は1．1×10-7A、オフ電流は8．76×10-13飽和電流領域から求めた有効電子移動度は2．48cm2／v．secで有った。
【００３６】
これらの結果を比較すると本発明の多大な優位性を窺い知らされる。即ち本発明は従来技術に対して例えば電子移動度を2倍以上大きくし、オン電流を3倍以上に増大させ、しかもオフ電流も3分の1以下に低減し、トランジスタ特性を大きく改良なし得た。この他、製造上でも本発明の堆積速度は42.9オングストローム／minと同じ温度の同じ圧力の従来接術に於ける堆積速度35.2オングストローム／minより改善されて居り、製造時間の短縮、スループット向上に役立つもので有る。更に本発明では通常ホット・ウォール型では不可能とされていた高真空で高排気能力を有するLPCVD装置を前述した特珠真空排気系に依り実現し得た。これに依り、一バッチで多数の基板加工が可能になり、同時に窮めて優れた均一性をも確保し得た。実際、本実施例1では235mmの基板17枚を同時処理したが、各基板内での膜厚のバラツキは基板の四角のコーナーから1cm以内を除いてその他の全面に渡って1％未満で有る。即ち235mm□の基板が有する552.25cm2の面積の内、各四角以外の549.11cm2の領域内での膜厚変動は2オングストローム以下で有った。又、基板間の膜厚変動も最下層に設置された一枚30オングストローム程度薄かった事を除くと残りの16枚総て非常に均一で、これら16枚の基板で最も膜厚が薄かった物で289オングストローム、最も厚かつた基板でも298オングストロームで有った。この様に高真空・高排気能力を有する本発明のLPCVD装置に依り、高品質半導体膜を窮めて均一に、しかも多量に処理する事が可能となった。
【００３７】
一般にシリコン薄膜半導体装置ではチャンネル部を構成するシリコン膜を堆積する際の温度と圧力が重要なパラメーターとして知られて居り、これらが同じで有るならば同じ膜質のシリコン膜が堆積され、延ては同等のトランジスタ特性を有する薄膜半導体装置が作成されると考えられている。しかしながら本発明は温度と圧力が同じであっても排気系を改良する事に依り、堆積時間を短縮してスループットを上げ更に良質な半導体膜を堆積する事に依りトランジスタ特性を大幅に改良する事に成功した。
【００３８】
（実施例2）
図2（a）〜（ｂ）はMＩS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例2ではノン・セルフ・アライン型スタガード溝造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００３９】
本実施例2では基板201として235mm□の石英ガラスを用いたが、シリコン膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。又、本実施例2でも半導体膜としてシリコン膜を用いたが、本実施例1と同様、ゲルマニウム（Ge）やシリコン・ゲルマニウム（SiχGel−χ：0＜χ＜1）やドナー・アクセブターなどを含んだ半導体膜であっても構わない。
【００４０】
まず基板201上に常圧化学気相堆積法（A P C V D法）やスパッター法などで下地保護膜となる二酸化珪素膜（Sio2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をL P C V D法にて堆積した後パターニングを行い、ソース・ドレイン額域203を形成する。（図2‐ａ）本実施例2では不純物としてリンを選び、ホスフイン（PH3）とSiH4を混合して堆積温度600℃でLPCVDで不純物を含んだシリコン膜を1500オングストローム堆積した。
【００４１】
次に図1に示し、実施例1で詳述したLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2‐ｂ）本実施例2では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SMLの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4.0×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6.5×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、12分46秒間Si膜を堆積した。この間コンダクタンス・パルプは全開とし、反応炉内圧はガス種に潮定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の3分16秒間は反応室内平衡圧力は2.55mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を250SCCM流した時に得られる反応室内平衡圧力と同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係は
T（オングストローム）＝-87.9（オングストローム）＋30.4（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の三分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、原料ガス導入後11分16秒後には2.94mtorrとなり、以後堆積が終了する原料ガス導入後12分46秒迄この圧力値を維持した。反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は16.7％で、これに基づいてシラン分圧は2.10mtorrと推定される。
【００４２】
一方、本実施例2では235m□の基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ10.0％及び2.52mtorrとなった。こうして得られたシリコン膜の膜厚は301オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2‐C）
その後ECR-PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例2ではゲート絶縁膜としてSiO2膜を用い、ECR-PECVD法で1500オングストロームの膜厚に堆積した。（図2-d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはC V D法などで堆積する。本実施例2ではゲート電極材料としてクロム（Ｃr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2‐e）
この様にして試作した薄膜半導体装置のトランジスタ特性の一例Ｖgs‐Ids曲線を図4、4−aに示した。ここでIdsはソース・ドレイン電流、Vgsはゲート電圧を示し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測定した。トランジスタチャンネル部の長さL＝10μm、幅W＝10μmで有った。Vds＝4V，Vgs＝10Vでトランジスタをオンさせたときオン電流は
95％の信頼係数でION＝（2.40＋0.08、-0.07）×10-6Aで有った。又、Vgs＝0Vでトランジスタをオフさせた時のオフ電流はIOFF＝（1.82＋0.64、-0.47）×10-13Aとなり、ゲート電圧の10Vの変調に対してIdsが7桁以上変動する良好な薄膜半導体装置が得られた。この薄膜半導体装置の飽和電流領域から求めた有効電子移動度は10．84±0．29cm2／V・secで有った。この様に本発明に依り良好な薄膜半導体装置が得られた。
【００４３】
一方図4、4−bにコンダクタンスバルブを全閉として反応室に於ける実効排気速度を落として能動層チャンネル部シリコン膜を堆積し、それ以外の工程は総て本発明と同様にして薄膜半導体装置を製作した際のVgs−Ids曲線を比較のために掲げる。このコンダクタンスパルプを全閉にした際、反応室に窒素を100SCCM、200SCCM、300SCCM流した時の反応室内平衡圧力は炉内温度600℃に於いて、それぞれ1．2×10-2torr、2.6×10-2torr、4.0×10-2torrとなり、対応する実効排気速度は各々、8.33SCCM／mtorr、7.69SCCM／mtorr、7.50SCCM／mtorrとなった。この実効排気速度は従来のLPCVD装置の実効排気速度より約2倍程度大きく、従来接術を代表していないが、他の製造条件を総て本発明と同様にして比較するために実効排気速度の小さい例として薄膜半導体装置を作製した。
【００４４】
こうしたコンダクタンス・バルブ全開とした本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜を堆積した。この比較例では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査2分間施した。この時の脱ガス等の漏洩速度は4．3×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の600℃まで1時間費やして昇温した。昇温の最初10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6．8×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を250SCCM流し、6分51秒間Si膜を堆積した。このときコンダクタンス・バルプは全閉とし、反応炉内圧は28.5mtorrとなった。反応中の圧力はガス種に判定値が依存しない隔膜式圧力計を用いて測定した。こうして得られたシリコン膜の膜厚は294オングストロームで有った。これ以外は実施例2の本発明と全く同一の製造工程で薄膜半導体装置を試作した。
【００４５】
この様にして作成された比較例の薄膜半導体装置のオン電流はION＝（3.34＋0.11、-0.12）×10-7A、オフ電流はI OFF＝（2.24＋0.79、-0.58）×10-13Aで飽和電流領域から求めた有効電子移動度は、6.12±0.29cm2／v・secで有った。この比較例から分かる様に、実効排気速度を10SCCM／mtorr以上としLPCVD装置にてチャンネル部シリコン膜を形成するという本発明により、従来の実効排気速度が10SCCM／mtorr以下で有ったL P C V D装置で薄膜半導体装置のチャンネル部シリコン膜を形成する技術に比較して、オン電流を7倍以上増大させ、且つオフ電流も低く押さえる事が出来、その結果オン・オフ比を従来に比して10倍以上増大させる事に成功した。
【００４６】
一般にシリコン薄膜半導体装置ではチャンネル部を構成するシリコン膜を堆積する際の温度と圧力が重要なパラメーターとして知られている。例えば堆積温度600℃でシリコン膜を堆積する場合、従来のLPCVD装置ではシラン分庄が3mtorr以下では実効排気速度が小さい為、堆積速度は8オングストローム／min程度と遅く、加えて半導体特性も劣悪で有った。しかるに本発明に依ると、実効排気速度を大きくする事に依り、堆積速度を増大させ、それに依り堆積時間を短縮してなお、低圧堆積に依りトランジスタ特性を大幅に改良する事に成功した。
【００４７】
（実施例3）
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例3ではノン・セルフ・アライン型スタガード構造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装置やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００４８】
本実施例3では基板201として235m□の石英ガラスを用いたが、半導体膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。更に本実施例3では半導体膜として真性シリコン膜を用いたが、半導体膜としてドナーやアクセプターを含むシリコン膜や、ゲルマニウムを含むSiχGel-χ（0＜χ＜1）或いはSiGex膜で有っても構わない。まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次いでドナー又はアクセプターとなる不純物を含んだシリコン膜をLPCVD法にて堆積した後パターニングを行い、ソース・ドレイン領域203を形成する。（図2−a）本実施例3では不純物としてリンを選び、ホスフィン（PH3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物を含んだシリコン膜を1500オングストローム堆積した。
【００４９】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例3では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度600℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は3.0×10-5torr/minで有った。その後挿入温度の400℃から堆積温度の600℃迄一時間費やして昇温した。
【００５０】
昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は5．2×107torrで有った又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。堆積温度到達後原料ガスであるSｉH4を50SCCM流し、26分04秒間Si膜を堆積した。
【００５１】
この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の13分30秒間は反応室内平衡圧力は0.69mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を50SCCM流した時に得られる反応室内平衡圧力の0.67mtorrとほぼ同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係はT（オングストローム）＝-227（オングストローム）＋20.6（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の12分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、堆積が終了する直前の原料ガス導入後26分00秒後には0.86mtorrとなった。
反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。
【００５２】
従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は31．5％で、これに基づいてシラン分圧は0.45mtorr推定される。一方、本実施例3では235mm□の基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ34.0％及び0.43mtorrとなった。こうして得られたシリコン膜の膜厚は326オングストロームで有った。次にこのシリコン膜をパターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後ECR‐PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例3ではゲート絶縁膜としてSi02膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例3ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を5000オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2−e）
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4V，ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソース・ドレイン電流Idsをオン電流IONと定義して、95％の信頼係数でION＝（3.63＋0.12、−0.11）×10-6Aで有った。ここで測定は温度25℃の元で、チャンネル部の長さL＝10μm、幅W＝10μmのトランジスタに対してなされた。又、飽和電流領域から求めた有効電子移動度（J．Levisonetal.j,Appl,Phys.53,1193’82）は、μ＝12．91±0.29cm2/v.secで有った。この様に本発明に依り良好な薄膜体装置が得られた。
【００５３】
（実施例4）
チャンネル部シリコン膜を堆積する工程を除いてその他の工程は全て実施例3と同じ工程で薄膜半導体装置を作成した。本実施例4ではチャンネル部シリコン膜を堆積するのに、実施例1で詳述したLPCVD装置を用い、堆積温度600℃で、希釈ガスは用いず、シラン流量100SCCMから250SCCMまで、50SCCMおきに設定し、チャンネル部シリコン膜の膜厚が300オングストローム程度になるように堆積して薄膜半導体装置を作成した。この際、LPCVD装置のコンダクタンス・バルブは全開とした為、シラン流量の変化に応じて、反応室内圧力及び堆積速度、シラン反応率、シラン分圧は変化する。各試料に於けるこれらの数値を表1に揚げる。こうして得られた薄導体装置のトランジスタ特性の一例として実施例3で定義したオン電流と有効移動度を表1及び図5、図6に示す。これらの表及び図でエラー・バーは95％の信頼係数に於ける区間推定値を示している。これらの表及び図からシラン分圧が1mtorr以下となるか、または反応室内圧力が2mtorr以下としたチャンネル部シリコン膜を堆積すると、半導体膜の膜質が大きく向上する為対応するトランジスタ特性が明らかに著しく向上する事が分かる。
【００５４】
所で高生産性という観点からすると、1バッチで出来る限り多数の基板を処理する必要が生ずる。これを満たすには、原料ガスで有るシランの反応率を低く押さえ、基板間でのシラン分圧の差をなるべく小さくして、基板間の膜質を均一化せねばならない。即ち高品質膜と高生産性を両立させるには、少なくとも原料シランガスを100SCCM程度以上流して、基板間の均一性を保つ一方で、なお且つ高品質膜を堆積する為に反応炉内圧力が2mtorr以下となるのが必然と化す。実施例1で詳述した如く、本発明の真空排気装置は窒素に対して22001／secの排気速度を有して居るが故、シラン流量が100SCCMの時、反応室内最高圧力は1．49mtorrとなり、この両条件を矛盾無く満たしている。一般にはこれら二つの要請を満足させるには、少なくとも真空排気装置の排気速度は16501／sec以上でなければならない。
【００５５】
【表１】
（実施例5）
直径3インチの溶融石英ガラス基板上にSio2膜を堆積した後、シリコン膜を形成してその物性を調べた。まず、石英基板を沸騰している濃度60％の硝酸中に5分間浸して基板表面の汚れを取り、更に1.67％弗化水素酸水溶液に20秒間浸して基板表面の不定形酸化膜を除去した後、直ちにAPCVDで下地保護膜となるSi02を2000オングストロームの膜厚に堆積した。
【００５７】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてシリコン膜を堆積した。本実施例5では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度555℃でシリコン膜を堆積した。直径3インチの石英基板はダミー基板として設置されている17枚の235mm□基板の内で中央に位置する下から九度目の基板上に表側を上向きとして置かれ、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4.45×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の555℃迄一時間費やして昇湿した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇湿した。昇温開始後10分後の反応室到達最低背景圧力は6.0×10-7torrで有った。又残り50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。
【００５８】
この時の反応室内平衡圧力は3．0×10-3torrで有った。堆積温度到達後、原料ガスであるSiH4を100SCCM流し、15時間44分00秒間Si膜を堆積した。この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて測定した。原料SiH4を反応室に導入後最初の17分30秒間は反応室内平衡圧力は1．21mtorrで有った。この圧力測定値は反応室の温度を25℃としてSiH4を100SCCM流した時に得られる反応室内平衡圧力と同値である。又この条件で堆積時間t（min）と堆積膜厚T（オングストローム）の関係は堆積膜厚が1000オングストローム未満の膜に対して
T（オングストローム）＝−102（オングストローム）＋5.63（オングストローム／min）×t（min）
の関係にある事から、原料ガスを反応室に導入後最初の18分間程度は原料ガスの熱分解は生じていないと推定される。その後反応室内圧力は徐々に上昇し、堆積が終了する直前の原料ガス導入後15時間40分後には1．26mtorrとなった。
【００５９】
反応室内の圧力上昇は原料シランの反応率が変わり、生成水素量が増大した結果で有る。
【００６０】
従ってこの圧力変化を考慮すると、堆積終了直前の原料シランの反応率は3.4％で、これに基づいてシラン分圧は1.17mtorrと推定される。一方、本実施例5では235mm□のダミー基板を反応室に17枚挿入した為、反応室内総面積は44040cm2となる。反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ4.6％及び1.15mtorrとなった。こうして得られたシリコン膜の膜厚は5363オングストロームで有った。
【００６１】
次にこうして得られたシリコン膜の結晶性をＸ線回折法とラマン分光法に依って調べた。Ｘ線画折法では回折角2θ（θはブラック角）が28．47度、47．44度、56.18度、69．21度に強いピークが観測された。これらのピークは単結晶シリコン粉末の（111）、（220）、（311）、（400）回折に相当し、本実施例5で得られたシリコン膜が多結晶品質で有る事を明示している。又各ピーク強度は其々順に任意スケールで5118、16760、2787、498で、本実施例5で得られたシリコン膜は（110）面方向に優先配向した多結晶シリコンと認められる。ラマン分光法は顕微サンプル室に於いて後方散乱配置で測定を行った。
【００６２】
励起レーザー光に依るアニール及び試料表面の温度上昇によるピークシフト及び半値幅の広がりを避ける為、レーザー出力を10mWと小さくし、同時にビーム径を顕微測定に於ける最大の10μmとした。測定は25℃の元で行われ波数走査領域は600cm-1から100cm-1で有った。
【００６３】
本実施例5で得られたシリコン膜は、こうしたラマン分光測定の結果、波数519.50cm-1に半値幅4.27cm-1の鋭いピークを持つ事が認められ、明らかに結晶性シリコン膜で有ると証明された。又、結晶シリコンに対応する光学モード振動数520cm-1付近のラマン散乱積分確度と、アモルファス・シリコンに対応する振動数130cm-1付近の音響横波モード、290cm-1付近の音響縦波モード405cm-1付近の光学縦波モードと480cm-1付近に現れる光学横波モードのアモルファス・シリコンの散乱積分強度の和との相対比から結晶化度を求めた所、（Appl,Phys,Lett,40(6),534(1982)）本実施例5に依り得られたシリコン膜は96．6％との高い結晶化度を有すると測定された。
但しここで散乱積分強度補正係数Kの値としては0.88を採用した。
【００６４】
こうした物性測定の結果、従来堆積温度580℃以上でなければ決して堆積する事の出来なかった結晶質シリコン膜を、本発明に依るLPCVD装置を用いる事で55℃程度以下という窮めて低温で形成する事が初めて可能となった。
【００６５】
次に本実施例5で得られた真性シリコン膜に燐を添加して電気伝導体を作成した。本実施例5ではバケットタイプの質量非分離型のイオン注入装置を用いて不純物イオンの添加を施した。原料ガスとして水素中に希釈された濃度5％のホスフィンを用い、加速電圧110kVで1．6×10161／cm2の濃度に打ち込んだ。次にこの基板を窒素雰囲気下で400℃に保たれている炉に挿入して熱処理を施した。熱処理時間は3時間で有った。こうして得られたシリコン膜のシート抵抗値は185Ω／□という窮めて低い値が得られた。従来のLPCVD法で堆積温度580℃以下で作成したシリコン膜では、燐などの不純物イオンを添加しても600℃以上の温度で数十時間の熱処理を施さぬ限り、抵抗値は無限大で、事実上全く電気は流れなかった。しかるに本発明に依るLPCVD装置で形成した本発明のシリコン膜に本発明に依るイオン注入法を用いた場合では斯様に555℃という低温堆積で尚且つ400℃という低温熱処理で充分低い電気抵抗値を示し得た。従って本発明のシリコン膜は薄膜半導体装置や集積回路（LSI）、又は電荷結合装置（CCD）のゲート電極や配線など、あらゆる電子装置などに用いるシリコン膜を555℃程度以下の低温で形成出来、又こうした低温でも電気伝導体を作成し得る。これに依り素子を高温熱工程による劣化から保護する事が可能となったり、他素子、配線などを耐熱性の低い物質で形成する事が可能になり、これら電子装置の高性能化や低価格化をもたらし得る。
【００６６】
（実施例6）
図2（a）〜（e）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。本実施例6ではノン・セルフ・アライン型スタガード溝造の薄膜半導体装置を例として作成したが、これ以外にも本発明は逆スタガード構造の薄膜半導体装着やセルフ・アライン型薄膜半導体装置に関しても有効で有る。
【００６７】
本案施例6では基板201として235mm□の石英ガラスを用いたが、シリコン膜堆積温度に耐え得る基板で有るならば、基板の種類や大きさは無論問われない。まず基板201上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（Si02膜）202を形成し、次いでドナー又はアクセブターとなる不純物を含んだシリコン膜を形成後バターニングを行い、ソース・ドレイン領域203を作成する。（図2−a）
本実施例6では、図1に示し実施例1で詳述した本発明のLPCVD装置を用いて、堆積温度555℃で真性シリコン膜を1500オングストローム程度堆積した後、不純物元素として燐を選び、イオン注入法で燐を打ち込み、不純物を含んだシリコン膜を形成した。後にソース及びドレイン領域と化す真性シリコン膜は本発明のLPCVD装置にて、原料ガスで有るSiH4を100SCCM流し堆積温度555℃で4時間53分04秒間堆積した。反応室内の圧力変化や堆積膜厚T（オングストローム）と堆積時間t（min）の関係は実施例5で示された関係と同一で有った。即ち、原料ガスのSiH4を555℃の反応室に導入した直後の反応室内圧力は1.21mtorrで有り、堆積が終了する直前の原料ガス導入後4時間52分後には1.27mtorrとなった。こうして得られた真性シリコン膜の膜厚は、1571オングストロームで有った。引き続いてこの真性シリコン膜にバケット型質量非分離型のイオン注入装置を用いて燐元素を添加した。原料ガスとしては水素中に希釈された濃度5％のホスフィンを用い、高周波出力38W、加速電圧110kVで3×10151／cm2の濃度に打ち込んだ。その後室素雰囲気下400℃で1時間30分熱処理を施した所、こうして得られた不純物を含んだシリコン膜のシート抵抗値は936Ω／□で有った。
【００６８】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いてトランジスタの能動層となるチャンネル部シリコン膜204を堆積した。（図2−b）本実施例6では原料ガスとしてSiH4を用い、希釈ガスを全く用いず、堆積温度555℃でシリコン膜204を堆積した。基板は表側を下向きとして、400℃に保たれた反応室101に挿入された。この際ガス導入管103からは30SLMの純窒素が流れ出て居り、基板挿入時に空気が反応室内に流れ込む事を最小限に止めている。基板挿入後、ターボ分子ポンプの運転を開始し、定常回転に達した後、漏洩検査を2分間施した。この時の脱ガス等の漏洩速度は4．85×10-5torr／minで有った。その後挿入温度の400℃から堆積温度の555℃迄一時間費やして昇温した。昇温の最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．4×10-7torrで有った。又残り50分間の昇温期間には純度99．9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。
【００６９】
堆積温度到達後、原料ガスであるSiH4を100 SCCM流し、58分23秒間Si膜を堆積した。この間コンダクタンス・バルブは全開とし、反応室内圧力はガス種に測定値が依存しない隔膜式圧力計を用いて滑走した。原料SiH4を反応室に導入後最初の17分30秒間は反応室内平衡圧力は1.21mtorrで有った。堆積時間t（min）と堆積膜厚T（オングストローム）の関係は実施例5と同じで有る。堆積が終了する直前の原料ガス導入後58分00秒後には反応室内平衡圧力は1．27mtorrで有った。実施例5で示した様に反応室内全域で同一の堆積速度を仮定し、堆積速度と反応室内総面積より原料シランの反応率及びシラン分圧を見積もるとそれぞれ4．6％及び1.15mtorrとなる。こうして得られたシリコン膜の膜厚は199オングストロームで有った。次にこのシリコン膜をバターニングし、トランジスタの能動層となるチャンネル部シリコン膜205を作成した。（図2−C）
その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206を形成する。本実施例6ではゲート絶縁膜としてSiO2膜を用い、ECR−PECVD法で1500オングストロームの膜厚に堆積した。（図2−d）引き続いてゲート電極207となる薄膜をスパッター法蒸着法或いはCVD法などで堆積する。本実施例6ではゲート電極材料としてクロム（Cr）を選択し、スパッター法で1500オングストローム堆積した。ゲート電極となる薄膜を堆積後パターニングを行い、更に層間絶縁膜208を500オングストローム堆積した後、コンタクトホールを開け、ソース・ドレイン取り出し電極209をスパッター法などで形成し、薄膜半導体装置が完成する。（図2‐ｅ）
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4V，ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソース・ドレイン電流Idsをオン電流IONと定義して、95％の信頼係数でION＝（1.45＋0.08、−0.07）×10-6Aで有った。又、Vds＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電流はIOFF＝（0.079＋0.030、−0.022）×10-12Aで有った。ここで測定は温度25℃の元で、チャンネル部の長さL＝10μm、幅W＝10μmのトランジスタに対してなされた。飽和電流額域から求めた有効電子移動度（J．Levinsonetal.J，APPl，Phys.53，1193’82）は、μ＝9.30±0.39cm2／v．secで有った。
【００７０】
この様に本発明に依り、高移動度を有し、ゲート電圧の10Vの変調に対してIdsが7桁以上も変動する窮めて優良な薄膜半導体装置を工程最高温度を555℃以下で、しかも工程最高温度に維持されている期間を数時間以内とする低温工程で初めて現実化した。これは本発明が単に半導体膜と薄膜半導体装置を高性能化するのみならず、同時にかくたる高品質半導体膜や高性能薄膜半導体装置を従来全く製造不可能と考えられていた低温工程で多量にしかも安定的に生産する手法をも初めて提供した事を意味して居る。
【００７１】
（実施例7）
図8（a）〜（d）はMIS型電界効果トランジスタを形成する薄膜半導体装置の製造工程を断面で示した図で有る。
【００７２】
本実施例7では基板801として235mm□の石英ガラスを用いたが、555℃3時間程度の熱環境に耐え得る基板であるならば、その種類や大きさは問われない。
【００７３】
まず基板801上に常圧化学気相堆積法（APCVD法）やスパッター法などで下地保護膜となる二酸化珪素膜（SiO2膜）802を形成する。本実施例7ではAPCVD法で基板温度300℃、堆積速度3.9オングストローム／secで2000オングストロームの膜厚にSiO2膜を堆積して下地保護膜802を形成した。
【００７４】
次に図1に示し、実施例1で詳述した本発明のLPCVD装置を用いて半導体膜803を形成する。本実施例7では半導体膜として真性シリコン膜を用いたが、シリコン・ゲルマニウム膜やガリウム・ヒ素膜等他の半導体膜も可能で有る。
【００７５】
又、半導体膜はP型又はn型などとなる不純物を1×10191／cm3程度以下の微量を含んでいても構わない。本実施例7では堆積温度555℃でシラン流量が100SCCMで2時間5分26秒シリコン膜を推積した。堆積に際し、基板挿入温度の400℃から堆積温度の555℃まで1時間かけて昇温したが、最初の10分間は反応室にガスを全く導入せず、真空中で昇温した。昇温開始後10分後の反応室到達最低背景圧力は6．1×10-7torrで有った。又、残りの50分間の昇温期間には純度99.9999％以上の窒素ガスを300SCCM流し続けた。この時の反応室内平衡圧力は3.0×10-3torrで有った。又、堆積終了直前の原料ガス導入後2時間5分に於ける反応室内平衡圧力は1.26mtorrで有った。こうして得られた半導体膜の膜厚は588オングストロームで有った。次にこの半導体膜をパターニングして後にトランジスタとなる半導体膜803を形成した（図8 a）。
【００７６】
その後ECR−PECVD法やAPCVD法などでゲート絶縁膜804を形成する。本実施例7ではゲート絶縁膜としてSiO2膜を用い、ECR−PECVD法で基板温度を100℃として1500オングストロームの膜厚に堆積した。
【００７７】
次に後にゲート電極と化する導伝膜を形成し、更にキャップ層となる膜を形成する。キャップ層は後にゲート電極をマスクとしてドナー又はアクセプターとなる不純物を半導体膜に打ち込む際に、これら不純物元素がチャンネル部に達せぬ様に設けた。従ってゲート電極の膜厚が厚い等、ゲート電極に不純物添加に対する阻止能力が有ればこのキャップ層は必要とされない。本実施例7ではゲート電極805に2000オングストロームの膜厚のインジウム・錫酸化物（ITO）を選び、又キャップ層806には3500オングストロームのSiO2膜を用いた。ゲート電極805はスパッター法で基板温度150℃で形成し、キャップ層806はAPCVD法でSiO2膜を基板温度300℃にて堆積した後、それぞれこの膜をパターニングして、ゲート電極805及びキャップ層806を形成した（図8b）。
ゲート電極材料にはこの他、クロムやタングステン・モリブデン等の金属材料やモリブデン・シリサイドやタングステンシリサイドなどのシリサイド膜も可能で有る。
【００７８】
又、これらの膜が3500オングストローム程度以上の膜厚を有する時は前述したキャップ層は必要とされない。又、純アルミニウムを8000オングストローム程度スパッター法等でゲート電極として形成するのも効果的で有る。この場合もやはりキャップ層は必要とされない。キャップ層としては本実施例7で示したSiO2膜の他に、窒化シリコンやSiON膜、酸化金属膜等も可能で有る。
【００７９】
次にパケットタイプの質量非分離型のイオン注入装置を用いて、ドナー又はアクセプターとなる不純物元素をゲート電極805をマスクとして半導体膜803に打ち込む。この手法により半導体膜はソース・ドレイン領域808及びチャンネル領域807がゲート電極805に対して自己整合的に出来上がる（図8c）。
【００８０】
本実施例7ではN型MOSの作成を試みた為、原料ガスとして水素中に希釈された濃度5％のホスフィン（PH3）を用いたが、不純物元素の水素化物を水素で希釈した物で有るならば、これに限られない。例えばP型MOSの作成には水素中に希釈されたジボラン（B2H6）等も可能で有る。本実施例7では13.56MHzで出力50Wの高周波にて原将ガスをプラズマ化し、加速電圧110kvにて、PH3 +、PH2 +、PH+、H2 +、H+、等のすべてのイオン種を総イオン数で2×10161／cm2半導体膜に打ち込んだ。その後350℃2時間の窒素アニールを施し、ソース・ドレイン領域808が完成する。窒素アニール後のソース・ドレイン領域のシート抵抗値は17.01kΩ／□で有った。
【００８１】
その後、層間絶縁膜809をAPCVD法で300℃にて5000オングストローム程度堆積した後、コンタクト・ホールを開穴し、ソース・ドレイン取り出し電極810を形成して薄膜半導体装置が完成する。本実施例7ではアルミニウムを基板温度180℃にてスパッター法で8000オングストローム堆積した後パターニングを行う事によりソース・ドレイン取り出し電極810を形成した。
【００８２】
この様にして試作した薄膜半導体装置のトランジスタ特性を測定したところ、ソース・ドレイン電圧Vds＝4v、ゲート電圧Vgs＝10vでトランジスタをオンさせた時のソース・ドレイン電流I d sをオン電流と定義して、チャンネル長及び幅が共に10μmのトランジスタに対して室温でI ON＝5.62×10− 7Aが得られた。又このトランジスタの飽和電流領域から求めた有効電子移動度は95％の信頼係数でμ＝6.87±0.35cm2／v・secで有った。更にVds＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電流は同トランジスタで8.48×10− 13オングストロームで有った。この様に本発明により工程最高温度が555℃で、その温度に維持されている期間が2時間程度で有るという短時間低温工程で大面積に均一に且つ多くの優れた自己整合型薄膜半導体装置を作成する事に成功した。これは本発明に依り、555℃で良質な半導体膜803を形成後の工程最高温度を不純物活性化の350℃に依る窒素アニールに押さえ、バラツキや工程変動、スループット低下の一因となる水素化処理やレーザー照射といった工程を経る事なく薄膜半導体装置を完成させた事に依る。又本発明では555℃数時間が最も厳しい熱環境で有る為、比較的安価なガラスを基板として用いても、基板の伸縮、ゆがみ等が問題とならず、高精細、高密度の薄膜半導体装置を安価で大面積に作成する事も可能となった。
【００８３】
（実施例8）
実施例1から実施例7に渡って詳述して来た様に、反応室に於ける実効排気速度が大きい程、良質な半導体膜をより低温で堆積し得る。斯くして安価な大面積基板上に均一で優れた薄膜半導体装置を安定的に製造できるに至る。
【００８４】
図11はこの様な優れた機能を有する本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概念図で有る。LPCVD装置は反応室101の中央部付近に基板102を水平に設置し、シランやジシラン、ゲルマン等の原料ガスの熱分解を利用してシリコン膜等の半導体膜を堆積する。これらのガス及び窒素・水素・アルゴン等の希釈ガスは反応室下部に設置されたガス導入口1103より反応室に導入される。基板102は円板を数枚組み合わせたターン・テーブル109上に設置され、半導体膜堆積中はこのターン・テーブルと基板は一分間に数回転して居る。反応室に入った原料ガスはターン・テーブルと反応室の内壁の間等を流れた後、基板に達し、更に反応室上部に設置されたマニホールド104或いは真空ポンプ等に依り排気される。本実施例8ではマニホールドや真空ポンプは実施例1に詳述した本発明のLPCVD装置と同じマニホールドや真空ポンプを用いたが、例えば後述する様にマニホールドは省略されても構わぬし、ポンプの組み合わせもこれ以外にも可能で有る。反応室の外側には数ゾーンに分かれたヒーター108が設置されて居り、これらの各ゾーンの温度を独立に調整する事に依り、反応室内に所望の温度領域を形成し得る。例えばヒーター108を5ゾーンに分け一番下のヒーターから順次ヒーター温度を高くして、下側の基板から上側へと温度が一定の割合で高くなる様に反応室内に温度勾配をつける事も可能で有る。又、むろん基板間の温度が一定で有る均熱帯の設定も可能で有る。
【００８５】
本実施例8で示した縦型LPCVD装置ではガスは下方から上方へと流れる。その為、厳密に云うと反応室内に於ける圧力は上方がより低くなっている。前述の如く良質な半導体膜を得るには出来る限り高排気速度で且つ低い圧力で堆積する事が好ましい。図11に示すLPCVD装置では上方より排気を取るが故、ターン・テーブルと反応室璧とのコンダクタンスが問題にならず、マニホールドの反応室吸気穴からの排気速度が、そのまま基板の被る排気速度となり、更に高真空に依る半導体膜の形成が可能となる。又本発明では反応室の上面全体で排気を取る為、反応室内の対流の発生を大幅に低減し、基板間で更に均質な膜の形成が可能となる。加えて、半導体膜の堆積にはシラン（SiH4）、ジクロール、シラン（SiH2Cl2）等、一般に反応ガスの分子量の方が水素（H2）や塩化水素（HCl）等の生成ガスの分子量よりも大きいのが普通で有る。従って、図7に示す従来のLPCVDD装置の様に排気管を立てる方法では反応室上部に生成ガスが滞留し、堆積時間の経過と共に反応室内の反応ガスと生成ガスの比が変化する。これに対して本発明の図11に示すLPCVDでは生成ガスの滞留をなくし、堆積の初期から最後まで堆積状態を意のままに調整出来る。更に水素等の分子量の小さいガスは一般にポンプの排気速度が劣り、これらのガスが反応室内に滞留すると、結果として基板の被る排気速度も落ちるが、本発明のLPCVD装置では上方より排気を取る為、これらの軽いガスを効果的に排気し得、それが故基板自身が実際に被る排気速度を最大限大きく出来る。この様に本発明のLPCVD装置に依り、より高品質の半導体膜を555℃程度以下の低温で堆積出来、しかも堆積速度を増す事も可能となった。
【００８６】
（実施例9）
図12は本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概念図である。
【００８７】
実施例8で詳述した如く、高品質半導体膜をより効果的に形成するには高排気能力を有する縦型LPCVD装置にて、原料ガスを反応室下部より導入し、排気は反応室上面で広く取る事が望ましい。図12に示す本発明のLPCVD装置はマニホールドを有さず、反応室上面に取り付けられたゲート・バルブ及び、コンダクタンス・バルブ105を介して磁気軸受型ターボ分子ポンプ1206（例えば株式会社大阪真空機器製作所製、磁気軸受型複合分子ポンプTG2203MVなど）が直接反応室に設置されている。磁気軸受型ターボ分子ポンプを用いる事に依りターボ分子ポンプを倒立させて使用する事が出来、これに依り、均一な堆積を容易にする下方から上方へのガス流と、軽分子の高速排気を可能にし、しかもマニホールドやターン・テーブルと反応室壁との間に生ずる流体抵抗の基板への影響をゼロにして基板位置に於いて最大限の排気速度が得られる。前述した磁気軸受型ターボ分子ポンプを例として用いた場合、ポンプ吸気穴排気速度SpはSp＝22001/secで有り、ゲート・バルブ及びコンダクタンスCvがCv＝31501/secで有るから、反応室に於ける実効排気速度Seは、1／se＝1／Sp＋1／Cvに依り、Se＝12351／secと実施例1に記述した本発明のLPCVD装置（図1）と比較しても更に高い排気速度が得られる。又、本実施例9で示した本発明のLPCVD装置（図12）ではポンプ吸気穴に於ける圧力と基板に於ける圧力との差も従来のLPCVD装置や図1に示したLPCVD装置の圧力差よりもはるかに小さく、実質的により低圧での堆積が可能となる。これに依り高品質の半導体膜及び優れた薄膜半導体装置が窮めて容易に安定的に製造出来る様になった。
【００８８】
（実施例10）
図13及び図14は本発明に依る化学気相堆積装置（CVD装置）の一例を示す概念図で有る。本実施例10では発明の例としてLPCVD装置を用いたが、ここに記する本発明はプラズマCVD装置（PECVD装置）や光CVD装置等、他のCVD装置に対しても有効で有る。
【００８９】
例として述べるLPCVD装置は縦型炉で反応室101の中央付近に基板102は設置される。図13、図14では基板はターン・テーブル109上に水平に設置されて居るが、これに限らず垂直或いは傾斜状態で設置する事も可能で有る。反応室の外側にはヒーター108が設けられている。原料ガスはガス導入口1103より反応室に導入されゲート・バルブ1304を介してターボ分子ポンプ106に依り排気される。ターボ分子ポンプの排気は第二の真空ポンプ1307に依り行われる。本実施例10ではこの第二の真空ポンプとしてロータリーポンプを用いたが、ドライ・ポンプ等、他のポンプで有っても無論構わない。反応室内の圧力は圧力計1310に依って判定される。従来のLPCVD装置では反応室の圧力を調整するコンダクタンス・バルブが反応室とターボ分子ポンプとの間に設置されていたが、本発明では反応室の圧力を調整する為の圧力調整装置はターボ分子ポンプの排気口に設けられている。ターボ分子ポンプの吸気穴に於ける排気速度はターボ分子ポンプ排気口圧力と負の相関に有る為、例えば排気口の圧力を高くするとターボ分子ポンプ吸気穴に於ける排気速度は小さくなり、その結果反応室に於ける圧力は高くなる。反対に排気口の圧力を低くすると、排気速度は大きくなり、反応室の圧力は低くなる。従って反応室の圧力はターボ分子ポンプ排気口の圧力を調整する事で容易に調整し得る。図13ではターボ分子ポンプ排気口にガス流量調整器1305が設けられて居り、ヘリウム、窒素、アルゴン等の高純度不活性ガスを適当量ターボ分子ポンプ106の排気口に流し込む。このガスの流量は所望の反応室内圧力と圧力計1310で測定された実圧力との差に応じてガス流量調整器に依り調整される。従ってガス流量調整器1305でガスがターボ分子ポンプの排気口に全く供給されない時にターボ分子ポンプ吸気穴の排気速度は最大となる。一方、図14ではターボ分子ポンプ排気口にコンダクタンス・バルブ1405が設置されている。先と同様、コンダクタンス・バルブ1405の開閉度は所望の反応室内圧力と圧力計1310で測定された実圧力との差に応じて定められる。コンダクタンス・バルブ1405が全開の時にターボ分子ポンプ吸気穴の排気速度は最大となる。圧力調整装置としては上述のガス導入による方法やコンダクタンス・バルブを利用する方法単独の他、両者の組み合わせも可能で有り、これに依り高い堆積圧力が可能となる。
【００９０】
通常CVD装置では様々な種類の膜を色々な堆積条件下、一台の装置で堆積する事が求められている。この場合、使用出来る堆積条件はなるたけ広い方が望ましい。例えば堆積圧力ならば低圧から比較的高い圧力まで広い圧力範囲を一台の装置でまかなえる事が望ましい。本発明のCVD装置ではこの様に広い圧力範囲で膜を堆積する事が可能と化すにのみならず、口排気速度と低圧力が求められるCVD装置に対して窮めて効果的である。
【００９１】
ターボ分子ポンプ106として実施例9で述べた磁気軸受型ターボ分子ポンプを用いた場合、ターボ分子ポンプと反応室の間にはゲート・バルブ1304のみが存在する。このゲート・バルブ1304のコンダクタンスCGはCG＝105001／seで有るから、最大排気速度を得ようとした場合反応室に於ける実効排気速度SeはSe＝18191／secと大きくなる。こうして、反応室に窒素を100SCCM程度流した時の反応室内平衡圧力は8.4×10− 4torrとなり、超低圧堆積が可能となる。実施例9迄に述べて来た様に、100SCCH程度の比較的多量の原料ガスを反応室に導入し、且つこの様な超低圧堆積に依り良質な半導体膜をより低温で形成する事が可能になる。例えば真性シリコン膜堆積の場合、原料ガスにモノシランを用い100SCCM程流し堆積温度を555℃とした場合、堆積中のシラン分圧は0.8mtorr程度と化し、実施例5で述べた同温度での多結晶シリコン膜よりも圧力が低下した分だけ更に高結晶化率で大粒径を有する高品質多結晶シリコン膜が堆積される。又、これに限り優良な特性を有する薄膜半導体装置が低温プロセスで容易に作成される。
【００９２】
一方、例えば図13に示した本発明のLPCVD装置に於いて、ガス流量調整器1305に依り純度99.9995％程度以上の窒素を1.4SLMターボ分子ポンプ排気口に流し、ガス導入口1103より原料ガスのモノシランを100SCCM反応室に導入した場合、ターボ分子ポンプ排気口での圧力は1.12torrと高くなり、相応して反応室内圧力は0.45torrとなる。先と同様の堆積温度が555℃の場合、堆積に依り得られる膜は非晶質シリコン膜で有る。又ガス流量調整器1305より同上の窒素を2.9SLMターボ分子ポンプ排気口に流し、ガス導入口1103より原料ガスを100SCCM反応室に導入した場合、ターボ分子ポンプ排気口での圧力は2.01torrで、反応室内圧力は1.6torrとなる。この様に本発明のCVD装置ではガス導入口1103から反応室へ導入する原料ガスの流量を例えば100SCCMと固定した場合、反応室内圧力を8.4×10− 4torrの超低圧から1.6torrの比較的高い圧力まで一台の装着で自由に設定し得、最低圧力と最大圧力の比は実に2000倍にも達する。これに応じて本発明の一台のCVD装置で高結晶性の多結晶半導体膜から非晶質半導体膜まで、様々な種類の半導体膜を自由に形成できる。更に比較的圧力が高い状態の堆積に於いても、堆積前の昇温期間を高排気速度の超低圧で行う事に依り400℃以上の温度で背景圧力を10− 7torr代程度以下と高真空に保つ事が可能となる。これに依り、基板や反応室内壁からの脱ガスや、極微量のリークを充分速く排気出来、高純度半導体膜堆積が容易に行われる。
【００９３】
これに対して、図7に示す従来技術のLPCVD装置では、反応室に原料ガスを100SCCM流した時の堆積最低圧力は33mtorr、コンダクタンス・バルブを全閉にして得られる最高圧力は0.9torrで最低圧力と最大圧力の比は高々27倍程度でしかない。この従来のLPCVD装置で堆積温度を555℃とし、原料ガスにモノシランを用いた場合、非晶質シリコン膜以外堆積し得ない。
【００９４】
又図1に示す高排気速度を有するLPCVD装置で有っても、コンダクタンス・バルブが反応室（マニホールド）とターボ分子ポンプの間に有る場合、原料ガスを100SCCMガス導入間103より反応室に導入した時のコンダクタンス・バルブ開閉調整に依る最低圧力と最高圧力はそれぞれ1.2mtorrと12mtorrで有る。この様に反応室内圧力調整装置をターボ分子ポンプの排気口に設ける事に依り使用し得る圧力範囲が大きく広がり、様々な種類の半導体膜を一台のCVD装置で形成する事が可能になったり、同時に超低圧堆積に依る半導体膜の高品質化も可能となった。
【００９５】
（実施例11）
図15は本発明に依る化学気相堆積装置（CVD装置）の一例を示す概念図で有る。本実施例11では発明の例としてLPCVD装置を用いたが、ここに記する本発明はプラズマCVD装置（PECVD装置）や光CVD装置等、他のCVD装置に対しても有効で有る。
【００９６】
例として述べるLPCVD装置は縦型炉で反応室101の中央付近に基板102は設置される。図15では基板はターン・テーブル109上に水平に設置されて居るが、これに限らず垂直或いは傾斜状態で設置する事も可能で有る。反応室の外側にはヒーター101が設けられている。原料ガスはガス導入口1103より反応室に導入され反応室に直接設置されたターボ分子ポンプ106に依り排気される。ターボ分子ポンプの排気は第二の真空ポンプ1307に依り行われる。本実施例11ではこの第二の真空ポンプとしてロータリーポンプを用いたが、ドライ・ポンプ等、他のポンプで有っても無論構わない。
反応室内の圧力は圧力計1310に依って判定される。
【００９７】
従来のLPCVD装置では反応室とターボ分子ポンプとの間にゲート・バルブが設置されていたが、本発明ではゲート・バルブ1304はターボ分子ポンプの排気口に設けられている。又反応室内の圧力を調整する圧力調整装置1505はゲート・バルブ1304と第二の真空ポンプ1307の間に設けられている。圧力調整装置には高純度不活性ガスを所定量添加する方法や、コンダクタンス・バルブを用いる方法などが有る。圧力調整装置は圧力計1310に依り測定された反応室実圧力と所望圧力の差に応じて働く。
【００９８】
以下本発明のCVD装置の操作手順の一例を説明する。
まず基板挿入後、ゲート・バルブ1304を開門する。
【００９９】
この時第二の真空ポンプ1307は定常運転して居り反応室内をターボ分子ポンプ106を通じて粗引きをする。
【０１００】
反応室内圧力はゲート・バルブ開門時に大気圧で有っても1torr程度の真空で有っても構わない。ゲート・バルブ開門と同時にターボ分子ポンプ106の運転を開始する。ターボ分子ポンプが定常運転に達した後、ゲート・バルブ1304を数秒から数分間閉じ、反応室への漏洩の有無をターボ分子ポンプ106とゲート・バルブ1304の間に設けられた圧力計1510に依り調査する。
【０１０１】
異常がなければゲート・バルブ1304を再び開門し、反応室を所定の温度まで昇温する。これはガスを全く導入しない10− 7torr代程度以下の高真空で行っても良いし、高純度のガスを流しながら行っても良い。その後原料ガスを反応室に導入し、膜の堆積を行う。堆積終了後、真空引きや窒素等に依る反応室のパージを行った後、ターボ分子ポンプの運転を停止する。ターボ分子ポンプが停止後ゲート・バルブ1304を閉じ、反応室に窒素等の不活性ガスを導入し、大気圧等の所定の圧力に戻し、基板を取り出す。
【０１０２】
ターボ分子ポンプ106として実施例9で述べた磁気軸受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ吸気穴はそのまま直接基板に面している為、反応室に於いて基板近傍での実効排気速度Seは正にターボ分子ポンプの排気速度Sp）に等しく、
Se＝Sp＝22001／sec
と最大になる。こうして、反応室に窒素を100SCCM程度流した時の反応室内平衡圧力は6.9×10− 4torrとなり、超低圧堆積が可能となる。これは実施例9に比較しても更に低圧となり、この為益々高品質シリコン膜がより低温で得られる。又これに依り、優良な特性を有する薄膜半導体装置が低温プロセスにて安定的に作成され得る。
【０１０３】
更に本発明では反応室内圧力をターボ分子ポンプ排気口の圧力に依り調整する為、例えば原料ガス流量を100SCCMとした場合、反応室内圧力を上述の6.9×10− 4torrから1.6torrへと窮めて広い範囲で設定し得、一台のCVD装置に依り様々な堆積の膜形成が可能となった。
【０１０４】
以上述べて来た様に本発明に依れば反応室に於ける実効排気速度が10SCCM／mtorr以上で有るLPCVD装置か、或いは反応室内圧力が真空排気装置定常運転開始後10分以内に10− 5torr以下となるLPCVD装置を用いてシリコン膜等の半導体膜を堆積する事に依り、半導体膜品質を大幅に向上させ、以て薄膜半導体装置の特性を飛躍的に向上せしめ、且つ製造時間の短縮・安定的大量生産を実現した。のみならず、本発明に依り、結晶質シリコン膜形成温度を従来より40度程度も低下させ、又低温での導電性シリコン膜の作成が可能となった。これに依り、本発明をアクティブ・マトリックス液晶ディスプレイなどに適応した場合、安価なガラス基板などが使用できる様になり、又他の電子装置に適応した場合も熱による素子劣化などを低減する。又、本発明のCVD装置に依ると従来よりもはるかに広い圧力範囲での膜形成が可能となり、1台のCVD装置で種々の膜形成が可能となった。かくして本発明はアクティブ・マトリックス液晶ディスプレイ装置や、集積回路等の電子装置の高性能化や低価格化を実現するという多大な効果を有する。
【０１０５】
【発明の効果】
以上の様に、本発明は薄膜半導体装置や集積回路、太陽電池、電荷結合装置等に適応されるシリコン膜等の半導体膜の形成方法及び、半導体膜形成に用いる減圧化学気相堆積装置とアクティブマトリックス液晶ディスプレイ等に適応される半導体膜を用いた薄膜半導体装置に適している。
【図面の簡単な説明】
【図１】本発明に依る減圧化学気相堆積装置（LPCVD装置）の概要を示す図。
【図２】（a）〜（e）は本発明の一実施例を示す薄膜半導体装置製造の名工程に於ける素子断面図。
【図３】本発明の効果を示す図。
【図４】本発明の効果を示す図。
【図５】本発明の効果を示す図。
【図６】本発明の効果を示す図。
【図７】従来の減圧化学気相堆積装置（LPCVD装置）の概要を示す図。
【図８】（a）〜（d）は本発明の一実施例を示す薄膜半導体装置製造の各工程に於ける素子断面図。
【図９】本発明に依るLPCVD装置のマニホールド部の概要を示す図。
【図１０】従来のLPCVD装置のマニホールド部の概要を示す図。
【図１１】発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概要を示す図。
【図１２】本発明に依る縦型減圧化学気相堆積装置（縦型LPCVD装置）の概要を示す図。
【図１３】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【図１４】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【図１５】本発明に依る化学気相堆積装置（CVD装置）の概要を示す図。
【符号の説明】
101・・・反応室
102・・・基板
103・・・ガス導入管
104・・・マニホールド
105・・・ゲート・バルブ及びコンダクタンス・バルブ
106・・・ターボ分子ポンプ
107・・・ロータリー・ポンプ
108・・・ヒーター
109・・・ターン・テーブル
201・・・基板
202・・・下地保護膜
203・・・ソース・ドレイン領域
204・・・シリコン膜
205・・・チャンネル部シリコン膜
206・・・ゲート絶縁膜
207・・・ゲート電極
208・・・層間絶縁膜
209・・・ソース・ドレイン取り出し電極
703・・・排気管
705・・・真空排気装置への排気管
706・・・メカニカル・ブースター・ポンプ
801・・・基板
802・・・下地保護膜
803・・・半導体膜
804・・・ゲート絶縁膜
805・・・ゲート電極
806・・・キャップ層
807・・・チャンネル領域
808・・・ソース・ドレイン領域
809・・・層間絶縁膜
810・・・ソース・ドレイン取り出し電極
901・・・補強梁
902・・・真空排気装置吸気穴
903・・・基板挿入口
904・・・マニホールド吸気部
1103・・・ガス導入口
1206・・・磁気軸受型ターボ分子ポンプ
1304・・・ゲート・バルブ
1305・・・ガス流量調整器
1307・・・第二の真空ポンプ
1310・・・圧力計
1405・・・コンダクタンス・バルブ
1505・・・圧力調整器
1510・・・圧力計
Claims (3)
- 反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成する半導体膜形成方法に於いて、
前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、
少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、
前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、
前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含むことを特徴とする半導体膜形成方法。 - 反応室を有する減圧化学気相堆積装置（ＬＰＣＶＤ装置）を用いて、前記反応室に挿入され、少なくとも表面が絶縁性物質で成る基板の一方面上にシリコンを含有する半導体膜を形成し、該半導体膜を能動層として用いる薄膜半導体装置の製造方法に於いて、
前記ＬＰＣＶＤ装置には、反応室を排気するターボ分子ポンプが設けられ、
少なくとも原料ガスの一種としてモノシラン（SiH4）を使用し、
前記基板などから発生する脱ガス不純物の漏洩速度よりも前記反応室における実効排気速度が大きくなる様に前記反応室における実効排気速度を４０ＳＣＣＭ/ｍTorr以上とし、
前記反応室内圧を2mtorr以下とするか、またはシラン分圧を1mtorr以下として半導体膜を堆積する工程を含む事を特徴とする薄膜半導体装置の製造方法。 - 前記シリコンは、真性シリコン膜であることを特徴とする請求項１に記載の半導体膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001028242A JP3690287B2 (ja) | 1991-07-16 | 2001-02-05 | 半導体膜形成方法及び薄膜半導体装置の製造方法 |
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17539391 | 1991-07-16 | ||
| JP23340791 | 1991-09-12 | ||
| JP28436091 | 1991-10-30 | ||
| JP3-233407 | 1992-05-14 | ||
| JP4-122135 | 1992-05-14 | ||
| JP3-284360 | 1992-05-14 | ||
| JP12213592 | 1992-05-14 | ||
| JP3-175393 | 1992-05-14 | ||
| JP2001028242A JP3690287B2 (ja) | 1991-07-16 | 2001-02-05 | 半導体膜形成方法及び薄膜半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50273093A Division JP3507072B2 (ja) | 1991-07-16 | 1992-07-14 | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001284272A JP2001284272A (ja) | 2001-10-12 |
| JP3690287B2 true JP3690287B2 (ja) | 2005-08-31 |
Family
ID=27526946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001028242A Expired - Lifetime JP3690287B2 (ja) | 1991-07-16 | 2001-02-05 | 半導体膜形成方法及び薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3690287B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5669991B1 (ja) * | 2014-03-31 | 2015-02-18 | Ｓｐｐテクノロジーズ株式会社 | プラズマ処理装置 |
| TWI649777B (zh) * | 2014-03-31 | 2019-02-01 | 日商Spp科技股份有限公司 | 電漿處理裝置 |
| CN115613007B (zh) * | 2022-10-13 | 2024-10-01 | 上海中欣晶圆半导体科技有限公司 | 一种改善翘曲的成膜方法 |
| CN116497340B (zh) * | 2023-06-21 | 2023-09-12 | 上海陛通半导体能源科技股份有限公司 | 一种形成低温碳氧化硅薄膜的方法 |
-
2001
- 2001-02-05 JP JP2001028242A patent/JP3690287B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001284272A (ja) | 2001-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507072B2 (ja) | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 | |
| EP0445535B1 (en) | Method of forming an oxide film | |
| US5236850A (en) | Method of manufacturing a semiconductor film and a semiconductor device by sputtering in a hydrogen atmosphere and crystallizing | |
| US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| JP2938361B2 (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| US20060124934A1 (en) | Thin film transistor, production method and production apparatus therefor | |
| JP2002053954A (ja) | 物理蒸着真空チャンバ、物理蒸着方法、薄膜デバイスおよび液晶ディスプレイ | |
| JP2648746B2 (ja) | 絶縁膜形成方法 | |
| US6309951B1 (en) | Method for crystallizing amorphous silicon | |
| JP3690287B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
| JP3786580B2 (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP2001274106A (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JP3130660B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3130661B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH04318973A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH08339965A (ja) | 結晶性半導体膜の形成方法 | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2002373902A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0738112A (ja) | 薄膜半導体装置及びその製造方法とダイヤモンド薄膜形成方法 | |
| JP2002009088A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP2004006830A (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040203 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040405 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050524 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050606 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090624 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100624 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110624 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120624 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130624 Year of fee payment: 8 |