JP3507072B2 - 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 - Google Patents
化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法Info
- Publication number
- JP3507072B2 JP3507072B2 JP50273093A JP50273093A JP3507072B2 JP 3507072 B2 JP3507072 B2 JP 3507072B2 JP 50273093 A JP50273093 A JP 50273093A JP 50273093 A JP50273093 A JP 50273093A JP 3507072 B2 JP3507072 B2 JP 3507072B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- reaction chamber
- semiconductor film
- substrate
- pressure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000010408 film Substances 0.000 title claims description 333
- 239000004065 semiconductor Substances 0.000 title claims description 197
- 239000010409 thin film Substances 0.000 title claims description 92
- 238000000034 method Methods 0.000 title claims description 87
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 title description 11
- 238000006243 chemical reaction Methods 0.000 claims description 232
- 239000000758 substrate Substances 0.000 claims description 138
- 238000000151 deposition Methods 0.000 claims description 137
- 239000007789 gas Substances 0.000 claims description 136
- 230000008021 deposition Effects 0.000 claims description 108
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 105
- 229910052710 silicon Inorganic materials 0.000 claims description 98
- 239000010703 silicon Substances 0.000 claims description 98
- 239000012535 impurity Substances 0.000 claims description 54
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 42
- 238000005086 pumping Methods 0.000 claims description 42
- 238000007872 degassing Methods 0.000 claims description 24
- 239000001257 hydrogen Substances 0.000 claims description 22
- 229910052739 hydrogen Inorganic materials 0.000 claims description 22
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 20
- 239000011810 insulating material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 7
- 150000004678 hydrides Chemical class 0.000 claims description 6
- 238000005468 ion implantation Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 92
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 55
- 239000002994 raw material Substances 0.000 description 35
- 239000010410 layer Substances 0.000 description 33
- 229910000077 silane Inorganic materials 0.000 description 33
- 229910052757 nitrogen Inorganic materials 0.000 description 24
- 238000004544 sputter deposition Methods 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 19
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 19
- 238000010438 heat treatment Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 17
- 229910004298 SiO 2 Inorganic materials 0.000 description 16
- 238000003780 insertion Methods 0.000 description 15
- 230000037431 insertion Effects 0.000 description 15
- 230000008569 process Effects 0.000 description 15
- 239000000370 acceptor Substances 0.000 description 14
- 239000011521 glass Substances 0.000 description 13
- 150000002500 ions Chemical class 0.000 description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 10
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 9
- 239000011651 chromium Substances 0.000 description 9
- 230000001976 improved effect Effects 0.000 description 9
- 229910052698 phosphorus Inorganic materials 0.000 description 9
- 239000011574 phosphorus Substances 0.000 description 9
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 239000011159 matrix material Substances 0.000 description 8
- 235000012239 silicon dioxide Nutrition 0.000 description 8
- 229910001873 dinitrogen Inorganic materials 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000003085 diluting agent Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 5
- 230000005669 field effect Effects 0.000 description 5
- 229910052732 germanium Inorganic materials 0.000 description 5
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 230000000630 rising effect Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 238000000137 annealing Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 4
- 229910021419 crystalline silicon Inorganic materials 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 150000003376 silicon Chemical class 0.000 description 4
- 238000002791 soaking Methods 0.000 description 4
- 238000001069 Raman spectroscopy Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910000078 germane Inorganic materials 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000001681 protective effect Effects 0.000 description 3
- 239000010453 quartz Substances 0.000 description 3
- 238000005979 thermal decomposition reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000009530 blood pressure measurement Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- ZOCHARZZJNPSEU-UHFFFAOYSA-N diboron Chemical compound B#B ZOCHARZZJNPSEU-UHFFFAOYSA-N 0.000 description 2
- 238000007865 diluting Methods 0.000 description 2
- 239000005350 fused silica glass Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- 229910000073 phosphorus hydride Inorganic materials 0.000 description 2
- 230000000704 physical effect Effects 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000004904 shortening Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 1
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- -1 donors and acceptors Chemical compound 0.000 description 1
- 235000012489 doughnuts Nutrition 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- JSRLCNHTWASAJT-UHFFFAOYSA-N helium;molecular nitrogen Chemical compound [He].N#N JSRLCNHTWASAJT-UHFFFAOYSA-N 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002065 inelastic X-ray scattering Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000003014 reinforcing effect Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000011863 silicon-based powder Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000002336 sorption--desorption measurement Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/205—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
- C23C16/4412—Details relating to the exhausts, e.g. pumps, filters, scrubbers, particle traps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
Description
【発明の詳細な説明】
［技術分野］
本発明は薄膜半導体装置や集積回路、太陽電池、電荷
結合装置等に適応されるシリコン膜等の半導体膜の形成
方法及びアクティブマトリックス液晶ディスプレイ等に
適応される半導体膜を用いた薄膜半導体装置に関する。
結合装置等に適応されるシリコン膜等の半導体膜の形成
方法及びアクティブマトリックス液晶ディスプレイ等に
適応される半導体膜を用いた薄膜半導体装置に関する。
［背景技術］
近年、液晶ディスプレイの大画面化、高解像度化に伴
い、その駆動方式は単純マトリックス方式からアクティ
ブマトリックス方式へ移行し、大容量の情報を表示出来
るように成りつつ有る。アクティブマトリックス方式は
数十万を越える画素を有する液晶ディスプレイが可能で
有り、各画素毎にスイッチングトランジスタを形成する
もので有る。各種液晶ディスプレイの基板としては、透
過型ディスプレイを可能ならしめる溶融石英板やガラス
などの透明絶縁基板が使用されている。
い、その駆動方式は単純マトリックス方式からアクティ
ブマトリックス方式へ移行し、大容量の情報を表示出来
るように成りつつ有る。アクティブマトリックス方式は
数十万を越える画素を有する液晶ディスプレイが可能で
有り、各画素毎にスイッチングトランジスタを形成する
もので有る。各種液晶ディスプレイの基板としては、透
過型ディスプレイを可能ならしめる溶融石英板やガラス
などの透明絶縁基板が使用されている。
しかしながら、表示画面の拡大や低価格化を進める場
合には絶縁基板として安価な通常ガラスを使用するのが
必要不可欠で有る。従って、この経済性を維持して尚、
アクティブマトリックス方式の液晶ディスプレイを動作
させる薄膜トランジスタを安価なガラス基板上に安定し
た性能で形成する事が可能な技術が望まれていた。
合には絶縁基板として安価な通常ガラスを使用するのが
必要不可欠で有る。従って、この経済性を維持して尚、
アクティブマトリックス方式の液晶ディスプレイを動作
させる薄膜トランジスタを安価なガラス基板上に安定し
た性能で形成する事が可能な技術が望まれていた。
薄膜トランジスタの能動層としては、通常アモルファ
スシリコンや多結晶シリコンなどの半導体膜が用いられ
るが、駆動回路まで一体化して薄膜トランジスタで形成
しようとする場合には動作速度の速い多結晶シリコンが
有利である。
スシリコンや多結晶シリコンなどの半導体膜が用いられ
るが、駆動回路まで一体化して薄膜トランジスタで形成
しようとする場合には動作速度の速い多結晶シリコンが
有利である。
この様に通常のガラス基板上に多結晶シリコン膜等の
半導体膜を能動層とする薄膜半導体装置を作成する技術
が求められているが、通常のガラス基板を用いる際には
最高プロセス温度が約600℃程度とのガラス歪点温度以
下とする大きな制約が有る。即ち低温プロセスで液晶デ
ィスプレイを動作し得る薄膜トランジスタと、駆動回路
を高速作動し得る薄膜トランジスタの能動層を形成する
技術が望まれている。
半導体膜を能動層とする薄膜半導体装置を作成する技術
が求められているが、通常のガラス基板を用いる際には
最高プロセス温度が約600℃程度とのガラス歪点温度以
下とする大きな制約が有る。即ち低温プロセスで液晶デ
ィスプレイを動作し得る薄膜トランジスタと、駆動回路
を高速作動し得る薄膜トランジスタの能動層を形成する
技術が望まれている。
従来LPCVD法で該半導体膜を堆積するには、第一に到
達最低背景圧力が10-3〜10-4torrのLPCVD装置を用いて
堆積圧力を40mtorr程度以上として、ガラス歪点温度と
同等、もしくはそれよりも若干高い温度（610℃〜640
℃）迄堆積温度を上げてシリコン膜等の半導体膜を堆積
していた。或いは、反応室に於ける実効排気速度が1SCC
M/mtorrから3SCCM/mtorr程度以下で有るLPCVD装置を用
いて、堆積温度をガラス基板を使用し得る最高温度（60
0℃〜620℃）程度に迄高め、原料ガスであるモノシラン
（SiH4）を10SCCM程度流し、モノシラン分圧を数mtorr
としてシリコン膜等の半導体膜を堆積していた（Solid
State Devices and Materials 1991,Extended A
bstracts,P.614）。
達最低背景圧力が10-3〜10-4torrのLPCVD装置を用いて
堆積圧力を40mtorr程度以上として、ガラス歪点温度と
同等、もしくはそれよりも若干高い温度（610℃〜640
℃）迄堆積温度を上げてシリコン膜等の半導体膜を堆積
していた。或いは、反応室に於ける実効排気速度が1SCC
M/mtorrから3SCCM/mtorr程度以下で有るLPCVD装置を用
いて、堆積温度をガラス基板を使用し得る最高温度（60
0℃〜620℃）程度に迄高め、原料ガスであるモノシラン
（SiH4）を10SCCM程度流し、モノシラン分圧を数mtorr
としてシリコン膜等の半導体膜を堆積していた（Solid
State Devices and Materials 1991,Extended A
bstracts,P.614）。
その他の方法で能動層半導体膜を形成するには、第二
の方法として例えば絶縁基板上に570℃以下の温度で減
圧CVD法により能動層となるシリコン膜等の半導体膜を
堆積し、しかる後640℃以下の温度で24時間程度の熱処
理を施して結晶化した半導体膜を形成し、薄膜トランジ
スタの特性を高めている（特開昭63−307776）。第三の
方法はRFマグネトロン・スパッタリングやプラズマCVD
法で300℃程度以下の温度にてアモルファス・シリコン
膜を堆積した後、各種レーザー照射を行う事でシリコン
膜を形成し、薄膜トランジスタの能動層とするものであ
る（Jpn.J.Appl.phys.28.P1871（1989）や電子情報通信
学会技術研究報告EID−88−58など）。
の方法として例えば絶縁基板上に570℃以下の温度で減
圧CVD法により能動層となるシリコン膜等の半導体膜を
堆積し、しかる後640℃以下の温度で24時間程度の熱処
理を施して結晶化した半導体膜を形成し、薄膜トランジ
スタの特性を高めている（特開昭63−307776）。第三の
方法はRFマグネトロン・スパッタリングやプラズマCVD
法で300℃程度以下の温度にてアモルファス・シリコン
膜を堆積した後、各種レーザー照射を行う事でシリコン
膜を形成し、薄膜トランジスタの能動層とするものであ
る（Jpn.J.Appl.phys.28.P1871（1989）や電子情報通信
学会技術研究報告EID−88−58など）。
しかしながら、前述の従来技術にはそれぞれ種々の問
題が内在している。第二のシリコン膜を堆積した後、熱
処理を施す方法では熱処理温度がガラス基板を使用する
には高過ぎ、又この処理温度を600℃程度以下とした場
合、処理時間に数十時間以上費やし、やはりガラス基板
を使用し得ない。加えて第一のLPCVD法による製造方法
に比較して、製造工程が冗長と化し、生産性の低下及び
製品価格の上昇を招くと言った問題点が有る。第三のシ
リコン膜を堆積した後レーザー照射を行う方法では、半
導体特性のばらつきが大きく、大面積に均一に沢山の薄
膜半導体装置を作成し得ぬとの問題点が有る。加えて第
一のLPCVD法に比較すると、第二の方法同様に製造工程
が著しく煩雑冗長と化し、生産性の低下や高価な加工装
置の購入、製品価格の上昇を招くと言った問題点が有
る。
題が内在している。第二のシリコン膜を堆積した後、熱
処理を施す方法では熱処理温度がガラス基板を使用する
には高過ぎ、又この処理温度を600℃程度以下とした場
合、処理時間に数十時間以上費やし、やはりガラス基板
を使用し得ない。加えて第一のLPCVD法による製造方法
に比較して、製造工程が冗長と化し、生産性の低下及び
製品価格の上昇を招くと言った問題点が有る。第三のシ
リコン膜を堆積した後レーザー照射を行う方法では、半
導体特性のばらつきが大きく、大面積に均一に沢山の薄
膜半導体装置を作成し得ぬとの問題点が有る。加えて第
一のLPCVD法に比較すると、第二の方法同様に製造工程
が著しく煩雑冗長と化し、生産性の低下や高価な加工装
置の購入、製品価格の上昇を招くと言った問題点が有
る。
一方、従来のLPCVD法でシリコン膜等の半導体膜を形
成する方法では、堆積装置と堆積技術が未熟で有る為、
能動層としてこれらの半導体膜を用いた場合、半導体特
性が不十分で有り高精細高画質液晶ディスプレイのスイ
ッチング素子や駆動回路用としては未だ不適切であると
の問題点が有った。
成する方法では、堆積装置と堆積技術が未熟で有る為、
能動層としてこれらの半導体膜を用いた場合、半導体特
性が不十分で有り高精細高画質液晶ディスプレイのスイ
ッチング素子や駆動回路用としては未だ不適切であると
の問題点が有った。
そこで本発明はこの様な諸問題点の解決を目指し、そ
の目的は良質な半導体膜の形成をLPCVD法のみで行うと
いう簡略な方法を提供する事及びそうした半導体膜を利
用した良好な薄膜半導体装置の製造方法を提供する事に
ある。
の目的は良質な半導体膜の形成をLPCVD法のみで行うと
いう簡略な方法を提供する事及びそうした半導体膜を利
用した良好な薄膜半導体装置の製造方法を提供する事に
ある。
［発明の開示］
本発明は、少なくとも表面が絶縁性物質で有る基板の
一方面上に半導体膜を形成する方法に於いて、該半導体
膜をホット・ウォール型減圧化学気相堆積装置（LPCVD
装置）を用いて堆積する際、基板などから発生する脱ガ
ス不純物の漏洩速度よりも反応室における実効排気速度
が大きくなる様に反応室における実効排気速度を40SCCM
/mtorr以上とする事を特徴とする。
一方面上に半導体膜を形成する方法に於いて、該半導体
膜をホット・ウォール型減圧化学気相堆積装置（LPCVD
装置）を用いて堆積する際、基板などから発生する脱ガ
ス不純物の漏洩速度よりも反応室における実効排気速度
が大きくなる様に反応室における実効排気速度を40SCCM
/mtorr以上とする事を特徴とする。
また、本発明は、少なくとも表面が絶縁性物質で有る
基板の一方面上に半導体膜を形成し、この半導体膜をト
ランジスタの能動層としている薄膜半導体装置の製造方
法に於いて、該半導体膜をホット・ウォール型減圧化学
気相堆積装置（LPCVD装置）を用いて堆積する際、基板
などから発生する脱ガス不純物の漏洩速度よりも反応室
における実効排気速度が大きくなる様に反応室における
実効排気速度を40SCCM/mtorr以上とする工程を含むこと
を特徴とする。
基板の一方面上に半導体膜を形成し、この半導体膜をト
ランジスタの能動層としている薄膜半導体装置の製造方
法に於いて、該半導体膜をホット・ウォール型減圧化学
気相堆積装置（LPCVD装置）を用いて堆積する際、基板
などから発生する脱ガス不純物の漏洩速度よりも反応室
における実効排気速度が大きくなる様に反応室における
実効排気速度を40SCCM/mtorr以上とする工程を含むこと
を特徴とする。
また、本発明は、少なくとも表面が絶縁性物質で有る
基板の一方面上にドナー又はアクセプターとなる不純物
元素を含んだ半導体膜を形成する方法に於いて、該半導
体膜をホット・ウォール型減圧化学気相堆積装置（LPCV
D装置）を用いて堆積し、基板などから発生する脱ガス
不純物の漏洩速度よりも反応室における実効排気速度が
大きくなる様に反応室における実効排気速度が40SCCM/m
torr以上とし、少なくとも原料ガスの一種類としてモノ
シラン（SiH4）を使用して真性半導体膜を堆積する第一
の工程と、 該真性半導体膜にバケット型質量非分離型イオン注入
装置に依り、原料ガスとして添加不純物元素の水素化物
と水素を使用して、ドナー又はアクセプターとなる不純
物元素と水素とを同時に注入する第二の工程を備える事
を特徴とする。
基板の一方面上にドナー又はアクセプターとなる不純物
元素を含んだ半導体膜を形成する方法に於いて、該半導
体膜をホット・ウォール型減圧化学気相堆積装置（LPCV
D装置）を用いて堆積し、基板などから発生する脱ガス
不純物の漏洩速度よりも反応室における実効排気速度が
大きくなる様に反応室における実効排気速度が40SCCM/m
torr以上とし、少なくとも原料ガスの一種類としてモノ
シラン（SiH4）を使用して真性半導体膜を堆積する第一
の工程と、 該真性半導体膜にバケット型質量非分離型イオン注入
装置に依り、原料ガスとして添加不純物元素の水素化物
と水素を使用して、ドナー又はアクセプターとなる不純
物元素と水素とを同時に注入する第二の工程を備える事
を特徴とする。
また、本発明は、少なくとも表面が絶縁性物質で有る
基板の一方面上にシリコンを含有する半導体膜を形成
し、この半導体膜をトランジスタの能動層としている薄
膜半導体装置の製造方法に於いて、 該半導体膜をホット・ウォール型減圧化学気相堆積装
置（LPCVD装置）を用いて堆積し、基板などから発生す
る脱ガス不純物の漏洩速度よりも反応室における実効排
気速度が大きくなる様に反応室における実効排気速度が
40SCCM/mtorr以上とし、少なくとも原料ガスの一種類と
してモノシラン（SiH4）を使用して絶縁性物質上に半導
体膜を堆積する第一の工程と、 該半導体膜をパターニング後、ゲート絶縁膜を該半導
体膜上に形成する第二の工程と、 該ゲート絶縁膜上にゲート電極を形成する第三の工程
と、 該ゲート電極をマスクとして、前記半導体膜のソース
及びドレイン領域と化する部位にバケット型質量非分離
型イオン注入装置に依り、原料ガスとして添加不純物元
素の水素化物と水素を使用して、ドナー又はアクセプタ
ーとなる不純物元素と水素とを同時に注入する第四の工
程を含む事を特徴とする。
基板の一方面上にシリコンを含有する半導体膜を形成
し、この半導体膜をトランジスタの能動層としている薄
膜半導体装置の製造方法に於いて、 該半導体膜をホット・ウォール型減圧化学気相堆積装
置（LPCVD装置）を用いて堆積し、基板などから発生す
る脱ガス不純物の漏洩速度よりも反応室における実効排
気速度が大きくなる様に反応室における実効排気速度が
40SCCM/mtorr以上とし、少なくとも原料ガスの一種類と
してモノシラン（SiH4）を使用して絶縁性物質上に半導
体膜を堆積する第一の工程と、 該半導体膜をパターニング後、ゲート絶縁膜を該半導
体膜上に形成する第二の工程と、 該ゲート絶縁膜上にゲート電極を形成する第三の工程
と、 該ゲート電極をマスクとして、前記半導体膜のソース
及びドレイン領域と化する部位にバケット型質量非分離
型イオン注入装置に依り、原料ガスとして添加不純物元
素の水素化物と水素を使用して、ドナー又はアクセプタ
ーとなる不純物元素と水素とを同時に注入する第四の工
程を含む事を特徴とする。
本発明は半導体装置の能動層等となり得る半導体膜を
LPCVD法のみで作成する場合で有っても、反応室の到達
最低背景圧力が10-5torr以下となる様なLPCVD装置を用
いて半導体膜を堆積する事に依り、反応物質の膜表面で
の動作を促進し、又不純物の膜中への取り込みを少なく
する事で、良質な半導体膜を形成ならしめ、これに依り
薄膜半導体装置の特性を向上させたもので有る。
LPCVD法のみで作成する場合で有っても、反応室の到達
最低背景圧力が10-5torr以下となる様なLPCVD装置を用
いて半導体膜を堆積する事に依り、反応物質の膜表面で
の動作を促進し、又不純物の膜中への取り込みを少なく
する事で、良質な半導体膜を形成ならしめ、これに依り
薄膜半導体装置の特性を向上させたもので有る。
又、本発明は反応室内の真空引きを行った際、真空引
き開始後10分以内に反応室内圧力が10-5torr以下となる
様な排気能力を有するLPCVD装置を用いる事で、基板や
ボート治具・反応室壁等からの脱ガスを十分排気し、こ
れらの脱ガス分子の膜中への取り込みを少なくし、或い
はこれらの脱ガス分子に依る反応物質の膜表面での動作
妨害を減少させ、加えて脱ガス分子等に帰因する不必要
な核発生を抑制する事に依り、良質な半導体膜の形成を
可能とし、以て薄膜半導体装置の特性を向上せしめた物
で有る。
き開始後10分以内に反応室内圧力が10-5torr以下となる
様な排気能力を有するLPCVD装置を用いる事で、基板や
ボート治具・反応室壁等からの脱ガスを十分排気し、こ
れらの脱ガス分子の膜中への取り込みを少なくし、或い
はこれらの脱ガス分子に依る反応物質の膜表面での動作
妨害を減少させ、加えて脱ガス分子等に帰因する不必要
な核発生を抑制する事に依り、良質な半導体膜の形成を
可能とし、以て薄膜半導体装置の特性を向上せしめた物
で有る。
或いは、本発明は反応室に於ける実効排気速度が40SC
CM/mtorr以上となる様なLPCVD装置を用いてシリコン膜
を堆積する事に依り、原料ガス流量を増して尚且つ低圧
堆積を可能とした。これに依り膜表面での反応物質の吸
・脱着量を増やし、基板表面反応に於ける結晶成長のア
モルファス成長に対する原料ガスの選択性を増す事で良
質な半導体膜を堆積したり、或いは多結晶質半導体膜の
堆積温度を低下させ、これらの半導体膜を用いた薄膜半
導体装置の特性を向上させたり、薄膜半導体装置の製造
工程温度を低減させたもので有る。
CM/mtorr以上となる様なLPCVD装置を用いてシリコン膜
を堆積する事に依り、原料ガス流量を増して尚且つ低圧
堆積を可能とした。これに依り膜表面での反応物質の吸
・脱着量を増やし、基板表面反応に於ける結晶成長のア
モルファス成長に対する原料ガスの選択性を増す事で良
質な半導体膜を堆積したり、或いは多結晶質半導体膜の
堆積温度を低下させ、これらの半導体膜を用いた薄膜半
導体装置の特性を向上させたり、薄膜半導体装置の製造
工程温度を低減させたもので有る。
［図面の簡単な説明］
図１は本発明に於いて用いられる減圧化学気相堆積装
置（LPCVD装置）の概要を示す図。図２（ａ）〜（ｅ）
は本発明の一実施例を示す薄膜半導体装置製造の各工程
に於ける素子断面図。図３は本発明の効果を示す図。図
４は本発明の効果を示す図。図５は本発明の効果を示す
図。図６は本発明の効果を示す図。図７は従来の減圧化
学気相堆積装置（LPCVD装置）の概要を示す図。図８
（ａ）〜（ｄ）は本発明の一実施例を示す薄膜半導体装
置製造の各工程に於ける素子断面図。図９は本発明に於
いて用いられるLPCVD装置のマニホールド部の概要を示
す図。図10は従来のLPCVD装置のマニホールド部の概要
を示す図。図11は本発明に於いて用いられる縦型減圧化
学気相堆積装置（縦型LPCVD装置）の概要を示す図。図1
2は本発明に於いて用いられる縦型減圧化学気相堆積装
置（縦型LPCVD装置）の概要を示す図。図13は本発明に
於いて用いられる化学気相堆積装置（CVD装置）の概要
を示す図。図14は本発明に於いて用いられる化学気相堆
積装置（CVD装置）の概要を示す図。図15は本発明に於
いて用いられる化学気相堆積装置（CVD装置）の概要を
示す図。101は反応室。102は基板。103はガス導入管。1
04はマニホールド。105はゲート・バルブ及びコンダク
タンス・バルブ。106はターボ分子ポンプ。107はロータ
リー・ポンプ。108はヒーター。109はターン・テーブ
ル。201は基板。202は下地保護膜。203はソース・ドレ
イン領域。204はシリコン膜。205はチャンネル部シリコ
ン膜。206はゲート絶縁膜。207はゲート電極。208は層
間絶縁膜。209はソース・ドレイン取り出し電極。703は
排気管。705は真空排気装置への排気管。706はメカニカ
ル・ブースター・ポンプ。801は基板。802は下地保護
膜。803は半導体膜。804はゲート絶縁膜。805はゲート
電極。806はキャップ層。807はチャンネル領域。808は
ソース・ドレイン領域。809は層間絶縁膜。810はソース
・ドレイン取り出し電極。901は補強梁。902は真空排気
装置吸気穴。903は基板挿入口。904はマニホールド吸気
部。1103はガス導入口。1206は磁気軸受型ターボ分子ポ
ンプ。1304はゲート・バルブ。1305はガス流量調整器。
1307は第二の真空ポンプ。1310は圧力計。1405はコンダ
クタンス・バルブ。1505は圧力調整器。1510は圧力計。
置（LPCVD装置）の概要を示す図。図２（ａ）〜（ｅ）
は本発明の一実施例を示す薄膜半導体装置製造の各工程
に於ける素子断面図。図３は本発明の効果を示す図。図
４は本発明の効果を示す図。図５は本発明の効果を示す
図。図６は本発明の効果を示す図。図７は従来の減圧化
学気相堆積装置（LPCVD装置）の概要を示す図。図８
（ａ）〜（ｄ）は本発明の一実施例を示す薄膜半導体装
置製造の各工程に於ける素子断面図。図９は本発明に於
いて用いられるLPCVD装置のマニホールド部の概要を示
す図。図10は従来のLPCVD装置のマニホールド部の概要
を示す図。図11は本発明に於いて用いられる縦型減圧化
学気相堆積装置（縦型LPCVD装置）の概要を示す図。図1
2は本発明に於いて用いられる縦型減圧化学気相堆積装
置（縦型LPCVD装置）の概要を示す図。図13は本発明に
於いて用いられる化学気相堆積装置（CVD装置）の概要
を示す図。図14は本発明に於いて用いられる化学気相堆
積装置（CVD装置）の概要を示す図。図15は本発明に於
いて用いられる化学気相堆積装置（CVD装置）の概要を
示す図。101は反応室。102は基板。103はガス導入管。1
04はマニホールド。105はゲート・バルブ及びコンダク
タンス・バルブ。106はターボ分子ポンプ。107はロータ
リー・ポンプ。108はヒーター。109はターン・テーブ
ル。201は基板。202は下地保護膜。203はソース・ドレ
イン領域。204はシリコン膜。205はチャンネル部シリコ
ン膜。206はゲート絶縁膜。207はゲート電極。208は層
間絶縁膜。209はソース・ドレイン取り出し電極。703は
排気管。705は真空排気装置への排気管。706はメカニカ
ル・ブースター・ポンプ。801は基板。802は下地保護
膜。803は半導体膜。804はゲート絶縁膜。805はゲート
電極。806はキャップ層。807はチャンネル領域。808は
ソース・ドレイン領域。809は層間絶縁膜。810はソース
・ドレイン取り出し電極。901は補強梁。902は真空排気
装置吸気穴。903は基板挿入口。904はマニホールド吸気
部。1103はガス導入口。1206は磁気軸受型ターボ分子ポ
ンプ。1304はゲート・バルブ。1305はガス流量調整器。
1307は第二の真空ポンプ。1310は圧力計。1405はコンダ
クタンス・バルブ。1505は圧力調整器。1510は圧力計。
［発明を実施する為の最良の形態］
（実施例１）
以下本発明の実施例を説明するが、本発明が以下の実
施例に限定される物では無い。
施例に限定される物では無い。
図１は本発明に於いて用いられる減圧化学気相堆積装
置（LPCVD装置）の概念図で有る。LPCVD装置は縦型炉で
石英反応室101の中央部付近に300mm□のガラス基板102
を水平に設置し、シラン（SiH4）ジシラン（Si2H6）或
いはゲルマン（GeH4）等の原料ガスの熱分解を利用して
シリコン膜等の半導体膜を堆積する。反応室101の口径
は直径600mmでその容積は184.5lで有る。真空排気装置
は本実施例１ではターボ分子ポンプ106とロータリーポ
ンプ107より構成されている。真空排気装置はこの他に
もメカニカル・ブースター・ポンプやドライポンプなど
を組み合わせても良い。原料ガス及びヘリウム・窒素・
アルゴン・水素等の希釈ガスは必要に応じてガス導入管
103を通じて反応室101に導入され、マニホールド104に
ゲート・バルブ及びコンダクタンス・バルブ105を介し
て直接取り付けられたターボ分子ポンプ106よりロータ
リー・ポンプ107を経して排気される。マニホールード
と反応炉内に特別な区切りはなく、両者は一体化してそ
の区別はない。反応室101の外側には３ゾーンに分かれ
たヒーター108が設置されて居り、それらを独立に調整
する事で反応室中央部付近に所望の温度で均熱帯を形成
する。この均熱帯は約350mmの高さで広がり、その範囲
内での温度のずれは、例えば600℃に設定した時0.2℃以
内で有る。従って挿入基板の間隔を10mmとすれば１バッ
チで35枚の基板の処理が可能で有る。本実施例１では20
mm間隔で17枚の基板をターン・テーブル109上に広がる
均熱帯内に設置した。
置（LPCVD装置）の概念図で有る。LPCVD装置は縦型炉で
石英反応室101の中央部付近に300mm□のガラス基板102
を水平に設置し、シラン（SiH4）ジシラン（Si2H6）或
いはゲルマン（GeH4）等の原料ガスの熱分解を利用して
シリコン膜等の半導体膜を堆積する。反応室101の口径
は直径600mmでその容積は184.5lで有る。真空排気装置
は本実施例１ではターボ分子ポンプ106とロータリーポ
ンプ107より構成されている。真空排気装置はこの他に
もメカニカル・ブースター・ポンプやドライポンプなど
を組み合わせても良い。原料ガス及びヘリウム・窒素・
アルゴン・水素等の希釈ガスは必要に応じてガス導入管
103を通じて反応室101に導入され、マニホールド104に
ゲート・バルブ及びコンダクタンス・バルブ105を介し
て直接取り付けられたターボ分子ポンプ106よりロータ
リー・ポンプ107を経して排気される。マニホールード
と反応炉内に特別な区切りはなく、両者は一体化してそ
の区別はない。反応室101の外側には３ゾーンに分かれ
たヒーター108が設置されて居り、それらを独立に調整
する事で反応室中央部付近に所望の温度で均熱帯を形成
する。この均熱帯は約350mmの高さで広がり、その範囲
内での温度のずれは、例えば600℃に設定した時0.2℃以
内で有る。従って挿入基板の間隔を10mmとすれば１バッ
チで35枚の基板の処理が可能で有る。本実施例１では20
mm間隔で17枚の基板をターン・テーブル109上に広がる
均熱帯内に設置した。
排気はターボ分子ポンプ106とロータリーポンプ107を
直結して行った。本発明で用いたターボ分子ポンプ106
は化学対応タイプでシリコン膜等半導体膜堆積中も運転
可能である。又、このターボ分子ポンプは窒素に対して
2200l/secの排気速度を有している。反応室101入り口に
於ける実効排気速度を最大限大きくする為、ターボ分子
ポンプ106とゲート・バルブ及びコンダクタンスバルブ1
05はマニホールド104に直付けされている。この結果炉
内温度600℃に於いて両ポンプを運転した状態で窒素を1
00SCCMガス導入管103より流した時の反応室101内平衡圧
力は1.2×10-3torrとなり、実効排気速度は83.3SCCM/mt
orrとなった。又同じ条件下で窒素を3.97SCCM、15.83SC
CM、39.68SCCM、300SCCM流した時のそれぞれの反応室内
平衡圧力は9.5×10-5torr、2.5×10-4torr、5.5×10-4t
orr、3.0×10-3torrで有り、対応する実効排気速度はそ
れぞれ41.8SCCM/mtorr、63.3SCCM/mtorr、72.1SCCM/mto
rr、100SCCM/mtorrとなった。
直結して行った。本発明で用いたターボ分子ポンプ106
は化学対応タイプでシリコン膜等半導体膜堆積中も運転
可能である。又、このターボ分子ポンプは窒素に対して
2200l/secの排気速度を有している。反応室101入り口に
於ける実効排気速度を最大限大きくする為、ターボ分子
ポンプ106とゲート・バルブ及びコンダクタンスバルブ1
05はマニホールド104に直付けされている。この結果炉
内温度600℃に於いて両ポンプを運転した状態で窒素を1
00SCCMガス導入管103より流した時の反応室101内平衡圧
力は1.2×10-3torrとなり、実効排気速度は83.3SCCM/mt
orrとなった。又同じ条件下で窒素を3.97SCCM、15.83SC
CM、39.68SCCM、300SCCM流した時のそれぞれの反応室内
平衡圧力は9.5×10-5torr、2.5×10-4torr、5.5×10-4t
orr、3.0×10-3torrで有り、対応する実効排気速度はそ
れぞれ41.8SCCM/mtorr、63.3SCCM/mtorr、72.1SCCM/mto
rr、100SCCM/mtorrとなった。
これらの圧力は窒素で校正された電離真空計を用いて
測定された。又反応中など窒素以外のガスが流される場
合は、測定値がガス種に依存しない融膜式圧力計を用い
て圧力を測定した。融膜式圧力計の最小分解能は１×10
-6torrで有った。
測定された。又反応中など窒素以外のガスが流される場
合は、測定値がガス種に依存しない融膜式圧力計を用い
て圧力を測定した。融膜式圧力計の最小分解能は１×10
-6torrで有った。
本実施例１で用いたターボ分子ポンプは、ターボ分子
ポンプの吸気穴に於ける圧力が3mtorr程度で有る時、窒
素に対するポンプ吸気穴排気速度SpはSp＝2200l/secで
有る。一方、反応室に於ける同圧力の実効排気速度Seは
上述の如くSe＝100SCCM/mtorr＝1267l/secで有る。又ゲ
ート・バルブ及びコンダクタンス・バルブのコンダクタ
ンスCvはCv＝3150l/secで有る。従って、マニホールド
やマニホールドと反応室との間のコンダクタンス等、残
りのすべてのコンダクタンスの合計Cxは、 1/se＝1/Sp＋1/Cv＋1/Cx に依り、Cx＝57937l/secで有る。これは本発明がマニホ
ールド自身の有するコンダクタンス、並びにマニホール
ドと反応室との間のコンダクタンスを充分大きく取った
為、残りの総コンダクタンスCxをポンプ吸気穴排気速度
Spに比べてはるかに大きくし得、結果として反応室に於
ける実効排気速度Seを大きくし得た事を物語っている。
ポンプの吸気穴に於ける圧力が3mtorr程度で有る時、窒
素に対するポンプ吸気穴排気速度SpはSp＝2200l/secで
有る。一方、反応室に於ける同圧力の実効排気速度Seは
上述の如くSe＝100SCCM/mtorr＝1267l/secで有る。又ゲ
ート・バルブ及びコンダクタンス・バルブのコンダクタ
ンスCvはCv＝3150l/secで有る。従って、マニホールド
やマニホールドと反応室との間のコンダクタンス等、残
りのすべてのコンダクタンスの合計Cxは、 1/se＝1/Sp＋1/Cv＋1/Cx に依り、Cx＝57937l/secで有る。これは本発明がマニホ
ールド自身の有するコンダクタンス、並びにマニホール
ドと反応室との間のコンダクタンスを充分大きく取った
為、残りの総コンダクタンスCxをポンプ吸気穴排気速度
Spに比べてはるかに大きくし得、結果として反応室に於
ける実効排気速度Seを大きくし得た事を物語っている。
本発明に依るLPCVD装置のマニホールド部を縦（上
下）方向から見た概念図を図９に示す。マニホールド10
4全体の内部は空洞と化しており、この広い空洞を通じ
て反応室からの排気が取られる。内部には所々補強の梁
901が設けられて居るが、マニホールド空洞部の幅600mm
に比べて充分細い為、マニホールド部のコンダクタンス
低下の要因とはなり得ない。マニホールド内部の厚みは
125mmで有り、ガスが通過する断面積は最も狭い部位で
も700cm2以上と広く、マニホールド内部のコンダクタン
スをポンプの排気速度Spやゲート・バルブ及びコンダク
タンス・バルブのコンダクタンスCvより充分大きくし得
ている。前述の如くマニホールド下部にはゲート・バル
ブ及びコンダクタンス・バルブを介してターボ分子ポン
プが直付けされている。この真空排気装置の吸気穴902
の直径は260mmで、従ってその断面積は531cm2で有る。
マニホールド下面及び上面には反応室への基板挿入口90
3が有る。本発明のLPCVD装置では300mm角の正方形型基
板を反応室内に水平に設置可能としている為、この基板
挿入口903の直径は460mmで有る。先の真空排気装置吸気
穴902と基板挿入口903はマニホールドの強度が許される
限り、出来るだけ接近している事が望ましい。マニホー
ルドの上面には図１に示した様に反応室101が設置され
て居り、真空排気装置吸気穴902の中心と基板挿入口903
の中心を結ぶ直線上で基板挿入口の中心に対して真空排
気装置吸気穴と反対方向のマニホールド上にガス導入管
103が立てられている。従って、反応室でのガスは上か
ら下へ、図９に於いては右から左へと流れる。ガス導入
管と、マニホールドの吸気穴を対称に配置する事に依
り、反応室内での乱流発生を最小限に止め得、半導体膜
を均質・均一に堆積できる。マニホールドの反応室から
の吸気はマニホールド吸気部904より取られる。マニホ
ールド吸気部904は図１に示す様にマニホールド基板挿
入口に面する側面で取られる。マニホールドの基板挿入
口に面する側面の内、真空排気装置方向の半円部全体が
開口されて居り、これがマニホールド吸気部904となっ
ている。基板挿入口の半径が230mmでマニホールドの厚
みが125mmで有る為、マニホールド吸気部904の開口面積
は903cm2と広く、事実上マニホールドと反応室とを一体
化している。これが故、マニホールドと反応室との間の
コンダクタンスはポンプの排気速度等に比べてはるかに
大きい。又、マニホールドの反応室側の側面全体の開口
は反応室とマニホールドとの区別を無意味と化し、その
違いは単に温度や材質程度で有り、気体流としては両者
を区別し得ない。この様にマニホールドの最も狭い部位
の断面積でも真空排気装置の吸気断面積よりも広くし、
更にマニホールド吸気部を可能な限り広く取った事に依
り、反応室に於ける実効排気速度を前述の如く大きくし
得た。
下）方向から見た概念図を図９に示す。マニホールド10
4全体の内部は空洞と化しており、この広い空洞を通じ
て反応室からの排気が取られる。内部には所々補強の梁
901が設けられて居るが、マニホールド空洞部の幅600mm
に比べて充分細い為、マニホールド部のコンダクタンス
低下の要因とはなり得ない。マニホールド内部の厚みは
125mmで有り、ガスが通過する断面積は最も狭い部位で
も700cm2以上と広く、マニホールド内部のコンダクタン
スをポンプの排気速度Spやゲート・バルブ及びコンダク
タンス・バルブのコンダクタンスCvより充分大きくし得
ている。前述の如くマニホールド下部にはゲート・バル
ブ及びコンダクタンス・バルブを介してターボ分子ポン
プが直付けされている。この真空排気装置の吸気穴902
の直径は260mmで、従ってその断面積は531cm2で有る。
マニホールド下面及び上面には反応室への基板挿入口90
3が有る。本発明のLPCVD装置では300mm角の正方形型基
板を反応室内に水平に設置可能としている為、この基板
挿入口903の直径は460mmで有る。先の真空排気装置吸気
穴902と基板挿入口903はマニホールドの強度が許される
限り、出来るだけ接近している事が望ましい。マニホー
ルドの上面には図１に示した様に反応室101が設置され
て居り、真空排気装置吸気穴902の中心と基板挿入口903
の中心を結ぶ直線上で基板挿入口の中心に対して真空排
気装置吸気穴と反対方向のマニホールド上にガス導入管
103が立てられている。従って、反応室でのガスは上か
ら下へ、図９に於いては右から左へと流れる。ガス導入
管と、マニホールドの吸気穴を対称に配置する事に依
り、反応室内での乱流発生を最小限に止め得、半導体膜
を均質・均一に堆積できる。マニホールドの反応室から
の吸気はマニホールド吸気部904より取られる。マニホ
ールド吸気部904は図１に示す様にマニホールド基板挿
入口に面する側面で取られる。マニホールドの基板挿入
口に面する側面の内、真空排気装置方向の半円部全体が
開口されて居り、これがマニホールド吸気部904となっ
ている。基板挿入口の半径が230mmでマニホールドの厚
みが125mmで有る為、マニホールド吸気部904の開口面積
は903cm2と広く、事実上マニホールドと反応室とを一体
化している。これが故、マニホールドと反応室との間の
コンダクタンスはポンプの排気速度等に比べてはるかに
大きい。又、マニホールドの反応室側の側面全体の開口
は反応室とマニホールドとの区別を無意味と化し、その
違いは単に温度や材質程度で有り、気体流としては両者
を区別し得ない。この様にマニホールドの最も狭い部位
の断面積でも真空排気装置の吸気断面積よりも広くし、
更にマニホールド吸気部を可能な限り広く取った事に依
り、反応室に於ける実効排気速度を前述の如く大きくし
得た。
ターボ分子ポンプ106は運転開始後約10分間で定常回
転に達する。この間ゲート・バルブ及びコンタクタンス
・バルブ105を全開にしておくと、反応室を600℃に保っ
た状態で反応室内背景圧力は1.0×10-6torrから1.5×10
-6torrとなる。又ターボ分子ポンプが定常回転に達して
から10分後の反応室内背景圧力は600℃で4.0×10-7torr
から9.0×10-7torrの間となる。ゲート・バルブが閉じ
られて居り、反応室内圧力が1torr程度に維持され、タ
ーボ分子ポンプが定常運転している状態で、ゲート・バ
ルブを開門すると開門後10分後の反応室内背景圧力は60
0℃で、やはり4.0×10-7torrから9.0×10-7torrの間と
なる。これはターボ分子ポンプをマニホールドに直付け
して、コンダクタンスを最大とした結果、反応室に於け
る実効排気速度を40SCCM/mtorr以上と非常に大きくでき
た為、ターボ分子ポンプ定常回転到達後又はゲート・バ
ルブ開門後僅か10分間で10-7torr代の高真空を実現し得
たので有る。
転に達する。この間ゲート・バルブ及びコンタクタンス
・バルブ105を全開にしておくと、反応室を600℃に保っ
た状態で反応室内背景圧力は1.0×10-6torrから1.5×10
-6torrとなる。又ターボ分子ポンプが定常回転に達して
から10分後の反応室内背景圧力は600℃で4.0×10-7torr
から9.0×10-7torrの間となる。ゲート・バルブが閉じ
られて居り、反応室内圧力が1torr程度に維持され、タ
ーボ分子ポンプが定常運転している状態で、ゲート・バ
ルブを開門すると開門後10分後の反応室内背景圧力は60
0℃で、やはり4.0×10-7torrから9.0×10-7torrの間と
なる。これはターボ分子ポンプをマニホールドに直付け
して、コンダクタンスを最大とした結果、反応室に於け
る実効排気速度を40SCCM/mtorr以上と非常に大きくでき
た為、ターボ分子ポンプ定常回転到達後又はゲート・バ
ルブ開門後僅か10分間で10-7torr代の高真空を実現し得
たので有る。
本発明のLPCVD装置に235mm□のガラス基板を17枚挿入
し、真空中で堆積温度に相当する500℃から600℃程度に
加熱した際の脱ガス等の漏洩速度はおよそ２×10-5torr
/minから７×10-5torr/minで有る。
し、真空中で堆積温度に相当する500℃から600℃程度に
加熱した際の脱ガス等の漏洩速度はおよそ２×10-5torr
/minから７×10-5torr/minで有る。
従って真空中10分間に於ける脱ガス等による不純物気
体のもたらす圧力上昇は２×10-4torrから７×10-4torr
程度で有る。
体のもたらす圧力上昇は２×10-4torrから７×10-4torr
程度で有る。
これに対して本発明のLPCVD装置では、ターボ分子ポ
ンプ等の真空排気装置が定常運転している状態では、前
述の如く1torrの真空度を10分以内に１×10-6torr以下
へと圧力を下げる排気能力を有している。
ンプ等の真空排気装置が定常運転している状態では、前
述の如く1torrの真空度を10分以内に１×10-6torr以下
へと圧力を下げる排気能力を有している。
従って本発明のLPCVD装置は基板やボート治具等から
の不必要で必然的に生ずる脱ガスを十分排気する事が可
能となっている。基板やボート治具等から発生する脱ガ
スには水（H2O）、酸素（O2）等が含まれて居り、これ
らの不純物ガスは良質なシリコン膜の成長を阻害する。
即ち、基板やボート治具から発生した不純物ガスはシリ
コン膜などの半導体膜堆積に際し、堆積の初期過程では
堆積膜の核となり得る。これが故、脱ガスが十分排気さ
れない場合、沢山の不純物ガスが基板表面に吸着し、多
くの核が発生する。従って堆積された半導体膜を構成す
る粒径が小さくなり、半導体膜の特性を劣化させる原因
となる。又、非晶質半導体膜を堆積し、後に熱処理やレ
ーザー照射等で結晶化させる場合で有っても、これらの
脱ガスに起因する多量の核の存在は結晶成長後の平均粒
径サイズを小さくし、やはり半導体特性を低下させる。
又堆積進行中にもこれらの脱ガス不純物は成長表面に於
ける原料ガスの表面マイグレーションを抑制する。これ
に依り、シラン・ジシラン・ゲルマン・フォスフィン
（PH3）・ジボラン（B2H6）など原料ガスが結晶エネル
ギー的に最も安定な位置を探し出す能力が低下し、多粒
界の半導体膜や非晶質成分を多く含んだ半導体膜を形成
させるに至り、低品質な半導体膜と化してしまう。又こ
れらの脱ガス不純物が成長半導体膜内に取り込まれる
と、更に半導体特性は劣化する。
の不必要で必然的に生ずる脱ガスを十分排気する事が可
能となっている。基板やボート治具等から発生する脱ガ
スには水（H2O）、酸素（O2）等が含まれて居り、これ
らの不純物ガスは良質なシリコン膜の成長を阻害する。
即ち、基板やボート治具から発生した不純物ガスはシリ
コン膜などの半導体膜堆積に際し、堆積の初期過程では
堆積膜の核となり得る。これが故、脱ガスが十分排気さ
れない場合、沢山の不純物ガスが基板表面に吸着し、多
くの核が発生する。従って堆積された半導体膜を構成す
る粒径が小さくなり、半導体膜の特性を劣化させる原因
となる。又、非晶質半導体膜を堆積し、後に熱処理やレ
ーザー照射等で結晶化させる場合で有っても、これらの
脱ガスに起因する多量の核の存在は結晶成長後の平均粒
径サイズを小さくし、やはり半導体特性を低下させる。
又堆積進行中にもこれらの脱ガス不純物は成長表面に於
ける原料ガスの表面マイグレーションを抑制する。これ
に依り、シラン・ジシラン・ゲルマン・フォスフィン
（PH3）・ジボラン（B2H6）など原料ガスが結晶エネル
ギー的に最も安定な位置を探し出す能力が低下し、多粒
界の半導体膜や非晶質成分を多く含んだ半導体膜を形成
させるに至り、低品質な半導体膜と化してしまう。又こ
れらの脱ガス不純物が成長半導体膜内に取り込まれる
と、更に半導体特性は劣化する。
この事から良質な半導体膜を堆積するには、基板など
から不可避的に発生する脱ガス不純物を十分速く排気す
るLPCVD装置が適当で有る。一般に真空中での脱ガス速
度は10分間で10-4torr程度の圧力上昇をもたらす為、こ
の脱ガス速度よりも大きい排気能力、即ち1torr程度の
真空を10分間で10-5torr以下とする様な真空排気系を具
備するLPCVD装置では脱ガス不純物を十分速く反応室外
に廃棄でき、その結果良質な半導体膜が形成される。
又、こうした真空排気系は真空排気装置と反応室間の不
要な配管を除去し、真空排気装置がゲート・バルブやコ
ンダクタンスバルブ等必要最小限のバルブを介して、反
応室に直接設置される事に依り容易に構成されるので有
る。
から不可避的に発生する脱ガス不純物を十分速く排気す
るLPCVD装置が適当で有る。一般に真空中での脱ガス速
度は10分間で10-4torr程度の圧力上昇をもたらす為、こ
の脱ガス速度よりも大きい排気能力、即ち1torr程度の
真空を10分間で10-5torr以下とする様な真空排気系を具
備するLPCVD装置では脱ガス不純物を十分速く反応室外
に廃棄でき、その結果良質な半導体膜が形成される。
又、こうした真空排気系は真空排気装置と反応室間の不
要な配管を除去し、真空排気装置がゲート・バルブやコ
ンダクタンスバルブ等必要最小限のバルブを介して、反
応室に直接設置される事に依り容易に構成されるので有
る。
図２（ａ）〜（ｅ）はMIS型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例１ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例１ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
又、本実施例１では基板201として235mm□の石英ガラ
スを用いたが、半導体膜堆積温度に耐え得る基板で有る
ならば、基板の種類や大きさは無論問われない。更に本
実施例１では半導体膜として真性シリコン膜を用いた
が、これ以外にもリンやボロンなどのドナーやアクセプ
ターなどの不純物、或いはゲルマニウムが含まれるシリ
コン膜や、真性ゲルマニウム膜、又はドナーやアクセプ
ターを含むゲルマニウム膜等も可能で有る。
スを用いたが、半導体膜堆積温度に耐え得る基板で有る
ならば、基板の種類や大きさは無論問われない。更に本
実施例１では半導体膜として真性シリコン膜を用いた
が、これ以外にもリンやボロンなどのドナーやアクセプ
ターなどの不純物、或いはゲルマニウムが含まれるシリ
コン膜や、真性ゲルマニウム膜、又はドナーやアクセプ
ターを含むゲルマニウム膜等も可能で有る。
まず基板201上に常圧化学気相堆積法（APCVD法）やス
パッター法などで下地保護膜となる二酸化珪素膜（SiO2
膜）202を形成し、次いでドナー又はアクセプターとな
る不純物を含んだシリコン膜をLPCVD法にて堆積した後
パターニングを行い、ソース・ドレイン領域203を形成
する。（図２−ａ）本実施例１では不純物としてリンを
選び、ホスフィン（PH3）とSiH4を混合して堆積温度600
℃でLPCVD法で不純物を含んだシリコン膜を1500Å堆積
した。
パッター法などで下地保護膜となる二酸化珪素膜（SiO2
膜）202を形成し、次いでドナー又はアクセプターとな
る不純物を含んだシリコン膜をLPCVD法にて堆積した後
パターニングを行い、ソース・ドレイン領域203を形成
する。（図２−ａ）本実施例１では不純物としてリンを
選び、ホスフィン（PH3）とSiH4を混合して堆積温度600
℃でLPCVD法で不純物を含んだシリコン膜を1500Å堆積
した。
次に図１に示し、前述したLPCVD装置を用いてトラン
ジスタの能動層となるチャンネル部シリコン膜204を堆
積した。（図２−ｂ）本実施例１では原料ガスとしてSi
H4を用い、希釈ガスを全く用いず、堆積温度600℃でシ
リコン膜204を堆積した。基板は表側を下向きとして、4
00℃に保たれた反応室101に挿入された。この際ガス導
入管103からは30SLMの純窒素が流れ出て居り、基板挿入
時に空気が反応室内に流れ込む事を最小限に止めてい
る。
ジスタの能動層となるチャンネル部シリコン膜204を堆
積した。（図２−ｂ）本実施例１では原料ガスとしてSi
H4を用い、希釈ガスを全く用いず、堆積温度600℃でシ
リコン膜204を堆積した。基板は表側を下向きとして、4
00℃に保たれた反応室101に挿入された。この際ガス導
入管103からは30SLMの純窒素が流れ出て居り、基板挿入
時に空気が反応室内に流れ込む事を最小限に止めてい
る。
基板挿入後、ターボ分子ポンプの運転を開始し、定常
回転に達した後、漏洩検査を２分間施した。この時の脱
ガス等の漏洩速度は4.3×10-5torr/minで有った。その
後挿入温度の400℃から堆積温度の600℃迄一時間費やし
て昇温した。昇温の最初の10分間は反応室にガスを全く
導入せず、真空中で昇温した。昇温開始後10分後の反応
室到達最低背景圧力は6.8×10-7torrで有った。又残り5
0分間の昇温期間には純度99.9999％以上の窒素ガスを30
0SCCM流し続けた。この時の反応室内平衡圧力は3.0×10
-3torrで有った。堆積温度到達後、原料ガスであるSiH4
を250SCCM流し、６分51秒間Si膜を堆積した。この時コ
ンダクタンス・バルブの開閉を調整し反応室内圧を28.5
mtorrに保った。反応中の圧力はガス種に測定値が依存
しない隔膜式圧力計を用いて測定した。こうして得られ
たシリコン膜の膜厚は294Åで有った。次にこのシリコ
ン膜をパターニングし、トランジスタの能動層となるチ
ャンネル部シリコン膜205を作成した。（図２−ｃ） その後電子サイクロトロン共鳴プラズマ化学気相堆積
法（ECR−PECVD法）やAPCVD法などでゲート絶縁膜206を
形成する。本実施例１ではゲート絶縁膜としてSiO2膜を
用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図２
−ｄ）引き続いてゲート電極207となる薄膜をスパッタ
ー法蒸着法或いはCVD法などで堆積する。本実施例１で
はゲート電極材料としてクロム（Cr）を選択し、スパッ
ター法で1500Å堆積した。ゲート電極となる薄膜を堆積
後パターニングを行い、更に層間絶縁膜208を5000Å堆
積した後、コンタクトホールを開け、ソース・ドレイン
取り出し電極209をスパッター法などで形成し、薄膜半
導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性の一例Vgs−Ids曲線を図３、３−ａに示した。ここ
でIdsはソース・ドレイン電流、Vgsはゲート電圧を示
し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測
定した。トランジスタチャンネル部の長さＬ＝10μｍ、
幅Ｗ＝10μｍで有った。Vds＝4V,Vgs＝10Vでトランジス
タをオンさせたときオン電流は3.34×10-7Aで有った。
又Vgs＝0Vでトランジスタをオフさせたときのオフ電流
は2.24×10-13Aとなり、ゲート電圧の10Cの変調に対し
てIdsが６桁以上変動する良好な薄膜半導体装置が得ら
れた。この薄膜半導体装置の飽和電流領域から求めた有
効電子移動度は6.1cm2/v・secで有った。
回転に達した後、漏洩検査を２分間施した。この時の脱
ガス等の漏洩速度は4.3×10-5torr/minで有った。その
後挿入温度の400℃から堆積温度の600℃迄一時間費やし
て昇温した。昇温の最初の10分間は反応室にガスを全く
導入せず、真空中で昇温した。昇温開始後10分後の反応
室到達最低背景圧力は6.8×10-7torrで有った。又残り5
0分間の昇温期間には純度99.9999％以上の窒素ガスを30
0SCCM流し続けた。この時の反応室内平衡圧力は3.0×10
-3torrで有った。堆積温度到達後、原料ガスであるSiH4
を250SCCM流し、６分51秒間Si膜を堆積した。この時コ
ンダクタンス・バルブの開閉を調整し反応室内圧を28.5
mtorrに保った。反応中の圧力はガス種に測定値が依存
しない隔膜式圧力計を用いて測定した。こうして得られ
たシリコン膜の膜厚は294Åで有った。次にこのシリコ
ン膜をパターニングし、トランジスタの能動層となるチ
ャンネル部シリコン膜205を作成した。（図２−ｃ） その後電子サイクロトロン共鳴プラズマ化学気相堆積
法（ECR−PECVD法）やAPCVD法などでゲート絶縁膜206を
形成する。本実施例１ではゲート絶縁膜としてSiO2膜を
用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図２
−ｄ）引き続いてゲート電極207となる薄膜をスパッタ
ー法蒸着法或いはCVD法などで堆積する。本実施例１で
はゲート電極材料としてクロム（Cr）を選択し、スパッ
ター法で1500Å堆積した。ゲート電極となる薄膜を堆積
後パターニングを行い、更に層間絶縁膜208を5000Å堆
積した後、コンタクトホールを開け、ソース・ドレイン
取り出し電極209をスパッター法などで形成し、薄膜半
導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性の一例Vgs−Ids曲線を図３、３−ａに示した。ここ
でIdsはソース・ドレイン電流、Vgsはゲート電圧を示
し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測
定した。トランジスタチャンネル部の長さＬ＝10μｍ、
幅Ｗ＝10μｍで有った。Vds＝4V,Vgs＝10Vでトランジス
タをオンさせたときオン電流は3.34×10-7Aで有った。
又Vgs＝0Vでトランジスタをオフさせたときのオフ電流
は2.24×10-13Aとなり、ゲート電圧の10Cの変調に対し
てIdsが６桁以上変動する良好な薄膜半導体装置が得ら
れた。この薄膜半導体装置の飽和電流領域から求めた有
効電子移動度は6.1cm2/v・secで有った。
一方図３、３−ｂに従来のLPCVD法で能動層チャンネ
ル部シリコン膜を堆積し、それ以外の工程は総て本発明
と同様にして薄膜半導体装置を製作した際のVgs−Ids曲
線を比較のために掲げる。
ル部シリコン膜を堆積し、それ以外の工程は総て本発明
と同様にして薄膜半導体装置を製作した際のVgs−Ids曲
線を比較のために掲げる。
図７に示したように、従来のLPCVD装置は図１に示し
た本発明のLPCVD装置と比べると、反応室の大きさや形
状・又基板種類・枚数・挿入位置や加熱系などは同一で
有るのに対し、排気系は大きく異なっている。即ち、従
来のLPCVD装置ではロータリー・ポンプ107とメカニカル
・ブースター・ポンプ706に依り排気される。反応室101
からの排気はマニホールド104上に立てられた排気管703
を通じて取られ、更にマニホールドからは真空排気装置
への排気管705に依り排気される。図10に従来技術のLPC
VD装置のマニホールド部を縦（上下）方向から見た概念
図を示す。従来のマニホールドはドーナツ状で有り外径
が600mmでマニホールドの幅が70mm厚さが125mmで断面積
は87.5cm2程度で有り、コンダクタンスは非常に小さ
い。又、マニホールドと反応室との間には直径40mm長さ
685mmの円柱管が４本排気管703として立てられている。
排気管のコンダクタンスは各々11.64l/secでその結果、
マニホールドと反応室の間のコンダクタンスは47l/sec
程度で有る。その為、反応室内温度600℃でヘリウムを7
4SCCM流した時、反応室内平衡圧が25.2mtorrとなる実効
排気速度を有して居り、又反応室の到達最低背景圧力は
10-4torr代で有った。
た本発明のLPCVD装置と比べると、反応室の大きさや形
状・又基板種類・枚数・挿入位置や加熱系などは同一で
有るのに対し、排気系は大きく異なっている。即ち、従
来のLPCVD装置ではロータリー・ポンプ107とメカニカル
・ブースター・ポンプ706に依り排気される。反応室101
からの排気はマニホールド104上に立てられた排気管703
を通じて取られ、更にマニホールドからは真空排気装置
への排気管705に依り排気される。図10に従来技術のLPC
VD装置のマニホールド部を縦（上下）方向から見た概念
図を示す。従来のマニホールドはドーナツ状で有り外径
が600mmでマニホールドの幅が70mm厚さが125mmで断面積
は87.5cm2程度で有り、コンダクタンスは非常に小さ
い。又、マニホールドと反応室との間には直径40mm長さ
685mmの円柱管が４本排気管703として立てられている。
排気管のコンダクタンスは各々11.64l/secでその結果、
マニホールドと反応室の間のコンダクタンスは47l/sec
程度で有る。その為、反応室内温度600℃でヘリウムを7
4SCCM流した時、反応室内平衡圧が25.2mtorrとなる実効
排気速度を有して居り、又反応室の到達最低背景圧力は
10-4torr代で有った。
こうした従来のLPCVD装置にて、堆積温度600℃、SiH4
流量70SCCMで反応炉内圧力28.4mtorrで８分30秒間能動
層チャンネル部となるSi膜を堆積した。堆積Si膜の膜厚
は299Åで有った。この様にして従来技術で作成された
薄膜半導体装置のオン電流は1.1×10-7A、オフ電流は8.
76×10-13で飽和電流領域から求めた有効電子移動度は
2.48cm2/v・secで有った。
流量70SCCMで反応炉内圧力28.4mtorrで８分30秒間能動
層チャンネル部となるSi膜を堆積した。堆積Si膜の膜厚
は299Åで有った。この様にして従来技術で作成された
薄膜半導体装置のオン電流は1.1×10-7A、オフ電流は8.
76×10-13で飽和電流領域から求めた有効電子移動度は
2.48cm2/v・secで有った。
これらの結果を比較すると本発明の多大な優位性を窺
い知らされる。即ち本発明は従来技術に対して例えば電
子移動度を２倍以上大きくし、オン電流を３倍以上に増
大させ、しかもオフ電流も３分の１以下に低減し、トラ
ンジスタ特性を大きく改良なし得た。この他、製造上で
も本発明の堆積速度は42.9Å/minと同じ温度の同じ圧力
の従来技術に於ける堆積速度35.2Å/minより改善されて
居り、製造時間の短縮、スループット向上に役立つもの
で有る。更に本発明では通常ホット・ウォール型では不
可能とされていた高真空で高排気能力を有するLPCVD装
置を前述した特殊真空排気系に依り実現し得た。これに
依り、一バッチで多数の基板加工が可能になり、同時に
窮めて優れた均一性をも確保し得た。実際、本実施例１
では235mmの基板17枚を同時処理したが、各基板内での
膜厚のバラツキは基板の四角のコーナーから1cm以内を
除いてその他の全面に渡って１％未満で有る。即ち235m
m□の基板が有する552.25cm2の面積の内、各四角以外の
549.11cm2の領域内での膜厚変動は２Å以下で有った。
又、基板間の膜厚変動も最下層に設置された一枚が30Å
程度薄かった事を除くと残りの16枚総て非常に均一で、
これら16枚の基板で最も膜厚が薄かった物で289Å、最
も厚かった基板でも298Åで有った。この様に高真空・
高排気能力を有する本発明のLPCVD装置に依り、高品質
半導体膜を窮めて均一に、しかも多量に処理する事が可
能となった。
い知らされる。即ち本発明は従来技術に対して例えば電
子移動度を２倍以上大きくし、オン電流を３倍以上に増
大させ、しかもオフ電流も３分の１以下に低減し、トラ
ンジスタ特性を大きく改良なし得た。この他、製造上で
も本発明の堆積速度は42.9Å/minと同じ温度の同じ圧力
の従来技術に於ける堆積速度35.2Å/minより改善されて
居り、製造時間の短縮、スループット向上に役立つもの
で有る。更に本発明では通常ホット・ウォール型では不
可能とされていた高真空で高排気能力を有するLPCVD装
置を前述した特殊真空排気系に依り実現し得た。これに
依り、一バッチで多数の基板加工が可能になり、同時に
窮めて優れた均一性をも確保し得た。実際、本実施例１
では235mmの基板17枚を同時処理したが、各基板内での
膜厚のバラツキは基板の四角のコーナーから1cm以内を
除いてその他の全面に渡って１％未満で有る。即ち235m
m□の基板が有する552.25cm2の面積の内、各四角以外の
549.11cm2の領域内での膜厚変動は２Å以下で有った。
又、基板間の膜厚変動も最下層に設置された一枚が30Å
程度薄かった事を除くと残りの16枚総て非常に均一で、
これら16枚の基板で最も膜厚が薄かった物で289Å、最
も厚かった基板でも298Åで有った。この様に高真空・
高排気能力を有する本発明のLPCVD装置に依り、高品質
半導体膜を窮めて均一に、しかも多量に処理する事が可
能となった。
一般にシリコン薄膜半導体装置ではチャンネル部を構
成するシリコン膜を堆積する際の温度と圧力が重要なパ
ラメーターとして知られて居り、これらが同じで有るな
らば同じ膜質のシリコン膜が堆積され、延ては同等のト
ランジスタ特性を有する薄膜半導体装置が作成されると
考えられている。しかしながら本発明は温度と圧力が同
じであっても排気系を改良する事に依り、堆積時間を短
縮してスループットを上げ更に良質な半導体膜を堆積す
る事に依り、トランジスタ特性を大幅に改良する事に成
功した。
成するシリコン膜を堆積する際の温度と圧力が重要なパ
ラメーターとして知られて居り、これらが同じで有るな
らば同じ膜質のシリコン膜が堆積され、延ては同等のト
ランジスタ特性を有する薄膜半導体装置が作成されると
考えられている。しかしながら本発明は温度と圧力が同
じであっても排気系を改良する事に依り、堆積時間を短
縮してスループットを上げ更に良質な半導体膜を堆積す
る事に依り、トランジスタ特性を大幅に改良する事に成
功した。
（実施例２）
図２（ａ）〜（ｅ）はMIS型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例２ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例２ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
本実施例２では基板201として235mm□の石英ガラスを
用いたが、シリコン膜堆積温度に耐え得る基板で有るな
らば、基板の種類や大きさは無論問われない。又、本実
施例２でも半導体膜としてシリコン膜を用いたが、本実
施例１と同様、ゲルマニウム（Ge）やシリコン・ゲルマ
ニウム（SiχGel−χ:0＜χ＜１）やドナー・アクセプ
ターなどを含んだ半導体膜であっても構わない。
用いたが、シリコン膜堆積温度に耐え得る基板で有るな
らば、基板の種類や大きさは無論問われない。又、本実
施例２でも半導体膜としてシリコン膜を用いたが、本実
施例１と同様、ゲルマニウム（Ge）やシリコン・ゲルマ
ニウム（SiχGel−χ:0＜χ＜１）やドナー・アクセプ
ターなどを含んだ半導体膜であっても構わない。
まず基板201上に常圧化学気相堆積法（APCVD法）やス
パッター法などで下地保護膜となる二酸化珪素膜（SiO2
膜）202を形成し、次いでドナー又はアクセプターとな
る不純物を含んだシリコン膜をLPCVD法にて堆積した後
パターニングを行い、ソース・ドレイン領域203を形成
する。（図２−ａ）本実施例２では不純物としてリンを
選び、ホスフィン（PH3）とSiH4を混合して堆積温度600
℃でLPCVD法で不純物を含んだシリコン膜を1500Å堆積
した。
パッター法などで下地保護膜となる二酸化珪素膜（SiO2
膜）202を形成し、次いでドナー又はアクセプターとな
る不純物を含んだシリコン膜をLPCVD法にて堆積した後
パターニングを行い、ソース・ドレイン領域203を形成
する。（図２−ａ）本実施例２では不純物としてリンを
選び、ホスフィン（PH3）とSiH4を混合して堆積温度600
℃でLPCVD法で不純物を含んだシリコン膜を1500Å堆積
した。
次に図１に示し、実施例１で詳述したLPCVD装置を用
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｂ）本実施例２では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
600℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は4.0×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の600℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は6.5×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。堆積温度到達後、原料
ガスであるSiH4を250SCCM流し、12分46秒間Si膜を堆積
した。この間コンダクタンス・バルブは全開とし、反応
炉内圧はガス種に測定値が依存しない隔膜式圧力計を用
いて測定した。原料SiH4を反応室に導入後最初の３分16
秒間は反応室内平衡圧力は2.55mtorrで有った。この圧
力測定値は反応室の温度を25℃としてSiH4を250SCCM流
した時に得られる反応室内平衡圧力と同値である。又こ
の条件で堆積時間ｔ（min）と堆積膜厚Ｔ（Å）の関係
は Ｔ（Å）＝−87.9（Å）＋30.4（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
三分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、原料ガス導
入後11分16秒後には2.94mtorrとなり、以後堆積が終了
する原料ガス導入後12分46秒迄この圧力値を維持した。
反応室内の圧力上昇は原料シランの反応率が変わり、生
成水素量が増大した結果で有る。従ってこの圧力変化を
考慮すると、堆積終了直前の原料シランの反応率は16.7
％で、これに基づいてシラン分圧は2.10mtorrと推定さ
れる。
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｂ）本実施例２では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
600℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は4.0×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の600℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は6.5×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。堆積温度到達後、原料
ガスであるSiH4を250SCCM流し、12分46秒間Si膜を堆積
した。この間コンダクタンス・バルブは全開とし、反応
炉内圧はガス種に測定値が依存しない隔膜式圧力計を用
いて測定した。原料SiH4を反応室に導入後最初の３分16
秒間は反応室内平衡圧力は2.55mtorrで有った。この圧
力測定値は反応室の温度を25℃としてSiH4を250SCCM流
した時に得られる反応室内平衡圧力と同値である。又こ
の条件で堆積時間ｔ（min）と堆積膜厚Ｔ（Å）の関係
は Ｔ（Å）＝−87.9（Å）＋30.4（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
三分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、原料ガス導
入後11分16秒後には2.94mtorrとなり、以後堆積が終了
する原料ガス導入後12分46秒迄この圧力値を維持した。
反応室内の圧力上昇は原料シランの反応率が変わり、生
成水素量が増大した結果で有る。従ってこの圧力変化を
考慮すると、堆積終了直前の原料シランの反応率は16.7
％で、これに基づいてシラン分圧は2.10mtorrと推定さ
れる。
一方、本実施例２では235mm□の基板を反応室に17枚
挿入した為、反応室内総面積は44040cm2となる。反応室
内全域で同一の堆積速度を仮定し、堆積速度と反応室内
総面積より原料シランの反応率及びシラン分圧を見積も
るとそれぞれ10.0％及び2.52mtorrとなった。こうして
得られたシリコン膜の膜厚は301Åで有った。次にこの
シリコン膜をパターニングし、トランジスタの能動層と
なるチャンネル部シリコン膜205を作成した。（図２−
ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例２ではゲート絶縁膜としてSiO2膜
を用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例２
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性の一例Vgs−Ids曲線を図４、４−ａに示した。ここ
でIdsはソース・ドレイン電流、Vgsはゲート電圧を示
し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測
定した。トランジスタチャンネル部の長さＬ＝10μｍ、
幅Ｗ＝10μｍで有った。Vds＝4V,Vgs＝10Vでトランジス
タをオンさせたときオン電流は 95％の信頼係数でＩON＝（2.40＋0.08、−0.07）×10-6
Aで有った。又、Vgs＝0Vでトランジスタをオフさせた時
のオフ電流はＩOFF＝（1.82＋0.64、−0.47）×10-13A
となり、ゲート電圧の10Vの変調に対してIdsが７桁以上
変動する良好な薄膜半導体装置が得られた。この薄膜半
導体装置の飽和電流領域から求めた有効電子移動度は1
0.84±0.29cm2/V・secで有った。この様に本発明に依り
良好な薄膜半導体装置が得られた。
挿入した為、反応室内総面積は44040cm2となる。反応室
内全域で同一の堆積速度を仮定し、堆積速度と反応室内
総面積より原料シランの反応率及びシラン分圧を見積も
るとそれぞれ10.0％及び2.52mtorrとなった。こうして
得られたシリコン膜の膜厚は301Åで有った。次にこの
シリコン膜をパターニングし、トランジスタの能動層と
なるチャンネル部シリコン膜205を作成した。（図２−
ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例２ではゲート絶縁膜としてSiO2膜
を用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例２
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性の一例Vgs−Ids曲線を図４、４−ａに示した。ここ
でIdsはソース・ドレイン電流、Vgsはゲート電圧を示
し、ソース・ドレイン電圧Vdsは4Vで温度25℃の元で測
定した。トランジスタチャンネル部の長さＬ＝10μｍ、
幅Ｗ＝10μｍで有った。Vds＝4V,Vgs＝10Vでトランジス
タをオンさせたときオン電流は 95％の信頼係数でＩON＝（2.40＋0.08、−0.07）×10-6
Aで有った。又、Vgs＝0Vでトランジスタをオフさせた時
のオフ電流はＩOFF＝（1.82＋0.64、−0.47）×10-13A
となり、ゲート電圧の10Vの変調に対してIdsが７桁以上
変動する良好な薄膜半導体装置が得られた。この薄膜半
導体装置の飽和電流領域から求めた有効電子移動度は1
0.84±0.29cm2/V・secで有った。この様に本発明に依り
良好な薄膜半導体装置が得られた。
一方図４、４−ｂにコンダクタンスバルブを全閉とし
て反応室に於ける実効排気速度を落として能動層チャン
ネル部シリコン膜を堆積し、それ以外の工程は総て本発
明と同様にして薄膜半導体装置を製作した際のVgs−Ids
曲線を比較のために掲げる。このコンダクタンスバルブ
を全閉にした際、反応室に窒素を100SCCM、200SCCM、30
0SCCM流した時の反応室内平衡圧力は炉内温度600℃に於
いて、それぞれ1.2×10-2torr、2.6×10-2torr、4.0×1
0-2torrとなり、対応する実効排気速度は各々、8.33SCC
M/mtorr、7.69SCCM/mtorr、7.50SCCM/mtorrとなった。
この実効排気速度は従来のLPCVD装置の実効排気速度よ
り約２倍程度大きく、従来技術を代表していないが、他
の製造条件を総て本発明と同様にして比較するために実
効排気速度の小さい例として薄膜半導体装置を作製し
た。
て反応室に於ける実効排気速度を落として能動層チャン
ネル部シリコン膜を堆積し、それ以外の工程は総て本発
明と同様にして薄膜半導体装置を製作した際のVgs−Ids
曲線を比較のために掲げる。このコンダクタンスバルブ
を全閉にした際、反応室に窒素を100SCCM、200SCCM、30
0SCCM流した時の反応室内平衡圧力は炉内温度600℃に於
いて、それぞれ1.2×10-2torr、2.6×10-2torr、4.0×1
0-2torrとなり、対応する実効排気速度は各々、8.33SCC
M/mtorr、7.69SCCM/mtorr、7.50SCCM/mtorrとなった。
この実効排気速度は従来のLPCVD装置の実効排気速度よ
り約２倍程度大きく、従来技術を代表していないが、他
の製造条件を総て本発明と同様にして比較するために実
効排気速度の小さい例として薄膜半導体装置を作製し
た。
こうしたコンダクタンス・バルブ全閉とした本発明の
LPCVD装置を用いてトランジスタの能動層となるチャン
ネル部シリコン膜を堆積した。この比較例では原料ガス
としてSiH4を用い、希釈ガスを全く用いず、堆積温度60
0℃でシリコン膜204を堆積した。基板は表側を下向きと
して、400℃に保たれた反応室101に挿入された。この際
ガス導入管103からは30SLMの純窒素が流れ出て居り基板
挿入時に空気が反応室内に流れ込む事を最小限に止めて
いる。基板挿入後、ターボ分子ポンプの運転を開始し、
定常回転に達した後、漏洩検査を２分間施した。この時
の脱ガス等の漏洩速度は4.3×10-5torr/minで有った。
その後挿入温度の400℃から堆積温度の600℃まで１時間
費やして昇温した。昇温の最初の10分間は反応室にガス
を全く導入せず、真空中で昇温した。昇温開始後10分後
の反応室到達最低背景圧力は6.8×10-7torrで有った。
又残り50分間の昇温期間には純度99.9999％以上の窒素
ガスを300SCCM流し続けた。この時の反応室内平衡圧力
は3.0×10-3torrで有った。堆積温度到達後、原料ガス
であるSiH4を250SCCM流し、６分51秒間Si膜を堆積し
た。このときコンダクタンス・バルブは全閉とし、反応
炉内圧は28.5mtorrとなった。反応中の圧力はガス種に
測定値が依存しない隔膜式圧力計を用いて測定した。こ
うして得られたシリコン膜の膜厚は294Åで有った。こ
れ以外は実施例２の本発明と全く同一の製造工程で薄膜
半導体装置を試作した。
LPCVD装置を用いてトランジスタの能動層となるチャン
ネル部シリコン膜を堆積した。この比較例では原料ガス
としてSiH4を用い、希釈ガスを全く用いず、堆積温度60
0℃でシリコン膜204を堆積した。基板は表側を下向きと
して、400℃に保たれた反応室101に挿入された。この際
ガス導入管103からは30SLMの純窒素が流れ出て居り基板
挿入時に空気が反応室内に流れ込む事を最小限に止めて
いる。基板挿入後、ターボ分子ポンプの運転を開始し、
定常回転に達した後、漏洩検査を２分間施した。この時
の脱ガス等の漏洩速度は4.3×10-5torr/minで有った。
その後挿入温度の400℃から堆積温度の600℃まで１時間
費やして昇温した。昇温の最初の10分間は反応室にガス
を全く導入せず、真空中で昇温した。昇温開始後10分後
の反応室到達最低背景圧力は6.8×10-7torrで有った。
又残り50分間の昇温期間には純度99.9999％以上の窒素
ガスを300SCCM流し続けた。この時の反応室内平衡圧力
は3.0×10-3torrで有った。堆積温度到達後、原料ガス
であるSiH4を250SCCM流し、６分51秒間Si膜を堆積し
た。このときコンダクタンス・バルブは全閉とし、反応
炉内圧は28.5mtorrとなった。反応中の圧力はガス種に
測定値が依存しない隔膜式圧力計を用いて測定した。こ
うして得られたシリコン膜の膜厚は294Åで有った。こ
れ以外は実施例２の本発明と全く同一の製造工程で薄膜
半導体装置を試作した。
この様にして作成された比較例の薄膜半導体装置のオ
ン電流はＩON＝（3.34＋0.11、−0.12）×10-7A、オフ
電流はＩOFF＝（2.24＋0.79、−0.58）×10-13Aで飽和
電流領域から求めた有効電子移動度は6.12±0.29cm2/v
・secで有った。この比較例から分かる様に、実効排気
速度を10SCCM/mtorr以上としたLPCVD装置にてチャンネ
ル部シリコン膜を形成するという本発明により、従来の
実効排気速度が10SCCM/mtorr以下で有ったLPCVD装置で
薄膜半導体装置のチャンネル部シリコン膜を形成する技
術に比較して、オン電流を７倍以上増大させ、且つオフ
電流も低く押さえる事が出来、その結果オン・オフ比を
従来に比して10倍以上増大させる事に成功した。
ン電流はＩON＝（3.34＋0.11、−0.12）×10-7A、オフ
電流はＩOFF＝（2.24＋0.79、−0.58）×10-13Aで飽和
電流領域から求めた有効電子移動度は6.12±0.29cm2/v
・secで有った。この比較例から分かる様に、実効排気
速度を10SCCM/mtorr以上としたLPCVD装置にてチャンネ
ル部シリコン膜を形成するという本発明により、従来の
実効排気速度が10SCCM/mtorr以下で有ったLPCVD装置で
薄膜半導体装置のチャンネル部シリコン膜を形成する技
術に比較して、オン電流を７倍以上増大させ、且つオフ
電流も低く押さえる事が出来、その結果オン・オフ比を
従来に比して10倍以上増大させる事に成功した。
一般にシリコン薄膜半導体装置ではチャンネル部を構
成するシリコン膜を堆積する際の温度と圧力が重要なパ
ラメーターとして知られている。例えば堆積温度600℃
でシリコン膜を堆積する場合、従来のLPCVD装置ではシ
ラン分圧が3mtorr以下では実効排気速度が小さい為、堆
積速度は８Å/min程度と遅く、加えて半導体特性も劣悪
で有った。しかるに本発明に依ると、実効排気速度を大
きくする事に依り、堆積速度を増大させ、それに依り堆
積時間を短縮してなお、低圧堆積に依りトランジスタ特
性を大幅に改良する事に成功した。
成するシリコン膜を堆積する際の温度と圧力が重要なパ
ラメーターとして知られている。例えば堆積温度600℃
でシリコン膜を堆積する場合、従来のLPCVD装置ではシ
ラン分圧が3mtorr以下では実効排気速度が小さい為、堆
積速度は８Å/min程度と遅く、加えて半導体特性も劣悪
で有った。しかるに本発明に依ると、実効排気速度を大
きくする事に依り、堆積速度を増大させ、それに依り堆
積時間を短縮してなお、低圧堆積に依りトランジスタ特
性を大幅に改良する事に成功した。
（実施例３）
図２（ａ）〜（ｅ）はMIS型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例３ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例３ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
本実施例３では基板201として235mm□の石英ガラスを
用いたが、半導体膜堆積温度に耐え得る基板で有るなら
ば、基板の種類や大きさは無論問われない。更に本実施
例３では半導体膜として責任シリコン膜を用いたが、半
導体膜としてドナーやアクセプターを含むシリコン膜
や、ゲルマニウムを含むSiχGel−χ（０＜χ＜１）或
いはSiGex膜で有っても構わない。まず基板201上に常圧
化学気相堆積法（APCVD法）やスパッター法などで下地
保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次
いでドナー又はアクセプターとなる不純物を含んだシリ
コン膜をLPCVD法にて堆積した後パターニングを行い、
ソース・ドレイン領域203を形成する。（図２−ａ）本
実施例３では不純物としてリンを選び、ホスフィン（PH
3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物
を含んだシリコン膜を1500Å堆積した。
用いたが、半導体膜堆積温度に耐え得る基板で有るなら
ば、基板の種類や大きさは無論問われない。更に本実施
例３では半導体膜として責任シリコン膜を用いたが、半
導体膜としてドナーやアクセプターを含むシリコン膜
や、ゲルマニウムを含むSiχGel−χ（０＜χ＜１）或
いはSiGex膜で有っても構わない。まず基板201上に常圧
化学気相堆積法（APCVD法）やスパッター法などで下地
保護膜となる二酸化珪素膜（SiO2膜）202を形成し、次
いでドナー又はアクセプターとなる不純物を含んだシリ
コン膜をLPCVD法にて堆積した後パターニングを行い、
ソース・ドレイン領域203を形成する。（図２−ａ）本
実施例３では不純物としてリンを選び、ホスフィン（PH
3）とSiH4を混合して堆積温度600℃でLPCVD法で不純物
を含んだシリコン膜を1500Å堆積した。
次に図１に示し、実施例１で詳述したLPCVD装置を用
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｄ）本実施例３では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
600℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は3.0×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の600℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は5.2×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。堆積温度到達後、原料
ガスであるSiH4を50SCCM流し、26分04秒間Si膜を堆積し
た。
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｄ）本実施例３では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
600℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は3.0×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の600℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は5.2×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。堆積温度到達後、原料
ガスであるSiH4を50SCCM流し、26分04秒間Si膜を堆積し
た。
この間コンダクタンス・バルブは全開とし、反応室内
圧力はガス種に測定値が依存しない隔膜式圧力計を用い
て測定した。原料SiH4を反応室に導入後最初の13分30秒
間は反応室内平衡圧力は0.69mtorrで有った。この圧力
測定値は反応室の温度を25℃としてSiH4を50SCCM流した
時に得られる反応室内平衡圧力の0.67mtorrとほぼ同値
である。又この条件で堆積時間ｔ（min）と堆積膜厚Ｔ
（Å）の関係は Ｔ（Å）＝−227（Å）＋20.6（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
12分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、堆積が終了
する直前の原料ガス導入後26分00秒後には0.86mtorrと
なった。
圧力はガス種に測定値が依存しない隔膜式圧力計を用い
て測定した。原料SiH4を反応室に導入後最初の13分30秒
間は反応室内平衡圧力は0.69mtorrで有った。この圧力
測定値は反応室の温度を25℃としてSiH4を50SCCM流した
時に得られる反応室内平衡圧力の0.67mtorrとほぼ同値
である。又この条件で堆積時間ｔ（min）と堆積膜厚Ｔ
（Å）の関係は Ｔ（Å）＝−227（Å）＋20.6（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
12分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、堆積が終了
する直前の原料ガス導入後26分00秒後には0.86mtorrと
なった。
反応室内の圧力上昇は原料シランの反応率が変わり、生
成水素量が増大した結果で有る。
成水素量が増大した結果で有る。
従ってこの圧力変化を考慮すると、堆積終了直前の原
料シランの反応率は31.5％で、これに基づいてシラン分
圧は0.45mtorrと推定される。一方、本実施例３では235
mm□の基板を反応室に17枚挿入した為、反応室内総面積
は44040cm2となる。反応室内全域で同一の堆積速度を仮
定し、堆積速度と反応室内総面積より原料シランの反応
率及びシラン分圧を見積もるとそれぞれ34.0％及び0.43
mtorrとなった。こうして得られたシリコン膜の膜厚は3
26Åで有った。次にこのシリコン膜をパターニングし、
トランジスタの能動層となるチャンネル部シリコン膜20
5を作成した。（図２−ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例３ではゲート絶縁膜としてSiO2膜
を用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例３
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性を測定したところ、ソース・ドレイン電圧Vds＝4V,
ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソ
ース・ドレイン電流Idsをオン電流ＩONと定義して、95
％の信頼係数でＩON＝（3.63＋0.12、−0.11）×10-6A
で有った。ここで測定は温度25℃の元で、チャンネル部
の長さＬ＝10μｍ、幅Ｗ＝10μｍのトランジスタに対し
てなされた。又、飽和電流領域から求めた有効電子移動
度（J.Levinson et al.J,Appl,Phys.53,1993'82）
は、μ＝12.91±0.29cm2/v.secで有った。この様に本発
明に依り良好な薄膜半導体装置が得られた。
料シランの反応率は31.5％で、これに基づいてシラン分
圧は0.45mtorrと推定される。一方、本実施例３では235
mm□の基板を反応室に17枚挿入した為、反応室内総面積
は44040cm2となる。反応室内全域で同一の堆積速度を仮
定し、堆積速度と反応室内総面積より原料シランの反応
率及びシラン分圧を見積もるとそれぞれ34.0％及び0.43
mtorrとなった。こうして得られたシリコン膜の膜厚は3
26Åで有った。次にこのシリコン膜をパターニングし、
トランジスタの能動層となるチャンネル部シリコン膜20
5を作成した。（図２−ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例３ではゲート絶縁膜としてSiO2膜
を用い、ECR−PECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例３
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性を測定したところ、ソース・ドレイン電圧Vds＝4V,
ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソ
ース・ドレイン電流Idsをオン電流ＩONと定義して、95
％の信頼係数でＩON＝（3.63＋0.12、−0.11）×10-6A
で有った。ここで測定は温度25℃の元で、チャンネル部
の長さＬ＝10μｍ、幅Ｗ＝10μｍのトランジスタに対し
てなされた。又、飽和電流領域から求めた有効電子移動
度（J.Levinson et al.J,Appl,Phys.53,1993'82）
は、μ＝12.91±0.29cm2/v.secで有った。この様に本発
明に依り良好な薄膜半導体装置が得られた。
（実施例４）
チャンネル部シリコン膜を堆積する工程を除いてその
他の工程は全て実施例３と同じ工程で薄膜半導体装置を
作成した。本実施例４ではチャンネル部シリコン膜を堆
積するのに、実施例１で詳述したLPCVD装置を用い、堆
積温度600℃で、希釈ガスは用いず、シラン流量を100SC
CMから250SCCMまで、50SCCMおきに設定し、チャンネル
部シリコン膜の膜厚が300Å程度になるように堆積して
薄膜半導体装置を作成した。この際、LPCVD装置のコン
ダクタンス・バルブは全開とした為、シラン流量の変化
に応じて、反応室内圧力及び堆積速度、シラン反応率、
シラン分圧は変化する。各試料に於けるこれらの数値を
表１に揚げる。こうして得られた薄膜半導体装置のトラ
ンジスタ特性の一例として実施例３で定義したオン電流
と有効移動度を表１及び図５、図６に示す。これらの表
及び図でエラー・バーは95％の信頼係数に於ける区間推
定値を示している。これらの表及び図からシラン分圧が
1mtorr以下となるか、又は反応室内圧力が2mtorr以下と
してチャンネル部シリコン膜を堆積すると、半導体膜の
膜質が大きく向上する為対応するトランジスタ特性が明
らかに著しく向上する事が分かる。
他の工程は全て実施例３と同じ工程で薄膜半導体装置を
作成した。本実施例４ではチャンネル部シリコン膜を堆
積するのに、実施例１で詳述したLPCVD装置を用い、堆
積温度600℃で、希釈ガスは用いず、シラン流量を100SC
CMから250SCCMまで、50SCCMおきに設定し、チャンネル
部シリコン膜の膜厚が300Å程度になるように堆積して
薄膜半導体装置を作成した。この際、LPCVD装置のコン
ダクタンス・バルブは全開とした為、シラン流量の変化
に応じて、反応室内圧力及び堆積速度、シラン反応率、
シラン分圧は変化する。各試料に於けるこれらの数値を
表１に揚げる。こうして得られた薄膜半導体装置のトラ
ンジスタ特性の一例として実施例３で定義したオン電流
と有効移動度を表１及び図５、図６に示す。これらの表
及び図でエラー・バーは95％の信頼係数に於ける区間推
定値を示している。これらの表及び図からシラン分圧が
1mtorr以下となるか、又は反応室内圧力が2mtorr以下と
してチャンネル部シリコン膜を堆積すると、半導体膜の
膜質が大きく向上する為対応するトランジスタ特性が明
らかに著しく向上する事が分かる。
所で高生産性という観点からすると、１バッチで出来
る限り多数の基板を処理する必要が生ずる。これを満た
すには、原料ガスで有るシランの反応率を低く押さえ、
基板間でのシラン分圧の差をなるべく小さくして、基板
間の膜質を均一化せねばならない。即ち高品質膜と高生
産性を両立させるには、少なくとも原料シランガスを10
0SCCM程度以上流して、基板間の均一性を保つ一方で、
なお且つ高品質膜を堆積する為に反応炉内圧力が2mtorr
以下となるのが必然と化す。実施例１で詳述した如く、
本発明で用いられる真空排気装置は窒素に対して2200l/
secの排気速度を有して居るが故、シラン流量が100SCCM
の時、反応室内最高圧力は1.49mtorrとなり、この両条
件を矛盾無く満たしている。一般にはこれら二つの要請
を満足させるには、少なくとも真空排気装置の排気速度
は1650l/sec以上でなければならない。
る限り多数の基板を処理する必要が生ずる。これを満た
すには、原料ガスで有るシランの反応率を低く押さえ、
基板間でのシラン分圧の差をなるべく小さくして、基板
間の膜質を均一化せねばならない。即ち高品質膜と高生
産性を両立させるには、少なくとも原料シランガスを10
0SCCM程度以上流して、基板間の均一性を保つ一方で、
なお且つ高品質膜を堆積する為に反応炉内圧力が2mtorr
以下となるのが必然と化す。実施例１で詳述した如く、
本発明で用いられる真空排気装置は窒素に対して2200l/
secの排気速度を有して居るが故、シラン流量が100SCCM
の時、反応室内最高圧力は1.49mtorrとなり、この両条
件を矛盾無く満たしている。一般にはこれら二つの要請
を満足させるには、少なくとも真空排気装置の排気速度
は1650l/sec以上でなければならない。
（実施例５）
直径３インチの溶融石英ガラス基板上にSiO2膜を堆積
した後、シリコン膜を形成してその物性を調べた。ま
ず、石英基板を沸騰している濃度60％の硝酸中に５分間
浸して基板表面の汚れを取り、更に1.67％弗化水素酸水
溶液に20秒間浸して基板表面の不定形酸化膜を除去した
後、直ちにAPCVD法で下地保護膜となるSiO2を2000Åの
膜厚に堆積した。
した後、シリコン膜を形成してその物性を調べた。ま
ず、石英基板を沸騰している濃度60％の硝酸中に５分間
浸して基板表面の汚れを取り、更に1.67％弗化水素酸水
溶液に20秒間浸して基板表面の不定形酸化膜を除去した
後、直ちにAPCVD法で下地保護膜となるSiO2を2000Åの
膜厚に堆積した。
次に図１に示し、実施例１で詳述したLPCVD装置を用
いてシリコン膜を堆積した。本実施例５では原料ガスと
してSiH4を用い、希釈ガスを全く用いず、堆積温度555
℃でシリコン膜を堆積した。直径３インチの石英基板は
ダミー基板として設置されている17枚の235mm□基板の
内で中央に位置する下から九段目の基板上に表側を上向
きとして置かれ、400℃に保たれた反応室101に挿入され
た。この際ガス導入管103からは30SLMの純窒素が流れ出
て居り、基板挿入時に空気が反応室内に流れ込む事を最
小限に止めている。基板挿入後、ターボ分子ポンプの運
転を開始し、定常回転に達した後、漏洩検査を２分間施
した。この時の脱ガス等の漏洩速度は4.45×10-5torr/m
inで有った。その後挿入温度の400℃から堆積温度の555
℃迄一時間費やして昇温した。昇温の最初の10分間は反
応室にガスを全く導入せず、真空中で昇温した。昇温開
始後10分後の反応室到達最低背景圧力は6.0×10-7torr
で有った。又残り50分間の昇温期間には純度99.9999％
以上の窒素ガスを300SCCM流し続けた。この時の反応室
内平衡圧力は3.0×10-3torrで有った。堆積温度到達
後、原料ガスであるSiH4を100SCCM流し、15時間44分00
秒間Si膜を堆積した。この間コンダクタンス・バルブは
全開とし、反応室内圧力はガス種に測定値が依存しない
隔膜式圧力計を用いて測定した。原料SiH4を反応室に導
入後最初の17分30秒間は反応室内平衡圧力は1.21mtorr
で有った。この圧力測定値は反応室の温度を25℃として
SiH4を100SCCM流した時に得られる反応室内平衡圧力と
同値である。又この条件で堆積時間ｔ（min）と堆積膜
厚Ｔ（Å）の関係は堆積膜厚が1000Å未満の膜に対して Ｔ（Å）＝−102（Å）＋5.63（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
18分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、堆積が終了
する直前の原料ガス導入後15時間40分後には1.26mtorr
となった。
いてシリコン膜を堆積した。本実施例５では原料ガスと
してSiH4を用い、希釈ガスを全く用いず、堆積温度555
℃でシリコン膜を堆積した。直径３インチの石英基板は
ダミー基板として設置されている17枚の235mm□基板の
内で中央に位置する下から九段目の基板上に表側を上向
きとして置かれ、400℃に保たれた反応室101に挿入され
た。この際ガス導入管103からは30SLMの純窒素が流れ出
て居り、基板挿入時に空気が反応室内に流れ込む事を最
小限に止めている。基板挿入後、ターボ分子ポンプの運
転を開始し、定常回転に達した後、漏洩検査を２分間施
した。この時の脱ガス等の漏洩速度は4.45×10-5torr/m
inで有った。その後挿入温度の400℃から堆積温度の555
℃迄一時間費やして昇温した。昇温の最初の10分間は反
応室にガスを全く導入せず、真空中で昇温した。昇温開
始後10分後の反応室到達最低背景圧力は6.0×10-7torr
で有った。又残り50分間の昇温期間には純度99.9999％
以上の窒素ガスを300SCCM流し続けた。この時の反応室
内平衡圧力は3.0×10-3torrで有った。堆積温度到達
後、原料ガスであるSiH4を100SCCM流し、15時間44分00
秒間Si膜を堆積した。この間コンダクタンス・バルブは
全開とし、反応室内圧力はガス種に測定値が依存しない
隔膜式圧力計を用いて測定した。原料SiH4を反応室に導
入後最初の17分30秒間は反応室内平衡圧力は1.21mtorr
で有った。この圧力測定値は反応室の温度を25℃として
SiH4を100SCCM流した時に得られる反応室内平衡圧力と
同値である。又この条件で堆積時間ｔ（min）と堆積膜
厚Ｔ（Å）の関係は堆積膜厚が1000Å未満の膜に対して Ｔ（Å）＝−102（Å）＋5.63（Å/min）×ｔ（min） の関係にある事から、原料ガスを反応室に導入後最初の
18分間程度は原料ガスの熱分解は生じていないと推定さ
れる。その後反応室内圧力は徐々に上昇し、堆積が終了
する直前の原料ガス導入後15時間40分後には1.26mtorr
となった。
反応室内の圧力上昇は原料シランの反応率が変わり、生
成水素量が増大した結果で有る。
成水素量が増大した結果で有る。
従ってこの圧力変化を考慮すると、堆積終了直前の原
料シランの反応率は3.4％で、これに基づいてシラン分
圧は1.17mtorrと推定される。一方、本実施例５では235
mm□のダミー基板を反応室に17枚挿入した為、反応室内
総面積は44040cm2となる。反応室内全域で同一の堆積速
度を仮定し、堆積速度と反応室内総面積より原料シラン
の反応率及びシラン分圧を見積もるとそれぞれ4.6％及
び1.15mtorrとなった。こうして得られたシリコン膜の
膜厚は5363Åで有った。
料シランの反応率は3.4％で、これに基づいてシラン分
圧は1.17mtorrと推定される。一方、本実施例５では235
mm□のダミー基板を反応室に17枚挿入した為、反応室内
総面積は44040cm2となる。反応室内全域で同一の堆積速
度を仮定し、堆積速度と反応室内総面積より原料シラン
の反応率及びシラン分圧を見積もるとそれぞれ4.6％及
び1.15mtorrとなった。こうして得られたシリコン膜の
膜厚は5363Åで有った。
次にこうして得られたシリコン膜の結晶性をＸ線回折
法とラマン分光法に依って調べた。Ｘ線回折法では回折
角２θ（θはブラック角）が28.47度、47.44度、56.18
度、69.21度に強いピークが観測された。これらのピー
クは単結晶シリコン粉末の｛111｝、｛220｝、｛31
1｝、｛400｝回折に相当し、本実施例５で得られたシリ
コン膜が多結晶品質で有る事を明示している。又各ピー
ク強度は其々順に任意スケールで5118、16760、2787、4
98で、本実施例５で得られたシリコン膜は（110）面方
向に優先配向した多結晶シリコンと認められる。ラマン
分光法は顕微サンプル室に於いて後方散乱配置で測定を
行った。励起レーザー光に依るアニール及び試料表面の
温度上昇によるピークシフト及び半値幅の広がりを避け
る為、レーザー出力を10mWと小さくし、同時にビーム径
を顕微測定に於ける最大の10μｍとした。測定は25℃の
元で行われ波数走査領域は600cm-1から100cm-1で有っ
た。
法とラマン分光法に依って調べた。Ｘ線回折法では回折
角２θ（θはブラック角）が28.47度、47.44度、56.18
度、69.21度に強いピークが観測された。これらのピー
クは単結晶シリコン粉末の｛111｝、｛220｝、｛31
1｝、｛400｝回折に相当し、本実施例５で得られたシリ
コン膜が多結晶品質で有る事を明示している。又各ピー
ク強度は其々順に任意スケールで5118、16760、2787、4
98で、本実施例５で得られたシリコン膜は（110）面方
向に優先配向した多結晶シリコンと認められる。ラマン
分光法は顕微サンプル室に於いて後方散乱配置で測定を
行った。励起レーザー光に依るアニール及び試料表面の
温度上昇によるピークシフト及び半値幅の広がりを避け
る為、レーザー出力を10mWと小さくし、同時にビーム径
を顕微測定に於ける最大の10μｍとした。測定は25℃の
元で行われ波数走査領域は600cm-1から100cm-1で有っ
た。
本実施例５で得られたシリコン膜は、こうしたラマン
分光測定の結果、波数519.50cm-1に半値幅4.27cm-1の鋭
いピークを持つ事が認められ、明らかに結晶性シリコン
膜で有ると証明された。又、結晶シリコンに対応する光
学モード振動数520cm-1付近のラマン散乱積分強度と、
アモルファス・シリコンに対応する振動数130cm-1付近
の音響横波モード、290cm-1付近の音響縦波モード405cm
-1付近の光学縦波モードと480cm-1付近に現れる光学横
波モードのアモルファス・シリコンの散乱積分強度の和
との相対比から結晶化度を求めた所、（Appl,Phys,Let
t,40（６）,534（1982））本実施例５に依り得られたシ
リコン膜は96.6％との高い結晶化度を有すると測定され
た。但しここで散乱積分強度補正係数Ｋの値としては0.
88を採用した。
分光測定の結果、波数519.50cm-1に半値幅4.27cm-1の鋭
いピークを持つ事が認められ、明らかに結晶性シリコン
膜で有ると証明された。又、結晶シリコンに対応する光
学モード振動数520cm-1付近のラマン散乱積分強度と、
アモルファス・シリコンに対応する振動数130cm-1付近
の音響横波モード、290cm-1付近の音響縦波モード405cm
-1付近の光学縦波モードと480cm-1付近に現れる光学横
波モードのアモルファス・シリコンの散乱積分強度の和
との相対比から結晶化度を求めた所、（Appl,Phys,Let
t,40（６）,534（1982））本実施例５に依り得られたシ
リコン膜は96.6％との高い結晶化度を有すると測定され
た。但しここで散乱積分強度補正係数Ｋの値としては0.
88を採用した。
こうした物性測定の結果、従来堆積温度580℃以上で
なければ決して堆積する事の出来なかった結晶質シリコ
ン膜を、本発明に依るLPCVD装置を用いる事で555℃程度
以下という窮めて低温で形成する事が初めて可能となっ
た。
なければ決して堆積する事の出来なかった結晶質シリコ
ン膜を、本発明に依るLPCVD装置を用いる事で555℃程度
以下という窮めて低温で形成する事が初めて可能となっ
た。
次に本実施例５で得られた真性シリコン膜に燐を添加
して電気伝導体を作成した。本実施例５ではバケットタ
イプの質量非分離型のイオン注入装置を用いて不純物イ
オンの添加を施した。原料ガスとして水素中に希釈され
た濃度５％のホスフィンを用い、加速電圧110kVで1.6×
10161/cm2の濃度に打ち込んだ。次にこの基板を窒素雰
囲気下で400℃に保たれている炉に挿入して熱処理を施
した。熱処理時間は３時間で有った。こうして得られた
シリコン膜のシート抵抗値は185Ω／□という窮めて低
い値が得られた。従来のLPCVD法で堆積温度580℃以下で
作成したシリコン膜では、燐などの不純物イオンを添加
しても600℃以上の温度で数十時間の熱処理を施さぬ限
り、抵抗値は無限大で、事実上全く電気は流れなかっ
た。しかるに本発明に依るLPCVD装置で形成した本発明
のシリコン膜に本発明に依るイオン注入法を用いた場合
では斯様に555℃という低温堆積で尚且つ400℃という低
温熱処理で充分低い電気抵抗値を示し得た。従って本発
明のシリコン膜は薄膜半導体装置や集積回路（LSI）、
又は電荷結合装置（CCD）のゲート電極や配線など、あ
らゆる電子装置などに用いるシリコン膜を555℃程度以
下の低温で形成出来、又こうした低温でも電気伝導体を
作成し得る。これに依り素子を高温熱工程による劣化か
ら保護する事が可能となったり、他素子、配線などを耐
熱性の低い物質で形成する事が可能になり、これら電子
装置の高性能化や低価格化をもたらし得る。
して電気伝導体を作成した。本実施例５ではバケットタ
イプの質量非分離型のイオン注入装置を用いて不純物イ
オンの添加を施した。原料ガスとして水素中に希釈され
た濃度５％のホスフィンを用い、加速電圧110kVで1.6×
10161/cm2の濃度に打ち込んだ。次にこの基板を窒素雰
囲気下で400℃に保たれている炉に挿入して熱処理を施
した。熱処理時間は３時間で有った。こうして得られた
シリコン膜のシート抵抗値は185Ω／□という窮めて低
い値が得られた。従来のLPCVD法で堆積温度580℃以下で
作成したシリコン膜では、燐などの不純物イオンを添加
しても600℃以上の温度で数十時間の熱処理を施さぬ限
り、抵抗値は無限大で、事実上全く電気は流れなかっ
た。しかるに本発明に依るLPCVD装置で形成した本発明
のシリコン膜に本発明に依るイオン注入法を用いた場合
では斯様に555℃という低温堆積で尚且つ400℃という低
温熱処理で充分低い電気抵抗値を示し得た。従って本発
明のシリコン膜は薄膜半導体装置や集積回路（LSI）、
又は電荷結合装置（CCD）のゲート電極や配線など、あ
らゆる電子装置などに用いるシリコン膜を555℃程度以
下の低温で形成出来、又こうした低温でも電気伝導体を
作成し得る。これに依り素子を高温熱工程による劣化か
ら保護する事が可能となったり、他素子、配線などを耐
熱性の低い物質で形成する事が可能になり、これら電子
装置の高性能化や低価格化をもたらし得る。
（実施例６）
図２（ａ）〜（ｅ）はMIS型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例６ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。本実施例６ではノン・セルフ・アライン型スタガ
ード構造の薄膜半導体装置を例として作成したが、これ
以外にも本発明は逆スタガード構造の薄膜半導体装置や
セルフ・アライン型薄膜半導体装置に関しても有効で有
る。
本実施例６では基板201として235mm□の石英ガラスを
用いたが、シリコン膜堆積温度に耐え得る基板で有るな
らば、基板の種類や大きさは無論問われない。まず基板
201上に常圧化学気相堆積法（APCVD法）やスパッター法
などで下地保護膜となる二酸化珪素膜（SiO2膜）202を
形成し、次いでドナー又はアクセプターとなる不純物を
含んだシリコン膜を形成後パターニングを行い、ソース
・ドレイン領域203を作成する。（図２−ａ） 本実施例６では、図１に示し実施例１で詳述したLPCV
D装置を用いて、堆積温度555℃で真性シリコン膜を1500
Å程度堆積した後、不純物元素として燐を選び、イオン
注入法で燐を打ち込み、不純物を含んだシリコン膜を形
成した。後にソース及びドレイン領域と化す真性シリコ
ン膜は本発明のLPCVD装置にて、原料ガスで有るSiH4を1
00SCCM流し堆積温度555℃で４時間53分04秒間堆積し
た。反応室内の圧力変化や堆積膜圧Ｔ（Å）と堆積時間
ｔ（min）の関係は実施例５で示された関係と同一で有
った。即ち、原料ガスのSiH4を555℃の反応室に導入し
た直後の反応室内圧力は1.21mtorrで有り、堆積が終了
する直前の原料ガス導入後４時間52分後には1.27mtorr
となった。こうして得られた真性シリコン膜の膜厚は、
1571Åで有った。引き続いてこの真性シリコン膜にバケ
ット型質量非分離型のイオン注入装置を用いて燐元素を
添加した。原料ガスとしては水素中に希釈された濃度５
％のホスフィンを用い、高周波出力38W、加速電圧110kV
で３×10151/cm2の濃度に打ち込んだ。その後窒素雰囲
気下400℃で１時間30分熱処理を施した所、こうして得
られた不純物を含んだシリコン膜のシート抵抗値は936
Ω／□で有った。
用いたが、シリコン膜堆積温度に耐え得る基板で有るな
らば、基板の種類や大きさは無論問われない。まず基板
201上に常圧化学気相堆積法（APCVD法）やスパッター法
などで下地保護膜となる二酸化珪素膜（SiO2膜）202を
形成し、次いでドナー又はアクセプターとなる不純物を
含んだシリコン膜を形成後パターニングを行い、ソース
・ドレイン領域203を作成する。（図２−ａ） 本実施例６では、図１に示し実施例１で詳述したLPCV
D装置を用いて、堆積温度555℃で真性シリコン膜を1500
Å程度堆積した後、不純物元素として燐を選び、イオン
注入法で燐を打ち込み、不純物を含んだシリコン膜を形
成した。後にソース及びドレイン領域と化す真性シリコ
ン膜は本発明のLPCVD装置にて、原料ガスで有るSiH4を1
00SCCM流し堆積温度555℃で４時間53分04秒間堆積し
た。反応室内の圧力変化や堆積膜圧Ｔ（Å）と堆積時間
ｔ（min）の関係は実施例５で示された関係と同一で有
った。即ち、原料ガスのSiH4を555℃の反応室に導入し
た直後の反応室内圧力は1.21mtorrで有り、堆積が終了
する直前の原料ガス導入後４時間52分後には1.27mtorr
となった。こうして得られた真性シリコン膜の膜厚は、
1571Åで有った。引き続いてこの真性シリコン膜にバケ
ット型質量非分離型のイオン注入装置を用いて燐元素を
添加した。原料ガスとしては水素中に希釈された濃度５
％のホスフィンを用い、高周波出力38W、加速電圧110kV
で３×10151/cm2の濃度に打ち込んだ。その後窒素雰囲
気下400℃で１時間30分熱処理を施した所、こうして得
られた不純物を含んだシリコン膜のシート抵抗値は936
Ω／□で有った。
次に図１に示し、実施例１で詳述したLPCVD装置を用
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｂ）本実施例６では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
555℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は4.85×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の555℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は6.4×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。
いてトランジスタの能動層となるチャンネル部シリコン
膜204を堆積した。（図２−ｂ）本実施例６では原料ガ
スとしてSiH4を用い、希釈ガスを全く用いず、堆積温度
555℃でシリコン膜204を堆積した。基板は表側を下向き
として、400℃に保たれた反応室101に挿入された。この
際ガス導入管103からは30SLMの純窒素が流れ出て居り、
基板挿入時に空気が反応室内に流れ込む事を最小限に止
めている。基板挿入後、ターボ分子ポンプの運転を開始
し、定常回転に達した後、漏洩検査を２分間施した。こ
の時の脱ガス等の漏洩速度は4.85×10-5torr/minで有っ
た。その後挿入温度の400℃から堆積温度の555℃迄一時
間費やして昇温した。昇温の最初の10分間は反応室にガ
スを全く導入せず、真空中で昇温した。昇温開始後10分
後の反応室到達最低背景圧力は6.4×10-7torrで有っ
た。又残り50分間の昇温期間には純度99.9999％以上の
窒素ガスを300SCCM流し続けた。この時の反応室内平衡
圧力は3.0×10-3torrで有った。
堆積温度到達後、原料ガスであるSiH4を100SCCM流
し、58分23秒間Si膜を堆積した。この間コンダクタンス
・バルブは全開とし、反応室内圧力はガス種に測定値が
依存しない隔膜式圧力計を用いて測定した。原料SiH4を
反応室に導入後最初の17分30秒間は反応室内平衡圧力は
1.21mtorrで有った。堆積時間ｔ（min）と堆積膜厚Ｔ
（Å）の関係は実施例５と同じで有る。堆積が終了する
直前の原料ガス導入後58分00秒後には反応室内平衡圧力
は1.27mtorrで有った。実施例５で示した様に反応室内
全域で同一の堆積速度を仮定し、堆積速度と反応室内総
面積より原料シランの反応率及びシラン分圧を見積もる
とそれぞれ4.6％及び1.15mtorrとなる。こうして得られ
たシリコン膜の膜厚は199Åで有った。次にこのシリコ
ン膜をパターニングし、トランジスタの能動層となるチ
ャンネル部シリコン膜205を作成した。（図２−ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例６ではゲート絶縁膜としてSiO2膜
を用い、ECR−RECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例６
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性を測定したところ、ソース・ドレイン電圧Vds＝4V,
ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソ
ース・ドレイン電流Idsをオン電流ＩONと定義して、95
％の信頼係数でＩON＝（1.45＋0.08、−0.07）×10-6A
で有った。又、Vds＝4V、Vgs＝0Vでトランジスタをオフ
させた時のオフ電流はＩOFF＝（0.079＋0.030、−0.02
2）×10-12Aで有った。ここで測定は温度25℃の元で、
チャンネル部の長さＬ＝10μｍ、幅Ｗ＝10μｍのトラン
ジスタに対してなされた。飽和電流領域から求めた有効
電子移動度（J.Levinson et al.J,Appl,Phys.53,119
3'82）は、μ＝9.30±0.39cm2/v.secで有った。この様
に本発明に依り、高移動度を有し、ゲート電圧の10Vの
変調に対してIdsが７桁以上も変動する窮めて優良な薄
膜半導体装置を工程最高温度を555℃以下で、しかも工
程最高温度に維持されている期間を数時間以内とする低
温工程で初めて現実化した。これは本発明が単に半導体
膜と薄膜半導体装置を高性能化するのみならず、同時に
かくたる高品質半導体膜や高性能薄膜半導体装置を従来
全く製造不可能と考えられていた低温工程で多量にしか
も安定的に生産する手法をも初めて提供した事を意味し
て居る。
し、58分23秒間Si膜を堆積した。この間コンダクタンス
・バルブは全開とし、反応室内圧力はガス種に測定値が
依存しない隔膜式圧力計を用いて測定した。原料SiH4を
反応室に導入後最初の17分30秒間は反応室内平衡圧力は
1.21mtorrで有った。堆積時間ｔ（min）と堆積膜厚Ｔ
（Å）の関係は実施例５と同じで有る。堆積が終了する
直前の原料ガス導入後58分00秒後には反応室内平衡圧力
は1.27mtorrで有った。実施例５で示した様に反応室内
全域で同一の堆積速度を仮定し、堆積速度と反応室内総
面積より原料シランの反応率及びシラン分圧を見積もる
とそれぞれ4.6％及び1.15mtorrとなる。こうして得られ
たシリコン膜の膜厚は199Åで有った。次にこのシリコ
ン膜をパターニングし、トランジスタの能動層となるチ
ャンネル部シリコン膜205を作成した。（図２−ｃ） その後ECR−PECVD法やAPCVD法などでゲート絶縁膜206
を形成する。本実施例６ではゲート絶縁膜としてSiO2膜
を用い、ECR−RECVD法で1500Åの膜厚に堆積した。（図
２−ｄ）引き続いてゲート電極207となる薄膜をスパッ
ター法蒸着法或いはCVD法などで堆積する。本実施例６
ではゲート電極材料としてクロム（Cr）を選択し、スパ
ッター法で1500Å堆積した。ゲート電極となる薄膜を堆
積後パターニングを行い、更に層間絶縁膜208を5000Å
堆積した後、コンタクトホールを開け、ソース・ドレイ
ン取り出し電極209をスパッター法などで形成し、薄膜
半導体装置が完成する。（図２−ｅ） この様にして試作した薄膜半導体装置のトランジスタ
特性を測定したところ、ソース・ドレイン電圧Vds＝4V,
ゲート電圧Vgs＝10Vでトランジスタをオンさせた時のソ
ース・ドレイン電流Idsをオン電流ＩONと定義して、95
％の信頼係数でＩON＝（1.45＋0.08、−0.07）×10-6A
で有った。又、Vds＝4V、Vgs＝0Vでトランジスタをオフ
させた時のオフ電流はＩOFF＝（0.079＋0.030、−0.02
2）×10-12Aで有った。ここで測定は温度25℃の元で、
チャンネル部の長さＬ＝10μｍ、幅Ｗ＝10μｍのトラン
ジスタに対してなされた。飽和電流領域から求めた有効
電子移動度（J.Levinson et al.J,Appl,Phys.53,119
3'82）は、μ＝9.30±0.39cm2/v.secで有った。この様
に本発明に依り、高移動度を有し、ゲート電圧の10Vの
変調に対してIdsが７桁以上も変動する窮めて優良な薄
膜半導体装置を工程最高温度を555℃以下で、しかも工
程最高温度に維持されている期間を数時間以内とする低
温工程で初めて現実化した。これは本発明が単に半導体
膜と薄膜半導体装置を高性能化するのみならず、同時に
かくたる高品質半導体膜や高性能薄膜半導体装置を従来
全く製造不可能と考えられていた低温工程で多量にしか
も安定的に生産する手法をも初めて提供した事を意味し
て居る。
（実施例７）
図８（ａ）〜（ｄ）はMIS型電界効果トランジスタを
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。
形成する薄膜半導体装置の製造工程を断面で示した図で
有る。
本実施例７では基板801として235mm□の石英ガラスを
用いたが、555℃３時間程度の熱環境に耐え得る基板で
あるならば、その種類や大きさは問われない。まず基板
801上に常圧化学気相堆積法（APCVD法）やスパッター法
などで下地保護膜となる二酸化珪素膜（SiO2膜）802を
形成する。本実施例７ではAPCVD法で基板温度300℃、堆
積速度3.9Å/secで2000Åの膜厚にSiO2膜を堆積して下
地保護膜802を形成した。
用いたが、555℃３時間程度の熱環境に耐え得る基板で
あるならば、その種類や大きさは問われない。まず基板
801上に常圧化学気相堆積法（APCVD法）やスパッター法
などで下地保護膜となる二酸化珪素膜（SiO2膜）802を
形成する。本実施例７ではAPCVD法で基板温度300℃、堆
積速度3.9Å/secで2000Åの膜厚にSiO2膜を堆積して下
地保護膜802を形成した。
次に図１に示し、実施例１で詳述したLPCVD装置を用
いて半導体膜803を形成する。本実施例７では半導体膜
として真性シリコン膜を用いたが、シリコン・ゲルマニ
ウム膜やガリウム・ヒ素膜等他の半導体膜も可能で有
る。又、半導体膜はＰ型又はｎ型などとなる不純物を１
×10191/cm3程度以下の微量を含んでいても構わない。
本実施例７では堆積温度555℃でシラン流量が100SCCMで
２時間５分26秒シリコン膜を堆積した。堆積に際し、基
板挿入温度の400℃から堆積温度の555℃まで１時間かけ
て昇温したが、最初の10分間は反応室にガスを全く導入
せず、真空中で昇温した。昇温開始後10分後の反応室到
達最低背景圧力は6.1×10-7torrで有った。又、残りの5
0分間の昇温期間には純度99.9999％以上の窒素ガスを30
0SCCM流し続けた。この時の反応室内平衡圧力は3.0×10
-3torrで有った。又、堆積終了直前の原料ガス導入後２
時間５分に於ける反応室内平衡圧力は1.26mtorrで有っ
た。こうして得られた半導体膜の膜厚は588Åで有っ
た。次にこの半導体膜をパターニングして後にトランジ
スタとなる半導体膜803を形成した（図8a）。
いて半導体膜803を形成する。本実施例７では半導体膜
として真性シリコン膜を用いたが、シリコン・ゲルマニ
ウム膜やガリウム・ヒ素膜等他の半導体膜も可能で有
る。又、半導体膜はＰ型又はｎ型などとなる不純物を１
×10191/cm3程度以下の微量を含んでいても構わない。
本実施例７では堆積温度555℃でシラン流量が100SCCMで
２時間５分26秒シリコン膜を堆積した。堆積に際し、基
板挿入温度の400℃から堆積温度の555℃まで１時間かけ
て昇温したが、最初の10分間は反応室にガスを全く導入
せず、真空中で昇温した。昇温開始後10分後の反応室到
達最低背景圧力は6.1×10-7torrで有った。又、残りの5
0分間の昇温期間には純度99.9999％以上の窒素ガスを30
0SCCM流し続けた。この時の反応室内平衡圧力は3.0×10
-3torrで有った。又、堆積終了直前の原料ガス導入後２
時間５分に於ける反応室内平衡圧力は1.26mtorrで有っ
た。こうして得られた半導体膜の膜厚は588Åで有っ
た。次にこの半導体膜をパターニングして後にトランジ
スタとなる半導体膜803を形成した（図8a）。
その後ECR−PECVD法やAPCVD法などでゲート絶縁膜804
を形成する。本実施例７ではゲート絶縁膜としてSiO2膜
を用い、ECR−RECVD法で基板温度を100℃として1500Å
の膜厚に堆積した。次に後にゲート電極と化する導伝膜
を形成し、更にキャップ層となる膜を形成する。キャッ
プ層は後にゲート電極をマスクとしてドナー又はアクセ
プターとなる不純物を半導体膜に打ち込む際に、これら
不純物元素がチャンネル部に達せぬ様に設けた。従って
ゲート電極の膜厚が厚い等、ゲート電極に不純物添加に
対する阻止能力が有ればこのキャップ層は必要とされな
い。本実施例７ではゲート電極805に2000Åの膜厚のイ
ンジウム・錫酸化物（ITO）を選び、又キャップ層806に
は3500ÅのSiO2膜を用いた。ゲート電極805はスパッタ
ー法で基板温度150℃で形成し、キャップ層806はAPCVD
法でSiO2膜を基板温度300℃にて堆積した後、それぞれ
この膜をパターニングして、ゲート電極805及びキャッ
プ層806を形成した（図8b）。ゲート電極材料にはこの
他、クロムやタングステン・モリブデン等の金属材料や
モリブデン・シリサイドやタングステンシリサイドなど
のシリサイド膜も可能で有る。又、これらの膜が3500Å
程度以上の膜厚を有する時は前述したキャップ層は必要
とされない。又、純アルミニウムを8000Å程度スパッタ
ー法等でゲート電極として形成するのも効果的で有る。
この場合もやはりキャップ層は必要とされない。キャッ
プ層としては本実施例７で示したSiO2膜の他に、窒化シ
リコンやSiON膜、酸化金属膜等も可能で有る。
を形成する。本実施例７ではゲート絶縁膜としてSiO2膜
を用い、ECR−RECVD法で基板温度を100℃として1500Å
の膜厚に堆積した。次に後にゲート電極と化する導伝膜
を形成し、更にキャップ層となる膜を形成する。キャッ
プ層は後にゲート電極をマスクとしてドナー又はアクセ
プターとなる不純物を半導体膜に打ち込む際に、これら
不純物元素がチャンネル部に達せぬ様に設けた。従って
ゲート電極の膜厚が厚い等、ゲート電極に不純物添加に
対する阻止能力が有ればこのキャップ層は必要とされな
い。本実施例７ではゲート電極805に2000Åの膜厚のイ
ンジウム・錫酸化物（ITO）を選び、又キャップ層806に
は3500ÅのSiO2膜を用いた。ゲート電極805はスパッタ
ー法で基板温度150℃で形成し、キャップ層806はAPCVD
法でSiO2膜を基板温度300℃にて堆積した後、それぞれ
この膜をパターニングして、ゲート電極805及びキャッ
プ層806を形成した（図8b）。ゲート電極材料にはこの
他、クロムやタングステン・モリブデン等の金属材料や
モリブデン・シリサイドやタングステンシリサイドなど
のシリサイド膜も可能で有る。又、これらの膜が3500Å
程度以上の膜厚を有する時は前述したキャップ層は必要
とされない。又、純アルミニウムを8000Å程度スパッタ
ー法等でゲート電極として形成するのも効果的で有る。
この場合もやはりキャップ層は必要とされない。キャッ
プ層としては本実施例７で示したSiO2膜の他に、窒化シ
リコンやSiON膜、酸化金属膜等も可能で有る。
次にバケットタイプの質量非分離型のイオン注入装置
を用いて、ドナー又はアクセプターとなる不純物元素を
ゲート電極805をマスクとして半導体膜803に打ち込む。
この手法により半導体膜はソース・ドレイン領域808及
びチャンネル領域807がゲート電極805に対して自己整合
的に出来上がる（図8c）。本実施例７ではＮ型MOSの作
成を試みた為、原料ガスとして水素中に希釈された濃度
５％のホスフィン（PH3）を用いたが、不純物元素の水
素化物を水素で希釈した物で有るならば、これに限られ
ない。例えばＰ型MOSの作成には水素中に希釈されたジ
ボラン（B2H6）等も可能で有る。本実施例７では13.56M
Hzで出力50Wの高周波にて原料ガスをプラズマ化し、加
速電圧110kvにて、PH3 +、PH2 +、PH+、H2 +、H+、等のす
べてのイオン種を総イオン数で２×10161/cm2半導体膜
に打ち込んだ。その後350℃２時間の窒素アニールを施
し、ソース・ドレイン領域808が完成する。窒素アニー
ル後のソース・ドレイン領域のシート抵抗値は17.01kΩ
／□で有った。
を用いて、ドナー又はアクセプターとなる不純物元素を
ゲート電極805をマスクとして半導体膜803に打ち込む。
この手法により半導体膜はソース・ドレイン領域808及
びチャンネル領域807がゲート電極805に対して自己整合
的に出来上がる（図8c）。本実施例７ではＮ型MOSの作
成を試みた為、原料ガスとして水素中に希釈された濃度
５％のホスフィン（PH3）を用いたが、不純物元素の水
素化物を水素で希釈した物で有るならば、これに限られ
ない。例えばＰ型MOSの作成には水素中に希釈されたジ
ボラン（B2H6）等も可能で有る。本実施例７では13.56M
Hzで出力50Wの高周波にて原料ガスをプラズマ化し、加
速電圧110kvにて、PH3 +、PH2 +、PH+、H2 +、H+、等のす
べてのイオン種を総イオン数で２×10161/cm2半導体膜
に打ち込んだ。その後350℃２時間の窒素アニールを施
し、ソース・ドレイン領域808が完成する。窒素アニー
ル後のソース・ドレイン領域のシート抵抗値は17.01kΩ
／□で有った。
その後、層間絶縁膜809をAPCVD法で300℃にて5000Å
程度堆積した後、コンタクト・ホールを開穴し、ソース
・ドレイン取り出し電極810を形成して薄膜半導体装置
が完成する。本実施例７ではアルミニウムを基板温度18
0℃にてスパッター法で8000Å堆積した後パターニング
を行う事によりソース・ドレイン取り出し電極810を形
成した。
程度堆積した後、コンタクト・ホールを開穴し、ソース
・ドレイン取り出し電極810を形成して薄膜半導体装置
が完成する。本実施例７ではアルミニウムを基板温度18
0℃にてスパッター法で8000Å堆積した後パターニング
を行う事によりソース・ドレイン取り出し電極810を形
成した。
この様にして試作した薄膜半導体装置のトランジスタ
特性を測定したところ、ソース・ドレイン電圧Vds＝4
v、ゲート電圧Vgs＝10vでトランジスタをオンさせた時
のソース・ドレイン電流Idsをオン電流と定義して、チ
ャンネル長及び幅が共に10μｍのトランジスタに対して
室温でＩON＝5.62×10-7Aが得られた。又このトランジ
スタの飽和電流領域から求めた有効電子移動度は95％の
信頼係数でμ＝6.87±0.35cm2/v・secで有った。更にVd
s＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電
流は同トランジスタで8.48×10-13Åで有った。この様
に本発明により工程最高温度が555℃で、その温度に維
持されている期間が２時間程度で有るという短時間低温
工程で大面積に均一に且つ多くの優れた自己整合型薄膜
半導体装置を作成する事に成功した。これは本発明に依
り、555℃で良質な半導体膜803を形成後の工程最高温度
を不純物活性化の350℃に依る窒素アニールに押さえ、
バラツキや工程変動、スループット低下の一因となる水
素化処理やレーザー照射といった工程を経る事なく薄膜
半導体装置を完成させた事に依る。又本発明では555℃
数時間が最も厳しい熱環境で有る為、比較的安価なガラ
スを基板として用いても、基板の伸縮、ゆがみ等が問題
とならず、高精細、高密度の薄膜半導体装置を安価で大
面積に作成する事も可能となった。
特性を測定したところ、ソース・ドレイン電圧Vds＝4
v、ゲート電圧Vgs＝10vでトランジスタをオンさせた時
のソース・ドレイン電流Idsをオン電流と定義して、チ
ャンネル長及び幅が共に10μｍのトランジスタに対して
室温でＩON＝5.62×10-7Aが得られた。又このトランジ
スタの飽和電流領域から求めた有効電子移動度は95％の
信頼係数でμ＝6.87±0.35cm2/v・secで有った。更にVd
s＝4V、Vgs＝0Vでトランジスタをオフさせた時のオフ電
流は同トランジスタで8.48×10-13Åで有った。この様
に本発明により工程最高温度が555℃で、その温度に維
持されている期間が２時間程度で有るという短時間低温
工程で大面積に均一に且つ多くの優れた自己整合型薄膜
半導体装置を作成する事に成功した。これは本発明に依
り、555℃で良質な半導体膜803を形成後の工程最高温度
を不純物活性化の350℃に依る窒素アニールに押さえ、
バラツキや工程変動、スループット低下の一因となる水
素化処理やレーザー照射といった工程を経る事なく薄膜
半導体装置を完成させた事に依る。又本発明では555℃
数時間が最も厳しい熱環境で有る為、比較的安価なガラ
スを基板として用いても、基板の伸縮、ゆがみ等が問題
とならず、高精細、高密度の薄膜半導体装置を安価で大
面積に作成する事も可能となった。
（実施例８）
実施例１から実施例７に渡って詳述して来た様に、反
応室に於ける実効排気速度が大きい程、良質な半導体膜
をより低温で堆積し得る。斯くして安価な大面積基板上
に均一で優れた薄膜半導体装置を安定的に製造できるに
至る。
応室に於ける実効排気速度が大きい程、良質な半導体膜
をより低温で堆積し得る。斯くして安価な大面積基板上
に均一で優れた薄膜半導体装置を安定的に製造できるに
至る。
図11はこの様な優れた機能を有する本発明に於いて用
いられる縦型減圧化学気相堆積装置（縦型LPCVD装置）
の概念図で有る。LPCVD装置は反応室101の中央部付近に
基板102を水平に設置し、シランやジシラン、ゲルマン
等の原料ガスの熱分解を利用してシリコン膜等の半導体
膜を堆積する。これらのガス及び窒素・水素・アルゴン
等の希釈ガスは反応室下部に設置されたガス導入口1103
より反応室に導入される。基板102は円板を数枚組み合
わせたターン・テーブル109上に設置され、半導体膜堆
積中はこのターン・テーブルと基板は一分間に数回転し
て居る。反応室に入った原料ガスはターン・テーブルと
反応室の内壁の間等を流れた後、基板に達し、更に反応
室上部に設置されたマニホールド104或いは真空ポンプ
等に依り排気される。本実施例８ではマニホールドや真
空ポンプは実施例１に詳述した本発明のLPCVD装置と同
じマニホールドや真空ポンプを用いたが、例えば後述す
る様にマニホールドは省略されても構わぬし、ポンプの
組み合わせもこれ以外にも可能で有る。反応室の外側に
は数ゾーンに分かれたヒーター108が設置されて居り、
これらの各ゾーンの温度を独立に調整する事に依り、反
応室内に所望の温度領域を形成し得る。例えばヒーター
108を５ゾーンに分け一番下のヒーターから順次ヒータ
ー温度を高くして、下側の基板から上側へと温度が一定
の割合で高くなる様に反応室内に温度勾配をつける事も
可能で有る。又、むろん基板間の温度が一定で有る均熱
帯の設定も可能で有る。
いられる縦型減圧化学気相堆積装置（縦型LPCVD装置）
の概念図で有る。LPCVD装置は反応室101の中央部付近に
基板102を水平に設置し、シランやジシラン、ゲルマン
等の原料ガスの熱分解を利用してシリコン膜等の半導体
膜を堆積する。これらのガス及び窒素・水素・アルゴン
等の希釈ガスは反応室下部に設置されたガス導入口1103
より反応室に導入される。基板102は円板を数枚組み合
わせたターン・テーブル109上に設置され、半導体膜堆
積中はこのターン・テーブルと基板は一分間に数回転し
て居る。反応室に入った原料ガスはターン・テーブルと
反応室の内壁の間等を流れた後、基板に達し、更に反応
室上部に設置されたマニホールド104或いは真空ポンプ
等に依り排気される。本実施例８ではマニホールドや真
空ポンプは実施例１に詳述した本発明のLPCVD装置と同
じマニホールドや真空ポンプを用いたが、例えば後述す
る様にマニホールドは省略されても構わぬし、ポンプの
組み合わせもこれ以外にも可能で有る。反応室の外側に
は数ゾーンに分かれたヒーター108が設置されて居り、
これらの各ゾーンの温度を独立に調整する事に依り、反
応室内に所望の温度領域を形成し得る。例えばヒーター
108を５ゾーンに分け一番下のヒーターから順次ヒータ
ー温度を高くして、下側の基板から上側へと温度が一定
の割合で高くなる様に反応室内に温度勾配をつける事も
可能で有る。又、むろん基板間の温度が一定で有る均熱
帯の設定も可能で有る。
本実施例８で示した縦型LPCVD装置ではガスは下方か
ら上方へと流れる。その為、厳密に云うと反応室内に於
ける圧力は上方がより低くなっている。前述の如く良質
な半導体膜を得るには出来る限り高排気速度で且つ低い
圧力で堆積する事が好ましい。図11に示すLPCVD装置で
は上方より排気を取るが故、ターン・テーブルと反応室
壁とのコンダクタンスが問題にならず、マニホールドの
反応室吸気穴からの排気速度が、そのまま基板の被る排
気速度となり、更に高真空に依る半導体膜の形成が可能
となる。又本発明では反応室の上面全体で排気を取る
為、反応室内の対流の発生を大幅に低減し、基板間で更
に均質な膜の形成が可能となる。加えて、半導体膜の堆
積にはシラン（SiH4）、ジクロール、シラン（SiH2C
l2）等、一般に反応ガスの分子量の方が水素（H2）や塩
化水素（HCl）等の生成ガスの分子量よりも大きいのが
普通で有る。従って、図７に示す従来のLPCVD装置の様
に排気管を立てる方法では反応室上部に生成ガスが滞留
し、堆積時間の経過と共に反応室内の反応ガスと生成ガ
スの比が変化する。これに対して本発明の図11に示すLP
CVDでは生成ガスの滞留をなくし、堆積の初期から最後
まで堆積状態を意のままに調整出来る。更に水素等の分
子量の小さいガスは一般にポンプの排気速度が劣り、こ
れらのガスが反応室内に滞留すると、結果として基板の
被る排気速度も落ちるが、本発明のLPCVD装置では上方
より排気を取る為、これらの軽いガスを効果的に排気し
得、それが故基板自身が実際に被る排気速度を最大限大
きく出来る。この様に本発明のLPCVD装置に依り、より
高品質の半導体膜を555℃程度以下の低温で堆積出来、
しかも堆積速度を増す事も可能となった。
ら上方へと流れる。その為、厳密に云うと反応室内に於
ける圧力は上方がより低くなっている。前述の如く良質
な半導体膜を得るには出来る限り高排気速度で且つ低い
圧力で堆積する事が好ましい。図11に示すLPCVD装置で
は上方より排気を取るが故、ターン・テーブルと反応室
壁とのコンダクタンスが問題にならず、マニホールドの
反応室吸気穴からの排気速度が、そのまま基板の被る排
気速度となり、更に高真空に依る半導体膜の形成が可能
となる。又本発明では反応室の上面全体で排気を取る
為、反応室内の対流の発生を大幅に低減し、基板間で更
に均質な膜の形成が可能となる。加えて、半導体膜の堆
積にはシラン（SiH4）、ジクロール、シラン（SiH2C
l2）等、一般に反応ガスの分子量の方が水素（H2）や塩
化水素（HCl）等の生成ガスの分子量よりも大きいのが
普通で有る。従って、図７に示す従来のLPCVD装置の様
に排気管を立てる方法では反応室上部に生成ガスが滞留
し、堆積時間の経過と共に反応室内の反応ガスと生成ガ
スの比が変化する。これに対して本発明の図11に示すLP
CVDでは生成ガスの滞留をなくし、堆積の初期から最後
まで堆積状態を意のままに調整出来る。更に水素等の分
子量の小さいガスは一般にポンプの排気速度が劣り、こ
れらのガスが反応室内に滞留すると、結果として基板の
被る排気速度も落ちるが、本発明のLPCVD装置では上方
より排気を取る為、これらの軽いガスを効果的に排気し
得、それが故基板自身が実際に被る排気速度を最大限大
きく出来る。この様に本発明のLPCVD装置に依り、より
高品質の半導体膜を555℃程度以下の低温で堆積出来、
しかも堆積速度を増す事も可能となった。
（実施例９）
図12は本発明に於いて用いられる縦型減圧化学気相堆
積装置（縦型LPCVD装置）の概念図で有る。
積装置（縦型LPCVD装置）の概念図で有る。
実施例８で詳述した如く、高品質半導体膜をより効果
的に形成するには高排気能力を有する縦型LPCVD装置に
て、原料ガスを反応室下部より導入し、排気は反応室上
面で広く取る事が望ましい。図12に示すLPCVD装置はマ
ニホールドを有さず、反応室上面に取り付けられたゲー
ト・バルブ及び、コンダクタンス・バルブ105を介して
磁気軸受型ターボ分子ポンプ1206（例えば株式会社大阪
真空機器製作所製、磁気軸受型複合分子ポンプTG2203MV
など）が直接反応室に設置されている。磁気軸受型ター
ボ分子ポンプを用いる事に依りターボ分子ポンプを倒立
させて使用する事が出来、これに依り、均一な堆積を容
易にする下方から上方へのガス流と、軽分子の高速排気
を可能にし、しかもマニホールドやターン・テーブルと
反応室壁との間に生ずる流体抵抗の基板への影響をゼロ
にして基板位置に於いて最大限の排気速度が得られる。
前述した磁気軸受型ターボ分子ポンプを例として用いた
場合、ポンプ吸気穴排気速度SpはSp＝2200l/secで有
り、ゲート・バルブ及びコンダクタンス・バルブのコン
ダクタンスCvがCv＝3150l/secで有るから、反応室に於
ける実効排気速度Seは、 1/se＝1/Sp＋1/Cv に依り、Se＝1235l/secと実施例１に記述したLPCVD装置
（図１）と比較しても更に高い排気速度が得られる。
又、本実施例９で示した本発明のLPCVD装置（図12）で
はポンプ吸気穴に於ける圧力と基板に於ける圧力との差
も従来のLPCVD装置や図１に示したLPCVD装置の圧力差よ
りもはるかに小さく、実質的により低圧での堆積が可能
となる。これに依り高品質の半導体膜及び優れた薄膜半
導体装置が窮めて容易に安定的に製造出来る様になっ
た。
的に形成するには高排気能力を有する縦型LPCVD装置に
て、原料ガスを反応室下部より導入し、排気は反応室上
面で広く取る事が望ましい。図12に示すLPCVD装置はマ
ニホールドを有さず、反応室上面に取り付けられたゲー
ト・バルブ及び、コンダクタンス・バルブ105を介して
磁気軸受型ターボ分子ポンプ1206（例えば株式会社大阪
真空機器製作所製、磁気軸受型複合分子ポンプTG2203MV
など）が直接反応室に設置されている。磁気軸受型ター
ボ分子ポンプを用いる事に依りターボ分子ポンプを倒立
させて使用する事が出来、これに依り、均一な堆積を容
易にする下方から上方へのガス流と、軽分子の高速排気
を可能にし、しかもマニホールドやターン・テーブルと
反応室壁との間に生ずる流体抵抗の基板への影響をゼロ
にして基板位置に於いて最大限の排気速度が得られる。
前述した磁気軸受型ターボ分子ポンプを例として用いた
場合、ポンプ吸気穴排気速度SpはSp＝2200l/secで有
り、ゲート・バルブ及びコンダクタンス・バルブのコン
ダクタンスCvがCv＝3150l/secで有るから、反応室に於
ける実効排気速度Seは、 1/se＝1/Sp＋1/Cv に依り、Se＝1235l/secと実施例１に記述したLPCVD装置
（図１）と比較しても更に高い排気速度が得られる。
又、本実施例９で示した本発明のLPCVD装置（図12）で
はポンプ吸気穴に於ける圧力と基板に於ける圧力との差
も従来のLPCVD装置や図１に示したLPCVD装置の圧力差よ
りもはるかに小さく、実質的により低圧での堆積が可能
となる。これに依り高品質の半導体膜及び優れた薄膜半
導体装置が窮めて容易に安定的に製造出来る様になっ
た。
（実施例10）
図13及び図14は本発明に於いて用いられる化学気相堆
積装置（CVD装置）の一例を示す概念図で有る。本実施
例10では発明の例としてLPCVD装置を用いたが、ここに
記する本発明はプラズマCVD装置（PECVD装置）や光るCV
D装置等、他のCVD装置に対しても有効で有る。
積装置（CVD装置）の一例を示す概念図で有る。本実施
例10では発明の例としてLPCVD装置を用いたが、ここに
記する本発明はプラズマCVD装置（PECVD装置）や光るCV
D装置等、他のCVD装置に対しても有効で有る。
例として述べるLPCVD装置は縦型炉で反応室101の中央
付近に基板102は設置される。図13、図14では基板はタ
ーン・テーブル109上に水平に設置されて居るが、これ
に限らず垂直或いは傾斜状態で設置する事も可能で有
る。反応室の外側にはヒーター108が設けられている。
原料ガスはガス導入口1103より反応室に導入されゲート
・バルブ1304を介してターボ分子ポンプ106に依り排気
される。ターボ分子ポンプの排気は第二の真空ポンプ13
07に依り行われる。本実施例10ではこの第二の真空ポン
プとしてロータリーポンプを用いたが、ドライ・ポンプ
等、他のポンプで有っても無論構わない。反応室内の圧
力は圧力計1310に依って測定される。従来のLPCVD装置
では反応室の圧力を調整するコンダクタンス・バルブが
反応室とターボ分子ポンプとの間に設置されていたが、
本発明では反応室の圧力を調整する為の圧力調整装置は
ターボ分子ポンプの排気口に設けられている。ターボ分
子ポンプの吸気穴に於ける排気速度はターボ分子ポンプ
排気口圧力と負の相関に有る為、例えば排気口の圧力を
高くするとターボ分子ポンプ吸気穴に於ける排気速度は
小さくなり、その結果反応室に於ける圧力は高くなる。
反対に排気口の圧力を低くすると、排気速度は大きくな
り、反応室の圧力は低くなる。従って反応室の圧力はタ
ーボ分子ポンプ排気口の圧力を調整する事で容易に調整
し得る。図13ではターボ分子ポンプ排気口にガス流量調
整器1305が設けられて居り、ヘリウム、窒素、アルゴン
等の高純度不活性ガスを適当量ターボ分子ポンプ106の
排気口に流し込む。このガスの流量は所望の反応室内圧
力と圧力計1310で測定された実圧力との差に応じてガス
流量調整器に依り調整される。従ってガス流量調整器13
05でガスがターボ分子ポンプの排気口に全く供給されな
い時にターボ分子ポンプ吸気穴の排気速度は最大とな
る。一方、図14ではターボ分子ポンプ排気口にコンダク
タンス・バルブ1405が設置されている。先と同様、コン
ダクタンス・バルブ1405の開閉度は所望の反応室内圧力
と圧力計1310で測定された実圧力との差に応じて定めら
れる。コンダクタンス・バルブ1405が全開の時にターボ
分子ポンプ吸気穴の排気速度は最大となる。圧力調整装
置としては上述のガス導入による方法やコンダクタンス
・バルブを利用する方法単独の他、両者の組み合わせも
可能で有り、これに依りより高い堆積圧力が可能とな
る。
付近に基板102は設置される。図13、図14では基板はタ
ーン・テーブル109上に水平に設置されて居るが、これ
に限らず垂直或いは傾斜状態で設置する事も可能で有
る。反応室の外側にはヒーター108が設けられている。
原料ガスはガス導入口1103より反応室に導入されゲート
・バルブ1304を介してターボ分子ポンプ106に依り排気
される。ターボ分子ポンプの排気は第二の真空ポンプ13
07に依り行われる。本実施例10ではこの第二の真空ポン
プとしてロータリーポンプを用いたが、ドライ・ポンプ
等、他のポンプで有っても無論構わない。反応室内の圧
力は圧力計1310に依って測定される。従来のLPCVD装置
では反応室の圧力を調整するコンダクタンス・バルブが
反応室とターボ分子ポンプとの間に設置されていたが、
本発明では反応室の圧力を調整する為の圧力調整装置は
ターボ分子ポンプの排気口に設けられている。ターボ分
子ポンプの吸気穴に於ける排気速度はターボ分子ポンプ
排気口圧力と負の相関に有る為、例えば排気口の圧力を
高くするとターボ分子ポンプ吸気穴に於ける排気速度は
小さくなり、その結果反応室に於ける圧力は高くなる。
反対に排気口の圧力を低くすると、排気速度は大きくな
り、反応室の圧力は低くなる。従って反応室の圧力はタ
ーボ分子ポンプ排気口の圧力を調整する事で容易に調整
し得る。図13ではターボ分子ポンプ排気口にガス流量調
整器1305が設けられて居り、ヘリウム、窒素、アルゴン
等の高純度不活性ガスを適当量ターボ分子ポンプ106の
排気口に流し込む。このガスの流量は所望の反応室内圧
力と圧力計1310で測定された実圧力との差に応じてガス
流量調整器に依り調整される。従ってガス流量調整器13
05でガスがターボ分子ポンプの排気口に全く供給されな
い時にターボ分子ポンプ吸気穴の排気速度は最大とな
る。一方、図14ではターボ分子ポンプ排気口にコンダク
タンス・バルブ1405が設置されている。先と同様、コン
ダクタンス・バルブ1405の開閉度は所望の反応室内圧力
と圧力計1310で測定された実圧力との差に応じて定めら
れる。コンダクタンス・バルブ1405が全開の時にターボ
分子ポンプ吸気穴の排気速度は最大となる。圧力調整装
置としては上述のガス導入による方法やコンダクタンス
・バルブを利用する方法単独の他、両者の組み合わせも
可能で有り、これに依りより高い堆積圧力が可能とな
る。
通常CVD装置では様々な種類の膜を色々な堆積条件
下、一台の装置で堆積する事が求められている。この場
合、使用出来る堆積条件はなるたけ広い方が望ましい。
例えば堆積圧力ならば低圧から比較的高い圧力まで広い
圧力範囲を一台の装置でまかなえる事が好ましい。本発
明のCVD装置ではこの様に広い圧力範囲で膜を堆積する
事が可能と化すにのみならず、高排気速度と低圧力が求
められるCVD装置に対して窮めて効果的で有る。
下、一台の装置で堆積する事が求められている。この場
合、使用出来る堆積条件はなるたけ広い方が望ましい。
例えば堆積圧力ならば低圧から比較的高い圧力まで広い
圧力範囲を一台の装置でまかなえる事が好ましい。本発
明のCVD装置ではこの様に広い圧力範囲で膜を堆積する
事が可能と化すにのみならず、高排気速度と低圧力が求
められるCVD装置に対して窮めて効果的で有る。
ターボ分子ポンプ106として実施例９で述べた磁気軸
受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ
と反応室の間にはゲート・バルブ1304のみが存在する。
このゲート・バルブ1304のコンダクタンスＣGはＣG＝10
500l/secで有るから、最大排気速度を得ようとした場合
反応室に於ける実効排気速度SeはSe＝1819l/secと大き
くなる。こうして、反応室に窒素を100SSCM程度流した
時の反応室内平衡圧力は8.4×10-4torrとなり、超低圧
堆積が可能となる。実施例９迄に述べて来た様に、100S
CCM程度の比較的多量の原料ガスを反応室に導入し、且
つこの様な超低圧堆積に依り良質な半導体膜をより低温
で形成する事が可能になる。例えば真性シリコン膜堆積
の場合、原料ガスにモノシランを用い100SCCM程流し堆
積温度を555℃とした場合、堆積中のシラン分圧は0.8mt
orr程度と化し、実施例５で述べた同程度での多結晶シ
リコン膜よりも圧力が低下した分だけ更に高結晶化率で
大粒径を有する高品質多結晶シリコン膜が堆積される。
又、これに限り優良な特性を有する薄膜半導体装置が低
温プロセスで容易に作成される。
受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ
と反応室の間にはゲート・バルブ1304のみが存在する。
このゲート・バルブ1304のコンダクタンスＣGはＣG＝10
500l/secで有るから、最大排気速度を得ようとした場合
反応室に於ける実効排気速度SeはSe＝1819l/secと大き
くなる。こうして、反応室に窒素を100SSCM程度流した
時の反応室内平衡圧力は8.4×10-4torrとなり、超低圧
堆積が可能となる。実施例９迄に述べて来た様に、100S
CCM程度の比較的多量の原料ガスを反応室に導入し、且
つこの様な超低圧堆積に依り良質な半導体膜をより低温
で形成する事が可能になる。例えば真性シリコン膜堆積
の場合、原料ガスにモノシランを用い100SCCM程流し堆
積温度を555℃とした場合、堆積中のシラン分圧は0.8mt
orr程度と化し、実施例５で述べた同程度での多結晶シ
リコン膜よりも圧力が低下した分だけ更に高結晶化率で
大粒径を有する高品質多結晶シリコン膜が堆積される。
又、これに限り優良な特性を有する薄膜半導体装置が低
温プロセスで容易に作成される。
一方、例えば図13に示したLPCVD装置に於いて、ガス
流量調整器1305に依り純度99.9995％程度以上の窒素を
1.4SLMターボ分子ポンプ排気口に流し、ガス導入口1103
より原料ガスのモノシランを100SCCM反応室に導入した
場合、ターボ分子ポンプ排気口での圧力は1.12torrと高
くなり、相応して反応室内圧力は0.45torrとなる。先と
同様の堆積温度が555℃の場合、堆積に依り得られる膜
は非晶質シリコン膜で有る。又ガス流量調整器1305より
同上の窒素を2.9SLMターボ分子ポンプ排気口に流し、ガ
ス導入口1103より原料ガスを100SCCM反応室に導入した
場合、ターボ分子ポンプ排気口での圧力は2.01torrで、
反応室内圧力は1.6torrとなる。この様に本発明のCVD装
置ではガス導入口1103から反応室へ導入する原料ガスの
流量を例えば100SCCMと固定した場合、反応室内圧力を
8.4×10-4torrの超低圧から1.6torrの比較的高い圧力ま
で一台の装置で自由に設定し得、最低圧力と最大圧力の
比は実に2000倍にも達する。これに応じて本発明の一台
のCVD装置で高結晶性の多結晶半導体膜から非晶質半導
体膜まで、様々な種類の半導体膜を自由に形成できる。
更に比較的圧力が高い状態の堆積に於いても、堆積前の
昇温期間を高排気速度の超低圧で行う事に依り400℃以
上の温度で背景圧力を10-7torr代程度以下と高真空に保
つ事が可能となる。これに依り、基板や反応室内壁から
の脱ガスや、極微量のリークを充分速く排気出来、高純
度半導体膜堆積が容易に行われる。
流量調整器1305に依り純度99.9995％程度以上の窒素を
1.4SLMターボ分子ポンプ排気口に流し、ガス導入口1103
より原料ガスのモノシランを100SCCM反応室に導入した
場合、ターボ分子ポンプ排気口での圧力は1.12torrと高
くなり、相応して反応室内圧力は0.45torrとなる。先と
同様の堆積温度が555℃の場合、堆積に依り得られる膜
は非晶質シリコン膜で有る。又ガス流量調整器1305より
同上の窒素を2.9SLMターボ分子ポンプ排気口に流し、ガ
ス導入口1103より原料ガスを100SCCM反応室に導入した
場合、ターボ分子ポンプ排気口での圧力は2.01torrで、
反応室内圧力は1.6torrとなる。この様に本発明のCVD装
置ではガス導入口1103から反応室へ導入する原料ガスの
流量を例えば100SCCMと固定した場合、反応室内圧力を
8.4×10-4torrの超低圧から1.6torrの比較的高い圧力ま
で一台の装置で自由に設定し得、最低圧力と最大圧力の
比は実に2000倍にも達する。これに応じて本発明の一台
のCVD装置で高結晶性の多結晶半導体膜から非晶質半導
体膜まで、様々な種類の半導体膜を自由に形成できる。
更に比較的圧力が高い状態の堆積に於いても、堆積前の
昇温期間を高排気速度の超低圧で行う事に依り400℃以
上の温度で背景圧力を10-7torr代程度以下と高真空に保
つ事が可能となる。これに依り、基板や反応室内壁から
の脱ガスや、極微量のリークを充分速く排気出来、高純
度半導体膜堆積が容易に行われる。
これに対して、図７に示す従来技術のLPCVD装置で
は、反応室に原料ガスを100SCCM流した時の堆積最低圧
力は33mtorr、コンダクタンス・バルブを全閉にして得
られる最高圧力は0.9torrで最低圧力と最大圧力の比は
高々27倍程度でしかない。この従来のLPCVD装置で堆積
温度を555℃とし、原料ガスにモノシランを用いた場
合、非晶質シリコン膜以外堆積し得ない。又図１に示す
高排気速度を有するLPCVD装置で有っても、コンダクタ
ンス・バルブが反応室（マニホールド）とターボ分子ポ
ンプの間に有る場合、原料ガスを100SCCMガス導入間103
より反応室に導入した時のコンダクタンス・バルブ開閉
調整に依る最低圧力と最高圧力はそれぞれ1.2mtorrと12
mtorrで有る。この様に反応室内圧力調整装置をターボ
分子ポンプの排気口に設ける事に依り使用し得る圧力範
囲が大きく広がり、様々な種類の半導体膜を一台のCVD
装置で形成する事が可能になったり、同時に超低圧堆積
に依る半導体膜の高品質化も可能となった。
は、反応室に原料ガスを100SCCM流した時の堆積最低圧
力は33mtorr、コンダクタンス・バルブを全閉にして得
られる最高圧力は0.9torrで最低圧力と最大圧力の比は
高々27倍程度でしかない。この従来のLPCVD装置で堆積
温度を555℃とし、原料ガスにモノシランを用いた場
合、非晶質シリコン膜以外堆積し得ない。又図１に示す
高排気速度を有するLPCVD装置で有っても、コンダクタ
ンス・バルブが反応室（マニホールド）とターボ分子ポ
ンプの間に有る場合、原料ガスを100SCCMガス導入間103
より反応室に導入した時のコンダクタンス・バルブ開閉
調整に依る最低圧力と最高圧力はそれぞれ1.2mtorrと12
mtorrで有る。この様に反応室内圧力調整装置をターボ
分子ポンプの排気口に設ける事に依り使用し得る圧力範
囲が大きく広がり、様々な種類の半導体膜を一台のCVD
装置で形成する事が可能になったり、同時に超低圧堆積
に依る半導体膜の高品質化も可能となった。
（実施例11）
図15は本発明に於いて用いられる化学気相堆積装置
（CVD装置）の一例を示す概念図で有る。本実施例11で
は発明の例としてLPCVD装置を用いたが、ここに記する
本発明はプラズマCVD装置（PECVD装置）や光CVD装置
等、他のCVD装置に対しても有効で有る。
（CVD装置）の一例を示す概念図で有る。本実施例11で
は発明の例としてLPCVD装置を用いたが、ここに記する
本発明はプラズマCVD装置（PECVD装置）や光CVD装置
等、他のCVD装置に対しても有効で有る。
例として述べるLPCVD装置は縦型炉で反応室101の中央
付近に基板102は設置される。図15では基板はターン・
テーブル109上に水平に設置されて居るが、これに限ら
ず垂直或いは傾斜状態で設置する事も可能で有る。反応
室の外側にはヒーター101が設けられている。原料ガス
はガス導入口1103より反応室に導入され反応室に直接設
置されたターボ分子ポンプ106に依り排気される。ター
ボ分子ポンプの排気は第二の真空ポンプ1307に依り行わ
れる。本実施例11ではこの第二の真空ポンプとしてロー
タリーポンプを用いたが、ドライ・ポンプ等、他のポン
プで有っても無論構わない。反応室内の圧力は圧力計13
10に依って測定される。従来のLPCVD装置では反応室と
ターボ分子ポンプとの間にゲート・バルブが設置されて
いたが、本発明ではゲート・バルブ1304はターボ分子ポ
ンプの排気口に設けられている。又反応室内の圧力を調
整する圧力調整装置1505はゲート・バルブ1304と第二の
真空ポンプ1307の間に設けられている。圧力調整装置に
は高純度不活性ガスを所定量添加する方法や、コンダク
タンス・バルブを用いる方法などが有る。圧力調整装置
は圧力計1310に依り測定された反応室実圧力と所望圧力
の差に応じて働く。
付近に基板102は設置される。図15では基板はターン・
テーブル109上に水平に設置されて居るが、これに限ら
ず垂直或いは傾斜状態で設置する事も可能で有る。反応
室の外側にはヒーター101が設けられている。原料ガス
はガス導入口1103より反応室に導入され反応室に直接設
置されたターボ分子ポンプ106に依り排気される。ター
ボ分子ポンプの排気は第二の真空ポンプ1307に依り行わ
れる。本実施例11ではこの第二の真空ポンプとしてロー
タリーポンプを用いたが、ドライ・ポンプ等、他のポン
プで有っても無論構わない。反応室内の圧力は圧力計13
10に依って測定される。従来のLPCVD装置では反応室と
ターボ分子ポンプとの間にゲート・バルブが設置されて
いたが、本発明ではゲート・バルブ1304はターボ分子ポ
ンプの排気口に設けられている。又反応室内の圧力を調
整する圧力調整装置1505はゲート・バルブ1304と第二の
真空ポンプ1307の間に設けられている。圧力調整装置に
は高純度不活性ガスを所定量添加する方法や、コンダク
タンス・バルブを用いる方法などが有る。圧力調整装置
は圧力計1310に依り測定された反応室実圧力と所望圧力
の差に応じて働く。
以下本発明に於いて用いられるCVD装置の操作手順の
一例を説明する。まず基板挿入後、ゲート・バルブ1304
を開門する。この時第二の真空ポンプ1307は定常運転し
て居り反応室内をターボ分子ポンプ106を通じて粗引き
をする。反応室内圧力はゲート・バルブ開門時に大気圧
で有っても1torr程度の真空で有っても構わない。ゲー
ト・バルブ開門と同時にターボ分子ポンプ106の運転を
開始する・ターボ分子ポンプが定常運転に達した後、ゲ
ート・バルブ1304を数秒から数分間閉じ、反応室への漏
洩の有無をターボ分子ポンプ106とゲート・バルブ1304
の間に設けられた圧力計1510に依り調査する。異常がな
ければゲート・バルブ1304を再び開門し、反応室を所定
の温度まで昇温する。これはガスを全く導入しない10-7
torr代程度以下の高真空で行っても良いし、高純度のガ
スを流しながら行っても良い。その後原料ガスを反応室
に導入し、膜の堆積を行う。堆積終了後、真空引きや窒
素等に依る反応室のパージを行った後、ターボ分子ポン
プの運転を停止する。ターボ分子ポンプが停止後ゲート
・バルブ1304を閉じ、反応室に窒素等の不活性ガスを導
入し、大気圧等の所定の圧力に戻し、基板を取り出す。
一例を説明する。まず基板挿入後、ゲート・バルブ1304
を開門する。この時第二の真空ポンプ1307は定常運転し
て居り反応室内をターボ分子ポンプ106を通じて粗引き
をする。反応室内圧力はゲート・バルブ開門時に大気圧
で有っても1torr程度の真空で有っても構わない。ゲー
ト・バルブ開門と同時にターボ分子ポンプ106の運転を
開始する・ターボ分子ポンプが定常運転に達した後、ゲ
ート・バルブ1304を数秒から数分間閉じ、反応室への漏
洩の有無をターボ分子ポンプ106とゲート・バルブ1304
の間に設けられた圧力計1510に依り調査する。異常がな
ければゲート・バルブ1304を再び開門し、反応室を所定
の温度まで昇温する。これはガスを全く導入しない10-7
torr代程度以下の高真空で行っても良いし、高純度のガ
スを流しながら行っても良い。その後原料ガスを反応室
に導入し、膜の堆積を行う。堆積終了後、真空引きや窒
素等に依る反応室のパージを行った後、ターボ分子ポン
プの運転を停止する。ターボ分子ポンプが停止後ゲート
・バルブ1304を閉じ、反応室に窒素等の不活性ガスを導
入し、大気圧等の所定の圧力に戻し、基板を取り出す。
ターボ分子ポンプ106として実施例９で述べた磁気軸
受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ
吸気穴はそのまま直接基板に面している為、反応室に於
いて基板近傍での実効排気速度Seは正にターボ分子ポン
プの排気速度Spに等しく、 Se＝Sp＝2200l/sec と最大になる。こうして、反応室に窒素を100SCCM程度
流した時の反応室内平衡圧力は6.9×10-4torrとなり、
超低圧堆積が可能となる。これは実施例９に比較しても
更に低圧となり、この為益々高品質シリコン膜がより低
温で得られる。又これに依り、優良な特性を有する薄膜
半導体装置が低温プロセスにて安定的に作成され得る。
受型ターボ分子ポンプを用いた場合、ターボ分子ポンプ
吸気穴はそのまま直接基板に面している為、反応室に於
いて基板近傍での実効排気速度Seは正にターボ分子ポン
プの排気速度Spに等しく、 Se＝Sp＝2200l/sec と最大になる。こうして、反応室に窒素を100SCCM程度
流した時の反応室内平衡圧力は6.9×10-4torrとなり、
超低圧堆積が可能となる。これは実施例９に比較しても
更に低圧となり、この為益々高品質シリコン膜がより低
温で得られる。又これに依り、優良な特性を有する薄膜
半導体装置が低温プロセスにて安定的に作成され得る。
更に本発明では反応室内圧力をターボ分子ポンプ排気
口の圧力に依り調整する為、例えば原料ガス流量を100S
CCMとした場合、反応室内圧力を上述の6.9×10-4torrか
ら1.6torrへと窮めて広い範囲で設定し得、一台のCVD装
置に依り様々な堆積の膜形成が可能となった。
口の圧力に依り調整する為、例えば原料ガス流量を100S
CCMとした場合、反応室内圧力を上述の6.9×10-4torrか
ら1.6torrへと窮めて広い範囲で設定し得、一台のCVD装
置に依り様々な堆積の膜形成が可能となった。
以上述べて来た様に、本発明に依れば、半導体膜をホ
ット・ウォール型減圧化学気相堆積装置（LPCVD装置）
を用いて堆積する際、基板などから発生する脱ガス不純
物の漏洩速度よりも反応室における実効排気速度が大き
くなる様に反応室における実効排気速度を40SCCM/mtorr
以上とする事に依り、或いは該方法により形成された真
性半導体膜に、バケット型質量非分離型イオン注入装置
に依り、原料ガスとして添加不純物元素の水素化物と水
素を使用して、ドナー又はアクセプターとなる不純物元
素と水素とを同時に注入する事に依り、半導体膜品質を
大幅に向上させ、以て薄膜半導体装置の特性を飛躍的に
向上せしめ、且つ製造時間の短縮・安定的大量生産を実
現した。のみならず、本発明に依り、結晶質シリコン膜
形成温度を従来より40度程度も低下させ、又低温での導
電性シリコン膜の作成が可能となった。これに依り、本
発明をアクティブ・マトリックス液晶ディスプレイなど
に適応した場合、安価なガラス基板などが使用できる様
になり、又他の電子装置に適応した場合も熱による素子
劣化などを低減する。又、本発明のCVD装置に依ると従
来よりもはるかに広い圧力範囲での膜形成が可能とな
り、１台のCVD装置で種々の膜形成が可能となった。か
くして本発明はアクティブ・マトリックス液晶ディスプ
レイ装置や、集積回路等の電子装置の高性能化や低価格
化を実現するという多大な効果を有する。
ット・ウォール型減圧化学気相堆積装置（LPCVD装置）
を用いて堆積する際、基板などから発生する脱ガス不純
物の漏洩速度よりも反応室における実効排気速度が大き
くなる様に反応室における実効排気速度を40SCCM/mtorr
以上とする事に依り、或いは該方法により形成された真
性半導体膜に、バケット型質量非分離型イオン注入装置
に依り、原料ガスとして添加不純物元素の水素化物と水
素を使用して、ドナー又はアクセプターとなる不純物元
素と水素とを同時に注入する事に依り、半導体膜品質を
大幅に向上させ、以て薄膜半導体装置の特性を飛躍的に
向上せしめ、且つ製造時間の短縮・安定的大量生産を実
現した。のみならず、本発明に依り、結晶質シリコン膜
形成温度を従来より40度程度も低下させ、又低温での導
電性シリコン膜の作成が可能となった。これに依り、本
発明をアクティブ・マトリックス液晶ディスプレイなど
に適応した場合、安価なガラス基板などが使用できる様
になり、又他の電子装置に適応した場合も熱による素子
劣化などを低減する。又、本発明のCVD装置に依ると従
来よりもはるかに広い圧力範囲での膜形成が可能とな
り、１台のCVD装置で種々の膜形成が可能となった。か
くして本発明はアクティブ・マトリックス液晶ディスプ
レイ装置や、集積回路等の電子装置の高性能化や低価格
化を実現するという多大な効果を有する。
［産業上の利用可能性］
以上の様に、本発明は薄膜半導体装置や集積回路、太
陽電池、電荷結合装置等に適応されるシリコン膜等の半
導体膜の形成方法及び、半導体膜形成に用いる減圧化学
気相堆積装置とアクティブマトリックス液晶ディスプレ
イ等に適応される半導体膜を用いた薄膜半導体装置に適
している。
陽電池、電荷結合装置等に適応されるシリコン膜等の半
導体膜の形成方法及び、半導体膜形成に用いる減圧化学
気相堆積装置とアクティブマトリックス液晶ディスプレ
イ等に適応される半導体膜を用いた薄膜半導体装置に適
している。
─────────────────────────────────────────────────────
フロントページの続き
(31)優先権主張番号 特願平3−284360
(32)優先日 平成３年10月30日(1991．10．30)
(33)優先権主張国 日本（ＪＰ）
(31)優先権主張番号 特願平4−122135
(32)優先日 平成４年５月14日(1992．5．14)
(33)優先権主張国 日本（ＪＰ）
Claims (6)
- 【請求項１】少なくとも表面が絶縁性物質で有る基板の
一方面上に半導体膜を形成する方法に於いて、該半導体
膜をホット・ウォール型減圧化学気相堆積装置（LPCVD
装置）を用いて堆積する際、基板などから発生する脱ガ
ス不純物の漏洩速度よりも反応室における実効排気速度
が大きくなる様に反応室における実効排気速度を40SCCM
/mtorr以上とする事を特徴とする半導体膜形成方法。 - 【請求項２】半導体膜を構成する元素にシリコンが含ま
れている事を特徴とする請求項１記載の半導体膜形成方
法。 - 【請求項３】少なくとも表面が絶縁性物質で有る基板の
一方面上に半導体膜を形成し、この半導体膜をトランジ
スタの能動層としている薄膜半導体装置の製造方法に於
いて、該半導体膜をホット・ウォール型減圧化学気相堆
積装置（LPCVD装置）を用いて堆積する際、基板などか
ら発生する脱ガス不純物の漏洩速度よりも反応室におけ
る実効排気速度が大きくなる様に反応室における実効排
気速度を40SCCM/mtorr以上とする工程を含むことを特徴
とする薄膜半導体装置の製造方法。 - 【請求項４】半導体膜を構成する元素にシリコンが含ま
れている事を特徴とする請求項３記載の薄膜半導体装置
の製造方法。 - 【請求項５】少なくとも表面が絶縁性物質で有る基板の
一方面上にドナー又はアクセプターとなる不純物元素を
含んだ半導体膜を形成する方法に於いて、該半導体膜を
ホット・ウォール型減圧化学気相堆積装置（LPCVD装
置）を用いて堆積し、基板などから発生する脱ガス不純
物の漏洩速度よりも反応室における実効排気速度が大き
くなる様に反応室における実効排気速度が40SCCM/mtorr
以上とし、少なくとも原料ガスの一種類としてモノシラ
ン（SiH4）を使用して真性半導体膜を堆積する第一の工
程と、 該真性半導体膜にバケット型質量非分離型イオン注入装
置に依り、原料ガスとして添加不純物元素の水素化物と
水素を使用して、ドナー又はアクセプターとなる不純物
元素と水素とを同時に注入する第二の工程を備える事を
特徴とするドナー又はアクセプターとなる不純物元素を
含んだ半導体膜形成方法。 - 【請求項６】少なくとも表面が絶縁性物質で有る基板の
一方面上にシリコンを含有する半導体膜を形成し、この
半導体膜をトランジスタの能動層としている薄膜半導体
装置の製造方法に於いて、 該半導体膜をホット・ウォール型減圧化学気相堆積装置
（LPCVD装置）を用いて堆積し、基板などから発生する
脱ガス不純物の漏洩速度よりも反応室における実効排気
速度が大きくなる様に反応室における実効排気速度が40
SCCM/mtorr以上とし、少なくとも原料ガスの一種類とし
てモノシラン（SiH4）を使用して絶縁性物質上に半導体
膜を堆積する第一の工程と、 該半導体膜をパターニング後、ゲート絶縁膜を該半導体
膜上に形成する第二の工程と、 該ゲート絶縁膜上にゲート電極を形成する第三の工程
と、 該ゲート電極をマスクとして、前記半導体膜のソース及
びドレイン領域と化する部位にバケット型質量非分離型
イオン注入装置に依り、原料ガスとして添加不純物元素
の水素化物と水素を使用して、ドナー又はアクセプター
となる不純物元素と水素とを同時に注入する第四の工程
を含む事を特徴とする薄膜半導体装置の製造方法。
Applications Claiming Priority (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17539391 | 1991-07-16 | ||
| JP3-175393 | 1991-07-16 | ||
| JP3-233407 | 1991-09-12 | ||
| JP23340791 | 1991-09-12 | ||
| JP28436091 | 1991-10-30 | ||
| JP3-284360 | 1991-10-30 | ||
| JP4-122135 | 1992-05-14 | ||
| JP12213592 | 1992-05-14 | ||
| PCT/JP1992/000898 WO1993002468A1 (en) | 1991-07-16 | 1992-07-14 | Chemical vapor deposition apparatus, method of semiconductor film formation, and method of producing thin film semiconductor device |
Related Child Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001028241A Division JP2001274106A (ja) | 1991-07-16 | 2001-02-05 | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 |
| JP2001028242A Division JP3690287B2 (ja) | 1991-07-16 | 2001-02-05 | 半導体膜形成方法及び薄膜半導体装置の製造方法 |
| JP2001028240A Division JP3786580B2 (ja) | 1991-07-16 | 2001-02-05 | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3507072B2 true JP3507072B2 (ja) | 2004-03-15 |
Family
ID=27470838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50273093A Expired - Lifetime JP3507072B2 (ja) | 1991-07-16 | 1992-07-14 | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5510146A (ja) |
| EP (1) | EP0552375B1 (ja) |
| JP (1) | JP3507072B2 (ja) |
| KR (1) | KR100286407B1 (ja) |
| DE (1) | DE69233359T2 (ja) |
| WO (1) | WO1993002468A1 (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3637069B2 (ja) * | 1993-03-12 | 2005-04-06 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3504336B2 (ja) * | 1994-06-15 | 2004-03-08 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| DE69531654T2 (de) | 1994-06-15 | 2004-07-29 | Seiko Epson Corp. | Verfahren zur herstellung eines dünnschicht-halbleiter-transistors |
| USD378823S (en) * | 1995-05-30 | 1997-04-15 | Tokyo Electron Limited | Wafer boat |
| USD378675S (en) * | 1995-05-30 | 1997-04-01 | Tokyo Electron Limited | Wafer boat |
| USD380454S (en) * | 1995-05-30 | 1997-07-01 | Tokyo Electron Limited | Wafer boat |
| KR970052183A (ko) * | 1995-12-30 | 1997-07-29 | 김주용 | 이온 빔 각도 조정이 가능한 이온 주입기 |
| JP2871580B2 (ja) * | 1996-03-29 | 1999-03-17 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3082679B2 (ja) * | 1996-08-29 | 2000-08-28 | 日本電気株式会社 | 薄膜トランジスタおよびその製造方法 |
| US6271151B1 (en) * | 1997-06-30 | 2001-08-07 | Advanced Micro Devices, Inc. | Method and apparatus for controlling the thickness of a gate oxide in a semiconductor manufacturing process |
| JP3980159B2 (ja) * | 1998-03-05 | 2007-09-26 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6007330A (en) * | 1998-03-12 | 1999-12-28 | Cosmos Factory, Inc. | Liquid precursor delivery system |
| US6559036B1 (en) * | 1998-08-07 | 2003-05-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US6245674B1 (en) | 1999-03-01 | 2001-06-12 | Micron Technology, Inc. | Method of forming a metal silicide comprising contact over a substrate |
| US7060614B2 (en) * | 2000-07-28 | 2006-06-13 | Tokyo Electron Limited | Method for forming film |
| US7026219B2 (en) * | 2001-02-12 | 2006-04-11 | Asm America, Inc. | Integration of high k gate dielectric |
| KR101027485B1 (ko) * | 2001-02-12 | 2011-04-06 | 에이에스엠 아메리카, 인코포레이티드 | 반도체 박막 증착을 위한 개선된 공정 |
| US6896764B2 (en) * | 2001-11-28 | 2005-05-24 | Tokyo Electron Limited | Vacuum processing apparatus and control method thereof |
| US20030111013A1 (en) * | 2001-12-19 | 2003-06-19 | Oosterlaken Theodorus Gerardus Maria | Method for the deposition of silicon germanium layers |
| WO2003088280A1 (en) * | 2002-04-08 | 2003-10-23 | Council Of Scientific And Industrial Research | Process for the production of neodymium-iron-boron permanent magnet alloy powder |
| US7186630B2 (en) * | 2002-08-14 | 2007-03-06 | Asm America, Inc. | Deposition of amorphous silicon-containing films |
| KR20040021758A (ko) * | 2002-09-04 | 2004-03-11 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| US9460945B2 (en) * | 2006-11-06 | 2016-10-04 | Hitachi Kokusai Electric Inc. | Substrate processing apparatus for semiconductor devices |
| JP5144207B2 (ja) * | 2006-11-06 | 2013-02-13 | 株式会社日立国際電気 | 基板処理装置および半導体装置の製造方法 |
| JP2008124111A (ja) * | 2006-11-09 | 2008-05-29 | Nissin Electric Co Ltd | プラズマｃｖｄ法によるシリコン系薄膜の形成方法 |
| CN101266180A (zh) * | 2007-03-16 | 2008-09-17 | 清华大学 | 电离规 |
| KR100967428B1 (ko) * | 2008-03-28 | 2010-07-01 | 한국전기연구원 | 피아이앤 센서 제조 방법 |
| CN103147067A (zh) * | 2011-12-07 | 2013-06-12 | 无锡华润华晶微电子有限公司 | 低压化学气相淀积装置及其薄膜淀积方法 |
| US10876206B2 (en) | 2015-09-01 | 2020-12-29 | Silcotek Corp. | Thermal chemical vapor deposition coating |
| US20170211180A1 (en) * | 2016-01-22 | 2017-07-27 | Silcotek Corp. | Diffusion-rate-limited thermal chemical vapor deposition coating |
| KR102257824B1 (ko) * | 2016-12-05 | 2021-05-28 | 엘지전자 주식회사 | 태양 전지 제조 방법 |
| WO2020252306A1 (en) | 2019-06-14 | 2020-12-17 | Silcotek Corp. | Nano-wire growth |
Family Cites Families (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3670172A (en) * | 1970-04-20 | 1972-06-13 | Advanced Research Instr System | Charged particle generating and utilizing |
| US3924967A (en) * | 1974-03-22 | 1975-12-09 | Varian Associates | Sublimation vacuum pump having a removable gas permeable condenser |
| US3924137A (en) * | 1974-08-27 | 1975-12-02 | Nasa | Deuterium pass through target |
| US4237150A (en) * | 1979-04-18 | 1980-12-02 | The United States Of America As Represented By The United States Department Of Energy | Method of producing hydrogenated amorphous silicon film |
| US4475045A (en) * | 1982-05-24 | 1984-10-02 | Varian Associates, Inc. | Rapid pumpdown for high vacuum processing |
| WO1984004334A1 (en) * | 1983-04-29 | 1984-11-08 | Hughes Aircraft Co | Inverted positive vertical flow chemical vapor deposition reactor chamber |
| JPS60170234A (ja) * | 1984-02-15 | 1985-09-03 | Semiconductor Energy Lab Co Ltd | 気相反応装置および気相反応被膜作製方法 |
| US4640844A (en) * | 1984-03-22 | 1987-02-03 | Siemens Aktiengesellschaft | Method for the manufacture of gate electrodes formed of double layers of metal silicides having a high melting point and doped polycrystalline silicon |
| JPH0766909B2 (ja) * | 1984-07-26 | 1995-07-19 | 新技術事業団 | 元素半導体単結晶薄膜の成長法 |
| US4758529A (en) * | 1985-10-31 | 1988-07-19 | Rca Corporation | Method of forming an improved gate dielectric for a MOSFET on an insulating substrate |
| GB2185758B (en) * | 1985-12-28 | 1990-09-05 | Canon Kk | Method for forming deposited film |
| US4868014A (en) * | 1986-01-14 | 1989-09-19 | Canon Kabushiki Kaisha | Method for forming thin film multi-layer structure member |
| GB2193976B (en) * | 1986-03-19 | 1990-05-30 | Gen Electric Plc | Process for depositing a polysilicon film on a substrate |
| JPS6346777A (ja) * | 1986-08-14 | 1988-02-27 | Matsushita Electric Ind Co Ltd | 半導体素子およびその製造方法 |
| GB2195663B (en) * | 1986-08-15 | 1990-08-22 | Nippon Telegraph & Telephone | Chemical vapour deposition method and apparatus therefor |
| CA1328796C (en) * | 1986-09-12 | 1994-04-26 | Bernard Steele Meyerson | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
| US5298452A (en) * | 1986-09-12 | 1994-03-29 | International Business Machines Corporation | Method and apparatus for low temperature, low pressure chemical vapor deposition of epitaxial silicon layers |
| US5091219A (en) * | 1987-02-17 | 1992-02-25 | Lam Research Corporation | Chemical vapor deposition method |
| JPS63233564A (ja) * | 1987-03-23 | 1988-09-29 | Canon Inc | 接合型トランジスタの製造法 |
| JPS6466964A (en) * | 1987-09-07 | 1989-03-13 | Ricoh Kk | Manufacture of thin film transistor |
| GB2213835B (en) * | 1987-12-18 | 1992-07-08 | Gen Electric Co Plc | Deposition apparatus |
| US4988642A (en) * | 1988-05-25 | 1991-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, manufacturing method, and system |
| JPH02208293A (ja) * | 1989-02-08 | 1990-08-17 | Kanazawa Univ | 多結晶シリコン膜の製造方法 |
| JP2892170B2 (ja) * | 1990-07-20 | 1999-05-17 | 株式会社東芝 | 熱処理成膜方法 |
| JPH04345017A (ja) * | 1991-05-23 | 1992-12-01 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5234724A (en) * | 1991-08-08 | 1993-08-10 | Schmidt Instruments, Inc. | Low energy ion doping of growing diamond by cvd |
-
1992
- 1992-07-14 EP EP92915867A patent/EP0552375B1/en not_active Expired - Lifetime
- 1992-07-14 US US08/027,175 patent/US5510146A/en not_active Expired - Lifetime
- 1992-07-14 WO PCT/JP1992/000898 patent/WO1993002468A1/ja active IP Right Grant
- 1992-07-14 JP JP50273093A patent/JP3507072B2/ja not_active Expired - Lifetime
- 1992-07-14 DE DE69233359T patent/DE69233359T2/de not_active Expired - Lifetime
-
1993
- 1993-03-16 KR KR1019930700779A patent/KR100286407B1/ko not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| 日経マイクロデバイス、１９８６年４月号、第１３１〜１４３頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5510146A (en) | 1996-04-23 |
| DE69233359T2 (de) | 2005-06-02 |
| KR930702780A (ko) | 1993-09-09 |
| EP0552375A4 (en) | 1996-08-21 |
| EP0552375B1 (en) | 2004-06-02 |
| KR100286407B1 (ko) | 2001-04-16 |
| DE69233359D1 (de) | 2004-07-08 |
| EP0552375A1 (en) | 1993-07-28 |
| WO1993002468A1 (en) | 1993-02-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3507072B2 (ja) | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 | |
| US6972433B2 (en) | Fabrication method for a thin film semiconductor device, the thin film semiconductor device itself, liquid crystal display, and electronic device | |
| US5210050A (en) | Method for manufacturing a semiconductor device comprising a semiconductor film | |
| WO2004079826A1 (ja) | 薄膜トランジスタの製造方法、及び表示装置と電子機器 | |
| JP2000012870A (ja) | 薄膜トランジスタのための多段階ｃｖｄ法 | |
| KR100291234B1 (ko) | 다결정실리콘의형성방법및형성장치 | |
| JP3690287B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JP3786580B2 (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| JP2005150701A (ja) | 成膜装置及び成膜方法 | |
| JPH05129202A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP2001274106A (ja) | 化学気相堆積装置及びそれを用いた半導体膜の製造方法 | |
| JP3881715B2 (ja) | 結晶性半導体膜の形成方法、アクティブマトリクス装置の製造方法、及び電子装置の製造方法 | |
| KR20060041414A (ko) | 실리콘 필름 제조방법 | |
| JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH118195A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0653503A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ | |
| JPH0653504A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP2010153911A (ja) | 多結晶シリコンの製造方法 | |
| JP2002373902A (ja) | 薄膜半導体装置の製造方法 | |
| JPH0738112A (ja) | 薄膜半導体装置及びその製造方法とダイヤモンド薄膜形成方法 | |
| JP2002009088A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP2004006830A (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| JP2002289519A (ja) | 薄膜トランジスタの製造方法、電気光学装置の製造方法及び電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20031218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081226 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091226 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101226 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111226 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121226 Year of fee payment: 9 |