JP3203772B2 - 半導体膜形成方法及び薄膜半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアクティブマトリックス
液晶ディスプレイ等に応用される薄膜トランジスタや三
次元ＬＳＩデバイスなどで使用されている絶縁性物質上
に形成される半導体膜の形成方法、或いは薄膜半導体装
置の製造方法に関するもので有り、詳しくは製造工程の
最高温度が６００℃程度以下の低温プロセスで形成する
薄膜半導体装置の製造方法に関する。

【０００２】

【従来の技術】近年、液晶ディスプレイの大画面化、高
解像度化に伴い、その駆動方式は単純マトリックス方式
からアクティブマトリックス方式へ移行し、大容量の情
報を表示出来るように成りつつ有る。アクティブマトリ
ックス方式は数十万を越える画素を有する液晶ディスプ
レイが可能で有り、各画素毎にスイッチングトランジス
タを形成するもので有る。各種液晶ディスプレイの基板
としては、透過型ディスプレイを可能ならしめる溶融石
英板やガラスなどの透明絶縁基板が使用されている。

【０００３】しかしながら、表示画面の拡大化や低価格
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠で有る。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。

【０００４】薄膜トランジスタのチャンネル部半導体膜
としては、通常非晶質シリコンや多結晶シリコンが用い
られているが、駆動回路迄一体化して薄膜トランジスタ
で形成しようとする場合には動作速度の速い多結晶シリ
コンが有利である。

【０００５】従来この様な薄膜トランジスタやそれらに
用いられる半導体膜を安価なガラスを基板として使用し
得る低温プロセスで作成する場合、非晶質半導体膜形成
後窒素雰囲気下にて６００℃で８時間から２４時間程度
以上の時間熱処理を施していた。（Ｊｐｎ．Ｊ．Ａｐｐ
ｌ．Ｐｈｙｓ．３０，Ｐ３７２４，１９９１やＩＥＥＥ
Ｅｌｅｃｔｒｏｎ Ｄｅｖ．Ｌｅｔｔ．１２，Ｐ５８
４，１９９１， Ｊ．Ｅｌｅｃｔｒｏｃｈｅｍ．Ｓｏ
ｃ．１３６，Ｐ１１６９，１９８９など。）

【０００６】

【発明が解決しようとする課題】しかしながら、先に述
べた従来の方法に於いては、以下の如き問題が指摘され
ている。即ち、基板として安価な通常ガラスを使用しよ
うとした場合、熱処理時間が長い為、熱処理中に基板が
ゆがんでしまい、薄膜トランジスタを大面積に均一に作
成し得ない。他方、熱処理に対してゆがまない基板はそ
の大きさが限定されたり、或いは高価格とならざるを得
ない。又、長時間の熱処理は生産性を低め、薄膜トラン
ジスタを用いた液晶ディスプレイやＬＳＩ装置の製品価
格の高騰を招く。

【０００７】従って、６００℃程度の低温で、しかもで
きる限り短い熱処理時間で高品質な半導体膜を形成する
方法、或いは薄膜半導体装置を製造する方法が求められ
ていた。

【０００８】本発明は上記の事情に鑑みてなされた物で
その目的とするところは、結晶性半導体膜の形成に際す
る熱処理時間の短縮、及び良好な特性を有する薄膜半導
体装置を大画面に均一に製造する方法を提供する事にあ
る。

【０００９】

【課題を解決するための手段】本発明の半導体膜形成方
法は、表面が絶縁性物質で有る基板上に結晶性半導体膜
を形成する方法に於いて、前記絶縁性物質上に非晶質半
導体膜を形成する工程と、前記非晶質半導体膜の表面に
形成された自然酸化膜をフッ化水素酸を用いて除去する
工程と、前記自然酸化膜が除去された非晶質半導体膜を
真空中で熱処理することにより結晶化させる工程とを含
むことを特徴とする。

【００１０】本発明は、表面が絶縁性物質で有る基板上
に結晶性半導体膜を形成し、該半導体膜がチャンネル部
となる電界効果トランジスタを構成する薄膜半導体装置
を製造する方法に於いて、前記絶縁性物質上に非晶質半
導体膜を形成する工程と、前記非晶質半導体膜の表面に
形成された自然酸化膜をフッ化水素酸を用いて除去する
工程と、前記自然酸化膜が除去された非晶質半導体膜を
真空中で熱処理することにより結晶化させる工程とを含
むことを特徴とする。

【００１１】

【００１２】

【００１３】

【００１４】

【実施例】（実施例１）以下本発明の実施例を詳述する
が、本発明が以下の実施例に限定されるものでは無い。

【００１５】絶縁性物質上に非晶質半導体膜を形成し、
その後熱処理を施した際の結晶性の変化を調べた。本実
施例１では半導体膜として真性シリコン膜を用いたが、
この他にも燐やボロンなどの不純物を添加したシリコン
膜、或いはシリコン・ゲルマニウム（ＳｉＧｅｘ）やシ
リコン・カーバイト（ＳｉＣｘ）などのIV族半導体膜
や、又はIIIーV族半導体膜等も可能である。

【００１６】又、本実施例１では、基板として直径４イ
ンチの溶融石英ガラスを用いたが、６００℃の工程最高
温度に耐え得る基板又は下地物質で有るならば、その種
類や大きさは無論問われない。例えば通常ガラス基板の
他にシリコンウェハーなどの半導体基板及びそれらを加
工したＬＳＩ、三次元ＬＳＩや、或いはアルミナ、窒化
アルミニウムなどのセラミックス基板なども下地基板と
して可能で有る。

【００１７】まずアセトン又はメチル・エチル・ケト
ン，メチル・イソ・ブチル・ケトンやシクロヘキサノン
などの有機溶剤中に基板を浸し、超音波洗浄を行う。洗
浄後窒素中又は減圧下にて乾燥を施し、更にエタノール
による超音波洗浄を行った後窒素バブリングされている
純水にて水洗を施す。次に基板を沸騰している濃度６０
％の硝酸中に５分間浸し、更に窒素バブリングされてい
る純水中で洗浄した。基板として金属など酸に依り腐食
されたり、変質して仕舞う物質を用いる場合、この硝酸
に依る洗浄は必要とされない。又この強酸に依る洗浄で
は酸として硝酸の他に硫酸なども可能で有る。

【００１８】こうして洗浄された石英基板上に常圧気相
化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化
硅素膜（ＳｉＯ₂膜）を２０００Å堆積した。この下地
ＳｉＯ₂膜は前述の如き種々多様な物質を基板として用
いる際、後に堆積される半導体膜の膜質を一定に安定化
する為に形成した。下地ＳｉＯ₂膜堆積時の基板温度は
３００℃で、窒素に依り２０％に希釈されたシラン６０
０SCCMを８４０SCCMの酸素と共にＡＰＣＶＤ法で堆積し
た。この時のＳｉＯ₂膜の堆積速度は３．９Å／ｓｅｃ
で有った。

【００１９】続いて減圧ＣＶＤ法で非晶質半導体膜を堆
積した。本実施例１では真性シリコン膜を堆積した。こ
の時減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は
反応炉中央付近に水平に置かれる。原料ガス及びヘリウ
ム・窒素・アルゴン・水素等の希釈ガスは必要に応じて
反応炉下部より炉内に導入され、反応炉上部から排気さ
れる。石英ガラスで作られた反応炉の外側には３ゾーン
に分かれたヒーターが設置されて居り、それらを独立に
調整する事で反応炉内中央部付近に所望の温度で均熱帯
を形成する。この均熱帯は約３５０mmの高さで広がり、
その範囲内での温度のずれは、例えば６００℃に設定し
た時０．２℃以内である。

【００２０】排気はロータリーポンプとメカニカル・ブ
ースターポンプを直結して行い、反応炉内の圧力は測定
値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バ
ラトロン・マノメーター）に依り測定した。反応炉を５
５０℃に保って、ガス導入用のバルブを閉じて両ポンプ
にて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒ
で有る為、背景真空度は悪くとも１０^-4ｔｏｒｒ程度以
下で有る。

【００２１】基板挿入後、真空引き、漏洩検査を施し
た。漏洩検査では反応炉に通ずる全バルブを閉じて反応
炉を完全に孤立させて、反応炉内圧力の変化を調べた。
本実施例１では反応炉内温度が４００℃で２分間の完全
孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏
洩検査にて異常が無い事を確認した後、反応炉内温度を
挿入温度の４００℃から堆積温度まで昇温する。本実施
例１では５５０℃で非晶質半導体膜であるシリコン膜を
堆積した為、昇温するのに一時間費やした。この昇温期
間中、二つのポンプは運転状態に有り、少なくとも純度
が９９．９９５％以上の不活性又は還元性ガスを流し続
ける。これらのガス種は水素・ヘリウム・窒素・ネオン
・アルゴン・キセノン・クリプトン等の純ガスの他、こ
れらのガスの混合ガスも可能で有る。本実施例１では純
度９９．９９９９％以上のヘリウムを３５０SCCM流し続
け、反応炉内圧力は８１．０±１．２mtorrで有った。

【００２２】堆積温度到達後、原料ガスで有る所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、非晶質半導体膜を堆積する。希釈ガスとしては、
先の昇温期間に流したガスと同種の組み合わせが可能で
有るが、望ましくは各ガスの純度はそれぞれが９９．９
９９％以上が良い。本実施例１では希釈ガスを用いず、
純度９９．９９９％以上のシランを１００SCCM流して非
晶質半導体膜を堆積した。この時、反応炉内の圧力は反
応炉とメカニカル・ブースターポンプの間に設置された
コンダクタンスバルヴの開閉度を調整して、４００mtor
rに保った。本実施例１では非晶質半導体膜は２２．０
Å／ｍｉｎの堆積速度で２４０Åの膜厚に堆積した。

【００２３】本実施例１では非晶質半導体膜の形成をＬ
ＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、
これ以外にもプラズマＣＶＤ法やＡＰＣＶＤ法やスパッ
ター法などで堆積する事も可能で有る。又原料ガスもモ
ノシランに限らず、ジシランやトリシランなどの高次シ
ランやジクロールシラン或いはゲルマンなども可能で有
る。又、無論上記種々のＣＶＤ法と上記種々の原料の組
み合わせに依って非晶質半導体膜を形成する事も可能で
有る。

【００２４】半導体膜の結晶化率は多波長分散型エリプ
ソメトリー（ソープラ社ＭＯＳＳーＥＳ４Ｇ）にて測定
した。多波長分光エリプソメトリーは回転偏光子型を用
い、波長領域２５０ｎｍから８５０ｎｍ迄走査した。入
射光角は７５度で有った。こうして得られたｔａｎψと
ｃｏｓΔのスペクトルは予め測定されて有ったアモルフ
ァス・シリコン・スペクトルと結晶シリコン・スペクト
ルを複素屈折率合成に関するＢＲＵＧＧＥＭＡＮの公式
（Ｄ．Ａ．Ｇ．ＢＲＵＧＧＥＭＡＮ，Ａｎｎ．Ｐｈｙ
ｓ．（Ｌｅｉｐｚｉｇ）２４，６３６（１９３５））に
従ってアモルファス・シリコンと結晶シリコンの体積比
を任意に定めてスペクトル合成を行い、測定スペクトル
と最も良く一致した時の体積混合比を持って結晶化率を
定義した。非晶質半導体膜としてのシリコン膜の結晶化
率はこの方法で２％と測定された。

【００２５】次にこうして得られた基板を１．６７％弗
化水素酸水溶液に２０秒間浸して非晶質半導体膜表面か
ら自然酸化膜を取り除いた。その後基板は直ちに非酸化
性雰囲気下に設置され、熱処理を施された。

【００２６】熱処理炉は縦型炉で通常４００℃に保たれ
て居り、純度９９．９９９％以上の窒素ガスを３０SLM
流し続けて熱処理炉内部を非酸化性雰囲気としている。
熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下
部より熱処理炉内に挿入されるが、窒素ガスは熱処理炉
上部より炉内に導入され下部の挿入口より流出してい
る。その為室温と温度平衡に達している基板は室温の状
態で非酸化性雰囲気で有る窒素流中に置かれ、引き続い
て非酸化性雰囲気下で４００℃の炉に挿入された。１．
６７％弗化水素酸水溶液に２０秒間浸して自然酸化膜を
取り除き、窒素バブリングされている純水で水洗された
基板がその後熱処理炉の非酸化性雰囲気の窒素流中に置
かれるまでの時間は１分未満で有った。又、窒素流中で
熱処理炉に挿入する時間は１０分間で有った。

【００２７】基板挿入後熱処理炉内は真空引きを施され
た。窒素雰囲気１気圧で有った熱処理炉内は基板挿入後
２０分で８．７×１０^-7torrの真空度に達した。その後
熱処理炉内には純度９９．９９９９％以上の窒素ガスを
３００SCCM流し続けながら１時間掛けて挿入温度の４０
０℃から熱処理温度の６００℃へと昇温した。この時の
熱処理炉内の圧力は３．０×１０^-3torrで有った。熱処
理温度の６００℃に達した後、更に連続して６００℃５
時間の熱処理を加えた。この間も熱処理炉内には純度９
９．９９９９％以上の窒素ガスが３００SCCM流され、炉
内圧力は３．０×１０^-3torrに保たれていた。基板は４
００℃からの昇温に費やした１時間と６００℃で維持さ
れた５時間の計６時間の熱処理を被った事となる。

【００２８】この様にして得られた半導体膜の結晶化率
を先に詳述した多波長分散型エリプソメトリーにて測定
したところ、２４０Åの薄膜にもかかわらず結晶化率は
８０％と高率を示した。即ち結晶化率が２％でしかなか
った非晶質半導体膜は僅か６時間の熱処理で結晶化が進
んだ事を意味している。

【００２９】（実施例２）本発明が非晶質半導体膜の結
晶化を短時間で促進するという効果を有する事を詳細に
確認する為に、実施例１と全く同じ方法で非晶質半導体
膜を準備し、全く同じ方法で熱処理を施し、熱処理温度
の６００℃に達してからの熱処理時間だけを変えて半導
体膜を作成し、その結晶化率を実施例１の手法で測定し
た。本実施例２では、熱処理温度の６００℃に於ける維
持時間を０時間から７時間まで変えて、結晶化率の変化
を調べた。６００℃に於ける維持時間が０時間とは、挿
入温度の４００℃から１時間掛けて６００℃に昇温した
後、直ちに基板を取り出した事を意味し、その合計熱処
理時間は１時間を意味する。又６００℃に於ける維持時
間が７時間とは昇温の１時間を加えると合計熱処理時間
は８時間となる。こうして得られた結果を図１、Ａに示
す。本発明に依ると実施例１でも示した通り、熱処理時
間は合計６時間で充分で有る事が理解される。

【００３０】一方、比較の為に従来技術に依る結晶化率
の推移を図１、Ｂに示す。従来技術では非晶質半導体膜
の準備は実施例１と全く同じであるが、熱処理を施す前
に非晶質半導体膜表面から自然酸化膜を取り除かずにそ
のまま大気圧で熱処理を行うもので有る。

【００３１】熱処理炉は縦型炉で通常４００℃に保持さ
れて居り、純度９９．９９９％以上の窒素ガスを２０Ｓ
ＬＭ流し続けて、熱処理炉内部を窒素雰囲気に保持して
いる。室温と温度平衡に達している基板は１７分間掛け
て４００℃の縦型熱処理炉に挿入した。挿入後３０分間
４００℃に保ち、基板の位置に依らず炉内が総て４００
℃の均一温度に達した後、熱処理炉の温度を６００℃に
昇温する。この４００℃でまず３０分間保持する事に依
り基板の位置にかかわらず、どこでも同じ熱履歴を得る
事が出来、半導体薄膜の結晶化を均一に行う事が可能と
なる。熱処理炉には一気圧下で常に２０ＳＬＭの窒素が
流れ続け、熱処理炉の容積は約１７６ｌで有るため、こ
の４００℃に於ける予備加熱に依り熱処理炉内部は完全
に窒素雰囲気に置換される。４００℃から６００℃への
昇温は１時間掛けて行われ、６００℃で温度平衡に達し
た後、引き続いて６００℃に於いて１時間から１３時間
熱処理を加えた。前述の如く６００℃に於ける維持時間
が１時間とは、昇温に要した１時間と合わせて、計２時
間の熱処理時間を意味する。所定時間の熱処理が終了し
た半導体膜は実施例１にて詳述した方法で結晶化率を測
定された。この様にして得られた結晶化率の推移を図
１、Ｂに示す。従来技術では合計熱処理時間が８時間、
結晶化率は８０％となり、１０時間以後は８１％で飽和
している。これに対して実施例１及び実施例２の前半で
詳述した本発明に依ると、結晶化に要する時間を２５％
以上短縮して約６時間程度で済む事が理解される。

【００３２】（実施例３）図２（ａ）〜（ｅ）は本実施
例３に於ける自己非整合型スタガード構造のＭＩＳ型電
界効果トランジスタを構成するシリコン薄膜半導体装置
の製造工程を断面で示した図で有る。

【００３３】本実施例３では、下地基板２０１として２
３５mm□の溶融石英ガラスを用いたが、６００℃の工程
最高温度に耐え得る基板又は下地物質で有るならば、そ
の種類や大きさは無論問われない。例えば通常ガラス基
板の他にシリコンウェハーなどの半導体基板及びそれら
を加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・
カーバイト、アルミナ、窒化アルミニウムなどのセラミ
ックス基板なども下地基板として可能で有る。

【００３４】まずアセトン又はメチル・エチル・ケト
ン，メチル・イソ・ブチル・ケトンやシクロヘキサノン
などの有機溶剤中に下地基板２０１を浸し、超音波洗浄
を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更に
エタノールによる超音波洗浄を行った後窒素バブリング
されている純水にて水洗を施す。次に下地基板２０１を
沸騰している濃度６０％の硝酸中に５分間浸し、更に窒
素バブリングされている純水中で洗浄した。基板として
金属など酸に依り腐食されたり、変質して仕舞う物質を
用いる場合、この硝酸に依る洗浄は必要とされない。又
この強酸に依る洗浄では酸として硝酸の他に硫酸なども
可能で有る。

【００３５】こうして洗浄された石英基板上に常圧気相
化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化
硅素膜（ＳｉＯ₂膜）２０２を２０００Å堆積した。こ
の下地ＳｉＯ₂膜２０２は前述の如き種々多様な物質を
基板として用いる際、後に堆積される半導体膜の膜質、
及びそれを用いて構成される薄膜トランジスタの性能を
安定化する為に必要で有る。と同時に、例えば基板２０
１として通常ガラスを用いた場合、ガラス中に含まれて
いるナトリウムなどの可動イオンが、又基板２０１とし
て各種セラミック板を用いた際には基板中に添加されて
いる焼結助材原料などがトランジスタ部に拡散混入する
のを防ぐ役割をも演じている。又金属板を基板２０１と
して用いる場合は、絶縁性を確保する為に下地ＳｉＯ₂
は必要不可欠で有る。又、三次元ＬＳＩ素子では、トラ
ンジスタ間や配線間の層間絶縁膜に相当している。下地
ＳｉＯ₂膜２０２堆積時の基板温度は３００℃で、窒素
に依り２０％に希釈されたシラン６００SCCMを８４０SC
CMの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉ
Ｏ₂膜の堆積速度は３．９Å／ｓｅｃで有った。

【００３６】続いてドナー又はアクセプターとなる不純
物を含んだ半導体膜２０３を減圧ＣＶＤ法にて堆積し
た。半導体膜としてシリコンを用いたが、シリコン・ゲ
ルマニウム等他の半導体膜も無論可能で有る。又本実施
例３ではｎ型トランジスタ作成を目指し不純物としてリ
ンを選んだが、ｎ型ならばリン以外に５族、６族の元
素、Ｐ型ならばボロンを始めとして２族、３族の元素が
不純物元素として添加され得る。この不純物を含んだ半
導体膜２０３はいずれソース・ドレイン領域となる部位
で、本実施例３の如く不純物をＣＶＤ法で添加する方法
の他、まず最初に不純物を含まない真性半導体膜を形成
して居き、後に気相或いは真性半導体膜に接する固相よ
り不純物を拡散させて添加する方法や、不純物をイオン
化して真性半導体膜に打ち込む方法などが有る。これ
ら、真性半導体膜を形成した後拡散法やイオン打ち込み
法で不純物を添加する手法を用いると真性半導体膜の所
望の部位のみに不純物を添加する事が可能となり、これ
により例えばトランジスタのゲート電極端ととソース端
又はドレイン端が自己整合したセルフ・アライン・トラ
ンジスタが可能となったり、不純物添加濃度を各部位で
変える事に依り半導体膜中の電流密度や比抵抗を変えて
所望の部位のみに電流を流す事などが可能となる。本実
施例３では不純物としてリンを選んだ為、ホスフィン
（ＰＨ₃）とシランを混合したガスを用いて、不純物を
含んだ半導体膜２０３を１５００Å堆積した。本実施例
３では１８４．５ｌの容積を有する減圧ＣＶＤ炉内にモ
ノシランを２００SCCM、ヘリウムが９９．５％でホスフ
ィンが０．５％のヘリウム・ホスフィン混合ガスを６SC
CM、更にヘリウム１００SCCMを流し、堆積温度６００
℃、炉内圧力１００mtorrで堆積した。この時の堆積速
度は３０Å／ｍｉｎで、成膜直後のシート抵抗値は２，
０５０Ω／□で有った。

【００３７】次に、前記半導体膜上にレジストを形成
し、四弗化炭素（ＣＦ₄）と酸素（Ｏ₂）の混合プラズマ
に依り、前記膜をパターニングし、ソース・ドレイン領
域２０３を形成した（図２（ａ））。続いて沸騰硝酸中
に五分間浸す洗浄で残留レジストなどの不純物を取り除
き、１．６７％弗化水素酸に２０秒浸してソース・ドレ
イン領域２０３表面上の自然酸化膜を取り除き、直ちに
減圧ＣＶＤ法でチャンネル部となる半導体膜を堆積し
た。本実施例３では半導体膜としてシリコンを用いた
が、シリコン・ゲルマニウムやガリウム・ヒ素等他の半
導体も可能で有る。

【００３８】この時減圧ＣＶＤ反応炉の容積は１８４．
５ｌで、基板は反応炉中央付近に水平に置かれる。原料
ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガス
は必要に応じて反応炉下部より炉内に導入され、反応炉
上部から排気される。石英ガラスで作られた反応炉の外
側には３ゾーンに分かれたヒーターが設置されて居り、
それらを独立に調整する事で反応炉内中央部付近に所望
の温度で均熱帯を形成する。この均熱帯は約３５０mmの
高さで広がり、その範囲内での温度のずれは、例えば６
００℃に設定した時０．２℃以内である。従って挿入基
板間の間隔を１０mmとすれば１バッチで３５枚の基板の
処理が可能で有る。本実施例３では２０mm間隔で１７枚
の基板を均熱帯内に設置した。

【００３９】排気はロータリーポンプとメカニカル・ブ
ースターポンプを直結して行い、反応炉内の圧力は測定
値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バ
ラトロン・マノメーター）に依り測定した。反応炉を５
５０℃に保って、ガス導入用のバルブを閉じて両ポンプ
にて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒ
で有る為、背景真空度は悪くとも１０^-4ｔｏｒｒ程度以
下で有る。

【００４０】ソース・ドレイン領域２０３が形成され、
該領域表面上の自然酸化膜を取り除かれた基板は、表側
を下向きとして直ちに減圧ＣＶＤ炉内に挿入された。挿
入時の反応炉内温度は３９５℃から４００℃程度に保た
れている。これはソース・ドレイン領域２０３上に自然
酸化膜が形成されるのを極力少なくする為で有るから、
挿入時の反応炉内温度は出来る丈低く有るのが望まし
い。例えば挿入時の反応炉内温度を室温とする事も可能
で有るが、この場合堆積温度迄反応炉内温度を昇温する
のに数時間以上費やし、又堆積後室温に戻すのに矢張り
数時間必要となる。基板挿入時に反応炉内には約４ＳＬ
Ｍ〜１０ＳＬＭの窒素を流し反応炉内を不活性雰囲気に
保っている。更に反応炉内入り口付近には約６ＳＬＭ〜
２０ＳＬＭの窒素で窒素カーテンを形成し、基板挿入時
に空気が反応炉内に流れ込む事を最小限に止めている。
反応炉内に空気中の水分や酸素が入ると、これらは反応
炉内壁のＳｉ層に吸着し、又はＳｉと反応して反応炉内
に残留し、チャンネル部となるシリコン膜堆積の際、脱
ガスとして現れ、堆積シリコン膜の膜品質を低下させる
原因となる。

【００４１】基板挿入後、真空引き、漏洩検査を施し
た。漏洩検査では反応炉に通ずる全バルブを閉じて反応
炉を完全に孤立させて、反応炉内圧力の変化を調べた。
本実施例３では反応炉内温度が４００℃で２分間の完全
孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏
洩検査にて異常が無い事を確認した後、反応炉内温度を
挿入温度の４００℃から堆積温度まで昇温する。本実施
例３では５５０℃でチャンネル部となる半導体膜を堆積
した為、昇温するのに一時間費やした。炉内温度が堆積
温度の５５０℃に達するには３５分間程度で済むが、反
応炉壁からの脱ガスを充分放出する為にも、最短一時間
以上、好ましくは数時間の昇温期間が望ましい。この昇
温期間中、二つのポンプは運転状態に有り、少なくとも
純度が９９．９９５％以上の不活性又は還元性ガスを流
し続ける。これらのガス種は水素・ヘリウム・窒素・ネ
オン・アルゴン・キセノン・クリプトン等の純ガスの
他、これらのガスの混合ガスも可能で有る。本実施例３
では純度９９．９９９９％以上のヘリウムを３５０SCCM
流し続け、反応炉内圧力は８１±１．２mtorrで有っ
た。

【００４２】堆積温度到達後、原料ガスで有る所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、半導体膜２０４を堆積する。希釈ガスとしては、
先の昇温期間に流したガスと同種の組み合わせが可能で
有るが、望ましくは各ガスの純度はそれぞれが９９．９
９９％以上が良い。本実施例３では希釈ガスを用いず、
純度９９．９９９％以上のシランを１００SCCM流して半
導体膜２０４を堆積した。この時、反応炉内の圧力は反
応炉とメカニカル・ブースターポンプの間に設置された
コンダクタンスバルヴの開閉度を調整して、４００mtor
rに保った。本実施例３ではチャンネル部となる半導体
膜２０４は２２Å／ｍｉｎの堆積速度で２５０Åの膜厚
に堆積した（図２（ｂ））。

【００４３】本実施例３では非晶質半導体膜の堆積をＬ
ＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、
これ以外にもプラズマＣＶＤ法やＡＰＣＶＤ法やスパッ
ター法などで堆積する事も可能で有る。又原料ガスもモ
ノシランに限らず、ジシランやトリシランなどの高次シ
ランやジクロールシラン或いはゲルマンなども可能で有
る。又、無論上記種々のＣＶＤ法と上記種々の原料の組
み合わせに依って非晶質半導体膜を堆積する事も可能で
有る。

【００４４】次にこうして得られた基板を１．６７％弗
化水素酸水溶液に２０秒間浸して非晶質半導体膜表面か
ら自然酸化膜を取り除いた。その後基板は直ちに非酸化
性雰囲気化に設置され、熱処理を施された。

【００４５】熱処理炉は縦型炉で通常４００℃に保たれ
て居り、純度９９．９９９％以上の窒素ガスを３０SLM
流し続けて熱処理炉内部を非酸化性雰囲気としている。
熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下
部より熱処理炉内に挿入されるが、窒素ガスは熱処理炉
上部より炉内に導入され下部の挿入口より流出してい
る。その為室温と温度平衡に達している基板は室温の状
態で非酸化性雰囲気で有る窒素流中に置かれ、引き続い
て非酸化性雰囲気下で４００℃の炉に挿入された。１．
６７％弗化水素酸水溶液に２０秒間浸して自然酸化膜を
取り除き、窒素バブリングされている純水で水洗された
基板がその後熱処理炉の非酸化性雰囲気の窒素流中に置
かれるまでの時間は１分未満で有った。又、窒素流中で
熱処理炉に挿入する時間は１０分間で有った。

【００４６】基板挿入後熱処理炉内は真空引きを施され
た。窒素雰囲気１気圧で有った熱処理炉内は基板挿入後
２０分で９．３×１０^-7torrの真空度に達した。その後
熱処理炉内には純度９９．９９９９％以上の窒素ガスを
３００SCCM流し続けながら１時間掛けて挿入温度の４０
０℃から熱処理温度の６００℃へと昇温した。この時の
熱処理炉内の圧力は３．０×１０^-3torrで有った。熱処
理温度の６００℃に達した後、更に連続して６００℃５
時間の熱処理を加えた。この時も熱処理炉内には純度９
９．９９９９％以上の窒素ガスが３００SCCM流れ、炉内
圧力は３．０×１０^-3torrに保たれていた。基板は４０
０℃からの昇温に費やした１時間と６００℃で維持され
た５時間の計６時間の熱処理を被った事となる。

【００４７】こうして得られた半導体膜は、レジストで
パターニングされた後、四弗化炭素（ＣＦ₄）と酸素
（Ｏ₂）の混合プラズマに依りエッチングされ、チャン
ネル部半導体膜２０５を形成した。（図２（Ｃ））本実
施例３で形成した半導体膜はＣＦ ₄とＯ₂の比が５０SCCM
対１００SCCMで有る１５Ｐａの真空プラズマ放電で、そ
の出力が７００Ｗの時のエッチングでは２．０Å／ｓｅ
ｃのエッチング速度を有していた。

【００４８】次にこの基板を沸騰している濃度６０％の
硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２
０秒間浸してソース・ドレイン領域２０３とチャンネル
部半導体膜２０５上の自然酸化膜を取り除いて清浄なシ
リコン表面が出現した後、直ちに電子サイクロトロン共
鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ装置）にて
ゲート絶縁膜となるＳｉＯ₂膜２０６を１５００Å堆積
した（図２（ｄ））。

【００４９】次にクロムをスパッター法で１５００Å堆
積し、パターニングに依り、ゲート電極２０７を形成し
た。この時シート抵抗値は１．３±０．０５Ω／□で有
った。本実施例３ではゲート電極材料としてクロムを用
いたが、無論これ以外の導電性物質も可能で有るし、又
その形成方法もスパッター法に限らず蒸着法やＣＶＤ法
なども可能で有る。続いてＡＰＣＶＤ法で層間絶縁膜２
０８となるＳｉＯ₂膜を５０００Å堆積した。この堆積
は本実施例３で下地ＳｉＯ₂膜２０２を堆積した条件と
全く同一で唯一堆積時間のみを変えて行った。層間絶縁
膜形成後、コンタクトホールを開け、ソース・ドレイン
取り出し電極２０９をスパッター法などで形成し、トラ
ンジスタが完成する（図２（ｅ））。本実施例３ではソ
ース・ドレイン取り出し電極材料としてアルミニウムを
用いスパッター法で８０００Åの膜厚に堆積して、ソー
ス・ドレイン取り出し電極を形成した。この時堆積アル
ミニウム膜のシート抵抗は４２．５±２．０ｍΩ／□で
有った。

【００５０】この様にして試作した薄膜トランジスタ
（ＴＦＴ）の特性を温度２５℃で測定した。トランジス
タサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１
０μｍで有った。Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでトラ
ンジスタをオンさせた時のオン電流は、ＩON＝４．７０
±０．４０μＡと良好なトランジスタ特性を有する薄膜
半導体装置が得られた。又、トランジスタの飽和電流領
域より求めた電界効果移動度（Ｊ．Ｌｅｖｉｎｓｏｎ
ｅｔ ａｌ． Ｊ．Ａｐｐｌ．Ｐｈｙｓ ５３．１１９
３．１９８２）はμｏ＝２５．８±１．０cm²／ｖ．ｓ
ｅｃで有り、僅か６時間の熱処理で良好な薄膜半導体装
置を製造し得た。なお、エラーバーは９５％の区間推定
値で有る。

【００５１】これに対して従来技術ではその様な短時間
の熱処理では良好な薄膜半導体装置を作成し得ない。以
下本発明の優位性を明瞭と化す為に従来技術との比較を
行う。従来技術と本発明の違いはチャンネル部半導体膜
の形成方法で有る。従来技術では非晶質半導体膜形成
後、非晶質半導体膜表面の自然酸化膜を残したまま、大
気圧窒素雰囲気下で熱処理を行っていた。即ち、図２
（ｂ）の半導体膜２０４を堆積するまでは両者は同一で
有る。その後、実施例２に記述した従来技術の熱処理方
法で半導体膜の結晶化を進めた。本実施例３の比較例で
は６００℃での維持時間を５時間、７時間、３１時間と
し、合計熱処理時間を６時間、８時間、３２時間とし
た。こうして従来技術で熱処理を施された基板は以下本
実施例３の本発明と同一の工程を経て薄膜トランジスタ
を完成せられた。こうして従来技術で製造された薄膜半
導体装置は以下のトランジスタ特性を示した。

【００５２】従来技術の熱処理６時間…ＩON＝２．１４
±０．３５μＡ、μｏ＝１１．８±０．７cm²／v・sec。

【００５３】従来技術の熱処理時間８時間…ＩON＝４．
７９±０．４４μＡ、μｏ＝２５．６±１．０cm²／v・s
ec。

【００５４】従来技術の熱処理時間３２時間…ＩON＝
５．１２±０．４４μＡ、μｏ＝２６．１±１．１cm²
／v・sec。

【００５５】この比較例が示す様に従来技術の熱処理時
間は６時間ではまだ不十分で、８時間以上でほぼ飽和し
ている。これに対して、本発明に依れば従来よりも２５
％も熱処理時間を短縮した６時間で有っても、従来と全
く同等の特性を有する薄膜半導体装置の作成に成功した
事が分かる。

【００５６】（実施例４）絶縁性物質上に非晶質半導体
膜を形成し、その後熱処理を施した際の結晶性の変化を
調べた。本実施例４では半導体膜として真性シリコン膜
を用いたが、この他にも燐やボロンなどの不純物を添加
したシリコン膜、或いはシリコン・ゲルマニウム（Ｓｉ
Ｇｅｘ）やシリコン・カーバイト（ＳｉＣｘ）などのIV
族半導体膜や、又はIIIーV族半導体膜等も可能である。

【００５７】又、本実施例４では、基板として直径４イ
ンチの溶融石英ガラスを用いたが、６００℃の工程最高
温度に耐え得る基板又は下地物質で有るならば、その種
類や大きさは無論問われない。例えば通常ガラス基板の
他にシリコンウェハーなどの半導体基板及びそれらを加
工したＬＳＩ、三次元ＬＳＩや、或いはアルミナ、窒化
アルミニウムなどのセラミックス基板なども下地基板と
して可能で有る。

【００５８】まずアセトン又はメチル・エチル・ケト
ン，メチル・イソ・ブチル・ケトンやシクロヘキサノン
などの有機溶剤中に基板を浸し、超音波洗浄を行う。洗
浄後窒素中又は減圧下にて乾燥を施し、更にエタノール
による超音波洗浄を行った後窒素バブリングされている
純水にて水洗を施す。次に基板を沸騰している濃度６０
％の硝酸中に５分間浸し、更に窒素バブリングされてい
る純水中で洗浄した。基板として金属など酸に依り腐食
されたり、変質して仕舞う物質を用いる場合、この硝酸
に依る洗浄は必要とされない。又この強酸に依る洗浄で
は酸として硝酸の他に硫酸なども可能で有る。

【００５９】こうして洗浄された石英基板上に常圧気相
化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化
硅素膜（ＳｉＯ₂膜）を２０００Å堆積した。この下地
ＳｉＯ₂膜は前述の如き種々多様な物質を基板として用
いる際、後に堆積される半導体膜の膜質を一定に安定化
する為に形成した。下地ＳｉＯ₂膜堆積時の基板温度は
３００℃で、窒素に依り２０％に希釈されたシラン６０
０SCCMを８４０SCCMの酸素と共にＡＰＣＶＤ法で堆積し
た。この時のＳｉＯ₂膜の堆積速度は３．９Å／ｓｅｃ
で有った。

【００６０】続いて減圧ＣＶＤ法で非晶質半導体膜を堆
積した。本実施例４では真性シリコン膜を堆積した。こ
の時減圧ＣＶＤ反応炉の容積は１８４．５ｌで、基板は
反応炉中央付近に水平に置かれる。原料ガス及びヘリウ
ム・窒素・アルゴン・水素等の希釈ガスは必要に応じて
反応炉下部より炉内に導入され、反応炉上部から排気さ
れる。石英ガラスで作られた反応炉の外側には３ゾーン
に分かれたヒーターが設置されて居り、それらを独立に
調整する事で反応炉内中央部付近に所望の温度で均熱帯
を形成する。この均熱帯は約３５０mmの高さで広がり、
その範囲内での温度のずれは、例えば６００℃に設定し
た時０．２℃以内である。

【００６１】排気はロータリーポンプとメカニカル・ブ
ースターポンプを直結して行い、反応炉内の圧力は測定
値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バ
ラトロン・マノメーター）に依り測定した。反応炉を５
５０℃に保って、ガス導入用のバルブを閉じて両ポンプ
にて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒ
で有る為、背景真空度は悪くとも１０^-4ｔｏｒｒ程度以
下で有る。

【００６２】基板挿入後、真空引き、漏洩検査を施し
た。漏洩検査では反応炉に通ずる全バルブを閉じて反応
炉を完全に孤立させて、反応炉内圧力の変化を調べた。
本実施例４では反応炉内温度が４００℃で２分間の完全
孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏
洩検査にて異常が無い事を確認した後、反応炉内温度を
挿入温度の４００℃から堆積温度まで昇温する。本実施
例４では５５０℃で非晶質半導体膜であるシリコン膜を
堆積した為、昇温するのに一時間費やした。この昇温期
間中、二つのポンプは運転状態に有り、少なくとも純度
が９９．９９５％以上の不活性又は還元性ガスを流し続
ける。これらのガス種は水素・ヘリウム・窒素・ネオン
・アルゴン・キセノン・クリプトン等の純ガスの他、こ
れらのガスの混合ガスも可能で有る。本実施例４では純
度９９．９９９９％以上のヘリウムを３５０SCCM流し続
け、反応炉内圧力は８１．０±１．２mtorrで有った。

【００６３】堆積温度到達後、原料ガスで有る所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、非晶質半導体膜を堆積する。希釈ガスとしては、
先の昇温期間に流したガスと同種の組み合わせが可能で
有るが、望ましくは各ガスの純度はそれぞれが９９．９
９９％以上が良い。本実施例４では希釈ガスを用いず、
純度９９．９９９％以上のシランを１００SCCM流して非
晶質半導体膜を堆積した。この時、反応炉内の圧力は反
応炉とメカニカル・ブースターポンプの間に設置された
コンダクタンスバルヴの開閉度を調整して、４００mtor
rに保った。本実施例４では非晶質半導体膜は２２．０
Å／ｍｉｎの堆積速度で２４０Åの膜厚に堆積した。

【００６４】本実施例４では非晶質半導体膜の形成をＬ
ＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、
これ以外にもプラズマＣＶＤ法やＡＰＣＶＤ法やスパッ
ター法などで堆積する事も可能で有る。又原料ガスもモ
ノシランに限らず、ジシランやトリシランなどの高次シ
ランやジクロールシラン或いはゲルマンなども可能で有
る。又、無論上記種々のＣＶＤ法と上記種々の原料の組
み合わせに依って非晶質半導体膜を形成する事も可能で
有る。

【００６５】半導体膜の結晶化率は多波長分散型エリプ
ソメトリー（ソープラ社ＭＯＳＳーＥＳ４Ｇ）にて測定
した。多波長分光エリプソメトリーは回転偏光子型を用
い、波長領域２５０ｎｍから８５０ｎｍ迄走査した。入
射光角は７５度で有った。こうして得られたｔａｎψと
ｃｏｓΔのスペクトルは予め測定されて有ったアモルフ
ァス・シリコン・スペクトルと結晶シリコン・スペクト
ルを複素屈折率合成に関するＢＲＵＧＧＥＭＡＮの公式
（Ｄ．Ａ．Ｇ．ＢＲＵＧＧＥＭＡＮ，Ａｎｎ．Ｐｈｙ
ｓ．（Ｌｅｉｐｚｉｇ）２４，６３６（１９３５））に
従ってアモルファス・シリコンと結晶シリコンの体積比
を任意に定めてスペクトル合成を行い、測定スペクトル
と最も良く一致した時の体積混合比を持って結晶化率を
定義した。非晶質半導体膜としてのシリコン膜の結晶化
率はこの方法で２％とされた。

【００６６】次にこうして得られた基板を１．６７％弗
化水素酸水溶液に２０秒間浸して非晶質半導体膜表面か
ら自然酸化膜を取り除いた。その後基板は直ちに非酸化
性雰囲気下に設置され、熱処理を施された。

【００６７】熱処理炉は縦型炉で通常４００℃に保たれ
て居り、純度９９．９９９％以上の窒素ガスを３０SLM
流し続けて熱処理炉内部を非酸化性雰囲気としている。
基板は縦型炉下部より熱処理炉内に挿入されるが、窒素
ガスは熱処理炉上部より炉内に導入され下部の挿入口よ
り流出している。その為室温と温度平衡に達している基
板は室温の状態で非酸化性雰囲気で有る窒素流中に置か
れ、引き続いて非酸化性雰囲気下で４００℃の炉に挿入
された。１．６７％弗化水素酸水溶液に２０秒間浸して
自然酸化膜を取り除き、窒素バブリングされている純水
で水洗された基板がその後熱処理炉の非酸化性雰囲気の
窒素流中に置かれるまでの時間は１分未満で有った。
又、窒素流中で熱処理炉に挿入する時間は１０分で有っ
た。

【００６８】基板挿入後熱処理炉内は真空引きを施され
た。窒素雰囲気１気圧で有った熱処理炉内は基板挿入後
２０分で８．８×１０^-7torrの真空度に達した。その後
熱処理炉内には純度９９．９９９９％以上の水素ガスを
２０SCCM流し続けながら１時間掛けて挿入温度の４００
℃から熱処理温度の６００℃へと昇温した。この時の熱
処理炉内の圧力は２．８×１０^-4torrで有った。熱処理
温度の６００℃に達した後、更に連続して６００℃４時
間の熱処理を加えた。この時も熱処理炉内には純度９
９．９９９９％以上の水素ガスが２０SCCM流れ、炉内圧
力は２．８×１０^-4torrに保たれていた。基板は４００
℃からの昇温に費やした１時間と６００℃で維持された
４時間の計５時間の熱処理を被った事となる。

【００６９】この様にして得られた半導体膜の結晶化率
を先に詳述した多波長分散型エリプソメトリーにて測定
したところ、２４０Åの薄膜にもかかわらず結晶化率は
８１％と高率を示した。即ち結晶化率が２％でしかなか
った非晶質半導体膜は僅か５時間の熱処理で結晶化が進
んだ事を意味している。

【００７０】（実施例５）本発明が非晶質半導体膜の結
晶化を短時間で促進するという効果を詳細に確認する為
に、実施例４と全く同じ方法で非晶質半導体膜を準備
し、全く同じ方法で熱処理を施し、熱処理温度の６００
℃に達してからの熱処理時間だけを変えて半導体膜を作
成し、その結晶化率を実施例４の手法で測定した。本実
施例５では、熱処理温度の６００℃に於ける維持時間を
０時間から７時間まで変えて、結晶化率の変化を調べ
た。６００℃に於ける維持時間が０時間とは、挿入温度
の４００℃から１時間掛けて６００℃に昇温した後、直
ちに基板を取り出した事を意味し、その合計熱処理時間
は１時間を意味する。又６００℃に於ける維持時間が７
時間とは昇温の１時間を１時間を加えると合計熱処理時
間は８時間となる。

【００７１】こうして得られた結果を図１、Ｃに示す。
本発明に依ると実施例４でも示した通り、熱処理時間は
合計で５時間で充分で有る事が理解される。

【００７２】（実施例６）図２（ａ）〜（ｅ）は本実施
例６に於ける自己非整合型スタガード構造のＭＩＳ型電
界効果トランジスタを構成するシリコン薄膜半導体装置
の製造工程を断面で示した図で有る。

【００７３】本実施例６では、下地基板２０１として２
３５mm□の溶融石英ガラスを用いたが、６００℃の工程
最高温度に耐え得る基板又は下地物質で有るならば、そ
の種類や大きさは無論問われない。例えば通常ガラス基
板の他にシリコンウェハーなどの半導体基板及びそれら
を加工したＬＳＩ、三次元ＬＳＩや、或いはシリコン・
カーバイト、アルミナ、窒化アルミニウムなどのセラミ
ックス基板なども下地基板として可能で有る。

【００７４】まずアセトン又はメチル・エチル・ケト
ン，メチル・イソ・ブチル・ケトンやシクロヘキサノン
などの有機溶剤中に下地基板２０１を浸し、超音波洗浄
を行う。洗浄後窒素中又は減圧下にて乾燥を施し、更に
エタノールによる超音波洗浄を行った後窒素バブリング
されている純水にて水洗を施す。次に下地基板２０１を
沸騰している濃度６０％の硝酸中に５分間浸し、更に窒
素バブリングされている純水中で洗浄した。基板として
金属など酸に依り腐食されたり、変質して仕舞う物質を
用いる場合、この硝酸に依る洗浄は必要とされない。又
この強酸に依る洗浄では酸として硝酸の他に硫酸なども
可能で有る。

【００７５】こうして洗浄された石英基板上に常圧気相
化学堆積法（ＡＰＣＶＤ法）で下地保護膜となる二酸化
硅素膜（ＳｉＯ₂膜）２０２を２０００Å堆積した。こ
の下地ＳｉＯ₂膜２０２は前述の如き種々多様な物質を
基板として用いる際、後に堆積される半導体膜の膜質、
及びそれを用いて構成される薄膜トランジスタの性能を
安定化する為に必要で有る。と同時に、例えば基板２０
１として通常ガラスを用いた場合、ガラス中に含まれて
いるナトリウムなどの可動イオンが、又基板２０１とし
て各種セラミック板を用いた際には基板中に添加されて
いる焼結助材原料などがトランジスタ部に拡散混入する
のを防ぐ役割をも演じている。又金属板を基板２０１と
して用いる場合は、絶縁性を確保する為に下地ＳｉＯ₂
は必要不可欠で有る。又、三次元ＬＳＩ素子では、トラ
ンジスタ間や配線間の層間絶縁膜に相当している。下地
ＳｉＯ₂膜２０２堆積時の基板温度は３００℃で、窒素
に依り２０％に希釈されたシラン６００SCCMを８４０SC
CMの酸素と共にＡＰＣＶＤ法で堆積した。この時のＳｉ
Ｏ₂膜の堆積速度は３．９Å／ｓｅｃで有った。

【００７６】続いてドナー又はアクセプターとなる不純
物を含んだ半導体膜２０３を減圧ＣＶＤ法にて堆積し
た。半導体膜としてシリコンを用いたが、シリコン・ゲ
ルマニウム等他の半導体膜も無論可能で有る。又本実施
例６ではｎ型トランジスタ作成を目指し不純物としてリ
ンを選んだが、ｎ型ならばリン以外に５族、６族の元
素、Ｐ型ならばボロンを始めとして２族、３族の元素が
不純物元素として添加され得る。この不純物を含んだ半
導体膜２０３はいずれソース・ドレイン領域となる部位
で、本実施例６の如く不純物をＣＶＤ法で添加する方法
の他、まず最初に不純物を含まない真性半導体膜を形成
して居き、後に気相或いは真性半導体膜に接する固相よ
り不純物を拡散させて添加する方法や、不純物をイオン
化して真性半導体膜に打ち込む方法などが有る。これ
ら、真性半導体膜を形成した後拡散法やイオン打ち込み
法で不純物を添加する手法を用いると真性半導体膜の所
望の部位のみに不純物を添加する事が可能となり、これ
により例えばトランジスタのゲート電極端ととソース端
又はドレイン端が自己整合したセルフ・アライン・トラ
ンジスタが可能となったり、不純物添加濃度を各部位で
変える事に依り半導体膜中の電流密度や比抵抗を変えて
所望の部位のみに電流を流す事などが可能となる。本実
施例６では不純物としてリンを選んだ為、ホスフィン
（ＰＨ₃）とシランを混合したガスを用いて、不純物を
含んだ半導体膜２０３を１５００Å堆積した。本実施例
６では１８４．５ｌの容積を有する減圧ＣＶＤ炉内にモ
ノシランを２００SCCM、ヘリウムが９９．５％でホスフ
ィンが０．５％のヘリウム・ホスフィン混合ガスを６SC
CM、更にヘリウム１００SCCMを流し、堆積温度６００
℃、炉内圧力１００mtorrで堆積した。この時の堆積速
度は３０Å／ｍｉｎで、成膜直後のシート抵抗値は２，
０５０Ω／□で有った。

【００７７】次に、前記半導体膜上にレジストを形成
し、四弗化炭素（ＣＦ₄）と酸素（Ｏ₂）の混合プラズマ
に依り、前記膜をパターニングし、ソース・ドレイン領
域２０３を形成した（図２（ａ））。続いて沸騰硝酸中
に五分間浸す洗浄で残留レジストなどの不純物を取り除
き、１．６７％弗化水素酸に２０秒浸してソース・ドレ
イン領域２０３表面上の自然酸化膜を取り除き、直ちに
減圧ＣＶＤ法でチャンネル部となる半導体膜を堆積し
た。本実施例６では半導体膜としてシリコンを用いた
が、シリコン・ゲルマニウムやガリウム・ヒ素等他の半
導体も可能で有る。

【００７８】この時減圧ＣＶＤ反応炉の容積は１８４．
５ｌで、基板は反応炉中央付近に水平に置かれる。原料
ガス及びヘリウム・窒素・アルゴン・水素等の希釈ガス
は必要に応じて反応炉下部より炉内に導入され、反応炉
上部から排気される。石英ガラスで作られた反応炉の外
側には３ゾーンに分かれたヒーターが設置されて居り、
それらを独立に調整する事で反応炉内中央部付近に所望
の温度で均熱帯を形成する。この均熱帯は約３５０mmの
高さで広がり、その範囲内での温度のずれは、例えば６
００℃に設定した時０．２℃以内である。従って挿入基
板間の間隔を１０mmとすれば１バッチで３５枚の基板の
処理が可能で有る。本実施例６では２０mm間隔で１７枚
の基板を均熱帯内に設置した。

【００７９】排気はロータリーポンプとメカニカル・ブ
ースターポンプを直結して行い、反応炉内の圧力は測定
値がガスの種類に依存しない隔膜式圧力計（ＭＫＳ社バ
ラトロン・マノメーター）に依り測定した。反応炉を５
５０℃に保って、ガス導入用のバルブを閉じて両ポンプ
にて真空引きを行った場合、反応炉内圧は０ｍｔｏｒｒ
で有る為、背景真空度は悪くとも１０^-4ｔｏｒｒ程度以
下で有る。

【００８０】ソース・ドレイン領域２０３が形成され、
該領域表面上の自然酸化膜を取り除かれた基板は、表側
を下向きとして直ちに減圧ＣＶＤ炉内に挿入された。挿
入時の反応炉内温度は３９５℃から４００℃程度に保た
れている。これはソース・ドレイン領域２０３上に自然
酸化膜が形成されるのを極力少なくする為で有るから、
挿入時の反応炉内温度は出来る丈低く有るのが望まし
い。例えば挿入時の反応炉内温度を室温とする事も可能
で有るが、この場合堆積温度迄反応炉内温度を昇温する
のに数時間以上費やし、又堆積後室温に戻すのに矢張り
数時間必要となる。基板挿入時に反応炉内には約４ＳＬ
Ｍ〜１０ＳＬＭの窒素を流し反応炉内を不活性雰囲気に
保っている。更に反応炉内入り口付近には約６ＳＬＭ〜
２０ＳＬＭの窒素で窒素カーテンを形成し、基板挿入時
に空気が反応炉内に流れ込む事を最小限に止めている。
反応炉内に空気中の水分や酸素が入ると、これらは反応
炉内壁のＳｉ層に吸着し、又はＳｉと反応して反応炉内
に残留し、チャンネル部となるシリコン膜堆積の際、脱
ガスとして現れ、堆積シリコン膜の膜品質を低下させる
原因となる。

【００８１】基板挿入後、真空引き、漏洩検査を施し
た。漏洩検査では反応炉に通ずる全バルブを閉じて反応
炉を完全に孤立させて、反応炉内圧力の変化を調べた。
本実施例６では反応炉内温度が４００℃で２分間の完全
孤立後、反応炉内圧力は１ｍｔｏｒｒ以下で有った。漏
洩検査にて異常が無い事を確認した後、反応炉内温度を
挿入温度の４００℃から堆積温度まで昇温する。本実施
例６では５５０℃でチャンネル部となる半導体膜を堆積
した為、昇温するのに一時間費やした。炉内温度が堆積
温度の５５０℃に達するには３５分間程度で済むが、反
応炉壁からの脱ガスを充分放出する為にも、最短一時間
以上、好ましくは数時間の昇温期間が望ましい。この昇
温期間中、二つのポンプは運転状態に有り、少なくとも
純度が９９．９９５％以上の不活性又は還元性ガスを流
し続ける。これらのガス種は水素・ヘリウム・窒素・ネ
オン・アルゴン・キセノン・クリプトン等の純ガスの
他、これらのガスの混合ガスも可能で有る。本実施例６
では純度９９．９９９９％以上のヘリウムを３５０SCCM
流し続け、反応炉内圧力は８１±１．２mtorrで有っ
た。

【００８２】堆積温度到達後、原料ガスで有る所定量の
シラン又はシランと希釈ガスの混合ガスを反応炉内に導
入し、半導体膜２０４を堆積する。希釈ガスとしては、
先の昇温期間に流したガスと同種の組み合わせが可能で
有るが、望ましくは各ガスの純度はそれぞれが９９．９
９９％以上が良い。本実施例６では希釈ガスを用いず、
純度９９．９９９％以上のシランを１００SCCM流して半
導体膜２０４を堆積した。この時、反応炉内の圧力は反
応炉とメカニカル・ブースターポンプの間に設置された
コンダクタンスバルヴの開閉度を調整して、４００mtor
rに保った。本実施例６ではチャンネル部となる半導体
膜２０４は２２Å／ｍｉｎの堆積速度で２５０Åの膜厚
に堆積した（図２（ｂ））。

【００８３】本実施例６では非晶質半導体膜の堆積をＬ
ＰＣＶＤ法で行い、原料ガスもモノシランを用いたが、
これ以外にもプラズマＣＶＤ法やＡＰＣＶＤ法やスパッ
ター法などで堆積する事も可能で有る。又原料ガスもモ
ノシランに限らず、ジシランやトリシランなどの高次シ
ランやジクロールシラン或いはゲルマンなども可能で有
る。又、無論上記種々のＣＶＤ法と上記種々の原料の組
み合わせに依って非晶質半導体膜を堆積する事も可能で
有る。

【００８４】次にこうして得られた基板を１．６７％弗
化水素酸水溶液に２０秒間浸して非晶質半導体膜表面か
ら自然酸化膜を取り除いた。その後基板は直ちに非酸化
性雰囲気化に設置され、熱処理を施された。

【００８５】熱処理炉は縦型炉で通常４００℃に保たれ
て居り、純度９９．９９９％以上の窒素ガスを３０SLM
流し続けて熱処理炉内部を非酸化性雰囲気としている。
熱処理炉の容積は１８４．５ｌで有る。基板は縦型炉下
部より熱処理炉内に挿入されるが、窒素ガスは熱処理炉
上部より炉内に導入され下部の挿入口より流出してい
る。その為室温と温度平衡に達している基板は室温の状
態で非酸化性雰囲気で有る窒素流中に置かれ、引き続い
て非酸化性雰囲気下で４００℃の炉に挿入された。１．
６７％弗化水素酸水溶液に２０秒間浸して自然酸化膜を
取り除き、窒素バブリングされている純水で水洗された
基板がその後熱処理炉の非酸化性雰囲気の窒素流中に置
かれるまでの時間は１分未満で有った。又、窒素流中で
熱処理炉に挿入する時間は１０分間で有った。

【００８６】基板挿入後熱処理炉内は真空引きを施され
た。窒素雰囲気１気圧で有った熱処理炉内は基板挿入後
２０分で８．５×１０^-7torrの真空度に達した。その後
熱処理炉内には純度９９．９９９９％以上の水素ガスを
２０SCCM流し続けながら１時間掛けて挿入温度の４００
℃から熱処理温度の６００℃へと昇温した。この時の熱
処理炉内の圧力は２．８×１０^-4torrで有った。熱処理
温度の６００℃に達した後、更に連続して６００℃４時
間の熱処理を加えた。この時も熱処理炉内には純度９
９．９９９９％以上の水素ガスが２０SCCM流れ、炉内圧
力は２．８×１０^-4torrに保たれていた。基板は４００
℃からの昇温に費やした１時間と６００℃で維持された
４時間の計５時間の熱処理を被った事となる。

【００８７】こうして得られた半導体膜は、レジストで
パターニングされた後、四弗化炭素（ＣＦ₄）と酸素
（Ｏ₂）の混合プラズマに依りエッチングされ、チャン
ネル部半導体膜２０５を形成した。（図２（Ｃ））本実
施例６で形成した半導体膜はＣＦ₄とＯ₂の比が５０SCCM
対１００SCCMで有る１５Ｐａの真空プラズマ放電で、そ
の出力が７００Ｗの時のエッチングでは１．９Å／ｓｅ
ｃのエッチング速度を有していた。

【００８８】次にこの基板を沸騰している濃度６０％の
硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に２
０秒間浸してソース・ドレイン領域２０３とチャンネル
部半導体膜２０５上の自然酸化膜を取り除いて清浄なシ
リコン表面が出現した後、直ちに電子サイクロトロン共
鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ装置）にて
ゲート絶縁膜となるＳｉＯ₂膜２０６を１５００Å堆積
した（図２（ｄ））。

【００８９】次にクロムをスパッター法で１５００Å堆
積し、パターニングに依り、ゲート電極２０７を形成し
た。この時シート抵抗値は１．３±０．０５Ω／□で有
った。本実施例６ではゲート電極材料としてクロムを用
いたが、無論これ以外の導電性物質も可能で有るし、又
その形成方法もスパッター法に限らず蒸着法やＣＶＤ法
なども可能で有る。続いてＡＰＣＶＤ法で層間絶縁膜２
０８となるＳｉＯ₂膜を５０００Å堆積した。この堆積
は本実施例６で下地ＳｉＯ₂膜２０２を堆積した条件と
全く同一で唯一堆積時間のみを変えて行った。層間絶縁
膜形成後、コンタクトホールを開け、ソース・ドレイン
取り出し電極２０９をスパッター法などで形成し、トラ
ンジスタが完成する（図２ｅ）。本実施例６ではソース
・ドレイン取り出し電極材料としてアルミニウムを用い
スパッター法で８０００Åの膜厚に堆積して、ソース・
ドレイン取り出し電極を形成した。この時堆積アルミニ
ウム膜のシート抵抗は４２．５±２．０ｍΩ／□で有っ
た。

【００９０】この様にして試作した薄膜トランジスタ
（ＴＦＴ）の特性を温度２５℃で測定した。トランジス
タサイズはチャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１
０μｍで有った。Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでトラ
ンジスタをオンさせた時のオン電流は、ＩON＝５．０５
±０．４３μＡと良好なトランジスタ特性を有する薄膜
半導体装置が得られた。又、トランジスタの飽和電流領
域より求めた電界効果移動度（Ｊ．Ｌｅｖｉｎｓｏｎ
ｅｔ ａｌ． Ｊ．Ａｐｐｌ．Ｐｈｙｓ ５３．１１９
３．１９８２）はμｏ＝２６．０±１．０cm²／ｖ．ｓ
ｅｃで有り、僅か５時間の熱処理で良好な薄膜半導体装
置を製造し得た。なお、エラーバーは９５％の区間推定
値で有る。本発明を実施例３で記述した従来技術の比較
例の結果と比べると、従来８時間以上費やしていた熱処
理時間を本発明に依り大きく短縮する事が可能となり、
且つトランジスタ特性は全く遜色の無い事が分かる。

【００９１】実施例１〜６では熱処理温度を６００℃と
して熱処理時間の短縮が本発明に依り可能で有る事を示
してきたが、本発明はより低い又はより高い熱処理温度
に対しても有効で有る。特に非晶質から結晶質への転移
は結晶核発生速度と結晶成長速度に依り物理・化学的に
定まるが故、本発明の効果はより低温での熱処理に於い
て、その熱処理時間の短縮により効果的で有る。又、結
晶粒径の大小は熱処理温度が低いほど大きくなり、結晶
粒径が大きくなると相応して移動度等の半導体特性も良
くなる。しかるに従来技術では６００℃の熱処理ですら
８時間と長時間熱処理が必要であった為、低温熱処理に
よる結晶粒径の増大をはかれなかった。

【００９２】例えば本実施例６で準備した非晶質半導体
膜を５５０℃の熱処理で結晶化させる為には、従来技術
の熱処理に依ると６４時間程度以上の長時間熱処理が必
要で有り、量産性を考えるとまるで非現実的で有った。
これに対して本発明では、この時間を４０時間程度未満
へと２４時間以上の短縮が可能となる。即ち本発明に依
ると、単に熱処理時間を短縮するにのみならず、同じ熱
処理時間であるならば、より低温で熱処理する事に依り
結晶化率が高く結晶粒径が大きい等のより良好な結晶性
半導体膜を得る事が可能となる。又、呼応してより優良
な薄膜半導体装置の製造が可能になる訳で有る。

【００９３】

【発明の効果】以上述べて来た様に、本発明に依れば、
表面が絶縁性物質で有る基板上に非晶質半導体膜を堆積
し、該半導体膜を真空中又は還元性雰囲気下、或いは表
面自然酸化膜を除去した後熱処理を施す事に依り、熱処
理時間の大幅な短縮又は結晶性の改善等を実現しこれに
依り、優良なトランジスタ特性を有する薄膜半導体装置
を大面積に均一に簡便な手法にて形成する事が可能とな
り、ＬＳＩの多層化や薄膜トランジスタを用いたアクテ
ィブマトリックス液晶ディスプレイの高性能化や低価格
化を実現すると言う多大な効果を有する。

【図面の簡単な説明】

【図１】 本発明の効果を示す図。

【図２】 本発明の一実施例を示すシリコン薄膜半導体
装置製造の各工程に於ける素子断面図。

【符号の説明】

２０１…下地基板 ２０２…下地保護膜 ２０３…ソース・ドレイン領域 ２０４…半導体膜膜 ２０５…チャンネル部半導体膜 ２０６…ゲート絶縁膜 ２０７…ゲート電極 ２０８…層間絶縁膜 ２０９…ソース・ドレイン取り出し電極

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 表面が絶縁性物質で有る基板上に結晶性
   半導体膜を形成する方法に於いて、 前記絶縁性物質上に非晶質半導体膜を形成する工程と、 前記非晶質半導体膜の表面に形成された自然酸化膜をフ
   ッ化水素酸を用いて除去する工程と、 前記自然酸化膜が除去された非晶質半導体膜を真空中で
   熱処理することにより結晶化させる工程とを含むことを
   特徴とする半導体膜形成方法。
2. 【請求項２】 表面が絶縁性物質で有る基板上に結晶性
   半導体膜を形成し、該半導体膜がチャンネル部となる電
   界効果トランジスタを構成する薄膜半導体装置を製造す
   る方法に於いて、 前記絶縁性物質上に非晶質半導体膜を形成する工程と、 前記非晶質半導体膜の表面に形成された自然酸化膜をフ
   ッ化水素酸を用いて除去する工程と、 前記自然酸化膜が除去された非晶質半導体膜を真空中で
   熱処理することにより結晶化させる工程とを含むことを
   特徴とする薄膜半導体装置の製造方法。