JP3055555B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法Info
- Publication number
- JP3055555B2 JP3055555B2 JP11235804A JP23580499A JP3055555B2 JP 3055555 B2 JP3055555 B2 JP 3055555B2 JP 11235804 A JP11235804 A JP 11235804A JP 23580499 A JP23580499 A JP 23580499A JP 3055555 B2 JP3055555 B2 JP 3055555B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- thin film
- silicon thin
- amorphous silicon
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】本発明はアクティブマトリッ
クス液晶ディスプレイ等に応用される薄膜トランジスタ
などの薄膜半導体装置の製造方法に関する。
クス液晶ディスプレイ等に応用される薄膜トランジスタ
などの薄膜半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年液晶ディスプレイの大画面化、高解
像度化に伴い、その駆動方式は単純マトリックス方式か
らアクティブマトリックス方式へと移行し、大容量の情
報を表示出来る様になりつつ有る。アクティブマトリッ
クス方式は数十万を超える画素を有する液晶ディスプレ
イが可能であり、名画素毎にスイッチングトランジスタ
を形成するもので有る。各種液晶ディスプレイの基板と
しては、透過型ディスプレイを可能ならしめる溶融石英
板やガラスなどの透明絶縁基板が使用されている。
像度化に伴い、その駆動方式は単純マトリックス方式か
らアクティブマトリックス方式へと移行し、大容量の情
報を表示出来る様になりつつ有る。アクティブマトリッ
クス方式は数十万を超える画素を有する液晶ディスプレ
イが可能であり、名画素毎にスイッチングトランジスタ
を形成するもので有る。各種液晶ディスプレイの基板と
しては、透過型ディスプレイを可能ならしめる溶融石英
板やガラスなどの透明絶縁基板が使用されている。
【０００３】しかしながら、表示画面の拡大化や低価格
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠で有る。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。
化を進める場合には絶縁基板として安価な通常ガラスを
使用するのが必要不可欠で有る。従って、この経済性を
維持して尚、アクティブマトリックス方式の液晶ディス
プレイを動作させる薄膜トランジスタを安価なガラス基
板上に安定した性能で形成する事が可能な技術が望まれ
ていた。
【０００４】従来この様な薄膜トランジスタを作成する
場合、チャンネル部シリコン層を形成した後、ゲート絶
縁層を形成するには、基板を酸素（Ｏ２）、笑気ガス
（Ｎ２Ｏ）、水蒸気（Ｈ２Ｏ）などを含む酸化性雰囲気
下に挿入し、その温度を８００℃から１１００℃程度の
高温として、チャンネル部シリコン層の一部を酸化し、
ゲート絶縁層を形成する熱酸化法が用いられていた。或
いは、チャンネル部シリコン層形成後、モノシラン（Ｓ
ｉＨ４）、酸素（Ｏ２）などを原料ガスとして常圧気相
化学堆積法（ＡＰＣＶＤ法）等の気相成長法で二酸化硅
素膜（ＳｉＯ２膜）を堆積し、ゲート絶縁層としてい
た。
場合、チャンネル部シリコン層を形成した後、ゲート絶
縁層を形成するには、基板を酸素（Ｏ２）、笑気ガス
（Ｎ２Ｏ）、水蒸気（Ｈ２Ｏ）などを含む酸化性雰囲気
下に挿入し、その温度を８００℃から１１００℃程度の
高温として、チャンネル部シリコン層の一部を酸化し、
ゲート絶縁層を形成する熱酸化法が用いられていた。或
いは、チャンネル部シリコン層形成後、モノシラン（Ｓ
ｉＨ４）、酸素（Ｏ２）などを原料ガスとして常圧気相
化学堆積法（ＡＰＣＶＤ法）等の気相成長法で二酸化硅
素膜（ＳｉＯ２膜）を堆積し、ゲート絶縁層としてい
た。
【０００５】
【発明が解決しようとする課題】しかしながら、先に述
べた従来の方法に於いては、数多くの問題が指摘されて
いる。まず第一に熱酸化法に依るＳｉＯ２膜の形成で
は、その形成に少なくとも８００℃以上の高温熱処理が
伴う為、酸化膜より下部に位置する薄膜層や基板などの
耐熱性が問題となる。例えば大面積液晶ディスプレイの
スイッチング・トランジスタを作成する場合、基板とし
ては非常に高価な溶融石英板以外は斯様な高温に耐え得
ない。又、三次元ＬＳＩ素子に於いても下層部トランジ
スタが高温で劣下する為、この熱酸化法は事実上使用不
可能となっている。
べた従来の方法に於いては、数多くの問題が指摘されて
いる。まず第一に熱酸化法に依るＳｉＯ２膜の形成で
は、その形成に少なくとも８００℃以上の高温熱処理が
伴う為、酸化膜より下部に位置する薄膜層や基板などの
耐熱性が問題となる。例えば大面積液晶ディスプレイの
スイッチング・トランジスタを作成する場合、基板とし
ては非常に高価な溶融石英板以外は斯様な高温に耐え得
ない。又、三次元ＬＳＩ素子に於いても下層部トランジ
スタが高温で劣下する為、この熱酸化法は事実上使用不
可能となっている。
【０００６】一方ＡＰＣＶＤ法など気相反応を利用した
絶縁膜堆積方法では基板温度が７５０℃程度以下とした
低温に依る絶縁膜堆積が可能である。これに依り酸化膜
下の薄膜層の保護や耐熱性の低い安価なガラス基板の使
用が可能となる。しかしながら、気相成長方に依り形成
された絶縁層は一般に膜質が悪く、しかもチャンネル部
シリコン半導体層と絶縁層との界面を清浄に保つ事が困
難な為、動作特性の優れたＭＩＳ型薄膜半導体装置を低
温で形成するのは困難であった。
絶縁膜堆積方法では基板温度が７５０℃程度以下とした
低温に依る絶縁膜堆積が可能である。これに依り酸化膜
下の薄膜層の保護や耐熱性の低い安価なガラス基板の使
用が可能となる。しかしながら、気相成長方に依り形成
された絶縁層は一般に膜質が悪く、しかもチャンネル部
シリコン半導体層と絶縁層との界面を清浄に保つ事が困
難な為、動作特性の優れたＭＩＳ型薄膜半導体装置を低
温で形成するのは困難であった。
【０００７】従って高温熱処理と同等もしくはそれ以上
の効果をもたらし得る良質なＳｉＯ２膜の低温製造方法
の開発が期待されていた。
の効果をもたらし得る良質なＳｉＯ２膜の低温製造方法
の開発が期待されていた。
【０００８】本発明は上記の事情に鑑みてなされたもの
で、その目的とする所はシリコン層をチャンネル部とす
るＭＩＳ型薄膜半導体装置に於いて、低温工程で良好な
半導体装置特性を有する界面及び絶縁層を形成すること
に有る。
で、その目的とする所はシリコン層をチャンネル部とす
るＭＩＳ型薄膜半導体装置に於いて、低温工程で良好な
半導体装置特性を有する界面及び絶縁層を形成すること
に有る。
【０００９】
【課題を解決するための手段】本発明の薄膜半導体装置
の製造方法は、基板上にチャネルとなるシリコン膜を形
成する工程と、前記シリコン膜上にアモルファスシリコ
ン膜を形成する工程と、前記アモルファスシリコン膜上
の自然酸化膜を除去する工程と、前記除去する工程の後
に、前記シリコン膜に酸素プラズマを照射する工程と、
前記酸素プラズマを照射する工程の後に前記シリコン膜
上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜
上にゲート電極を形成する工程とを有することを特徴と
する。
の製造方法は、基板上にチャネルとなるシリコン膜を形
成する工程と、前記シリコン膜上にアモルファスシリコ
ン膜を形成する工程と、前記アモルファスシリコン膜上
の自然酸化膜を除去する工程と、前記除去する工程の後
に、前記シリコン膜に酸素プラズマを照射する工程と、
前記酸素プラズマを照射する工程の後に前記シリコン膜
上にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜
上にゲート電極を形成する工程とを有することを特徴と
する。
【００１０】
【００１１】
【実施例】〔実施例１〕以下本発明の実施例を図面を用
いて詳述するが、本発明が以下の実施例に限定されるも
のではない。
いて詳述するが、本発明が以下の実施例に限定されるも
のではない。
【００１２】図１ａ〜ｈはＭＩＳ型電界効果トランジス
タを形成するシリコン薄膜半導体装置の製造工程を断面
で示した図である。
タを形成するシリコン薄膜半導体装置の製造工程を断面
で示した図である。
【００１３】本実施例では絶縁基板１０１として２３５
ｍｍ□の石英ガラスを用いたが、６００℃の温度に耐え
得る基板又は下地物質で有るならば、その種類や大きさ
は無論問われない。例えばシリコンウェハー上に形成さ
れた三次元ＬＳＩなども下地基板として可能で有る。ま
ず有機洗浄及び酸洗浄した石英ガラス基板１０１上面に
下地ＳｉＯ２膜１０２をＡＰＣＶＤ法で堆積する。下地
ＳｉＯ２膜１０２の形成は基板温度３００℃シラン流量
１２０ＳＣＣＭ、酸素８４０ＳＣＣＭ、窒素約１４０Ｓ
ＬＭ堆積速度３．９オングストローム／Ｓｅｃの条件で
行ない、堆積された膜厚は２０００オングストロームで
有る。次にドナー又はアクセプターとなる不純物を含ん
だシリコン薄膜１０３を減圧気相化学堆積法（ＬＰＣＶ
Ｄ法）にて堆積した。（図１ａ）本実施例１では不純物
としてリンを選び、フォスフィン（ＰＨ３）０．０３Ｓ
ＣＣＭ、モノシラン（ＳｉＨ４）２００ＳＣＣＭを原料
ガスとして堆積温度６００℃で１５００オングストロー
ム堆積した。この時の堆積速度は３０オングストローム
／ｍｉｎで成膜直後のシー卜抵抗値は１９５１Ω／□で
有った。次に前記シリコン薄膜１０３上にレジストを形
成し、四弗化炭素（ＳＦ４）、酸素（Ｏ２）、窒素（Ｎ
２）等の混合プラズマでパターニングを行ない、ソース
・ドレイン領域１０４を形成した。続いて該領域１０４
表面上の汚物・自然酸化膜を取り除いた後、直ちに、い
ずれチャンネル部を構成する事になるシリコン薄膜１０
５といずれプラズマ照射されるアモルファス・シリコン
薄膜１０６を減圧ＣＶＤ法で連続して堆積した。（図１
ｂ）本実施例に於ける減圧ＣＶＤ装置は容積１８４．５
ｌで反応室側壁及び天井は石英ガラスから成っている。
石英ガラスで作成された反応室の外側には３ゾーンに分
かれたヒーターが設置されており、それらを独立に調整
する事で反応室内中央部付近に所望の温度で等温領域を
形成する。基板はこの等温領域内に水平に設置して、シ
リコン薄膜１０５5及びアモルファス・シリコン薄膜１
０６を堆積した。シリコン薄膜１０５は原料ガスとして
モノシラン（ＳｉＨ４）１１．２５ＳＣＣＭを用い堆積
温度６００℃で、２０分３９秒間堆積した。希釈ガスは
用いず、この時の反応室内圧力は７．９ｍＴｏｒｒで有
った。予備実験に依ると、この条件での堆積速度は、１
２．１０５オングストローム／ｍｉｎでシリコン薄膜１
０５は約２５０オングストローム堆積されたはずで有
る。続いて、基板を減圧ＣＶＤ装置から取り出す事なく
連続してアモルファス・シリコン薄膜１０６を堆積し
た。アモルファス・シリコン薄膜１０６の堆積温度は５
５０℃で有った。シリコン薄膜１０５は６００℃で堆積
された為、アモルファス・シリコン膜１０６を堆積する
のに約１時間程度の降温期間が必要で有る。この降温期
間中、本実施例ではメカニカル・ブースター・ポンプと
ロータリー・ポンプを運転状態に保ち、反応室には９７
％アルゴンと３％水素の混合ガスを１ＳＬＭ流し続け
た。この時の反応室の圧力は１８６．５ｍＴｏｒｒで有
った。本実施例１ではシリコン薄膜１０５とアモルファ
ス・シリコン薄膜１０６との間に酸化膜が介さず、連続
したシリコン界面が形成される様、環元性減圧雰囲気で
降温を行ったが、充分純度の高い不活性ガスで、この条
件を満たし得るならば不活性減圧雰囲気でも可能で有
る。この様にしてシリコン薄膜１０５の表面を清浄に維
持したまま反応室温度を５５０℃迄下げて、連続してア
モルファス・シリコン薄膜１０６を堆積した。原料ガス
としてモノシラン（ＳｉＨ４）３０ＳＣＣＭを用い、５
分２２秒間推積した。希釈ガスは用いなかったが、排気
系に付属しているコンダクタンス・バルブの開閉を調整
する事で反応室内の圧力を２８２ｍＴｏｒｒに保った。
予備実験に依ると、この同じ条件で堆積速度は、１４．
９０７オングストローム／ｍｉｎで、アモルファス・シ
リコン薄膜１０６は約８０オングストローム堆積された
はずで有る。次にこうして作成されたシリコン薄膜１０
５とアモルファス・シリコン薄膜１０６上にレジストを
形成し、四弗化炭素（ＣＦ４）、酸素（Ｏ２）、窒化
（Ｎ２）等の混合プラズマでパターニングを行った。
（図１ｃ）。この時、チャンネル部シリコン薄膜１０７
とアモルファス・シリコン薄膜１０８の合算膜厚を表面
粗さ計で測った所３１０オングストロームで有った。
ｍｍ□の石英ガラスを用いたが、６００℃の温度に耐え
得る基板又は下地物質で有るならば、その種類や大きさ
は無論問われない。例えばシリコンウェハー上に形成さ
れた三次元ＬＳＩなども下地基板として可能で有る。ま
ず有機洗浄及び酸洗浄した石英ガラス基板１０１上面に
下地ＳｉＯ２膜１０２をＡＰＣＶＤ法で堆積する。下地
ＳｉＯ２膜１０２の形成は基板温度３００℃シラン流量
１２０ＳＣＣＭ、酸素８４０ＳＣＣＭ、窒素約１４０Ｓ
ＬＭ堆積速度３．９オングストローム／Ｓｅｃの条件で
行ない、堆積された膜厚は２０００オングストロームで
有る。次にドナー又はアクセプターとなる不純物を含ん
だシリコン薄膜１０３を減圧気相化学堆積法（ＬＰＣＶ
Ｄ法）にて堆積した。（図１ａ）本実施例１では不純物
としてリンを選び、フォスフィン（ＰＨ３）０．０３Ｓ
ＣＣＭ、モノシラン（ＳｉＨ４）２００ＳＣＣＭを原料
ガスとして堆積温度６００℃で１５００オングストロー
ム堆積した。この時の堆積速度は３０オングストローム
／ｍｉｎで成膜直後のシー卜抵抗値は１９５１Ω／□で
有った。次に前記シリコン薄膜１０３上にレジストを形
成し、四弗化炭素（ＳＦ４）、酸素（Ｏ２）、窒素（Ｎ
２）等の混合プラズマでパターニングを行ない、ソース
・ドレイン領域１０４を形成した。続いて該領域１０４
表面上の汚物・自然酸化膜を取り除いた後、直ちに、い
ずれチャンネル部を構成する事になるシリコン薄膜１０
５といずれプラズマ照射されるアモルファス・シリコン
薄膜１０６を減圧ＣＶＤ法で連続して堆積した。（図１
ｂ）本実施例に於ける減圧ＣＶＤ装置は容積１８４．５
ｌで反応室側壁及び天井は石英ガラスから成っている。
石英ガラスで作成された反応室の外側には３ゾーンに分
かれたヒーターが設置されており、それらを独立に調整
する事で反応室内中央部付近に所望の温度で等温領域を
形成する。基板はこの等温領域内に水平に設置して、シ
リコン薄膜１０５5及びアモルファス・シリコン薄膜１
０６を堆積した。シリコン薄膜１０５は原料ガスとして
モノシラン（ＳｉＨ４）１１．２５ＳＣＣＭを用い堆積
温度６００℃で、２０分３９秒間堆積した。希釈ガスは
用いず、この時の反応室内圧力は７．９ｍＴｏｒｒで有
った。予備実験に依ると、この条件での堆積速度は、１
２．１０５オングストローム／ｍｉｎでシリコン薄膜１
０５は約２５０オングストローム堆積されたはずで有
る。続いて、基板を減圧ＣＶＤ装置から取り出す事なく
連続してアモルファス・シリコン薄膜１０６を堆積し
た。アモルファス・シリコン薄膜１０６の堆積温度は５
５０℃で有った。シリコン薄膜１０５は６００℃で堆積
された為、アモルファス・シリコン膜１０６を堆積する
のに約１時間程度の降温期間が必要で有る。この降温期
間中、本実施例ではメカニカル・ブースター・ポンプと
ロータリー・ポンプを運転状態に保ち、反応室には９７
％アルゴンと３％水素の混合ガスを１ＳＬＭ流し続け
た。この時の反応室の圧力は１８６．５ｍＴｏｒｒで有
った。本実施例１ではシリコン薄膜１０５とアモルファ
ス・シリコン薄膜１０６との間に酸化膜が介さず、連続
したシリコン界面が形成される様、環元性減圧雰囲気で
降温を行ったが、充分純度の高い不活性ガスで、この条
件を満たし得るならば不活性減圧雰囲気でも可能で有
る。この様にしてシリコン薄膜１０５の表面を清浄に維
持したまま反応室温度を５５０℃迄下げて、連続してア
モルファス・シリコン薄膜１０６を堆積した。原料ガス
としてモノシラン（ＳｉＨ４）３０ＳＣＣＭを用い、５
分２２秒間推積した。希釈ガスは用いなかったが、排気
系に付属しているコンダクタンス・バルブの開閉を調整
する事で反応室内の圧力を２８２ｍＴｏｒｒに保った。
予備実験に依ると、この同じ条件で堆積速度は、１４．
９０７オングストローム／ｍｉｎで、アモルファス・シ
リコン薄膜１０６は約８０オングストローム堆積された
はずで有る。次にこうして作成されたシリコン薄膜１０
５とアモルファス・シリコン薄膜１０６上にレジストを
形成し、四弗化炭素（ＣＦ４）、酸素（Ｏ２）、窒化
（Ｎ２）等の混合プラズマでパターニングを行った。
（図１ｃ）。この時、チャンネル部シリコン薄膜１０７
とアモルファス・シリコン薄膜１０８の合算膜厚を表面
粗さ計で測った所３１０オングストロームで有った。
【００１４】次に、この基板を沸騰している６０％濃度
の硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に
２０秒間浸してソース・ドレイン領域１０４上とアモル
ファス・シリコン薄膜１０８上の自然酸化膜を取り除い
て清浄なシリコン表面が現われた後、直ちに電子サイク
ロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ
装置）にて酵素プラズマ１０９を照射した。（図１ｄ）
本実施例１で用いたＥＣＲ−ＰＥＣＶＤ装置の概要を図
２に示す。酸素プラズマは２．４５ＧＨｚのマイクロ波
を導波管２０１を通じて反応室２０２に導き、１００Ｓ
ＣＣＭの酸素をガス導入管２０３から導入して酸素プラ
ズマを立てた。この時、反応室内の圧力は１．８０ｍＴ
ｏｒｒで、マイクロ波の出力は２５００Ｗで有った。反
応室の外側には外部コイル２０４が設けられて居り、酸
素プラズマに８７５Ｇａｕｓｓの磁場を掛けてプラズマ
中の電子にＥＣＲ条件を満足せしめている。基板２０５
はプラズマに対して垂直に置かれ、ヒーター２０６に依
り基板温度が３００℃となる様保たれている。この条件
で酸素プラズマ１０９を８分２０秒間照射して、アモル
ファス・シリコン薄膜１０８の酸化を行ない、ゲート絶
縁層の一部位となるＳｉＯ２膜１１０を得た。（図１
ｅ）更に真空を破る事なく連続して、ゲート絶縁層とな
るＳｉＯ２膜１１１を該基板上に堆積した。（図１ｆ）
このＳｉＯ２膜はマイクロ波出力２，２５０Ｗ、シラン
流量６０ＳＣＣＭ、酸素流量１００ＳＣＣＭ、基板温度
３００℃で１８．７５秒間堆積した。堆積中に於ける反
応室内圧力は２．６５ｍＴｏｒｒで有った。こうして形
成した多層膜を多波長分散型偏光解折法（多波長分光エ
リプソメトリー：ソープラ社ＭＯＳＳ−ＥＳ４Ｇ）を用
いて、残留しているチャンネル部シリコン膜１１２の膜
厚と、アモルファス・シリコン膜を酸化して形成したＳ
ｉＯ２膜１１０及びＥＣＲ−ＰＥＣＶＤ法で堆積したＳ
ｉＯ２膜１１１の合算ＳｉＯ２膜の膜厚を測定した所、
其々２１９オングストロームと１４８０オングストロー
ムで有った。
の硝酸にて洗浄し、更に１．６７％弗化水素酸水溶液に
２０秒間浸してソース・ドレイン領域１０４上とアモル
ファス・シリコン薄膜１０８上の自然酸化膜を取り除い
て清浄なシリコン表面が現われた後、直ちに電子サイク
ロトロン共鳴プラズマＣＶＤ装置（ＥＣＲ−ＰＥＣＶＤ
装置）にて酵素プラズマ１０９を照射した。（図１ｄ）
本実施例１で用いたＥＣＲ−ＰＥＣＶＤ装置の概要を図
２に示す。酸素プラズマは２．４５ＧＨｚのマイクロ波
を導波管２０１を通じて反応室２０２に導き、１００Ｓ
ＣＣＭの酸素をガス導入管２０３から導入して酸素プラ
ズマを立てた。この時、反応室内の圧力は１．８０ｍＴ
ｏｒｒで、マイクロ波の出力は２５００Ｗで有った。反
応室の外側には外部コイル２０４が設けられて居り、酸
素プラズマに８７５Ｇａｕｓｓの磁場を掛けてプラズマ
中の電子にＥＣＲ条件を満足せしめている。基板２０５
はプラズマに対して垂直に置かれ、ヒーター２０６に依
り基板温度が３００℃となる様保たれている。この条件
で酸素プラズマ１０９を８分２０秒間照射して、アモル
ファス・シリコン薄膜１０８の酸化を行ない、ゲート絶
縁層の一部位となるＳｉＯ２膜１１０を得た。（図１
ｅ）更に真空を破る事なく連続して、ゲート絶縁層とな
るＳｉＯ２膜１１１を該基板上に堆積した。（図１ｆ）
このＳｉＯ２膜はマイクロ波出力２，２５０Ｗ、シラン
流量６０ＳＣＣＭ、酸素流量１００ＳＣＣＭ、基板温度
３００℃で１８．７５秒間堆積した。堆積中に於ける反
応室内圧力は２．６５ｍＴｏｒｒで有った。こうして形
成した多層膜を多波長分散型偏光解折法（多波長分光エ
リプソメトリー：ソープラ社ＭＯＳＳ−ＥＳ４Ｇ）を用
いて、残留しているチャンネル部シリコン膜１１２の膜
厚と、アモルファス・シリコン膜を酸化して形成したＳ
ｉＯ２膜１１０及びＥＣＲ−ＰＥＣＶＤ法で堆積したＳ
ｉＯ２膜１１１の合算ＳｉＯ２膜の膜厚を測定した所、
其々２１９オングストロームと１４８０オングストロー
ムで有った。
【００１５】次にクロムをスパッター法で１５００オン
グストローム堆積し、パターニングに依りゲート電極１
１３を形成した。（図１ｇ）この時シート抵抗値は１．
３６Ω／□で有った。その後、ゲート絶縁順にコンタク
トホールを開け、ソース・ドレイン取り出し電極１１４
をスパッター法などで形成し、パターニングを行なう事
でトランジスタは完成する（図１ｈ）。本実施例１で
は、ソース・ドレイン取り出し電極材料として、膜厚
８，０００オングストロームのアルミニウムを用いた。
この時のアルミニウムのシート抵抗値は４２ｍΩ／□で
有った。
グストローム堆積し、パターニングに依りゲート電極１
１３を形成した。（図１ｇ）この時シート抵抗値は１．
３６Ω／□で有った。その後、ゲート絶縁順にコンタク
トホールを開け、ソース・ドレイン取り出し電極１１４
をスパッター法などで形成し、パターニングを行なう事
でトランジスタは完成する（図１ｈ）。本実施例１で
は、ソース・ドレイン取り出し電極材料として、膜厚
８，０００オングストロームのアルミニウムを用いた。
この時のアルミニウムのシート抵抗値は４２ｍΩ／□で
有った。
【００１６】この様にして試作した薄膜トランジスタ
（ＴＦＴ）の特性の一例Ｖｇｓ−Ｉｄｓ曲線を図3、３
−ａに示した。ここでＩｄｓはソース・ドレイン電流、
Ｖｇｓはゲート電圧で、ソース・ドレイン電圧Ｖｄｓ＝
４Ｖ、温度２５℃で測定した。トランジスタ・サイズは
チャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１００μｍで
有った。Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでトランジスタ
をオンさせた時のオン電流はＩｄｓ＝７．１μＡ、Ｉ
ｄｓが最小となるオフ電流はＶｄｓ＝４Ｖ、Ｖｇｓ＝０
ＶでＩｄｓ＝０．３３ＰＡとなり、オン・オフ比は７桁
以上の良好なトランジスタ特性を有する薄膜トランジス
タが得られた。又、このトランジスタの飽和電流領域よ
り求めた電界効果易動度は５．０７ｃｍ２／Ｖ・Ｓｅｃ
で有った。図３、３−ｂには比較の為に、アモルファス
・シリコン薄膜を堆積せず、かつ酸素プラズマ照射も行
なわない他は総て前記工程と同一で作成したと云う、従
来のＴＦＴの特性を示した。この従来のＴＦＴのオン電
流はＩｄｓ＝４．５μＡ、オフ電流Ｉｄｓ＝０．８７Ｐ
Ａで、電界効果易動度は、４．３４ｃｍ２／Ｖ・Ｓｅｃ
で有った。
（ＴＦＴ）の特性の一例Ｖｇｓ−Ｉｄｓ曲線を図3、３
−ａに示した。ここでＩｄｓはソース・ドレイン電流、
Ｖｇｓはゲート電圧で、ソース・ドレイン電圧Ｖｄｓ＝
４Ｖ、温度２５℃で測定した。トランジスタ・サイズは
チャンネル部の長さＬ＝１０μｍ、幅Ｗ＝１００μｍで
有った。Ｖｄｓ＝４Ｖ、Ｖｇｓ＝１０Ｖでトランジスタ
をオンさせた時のオン電流はＩｄｓ＝７．１μＡ、Ｉ
ｄｓが最小となるオフ電流はＶｄｓ＝４Ｖ、Ｖｇｓ＝０
ＶでＩｄｓ＝０．３３ＰＡとなり、オン・オフ比は７桁
以上の良好なトランジスタ特性を有する薄膜トランジス
タが得られた。又、このトランジスタの飽和電流領域よ
り求めた電界効果易動度は５．０７ｃｍ２／Ｖ・Ｓｅｃ
で有った。図３、３−ｂには比較の為に、アモルファス
・シリコン薄膜を堆積せず、かつ酸素プラズマ照射も行
なわない他は総て前記工程と同一で作成したと云う、従
来のＴＦＴの特性を示した。この従来のＴＦＴのオン電
流はＩｄｓ＝４．５μＡ、オフ電流Ｉｄｓ＝０．８７Ｐ
Ａで、電界効果易動度は、４．３４ｃｍ２／Ｖ・Ｓｅｃ
で有った。
【００１７】こうした結果から、従来例に比べて、本発
明に依って薄膜半導体装置の特性が向上している事が分
かる。
明に依って薄膜半導体装置の特性が向上している事が分
かる。
【００１８】これはＭＩＳ型電界効果トランジスタでそ
の卜ランジスタ特性に多大な影響を及ぼす半導体層と絶
縁層の界面をアモルファス・シリコン薄膜の酸素プラズ
マ照射酸化と云う方法で形成した為、清浄な半導体層絶
縁層界面が得られた結果で有る。この事は図３に於いて
本発明の実施例３−ａが従来例３−ｂよりも、ゲート電
圧０Ｖ付近での立上がりが急峻になっている事からも裏
付けられる。
の卜ランジスタ特性に多大な影響を及ぼす半導体層と絶
縁層の界面をアモルファス・シリコン薄膜の酸素プラズ
マ照射酸化と云う方法で形成した為、清浄な半導体層絶
縁層界面が得られた結果で有る。この事は図３に於いて
本発明の実施例３−ａが従来例３−ｂよりも、ゲート電
圧０Ｖ付近での立上がりが急峻になっている事からも裏
付けられる。
【００１９】〔実施例２〕ＥＣＲ−ＰＥＣＶＤ装置にて
酸素プラズマを照射する時間を除いて、その他の工程は
総て実施例１と同じ工程で薄膜トランジスタを作成し
た。本実施例２では、アモルファス・シリコン薄膜をＥ
ＣＲ−プラズマ酸化させる為の酸素プラズマ照射時間は
４分１０秒間で有った。これ以外は総て実施例１と全く
同じ条件で工程を進めた所、本実施例２では残留してい
るチャンネル部シリコン膜の膜厚は２４９オングストロ
ームで有り、アモルファス・シリコン膜を酸化して形成
したＳｉＯ２膜及びＥＣＲ・ＰＥＣＶＤ法で堆積したＳ
ｉＯ２膜の合算ＳｉＯ２膜の膜厚は１，４３１オングス
トロームで有った。こうして作成したＴＦＴのオン電流
はＩｄｓ＝７．６μＡ、オフ電流Ｉｄｓ＝０．３２ＰＡ
で電界効果易動度は５．１５ｃｍ２／Ｖ・Ｓｅｃで有っ
た。
酸素プラズマを照射する時間を除いて、その他の工程は
総て実施例１と同じ工程で薄膜トランジスタを作成し
た。本実施例２では、アモルファス・シリコン薄膜をＥ
ＣＲ−プラズマ酸化させる為の酸素プラズマ照射時間は
４分１０秒間で有った。これ以外は総て実施例１と全く
同じ条件で工程を進めた所、本実施例２では残留してい
るチャンネル部シリコン膜の膜厚は２４９オングストロ
ームで有り、アモルファス・シリコン膜を酸化して形成
したＳｉＯ２膜及びＥＣＲ・ＰＥＣＶＤ法で堆積したＳ
ｉＯ２膜の合算ＳｉＯ２膜の膜厚は１，４３１オングス
トロームで有った。こうして作成したＴＦＴのオン電流
はＩｄｓ＝７．６μＡ、オフ電流Ｉｄｓ＝０．３２ＰＡ
で電界効果易動度は５．１５ｃｍ２／Ｖ・Ｓｅｃで有っ
た。
【００２０】本実施例２に於いても、本発明に依り薄膜
半導体装置の特性が向上する事が分る。
半導体装置の特性が向上する事が分る。
【００２１】
【発明の効果】以上述べたように、本発明によれば、ア
モルファスシリコン膜上の自然酸化膜を除去した後に酸
素プラズマを照射することにより、シリコン膜とゲート
絶縁膜との界面を清浄にすることができ、良好な特性の
薄膜半導体装置を製造することが可能となる。ＬＳＩの
多層化や薄膜トランジスタを用いたアクティブマトリッ
クス液晶ディスプレイの高性能化を実現することが可能
である。
モルファスシリコン膜上の自然酸化膜を除去した後に酸
素プラズマを照射することにより、シリコン膜とゲート
絶縁膜との界面を清浄にすることができ、良好な特性の
薄膜半導体装置を製造することが可能となる。ＬＳＩの
多層化や薄膜トランジスタを用いたアクティブマトリッ
クス液晶ディスプレイの高性能化を実現することが可能
である。
【図１】（ａ）〜（ｈ）は本発明の一実施例を示すシリ
コン薄膜半導体装置製造の各工程に於ける素子断面図。
コン薄膜半導体装置製造の各工程に於ける素子断面図。
【図２】本発明の実施例に於いて酸素プラズマ照射及び
ゲート絶縁層の一部位となるＳｉＯ２膜堆積に用いた電
子サイクロトロン共鳴プラズマＣＶＤ装置の概要を示す
図。
ゲート絶縁層の一部位となるＳｉＯ２膜堆積に用いた電
子サイクロトロン共鳴プラズマＣＶＤ装置の概要を示す
図。
【図３】本発明の効果を示す図。
１０１…絶縁基板 １０２…下地ＳｉＯ２膜 １０３…不純物を含んだシリコン薄膜 １０４…ソース・ドレイン領域 １０５…シリコン薄膜 １０６…アモルファス・シリコン薄膜 １０７…チャンネル部シリコン薄膜 １０８…アモルファス・シリコン薄膜 １０９…酸素プラズマ １１０…アモルファス・シリコン薄膜を酸化して形成し
たＳｉＯ２膜 １１１…ＥＣＲ・ＰＥＣＶＤ法で堆積したＳｉＯ２膜 １１２…残留しているチャンネル部シリコン膜 １１３…ゲート電極 １１４…ソース・ドレイン取り出し電極 ２０１…導波管 ２０２…反応室 ２０３…ガス導入管 ２０４…外部コイル ２０５…基板 ２０６…ヒーター
たＳｉＯ２膜 １１１…ＥＣＲ・ＰＥＣＶＤ法で堆積したＳｉＯ２膜 １１２…残留しているチャンネル部シリコン膜 １１３…ゲート電極 １１４…ソース・ドレイン取り出し電極 ２０１…導波管 ２０２…反応室 ２０３…ガス導入管 ２０４…外部コイル ２０５…基板 ２０６…ヒーター
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/786 H01L 21/31 H01L 21/336
Claims (1)
- 【請求項１】 基板上にチャネルとなるシリコン膜を
形成する工程と、前記シリコン膜上にアモルファスシリ
コン膜を形成する工程と、前記アモルファスシリコン膜
上の自然酸化膜を除去する工程と、前記除去する工程の
後に、前記アモルファスシリコン膜に酸素プラズマを照
射する工程と、前記酸素プラズマを照射する工程の後に
前記シリコン膜上にゲート絶縁膜を形成する工程と、前
記ゲート絶縁膜上にゲート電極を形成する工程とを有す
ることを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235804A JP3055555B2 (ja) | 1999-08-23 | 1999-08-23 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11235804A JP3055555B2 (ja) | 1999-08-23 | 1999-08-23 | 薄膜半導体装置の製造方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2310475A Division JP3038898B2 (ja) | 1990-11-16 | 1990-11-16 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000082820A JP2000082820A (ja) | 2000-03-21 |
| JP3055555B2 true JP3055555B2 (ja) | 2000-06-26 |
Family
ID=16991509
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11235804A Expired - Fee Related JP3055555B2 (ja) | 1999-08-23 | 1999-08-23 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3055555B2 (ja) |
-
1999
- 1999-08-23 JP JP11235804A patent/JP3055555B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000082820A (ja) | 2000-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0486047B1 (en) | Process for fabricating a thin film semiconductor device | |
| JPH06232158A (ja) | 薄膜トランジスタ及びその作製方法 | |
| JP2012119691A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04218928A (ja) | 薄膜半導体装置とその製造方法及びシリコン薄膜堆積法 | |
| JP3486421B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3055555B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3443909B2 (ja) | 半導体膜形成方法、半導体装置の製造方法及び半導体装置 | |
| JP3038898B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH0443642A (ja) | ゲート絶縁膜の形成方法 | |
| JP3510973B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP3730185B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3008486B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH10223911A (ja) | 薄膜半導体装置 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JP4023367B2 (ja) | 半導体膜形成方法、及び半導体膜製造方法 | |
| JP3203772B2 (ja) | 半導体膜形成方法及び薄膜半導体装置の製造方法 | |
| JPH0969631A (ja) | 半導体装置、その製造方法およびその製造装置、並びに液晶表示装置 | |
| JP3530540B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2002009088A (ja) | 薄膜半導体装置とその製造方法及びシリコン膜 | |
| JP3644977B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JP3284414B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP2003178990A (ja) | 基板熱処理方法、半導体装置の製造方法、化学気相堆積方法及ディスプレイ | |
| JP3130659B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH10223912A (ja) | 薄膜半導体装置の製造方法 | |
| JP3684909B2 (ja) | 薄膜トランジスタ作成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080414 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |